JP5710544B2 - Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ - Google Patents
Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ Download PDFInfo
- Publication number
- JP5710544B2 JP5710544B2 JP2012101253A JP2012101253A JP5710544B2 JP 5710544 B2 JP5710544 B2 JP 5710544B2 JP 2012101253 A JP2012101253 A JP 2012101253A JP 2012101253 A JP2012101253 A JP 2012101253A JP 5710544 B2 JP5710544 B2 JP 5710544B2
- Authority
- JP
- Japan
- Prior art keywords
- varactor
- controlled oscillator
- voltage controlled
- programmable
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000009467 reduction Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims description 28
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000013507 mapping Methods 0.000 claims description 26
- 230000010355 oscillation Effects 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 claims 7
- 230000008859 change Effects 0.000 description 25
- 230000035945 sensitivity Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
- H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
- H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1275—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having further means for varying a parameter in dependence on the frequency
- H03B5/1278—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having further means for varying a parameter in dependence on the frequency the parameter being an amplitude of a signal, e.g. maintaining a constant output amplitude over the frequency range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/005—Circuit elements of oscillators including measures to switch a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
VCOは一般的に、粗同調周波数動作(coarse tune frequency operation)を介して粗同調され得る。プログラマブルバラクタ装置と共に、VCO利得は補償され得る。補償されたKVは、周波数及び粗同調コードに対して比較的(relatively)一定であり得る。しかしながら、粗同調周波数ステップΔfは、それでもf3に比例し得る。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]複数のバイナリ重み付けバラクタと、
プログラマブルバラクタ装置の実効容量を低減するため、前記複数のバイナリ重み付けバラクタの1つまたはそれ以上を選択的にディセーブルとする制御と
を備えるプログラマブルバラクタ装置。
[2]前記制御は、それぞれが前記複数の重み付けバラクタの1つに対応する、複数の制御線を備える、[1]のプログラマブルバラクタ装置。
[3]前記制御は、バラクタ制御ビットを備える、[1]のプログラマブルバラクタ装置。
[4]前記制御は、ターゲット発振周波数に比例するカウンタ値に基づいて、前記複数のバイナリ重み付けバラクタの1つまたはそれ以上を、選択的にディセーブルにする、[1]のプログラマブルバラクタ装置。
[5]前記プログラマブルバラクタ装置を調整するバイナリ重み付け制御ビットを更に備える、[1]のプログラマブルバラクタ装置。
[6]論理制御ビットよりも少なくとも1ビット以上のビット数である物理制御ビット、を備える粗同調キャパシタバンクを備える、[1]のプログラマブルバラクタ装置。
[7]前記粗同調キャパシタバンクは、7ビットの物理制御ビットを備える、[6]のプログラマブルバラクタ装置。
[8]前記粗同調キャパシタバンクは、8ビットの物理制御ビットを備える、[6]のプログラマブルバラクタ装置。
[9]複数のバイナリ重み付けバラクタと、
プログラマブルバラクタ装置の実効容量を低減するために、前記複数のバイナリ重み付けバラクタの1つまたはそれ以上を選択的にディセーブルとすることにより、前記複数のバイナリ重み付けバラクタを制御する複数のビットと
を備えるプログラマブルバラクタ装置。
[10]周波数における信号を出力する信号出力と、
前記信号の前記周波数に作用する入力チューニング電圧と、
利得と、
プログラマブルバラクタ装置と
を備え、前記プログラマブルバラクタ装置は、
複数のバイナリ重み付けバラクタと、
前記周波数の値にかかわらず前記利得の値を実質的に一定に維持するために、それぞれが前記複数のバイナリ重み付けバラクタの1つに対応し、前記複数のバイナリ重み付けバラクタの1つまたはそれ以上を選択的にディセーブルとする複数の制御線と
を備え、前記複数の制御線の1つまたはそれ以上は、前記周波数に比例するカウンタ値に基づいて、前記複数のバイナリ重み付けバラクタの1つまたはそれ以上を選択的にディセーブルとする、電圧制御発振器。
[11]前記複数の制御線を制御するバラクタビットを備える制御を更に備える、[10]の電圧制御発振器。
[12]前記プログラマブルバラクタ装置を調整するバイナリ重み付け制御ビットを更に備える、[10]の電圧制御発振器。
[13]論理制御ビットよりも少なくとも1ビット以上のビット数である物理制御ビット、を備える粗同調キャパシタバンクを備える、[10]の電圧制御発振器。
[14]イネーブルに固定されたバラクタと、
複数のバイナリ重み付けバラクタと、
プログラマブルバラクタ装置の実効容量を低減するために、それぞれが前記複数のバイナリ重み付けバラクタの1つに対応し、前記複数のバイナリ重み付けバラクタの1つまたはそれ以上を選択的にディセーブルとする複数の制御線と、
ターゲット発振周波数に比例するカウンタ値に基づいて、前記複数の制御線を制御するバラクタビットと
を備えるプログラマブルバラクタ装置。
[15]前記プログラマブルバラクタ装置は、DC結合によりタンク回路に直接接続される、[14]のプログラマブルバラクタ装置。
[16]前記プログラマブルバラクタ装置は、AC結合により、1つまたはそれ以上の結合キャパシタを介してタンク回路に接続される[14]のプログラマブルバラクタ装置。
[17]前記複数のバイナリ重み付けバラクタは、3つのバイナリ重み付けバラクタを備える、[14]のプログラマブルバラクタ装置。
[18]前記複数の制御線は、3つの制御線を備える、[14]のプログラマブルバラクタ装置。
[19]前記プログラマブルバラクタ装置を調整するバイナリ重み付け制御ビットを更に備える、[14]のプログラマブルバラクタ装置。
[20]論理制御ビットよりも少なくとも1ビット以上のビット数である物理制御ビット、を備える粗同調キャパシタバンクを備える、[14]のプログラマブルバラクタ装置。
[21]複数のバラクタを設ける手段と、
プログラマブルバラクタ装置の実効容量を変化させるため、前記複数のバラクタを制御する手段と
を備えるプログラマブルバラクタ装置。
[22]前記複数のバラクタを制御する手段は、ターゲット発振周波数に比例するカウンタ値に基づいて、前記複数のバラクタを制御する手段を備える、[21]のプログラマブルバラクタ装置。
[23]粗同調キャパシタバンクを粗同調マッピングする手段を更に備える、[21]のプログラマブルバラクタ装置。
[24]複数のバイナリ重み付けバラクタを設けることと、
プログラマブルバラクタ装置の実効容量を低減するため、前記複数のバイナリ重み付けバラクタの1つまたはそれ以上をディセーブルとすることと
を備える、プログラマブルバラクタ装置の実効容量を変化させる方法。
[25]前記ディセーブルとすることは、ターゲット発振周波数に比例するカウンタ値に基づいて、前記複数のバイナリ重み付けバラクタの1つまたはそれ以上をディセーブルとすることを備える、[24]記載のプログラマブルバラクタ装置の実効容量を変化させる方法。
[26]粗同調キャパシタバンクを粗同調マッピングすることを更に備える、[24]のプログラマブルバラクタ装置の実効容量を変化させる方法。
[27]複数のバイナリ重み付けバラクタを設けるステップと、
プログラマブルバラクタ装置の実効容量を低減するため、前記複数のバイナリ重み付けバラクタの1つまたはそれ以上をディセーブルとするステップと
を備える、プログラマブルバラクタ装置の実効容量を変化させる方法。
[28]前記ディセーブルとするステップは、ターゲット発振周波数に比例するカウンタ値に基づいて、前記複数のバイナリ重み付けバラクタの1つまたはそれ以上をディセーブルとするステップを備える、[27]記載のプログラマブルバラクタ装置の実効容量を変化させる方法。
[29]粗同調キャパシタバンクを粗同調マッピングするステップを更に備える、[27]のプログラマブルバラクタ装置の実効容量を変化させる方法。
Claims (49)
- 電圧制御発振器に用いられるプログラマブルバラクタ装置において、
並列接続された複数のバイナリ重み付けバラクタ回路であって、夫々のバイナリ重み付けバラクタ回路は制御線を介して直列に接続された一対のバラクタ素子を含む、と、
前記電圧制御発振器の利得が所定範囲内に維持されるように前記複数のバイナリ重み付けバラクタ回路を制御する電圧を、複数のバイナリ制御ビットおよびこのバイナリ制御ビットの相補ビットを用いて前記制御線を介してチューニング電圧および接地に選択的に接続することにより設定して前記複数のバイナリ重み付けバラクタ回路のうちの一つまたは複数をディセーブルして、前記プログラマブルバラクタ装置の実効容量を低減する制御と、ここで、前記制御は、ターゲット発振周波数に比例するカウンタ値に基づいて、前記複数のバイナリ重み付けバラクタ回路の1つまたはそれ以上を、選択的にディセーブルにする、
を備えるプログラマブルバラクタ装置。 - 前記複数のバイナリ重み付けバラクタ回路を制御する電圧は、該バイナリ重み付けバラクタ回路のうちの1つがディセーブルされたときに、前記電圧制御発振器の利得が前記所定範囲内の値に維持されるように設定されている請求項1のプログラマブルバラクタ装置。
- 前記電圧制御発振器の利得が前記所定範囲内において所望の利得より高い一定値以下になるように前記実効容量が設定される請求項1のプログラマブルバラクタ装置。
- 前記一定値は、前記電圧制御発振器の所定範囲内において所望の利得より10%高い値である請求項3のプログラマブルバラクタ装置。
- 前記電圧制御発振器の利得が前記所定範囲内において所望の利得より低い一定値以下にならないように前記実効容量が設定される請求項2のプログラマブルバラクタ装置。
- 前記一定値は、前記電圧制御発振器の所定範囲内の所望の利得より10%低い値である請求項5のプログラマブルバラクタ装置。
- 論理制御ビットよりも少なくとも1ビット以上のビット数である物理制御ビットを備える粗同調キャパシタバンクを備える、請求項1のプログラマブルバラクタ装置。
- 前記粗同調キャパシタバンクは、7ビットの物理制御ビットを備える、請求項7のプログラマブルバラクタ装置。
- 前記粗同調キャパシタバンクは、8ビットの物理制御ビットを備える、請求項7のプログラマブルバラクタ装置。
- 電圧制御発振器に用いられるプログラマブルバラクタ装置において、
並列接続された複数のバイナリ重み付けバラクタ回路であって、夫々の回路は制御線を介して直列に接続された一対のバラクタ素子を含む、と、
前記電圧制御発振器の利得が所定範囲内に維持されるように前記複数のバイナリ重み付けバラクタ回路を制御する複数のバイナリ制御ビットであって、このバイナリ制御ビットはその相補ビットを含み、前記バイナリ制御ビットを用いて前記制御線を介してチューニング電圧および接地に選択的に接続することにより前記バラクタ回路を制御する電圧を設定して前記複数のバイナリ重み付けバラクタ回路のうちの一つまたは複数をディセーブルし、前記プログラマブルバラクタ装置の実効容量を低減する複数のバイナリ制御ビットと、ここで、前記複数のバイナリ制御ビットは、ターゲット発振周波数に比例するカウンタ値に基づく、
を備えるプログラマブルバラクタ装置。 - 周波数における信号を出力する信号出力と、
前記信号の前記周波数に作用する入力チューニング電圧と、
利得と、
プログラマブルバラクタ装置と
を備える電圧制御発振器であって、
前記プログラマブルバラクタ装置は、
複数のバイナリ重み付けバラクタ回路と、
複数の制御線とを具備し、
前記複数のバイナリ重み付けバラクタ回路は並列に接続され、前記バイナリ重み付けバラクタ回路の夫々は前記制御線を介して直列に接続された一対のバラクタ素子を含み、
前記制御線は夫々前記複数のバイナリ重み付けバラクタ回路と対応して設けられ、前記複数のバイナリ重み付けバラクタ回路のうちの一つまたは複数をディセーブルして、前記電圧制御発振器の利得が所定範囲内に維持されるように前記プログラマブルバラクタ装置の実効容量を低減するように構成され、
前記複数の制御線の1つまたはそれ以上は、前記周波数に比例するカウンタ値に基づいてバイナリ制御ビットおよびその相補ビットを用いてチューニング電圧および接地に選択的に接続されて前記複数のバイナリ重み付けバラクタ回路を制御する電圧が与えられ、前記バイナリ重み付けバラクタ回路の1つまたはそれ以上を選択的にディセーブルとするように構成される、
電圧制御発振器。 - 前記複数のバイナリ重み付けバラクタ回路を制御する電圧は、該バイナリ重み付けバラクタ回路のうちの1つがディセーブルされたときに、前記電圧制御発振器の利得が前記所定範囲以下にならないように設定されている請求項11の電圧制御発振器。
- 前記電圧制御発振器の利得が前記所定範囲内において所望の利得より高い一定値以下になるように設定される請求項11の電圧制御発振器。
- 前記一定値は、前記電圧制御発振器の所定範囲内において所望の利得より10%高い値である請求項13の電圧制御発振器。
- 前記電圧制御発振器の利得が前記所定範囲内において所望の利得より低い一定値以下にならないように設定される請求項12の電圧制御発振器。
- 前記一定値は、前記電圧制御発振器の所定範囲内において所望の利得より10%低い値である請求項15の電圧制御発振器。
- 論理制御ビットよりも少なくとも1ビット以上のビット数である物理制御ビットを備える粗同調キャパシタバンクを備える、請求項11の電圧制御発振器。
- 電圧制御発振器に用いられるプログラマブルバラクタ装置において、
イネーブルに固定されたバラクタと、
複数のバイナリ重み付けバラクタ回路と、
前記電圧制御発振器の利得が所定範囲内に維持されるように、それぞれが前記複数のバイナリ重み付けバラクタ回路の1つに対応し、前記複数のバイナリ重み付けバラクタ回路の1つまたはそれ以上を選択的にディセーブルして、前記プログラマブルバラクタ装置の実効容量を低減する複数の制御線と、
ターゲット発振周波数に比例するカウンタ値に基づいて、前記複数の制御線を制御する複数のバイナリ重み付け制御ビットと
を具備し、
前記複数の制御線の夫々は前記バラクタ回路内に接続され、前記周波数に比例するカウンタ値に基づいて前記バイナリ制御ビットおよびその相補ビットを用いてチューニング電圧および接地に選択的に接続されて前記バラクタ回路を制御する電圧を与えて前記バラクタ回路の1つまたはそれ以上を選択的にディセーブルとするように構成される、
プログラマブルバラクタ装置。 - 前記複数のバイナリ重み付けバラクタ回路を制御する電圧は、該バイナリ重み付けバラクタ回路のうちの1つがディセーブルされたときに前記電圧制御発振器の利得が前記所定範囲以下にならないように設定されている請求項18のプログラマブルバラクタ装置。
- 前記電圧制御発振器の利得が前記所定範囲内において所望の利得より高い一定値を越えないように設定されている請求項18のプログラマブルバラクタ装置。
- 前記一定値は、前記所定範囲内において前記電圧制御発振器の所望の利得より10%高い値である請求項20のプログラマブルバラクタ装置。
- 前記電圧制御発振器の利得が前記所定範囲内において所望の利得より低い一定値以下にならないように設定されている請求項19のプログラマブルバラクタ装置。
- 前記一定値は、前記所定範囲内において前記電圧制御発振器の所望の利得より10%低い値である請求項22のプログラマブルバラクタ装置。
- 前記プログラマブルバラクタ装置は、DC結合によりタンク回路に直接接続される、請求項18のプログラマブルバラクタ装置。
- 前記プログラマブルバラクタ装置は、AC結合により、1つまたはそれ以上の結合キャパシタを介してタンク回路に接続される、請求項18のプログラマブルバラクタ装置。
- 前記複数のバイナリ重み付けバラクタ回路は、3つのバイナリ重み付けバラクタ回路を備える、請求項18のプログラマブルバラクタ装置。
- 前記複数の制御線は、3つの制御線を備える、請求項18のプログラマブルバラクタ装置。
- 論理制御ビットよりも少なくとも1ビット以上のビット数である物理制御ビット、を備える粗同調キャパシタバンクを備える、請求項18のプログラマブルバラクタ装置。
- 電圧制御発振器に用いられるプログラマブルバラクタ装置において、
夫々の回路が複数の制御線の夫々と直列に接続された一対のバラクタ素子を含み、互いに並列接続された複数のバイナリ重み付けバラクタ回路を設ける手段と、
前記電圧制御発振器の利得が所定範囲内に維持されるように、前記複数のバラクタ回路を制御して、前記プログラマブルバラクタ装置の実効容量を低減する手段と、ここで、前記複数のバラクタ回路を制御する手段は、ターゲット発振周波数に比例するカウンタ値に基づいて、前記複数のバラクタ回路を制御する手段を備える、
を備え、
前記複数の制御線はバイナリ制御ビットおよびその相補ビットを用いてチューニング電圧および接地に選択的に接続されて前記複数のバイナリ重み付けバラクタ回路の電圧を制御し、前記バラクタ回路の1つまたはそれ以上を選択的にディセーブルとするように構成される、
プログラマブルバラクタ装置。 - 前記複数のバイナリ重み付けバラクタ回路を制御する電圧は、該バイナリ重み付けバラクタ回路のうちの1つがディセーブルされたときに前記電圧制御発振器の利得が前記所定範囲以下にならないように設定されている請求項29のプログラマブルバラクタ装置。
- 前記電圧制御発振器の利得が、前記所定範囲内において前記電圧制御発振器の所望の利得より高い一定値を越えないように設定されている請求項29のプログラマブルバラクタ装置。
- 前記一定値は、前記所定範囲内において前記電圧制御発振器の所望の利得より10%高い値である請求項31のプログラマブルバラクタ装置。
- 前記電圧制御発振器の利得が、前記所定範囲内において前記電圧制御発振器の所望の利得より低い一定値以下にならないように設定されている請求項30のプログラマブルバラクタ装置。
- 前記一定値は、前記所定範囲内において前記電圧制御発振器の所望の利得より10%低い値である請求項33のプログラマブルバラクタ装置。
- 粗同調キャパシタバンクを粗同調マッピングする手段を更に備える、請求項29のプログラマブルバラクタ装置。
- 電圧制御発振器に用いられるプログラマブルバラクタ装置の実効容量を変化させる方法であって、
複数の並列に接続されたバイナリ重み付けバラクタ回路を設けること、ここで夫々のバラクタ回路は制御線に直列に接続された一対のバラクタ素子を含む、と、
前記電圧制御発振器の利得が所定範囲内に維持されるように、前記複数のバイナリ重み付けバラクタ回路の1つまたはそれ以上をディセーブルして、前記プログラマブルバラクタ装置の実効容量を低減することと、ここで、前記ディセーブルとすることは、ターゲット発振周波数に比例するカウンタ値に基づいて、前記複数のバイナリ重み付けバラクタ回路の1つまたはそれ以上をディセーブルとすることを備える、
を備え、
前記複数のバイナリ重み付けバラクタ回路内に接続された夫々の制御線は、バイナリ制御ビットおよびその相補ビットを用いてチューニング電圧および接地に選択的に接続されることにより前記複数のバイナリ重み付けバラクタ回路を制御する電圧を受け、前記バラクタ回路の1つまたはそれ以上を選択的にディセーブルとするように構成される、
プログラマブルバラクタ装置の実効容量を変化させる方法。 - 前記複数のバイナリ重み付けバラクタ回路を制御する電圧は、該バイナリ重み付けバラクタ回路のうちの1つがディセーブルされたときに、前記電圧制御発振器の利得が前記所定範囲の値以下にならないように設定されている請求項36のプログラマブルバラクタ装置の実効容量を変化させる方法。
- 前記電圧制御発振器の利得が、前記所定範囲内において前記電圧制御発振器の所望の利得より高い一定値を越えないように設定されている請求項36のプログラマブルバラクタ装置の実効容量を変化させる方法。
- 前記一定値は、前記電圧制御発振器の所望の利得より10%高い値である請求項38のプログラマブルバラクタ装置の実効容量を変化させる方法。
- 前記電圧制御発振器の利得が、前記所定範囲内において前記電圧制御発振器の所望の利得より低い一定値以下とならないように設定されている請求項37のプログラマブルバラクタ装置の実効容量を変化させる方法。
- 前記一定値は、前記電圧制御発振器の所望の利得より10%低い値である請求項40のプログラマブルバラクタ装置の実効容量を変化させる方法。
- 粗同調キャパシタバンクを粗同調マッピングすることを更に備える、請求項36のプログラマブルバラクタ装置の実効容量を変化させる方法。
- 電圧制御発振器に用いられるプログラマブルバラクタ装置の実効容量を変化させる方法であって、
複数の並列接続されたバイナリ重み付けバラクタ回路を設けるステップ、ここで夫々のバラクタ回路は制御線に直列に接続された一対のバラクタ素子を含む、と、
前記電圧制御発振器の利得が所定範囲内になるように、前記複数のバイナリ重み付けバラクタ回路の1つまたはそれ以上をディセーブルして、前記プログラマブルバラクタ装置の実効容量を低減するステップと、ここで、前記ディセーブルとするステップは、ターゲット発振周波数に比例するカウンタ値に基づいて、前記複数のバイナリ重み付けバラクタ回路の1つまたはそれ以上をディセーブルとするステップを備える、
を備え、
前記複数のバイナリ重み付けバラクタ回路内に接続された夫々の制御線は、バイナリ制御ビットおよびその相補ビットを用いてチューニング電圧および接地に選択的に接続されることにより前記複数のバイナリ重み付けバラクタ回路を制御する電圧を受け、前記バラクタ回路の1つまたはそれ以上を選択的にディセーブルとするように構成される、
プログラマブルバラクタ装置の実効容量を変化させる方法。 - 前記複数のバイナリ重み付けバラクタ回路を制御する電圧は、該バイナリ重み付けバラクタ回路のうちの1つがディセーブルされたときに、前記電圧制御発振器の利得が前記所定範囲以下にならないように設定されている請求項43のプログラマブルバラクタ装置の実効容量を変化させる方法。
- 前記電圧制御発振器の利得が、前記所定範囲内において前記電圧制御発振器の所望の利得より高い一定値を越えないように設定されている請求項43のプログラマブルバラクタ装置の実効容量を変化させる方法。
- 前記一定値は、前記電圧制御発振器の所望の利得より10%高い値である請求項45のプログラマブルバラクタ装置の実効容量を変化させる方法。
- 前記電圧制御発振器の利得が、前記所定範囲内において前記電圧制御発振器の所望の利得より低い一定値以下とならないように設定されている請求項44のプログラマブルバラクタ装置の実効容量を変化させる方法。
- 前記一定値は、前記電圧制御発振器の所望の利得より10%低い値である請求項47のプログラマブルバラクタ装置の実効容量を変化させる方法。
- 粗同調キャパシタバンクを粗同調マッピングするステップを更に備える、請求項43のプログラマブルバラクタ装置の実効容量を変化させる方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US86968206P | 2006-12-12 | 2006-12-12 | |
US60/869,682 | 2006-12-12 | ||
US11/835,499 | 2007-08-08 | ||
US11/835,499 US7612626B2 (en) | 2006-12-12 | 2007-08-08 | Programmable varactor for VCO gain compensation and phase noise reduction |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009541571A Division JP5591539B2 (ja) | 2006-12-12 | 2007-12-12 | Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014231802A Division JP2015109645A (ja) | 2006-12-12 | 2014-11-14 | Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012191630A JP2012191630A (ja) | 2012-10-04 |
JP5710544B2 true JP5710544B2 (ja) | 2015-04-30 |
Family
ID=39284107
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009541571A Expired - Fee Related JP5591539B2 (ja) | 2006-12-12 | 2007-12-12 | Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ |
JP2012101253A Expired - Fee Related JP5710544B2 (ja) | 2006-12-12 | 2012-04-26 | Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ |
JP2014231802A Withdrawn JP2015109645A (ja) | 2006-12-12 | 2014-11-14 | Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009541571A Expired - Fee Related JP5591539B2 (ja) | 2006-12-12 | 2007-12-12 | Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014231802A Withdrawn JP2015109645A (ja) | 2006-12-12 | 2014-11-14 | Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ |
Country Status (7)
Country | Link |
---|---|
US (1) | US7612626B2 (ja) |
EP (1) | EP2100377A1 (ja) |
JP (3) | JP5591539B2 (ja) |
KR (1) | KR101131755B1 (ja) |
CN (1) | CN101558566B (ja) |
TW (1) | TWI406495B (ja) |
WO (1) | WO2008074000A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7612626B2 (en) * | 2006-12-12 | 2009-11-03 | Qualcomm, Incorporated | Programmable varactor for VCO gain compensation and phase noise reduction |
US7498894B1 (en) | 2008-09-04 | 2009-03-03 | International Business Machines Corporation | Varactor system having real or apparent low capacitance density |
US8749316B2 (en) * | 2009-06-23 | 2014-06-10 | Qualcomm Incorporated | Programmable varactor and methods of operation thereof |
US8143962B1 (en) * | 2009-09-18 | 2012-03-27 | Altera Corporation | Tuning circuit with a wide tuning range |
US8275336B2 (en) * | 2010-06-23 | 2012-09-25 | Richwave Technology Corp. | Apparatus and method for digitally controlling capacitance |
US8253506B2 (en) * | 2010-10-05 | 2012-08-28 | Qualcomm, Incorporated | Wideband temperature compensated resonator and wideband VCO |
JP2012199761A (ja) * | 2011-03-22 | 2012-10-18 | Nec Corp | 位相同期回路およびその制御方法 |
KR101873300B1 (ko) | 2012-01-30 | 2018-07-02 | 삼성전자주식회사 | 가변 커패시터를 이용하는 전압 제어 발진기 및 이를 이용하는 위상고정루프 |
CN103580685A (zh) * | 2012-07-31 | 2014-02-12 | 三星电机株式会社 | 用于数字控制振荡器的控制电路和装置 |
CN103675394B (zh) * | 2012-08-31 | 2015-11-25 | 紘康科技股份有限公司 | 用于交流电压测量并具有可编程化电容阵列的补偿电路 |
JP6691287B2 (ja) | 2015-11-18 | 2020-04-28 | 株式会社ソシオネクスト | 電圧制御発振回路及びpll回路 |
EP3343773B1 (en) * | 2016-12-29 | 2022-06-01 | Nxp B.V. | Chirp generator using a pll |
EP3499727B1 (en) | 2017-12-12 | 2023-10-25 | NXP USA, Inc. | Voltage-controlled-oscillator circuit |
DE102018107983A1 (de) | 2018-04-05 | 2019-10-10 | Silicon Radar GmbH | Spannungsgesteuerter Breitband-Oszillator |
EP3813252A1 (en) | 2019-10-24 | 2021-04-28 | Nxp B.V. | Variable reactance apparatus for dynamic gain switching of tunable oscillator |
KR20220135269A (ko) | 2021-03-29 | 2022-10-07 | 삼성전자주식회사 | 가변 커패시터 회로 및 이를 포함하는 디지털 제어 오실레이터 |
US20230124141A1 (en) * | 2021-10-20 | 2023-04-20 | Qualcomm Incorporated | Iterative phase-noise cancellation |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5648744A (en) * | 1995-12-22 | 1997-07-15 | Microtune, Inc. | System and method for voltage controlled oscillator automatic band selection |
US5739730A (en) * | 1995-12-22 | 1998-04-14 | Microtune, Inc. | Voltage controlled oscillator band switching technique |
US5739370A (en) * | 1997-04-02 | 1998-04-14 | General Electric Company | Process the production of octaphenylcyclotetrasiloxane |
US6211745B1 (en) * | 1999-05-03 | 2001-04-03 | Silicon Wave, Inc. | Method and apparatus for digitally controlling the capacitance of an integrated circuit device using mos-field effect transistors |
US6133797A (en) * | 1999-07-30 | 2000-10-17 | Motorola, Inc. | Self calibrating VCO correction circuit and method of operation |
US6445257B1 (en) * | 1999-11-23 | 2002-09-03 | Micro Linear Corporation | Fuse-trimmed tank circuit for an integrated voltage-controlled oscillator |
JP2001320235A (ja) * | 2000-05-09 | 2001-11-16 | Matsushita Electric Ind Co Ltd | 電圧制御発振器 |
GB0127537D0 (en) * | 2001-11-16 | 2002-01-09 | Hitachi Ltd | A communication semiconductor integrated circuit device and a wireless communication system |
US6825785B1 (en) | 2002-02-28 | 2004-11-30 | Silicon Laboratories, Inc. | Digital expander apparatus and method for generating multiple analog control signals particularly useful for controlling a sub-varactor array of a voltage controlled oscillator |
JP2003324316A (ja) * | 2002-05-08 | 2003-11-14 | Toshiba Corp | 電圧制御発振器 |
JP2004015387A (ja) * | 2002-06-06 | 2004-01-15 | Matsushita Electric Ind Co Ltd | 電圧制御型発振器及び周波数シンセサイザ |
JP2004159222A (ja) * | 2002-11-08 | 2004-06-03 | Renesas Technology Corp | 発振回路を内蔵した半導体集積回路および通信用半導体集積回路 |
JP4649818B2 (ja) * | 2003-02-21 | 2011-03-16 | 富士通株式会社 | 電圧制御発振器及びpll回路 |
KR100551477B1 (ko) | 2004-02-20 | 2006-02-14 | 삼성전자주식회사 | 커패시터 뱅크 회로 및 그것을 구비한 전압제어 오실레이터 |
US7042253B2 (en) | 2004-05-24 | 2006-05-09 | Industrial Technology Research Institute (Itri) | Self-calibrating, fast-locking frequency synthesizer |
JP2006033803A (ja) * | 2004-06-15 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 電圧制御発振器、ならびにそれを用いたpll回路および無線通信機器 |
US7221234B2 (en) | 2005-03-18 | 2007-05-22 | Broadcom Corporation | VCO with switchable varactor for low KVCO variation |
US7782151B2 (en) | 2005-05-25 | 2010-08-24 | Integrated Device Technology Inc. | VCO digital range selection |
US7612626B2 (en) * | 2006-12-12 | 2009-11-03 | Qualcomm, Incorporated | Programmable varactor for VCO gain compensation and phase noise reduction |
-
2007
- 2007-08-08 US US11/835,499 patent/US7612626B2/en active Active
- 2007-12-12 WO PCT/US2007/087320 patent/WO2008074000A1/en active Application Filing
- 2007-12-12 TW TW096147592A patent/TWI406495B/zh active
- 2007-12-12 EP EP07869188A patent/EP2100377A1/en not_active Ceased
- 2007-12-12 CN CN2007800457674A patent/CN101558566B/zh active Active
- 2007-12-12 KR KR1020097012040A patent/KR101131755B1/ko active IP Right Grant
- 2007-12-12 JP JP2009541571A patent/JP5591539B2/ja not_active Expired - Fee Related
-
2012
- 2012-04-26 JP JP2012101253A patent/JP5710544B2/ja not_active Expired - Fee Related
-
2014
- 2014-11-14 JP JP2014231802A patent/JP2015109645A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20080136544A1 (en) | 2008-06-12 |
KR101131755B1 (ko) | 2012-04-06 |
CN101558566B (zh) | 2013-03-13 |
WO2008074000A1 (en) | 2008-06-19 |
US7612626B2 (en) | 2009-11-03 |
JP2012191630A (ja) | 2012-10-04 |
TW200832887A (en) | 2008-08-01 |
JP2010512722A (ja) | 2010-04-22 |
TWI406495B (zh) | 2013-08-21 |
KR20090079992A (ko) | 2009-07-22 |
EP2100377A1 (en) | 2009-09-16 |
CN101558566A (zh) | 2009-10-14 |
JP2015109645A (ja) | 2015-06-11 |
JP5591539B2 (ja) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5710544B2 (ja) | Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ | |
US8253506B2 (en) | Wideband temperature compensated resonator and wideband VCO | |
US8149065B1 (en) | Low KVCO phase-locked loop with large frequency drift handling capability | |
US7855610B2 (en) | VCO capacitor bank trimming and calibration | |
US7760040B2 (en) | Method of eliminating temperature induced band switching in ultra wideband voltage controlled oscillator | |
JP2010501155A (ja) | 多標準多周波数合成器における連続利得補償および高速帯域選択 | |
US9515625B2 (en) | Multi-varactor approach for improved VCO gain | |
JP2010252289A (ja) | 電圧制御発振器のための補償回路 | |
US20070188255A1 (en) | Oscillator gain equalization | |
US9660578B2 (en) | Electronic device with capacitor bank linearization and a linearization method | |
JP2004015387A (ja) | 電圧制御型発振器及び周波数シンセサイザ | |
US20110254632A1 (en) | Pll frequency synthesizer | |
JP2006033803A (ja) | 電圧制御発振器、ならびにそれを用いたpll回路および無線通信機器 | |
US20140218124A1 (en) | Apparatus and method for generating an oscillating output signal | |
US20070146082A1 (en) | Frequency synthesizer, wireless communications device, and control method | |
JP2017060088A (ja) | 半導体装置、無線通信装置及び半導体装置の制御方法 | |
US10826432B2 (en) | Quadrature oscillator | |
US20190386613A1 (en) | Electronic Circuit with Tuning Circuit | |
US11637528B1 (en) | Wide frequency range voltage controlled oscillators | |
US11527991B2 (en) | Circuit for extended voltage control oscillator gain linearity | |
JP2005117428A (ja) | 電圧制御発振器、pll回路、通信機器、および電圧制御発振方法。 | |
Soleiman et al. | A self-calibration technique for wide tuning range PLLs | |
KR20100016700A (ko) | 광대역 발진주파수 튜닝 장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131025 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131030 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140106 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5710544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |