JP2012044274A - 位相同期回路および無線通信装置 - Google Patents
位相同期回路および無線通信装置 Download PDFInfo
- Publication number
- JP2012044274A JP2012044274A JP2010181247A JP2010181247A JP2012044274A JP 2012044274 A JP2012044274 A JP 2012044274A JP 2010181247 A JP2010181247 A JP 2010181247A JP 2010181247 A JP2010181247 A JP 2010181247A JP 2012044274 A JP2012044274 A JP 2012044274A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- circuit
- controlled oscillator
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 13
- 230000010355 oscillation Effects 0.000 claims abstract description 39
- 238000012545 processing Methods 0.000 claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 238000012937 correction Methods 0.000 claims abstract description 10
- 230000006870 function Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 12
- 238000013461 design Methods 0.000 abstract description 12
- 230000004044 response Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 13
- 102000006463 Talin Human genes 0.000 description 4
- 108010083809 Talin Proteins 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 102100031476 Cytochrome P450 1A1 Human genes 0.000 description 2
- 101000760620 Homo sapiens Cell adhesion molecule 1 Proteins 0.000 description 2
- 101000941690 Homo sapiens Cytochrome P450 1A1 Proteins 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100348617 Candida albicans (strain SC5314 / ATCC MYA-2876) NIK1 gene Proteins 0.000 description 1
- 102100035353 Cyclin-dependent kinase 2-associated protein 1 Human genes 0.000 description 1
- 101000737813 Homo sapiens Cyclin-dependent kinase 2-associated protein 1 Proteins 0.000 description 1
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 101000710013 Homo sapiens Reversion-inducing cysteine-rich protein with Kazal motifs Proteins 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 101100007329 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) COS1 gene Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 108090000237 interleukin-24 Proteins 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
- H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】周波数補正ミスをなくせ、電圧対周波数変換利得Ｋvcoを低く抑えることが可能で、ＰＬＬ位相ノイズ設計を緩和できる位相同期回路および無線通信装置を提供する。
【解決手段】キャリブレーション部１９０は、電圧制御発振器１８４の出力発振信号の周波数をカウントするカウンタ回路１９１と、カウンタ回路のカウント結果を保持しておくための第１および第２の記憶回路１９３，１９４と、カウンタ回路とターゲット周波数を比較し大小を判定する比較回路１９５と、比較回路の結果を受けカウンタ回路のカウント結果と第１の記憶回路の保持結果を比較し、電圧制御発振器の容量バンクを制御する制御回路１０６と、電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路１９７と、カウンタ回路のカウント結果と第１および第２の記憶回路の結果より演算を行い、演算結果に応じて電圧生成回路を制御する処理回路１９８と、を含む。
【選択図】図１
【解決手段】キャリブレーション部１９０は、電圧制御発振器１８４の出力発振信号の周波数をカウントするカウンタ回路１９１と、カウンタ回路のカウント結果を保持しておくための第１および第２の記憶回路１９３，１９４と、カウンタ回路とターゲット周波数を比較し大小を判定する比較回路１９５と、比較回路の結果を受けカウンタ回路のカウント結果と第１の記憶回路の保持結果を比較し、電圧制御発振器の容量バンクを制御する制御回路１０６と、電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路１９７と、カウンタ回路のカウント結果と第１および第２の記憶回路の結果より演算を行い、演算結果に応じて電圧生成回路を制御する処理回路１９８と、を含む。
【選択図】図１
Description
本発明は、電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を有するキャリブレーション回路を有する位相同期回路および無線通信装置に関するものである。
現在、ＲＦトランシーバでは高精度な出力周波数を実現可能な局部発振器として周波数シンセサイザが必要不可欠となっている。
図１は、ＲＦトランシーバの一般的な構成を示す図である。
図２は、図１中のＰＬＬ（周波数シンセサイザー）の一般的な構成を示す図である。
図２は、図１中のＰＬＬ（周波数シンセサイザー）の一般的な構成を示す図である。
図１のＲＦトランシーバ１は、アンテナ２、低雑音増幅器（Low Noise Amplifier:ＬＮＡ）３、電力増幅器（Power Amplifier:ＰＡ）４、フィルタ５，６、ミキサ７，８、および周波数シンセサイザとしての位相同期回路（ＰＬＬ：Phase Locked Loop）９を有する。
図２のＰＬＬ９は、位相比較器（Phase Frequency Detector:ＰＦＤ）１０、チャージポンプ（Charge Pump:ＣＰ）１１、ループフィルタ（Loop Filter:ＬＦ）１２を有する。
ＰＬＬ９は、さらに、電圧制御発振器（Voltage Controlled Oscillator:ＶＣＯ）１３、および分周器（Divider:Ｎ）１４により構成される。
また、ＲＦトランシーバ１は高精度な変復調クロックが必要であるため、図２中のＶＣＯは一般的にインダクタＬとキャパシタＣを用いたＬＣ−ＶＣＯが用いられている。
ＰＬＬ９は、さらに、電圧制御発振器（Voltage Controlled Oscillator:ＶＣＯ）１３、および分周器（Divider:Ｎ）１４により構成される。
また、ＲＦトランシーバ１は高精度な変復調クロックが必要であるため、図２中のＶＣＯは一般的にインダクタＬとキャパシタＣを用いたＬＣ−ＶＣＯが用いられている。
図３は、ＬＣ−ＶＣＯの一般的な構成を示す図である。
図３に示すように、ＬＣ−ＶＣＯはインダクタＬ、オフセット容量ＣＯＳ、バラクタ容量ＣＶＡＲ、負性抵抗を実現するためのトランジスタＴＲ、および回路のバイアス抵抗ＲＴＯＰ、ＲＢＴＭを含んで構成される。
ここで、図３中の端子ＴＶＣＴＬおよび端子ＴＯＵＴはそれぞれ図２中の端子ＴＶＣＴＬおよび端子ＴＯＵＴを示している。
ここで、図３中の端子ＴＶＣＴＬおよび端子ＴＯＵＴはそれぞれ図２中の端子ＴＶＣＴＬおよび端子ＴＯＵＴを示している。
ここで、ＶＣＯ１３にＬＣ−ＶＣＯを用いたＰＬＬの動作を簡単に説明する。
まず、リファレンス信号ＲＥＦとＰＬＬ９の出力ＯＵＴを分周した信号ＦＢの位相差をＰＦＤ１０で位相差情報として検出しＣＰ１１にわたす。
その位相差に応じた電流をＣＰ１１がＬＦ１２に流し込み、ＬＦ１２が電圧情報へと変換する。その電圧ＶＣＴＬをＶＣＯ１３が受け取り、バラクタ容量ＣＶＡＲの容量を変化させ、発振周波数を変化させる。
このようにリファレンス信号ＲＥＦと信号ＦＢの位相（周波数）が同一になるまでフィードバックが行われることで、リファレンス信号ＲＥＦに同期したクロックが生成される。
まず、リファレンス信号ＲＥＦとＰＬＬ９の出力ＯＵＴを分周した信号ＦＢの位相差をＰＦＤ１０で位相差情報として検出しＣＰ１１にわたす。
その位相差に応じた電流をＣＰ１１がＬＦ１２に流し込み、ＬＦ１２が電圧情報へと変換する。その電圧ＶＣＴＬをＶＣＯ１３が受け取り、バラクタ容量ＣＶＡＲの容量を変化させ、発振周波数を変化させる。
このようにリファレンス信号ＲＥＦと信号ＦＢの位相（周波数）が同一になるまでフィードバックが行われることで、リファレンス信号ＲＥＦに同期したクロックが生成される。
図４は、ＬＣ−ＶＣＯのコントロール電圧対周波数特性を示す図である。
一般的にＬＣ−ＶＣＯの発振周波数可変レンジは実用性能上大きくても２倍程度であり、図４中に符号Ａで示すように周波数を変化させる。
これは、バラクタ容量ＣＶＡＲとオフセット容量ＣＯＳを数ビット（bit）設け、段階（デジタル）的に容量を変え、その間をバラクタ容量ＣＶＡＲで連続（アナログ）的に変化させることで実現される。
たとえば、図４中に符号Ｂで示すような特性も考えられるが、ＬＣ−ＶＣＯで実現することは非常に困難であり、実現できたとしてもＶＣＯ１３の電圧対周波数変換利得Ｋvcoが大きくなってしまう。
電圧対周波数変換利得Ｋvcoが大きくなってしまうとＣＰ１１の電流ノイズやＬＦ１２の抵抗ノイズ等がこのＫvco倍されてＶＣＯ１３の出力位相ノイズに変換されてしまう。
よって、電圧対周波数変換利得Ｋvcoは一般的に小さいほうが良く、この電圧対周波数変換利得Ｋvcoをできるだけ小さくすることでＰＬＬ全体としての位相ノイズ設計を緩和できる。
つまり、図４中の特性曲線Ａで示すように発振周波数を変化させるのが一般的であり、それなりに広い周波数レンジを低いＫvcoでカバー可能である。
これは、バラクタ容量ＣＶＡＲとオフセット容量ＣＯＳを数ビット（bit）設け、段階（デジタル）的に容量を変え、その間をバラクタ容量ＣＶＡＲで連続（アナログ）的に変化させることで実現される。
たとえば、図４中に符号Ｂで示すような特性も考えられるが、ＬＣ−ＶＣＯで実現することは非常に困難であり、実現できたとしてもＶＣＯ１３の電圧対周波数変換利得Ｋvcoが大きくなってしまう。
電圧対周波数変換利得Ｋvcoが大きくなってしまうとＣＰ１１の電流ノイズやＬＦ１２の抵抗ノイズ等がこのＫvco倍されてＶＣＯ１３の出力位相ノイズに変換されてしまう。
よって、電圧対周波数変換利得Ｋvcoは一般的に小さいほうが良く、この電圧対周波数変換利得Ｋvcoをできるだけ小さくすることでＰＬＬ全体としての位相ノイズ設計を緩和できる。
つまり、図４中の特性曲線Ａで示すように発振周波数を変化させるのが一般的であり、それなりに広い周波数レンジを低いＫvcoでカバー可能である。
このデジタル的に切り替えた１つの周波数カバーレンジを“バンド”と呼ぶことにする。
ここで非常に重要なのは、各バンド間に周波数冗長性を持たせておくことであり、この周波数冗長性のことを“バンドオーバーラップ”と呼ぶことにする。
後の説明のためにもこのバンドオーバーラップの定義をしておくことにする。
ここで非常に重要なのは、各バンド間に周波数冗長性を持たせておくことであり、この周波数冗長性のことを“バンドオーバーラップ”と呼ぶことにする。
後の説明のためにもこのバンドオーバーラップの定義をしておくことにする。
図５は、バンドオーバーラップの定義について説明するための図である。
図５に示すバンドＢａｎｄ１に注目すると、バンドオーバーラップは２つのバンド間の周波数冗長性であるため、バンドＢａｎｄ２との間のバンドオーバーラップＢＯＬＨ、バンドＢａｎｄ０との間のバンドオーバーラップＢＯＬＬが存在する。
バンドオーバーラップＢＯＬＨの定義は、周波数キャリブレーション電圧ＶｃａｌにおけるバンドＢａｎｄ１とバンドＢａｎｄ２のそれぞれの周波数Ｆ１とＦ２の中間周波数Ｆ１２ｃに対してどれだけのマージンをもっているかである。
具体的には、中間周波数Ｆ１２ｃに対して、バンドＢａｎｄ１に最大コントロール電圧Ｖｄｒｈを与えたときの発振周波数Ｆ１ｈがどれだけマージンを持っているかであり、以下のように表される。
図５に示すバンドＢａｎｄ１に注目すると、バンドオーバーラップは２つのバンド間の周波数冗長性であるため、バンドＢａｎｄ２との間のバンドオーバーラップＢＯＬＨ、バンドＢａｎｄ０との間のバンドオーバーラップＢＯＬＬが存在する。
バンドオーバーラップＢＯＬＨの定義は、周波数キャリブレーション電圧ＶｃａｌにおけるバンドＢａｎｄ１とバンドＢａｎｄ２のそれぞれの周波数Ｆ１とＦ２の中間周波数Ｆ１２ｃに対してどれだけのマージンをもっているかである。
具体的には、中間周波数Ｆ１２ｃに対して、バンドＢａｎｄ１に最大コントロール電圧Ｖｄｒｈを与えたときの発振周波数Ｆ１ｈがどれだけマージンを持っているかであり、以下のように表される。
ここで、中間周波数ｆ１２ｃは以下の式で求められる。
同様に、バンドオーバーラップＢＯＬＨは周波数キャリブレーション電圧ＶｃａｌにおけるバンドＢａｎｄ０とバンドＢａｎｄ１のそれぞれの周波数Ｆ１とＦ０の中間周波数Ｆ０１ｃに対してどれだけのマージンをもっているかである。
具体的には、中間周波数Ｆ０１ｃに対して、バンドＢａｎｄ１の最小コントロール電圧Ｖｄｒｌを与えたときの発振周波数Ｆ１ｍｉｎがどれだけマージンを持っているかであり、以下のように表される。
具体的には、中間周波数Ｆ０１ｃに対して、バンドＢａｎｄ１の最小コントロール電圧Ｖｄｒｌを与えたときの発振周波数Ｆ１ｍｉｎがどれだけマージンを持っているかであり、以下のように表される。
中間周波数Ｆ０１ｃは次式で求められる。
このバンドオーバーラップが無いと、ちょうどバンドとバンドの周波数の切れ目にターゲット周波数があった場合、ＰＬＬは周波数ロックできないことになる。
しかし、バンドオーバーラップを大きく取るということはＫvcoを高くすることと等価であり、ＰＬＬ位相ノイズ設計とのトレードオフとなるため、できるだけバンドオーバーラップを小さく設計したいというのが一般的である。
また、上記説明中にあった電圧ＶｄｒｈとＶｄｒｌはそれぞれＣＰが性能を保証できる出力ダイナミックレンジの最大値と最小値である。
よって、この電圧により周波数可変レンジが制限されるため、先端の低電圧プロセスでは、同じビット数で同様の周波数変化を実現する場合、Ｋvcoが高くなってしまい設計が厳しくなる。
さらに、システムの要求仕様としてターゲット周波数にロックさせ、その周波数に対して±数％周波数を変動させファインチューニングを行いたいという場合がある。このような場合にもバンドオーバーラップは大切な指標となる。
しかし、バンドオーバーラップを大きく取るということはＫvcoを高くすることと等価であり、ＰＬＬ位相ノイズ設計とのトレードオフとなるため、できるだけバンドオーバーラップを小さく設計したいというのが一般的である。
また、上記説明中にあった電圧ＶｄｒｈとＶｄｒｌはそれぞれＣＰが性能を保証できる出力ダイナミックレンジの最大値と最小値である。
よって、この電圧により周波数可変レンジが制限されるため、先端の低電圧プロセスでは、同じビット数で同様の周波数変化を実現する場合、Ｋvcoが高くなってしまい設計が厳しくなる。
さらに、システムの要求仕様としてターゲット周波数にロックさせ、その周波数に対して±数％周波数を変動させファインチューニングを行いたいという場合がある。このような場合にもバンドオーバーラップは大切な指標となる。
上記説明のようにバンドで周波数カバーレンジが限定されているため、ＰＬＬとしてターゲット周波数にロックするために適切なバンドを選択する必要があり、周波数キャリブレーションを行う必要がある。
このため、図６に示すようにＰＬＬ本体以外に周波数キャリブレーションを行うための回路が必要となる。
図６は、ＰＬＬ本体とキャリブレーション回路を示す図である。
このため、図６に示すようにＰＬＬ本体以外に周波数キャリブレーションを行うための回路が必要となる。
図６は、ＰＬＬ本体とキャリブレーション回路を示す図である。
キャリブレーション回路２０は、周波数カウンタ（Frequency Counter:ＦＣ）２１、ターゲット周波数記憶回路（ＲＥＧＴＧ）２２、周波数カウンタのカウンタ値保持回路（ＲＥＧＦＣ）２３を有する。
キャリブレーション回路２０は、ターゲット周波数に対してＦＣ２１がカウントした値を比較する比較回路（ＣＯＭＰ）２４を有する。
キャリブレーション回路２０は、ＣＯＭＰ２４の比較結果を判定し、ＶＣＯ１３に制御信号を供給するコントロール回路（ＣＴＬ）２５、およびＶＣＯ１３のコントロール電圧端子に電圧を与えるバイアス回路（ＶＢＩＡＳ）２６を有する。
キャリブレーション回路２０は、ターゲット周波数に対してＦＣ２１がカウントした値を比較する比較回路（ＣＯＭＰ）２４を有する。
キャリブレーション回路２０は、ＣＯＭＰ２４の比較結果を判定し、ＶＣＯ１３に制御信号を供給するコントロール回路（ＣＴＬ）２５、およびＶＣＯ１３のコントロール電圧端子に電圧を与えるバイアス回路（ＶＢＩＡＳ）２６を有する。
図７は、一般的なキャリブレーションシーケンスを示す図である。
次に、一般的なキャリブレーションシーケンスを図７に関連付けて説明する。
次に、一般的なキャリブレーションシーケンスを図７に関連付けて説明する。
まず、図６に示すＣＴＬ２５が、ＶＣＯ１３が最も遅い周波数で発振するように制御信号ＳＣＴＬを出力し、ＶＢＩＡＳ２６でコントロール電圧値を与える（ＳＴ１）。
ここでは、ＮはＳＣＴＬコードを示しており、最大にすることで容量を全てＯＮ状態にして発振周波数が最も遅くなる状態を仮定している。その状態で外部基準クロックREFCLKを規定カウント時間としてＶＣＯ１３の発振周波数をＦＣ２１がカウントする（ＳＴ２）。
そのＦＣ２１のカウント結果をＣＯＭＰ２４がＲＥＧＴＧ２２に保持されているターゲット周波数と比較し、ターゲット周波数より低ければ結果をＲＥＧＦＣ２３に保持する。再度ＣＴＬ２５がＳＣＴＬを変化させＶＣＯ１３の発振周波数が上がるように制御し、発振周波数がターゲット周波数を超えるまで上記シーケンスを繰り返す。
もし、発振周波数がターゲット周波数を超えたら、現在のカウント値とＲＥＧＦＣ２３に保持されている１つ前の状態のカウント値でどちらがよりターゲット値に近いかを比較し、どちらのバンドを採用するかを判定してキャリブレーションシーケンスが終了となる。
ここでは、ＮはＳＣＴＬコードを示しており、最大にすることで容量を全てＯＮ状態にして発振周波数が最も遅くなる状態を仮定している。その状態で外部基準クロックREFCLKを規定カウント時間としてＶＣＯ１３の発振周波数をＦＣ２１がカウントする（ＳＴ２）。
そのＦＣ２１のカウント結果をＣＯＭＰ２４がＲＥＧＴＧ２２に保持されているターゲット周波数と比較し、ターゲット周波数より低ければ結果をＲＥＧＦＣ２３に保持する。再度ＣＴＬ２５がＳＣＴＬを変化させＶＣＯ１３の発振周波数が上がるように制御し、発振周波数がターゲット周波数を超えるまで上記シーケンスを繰り返す。
もし、発振周波数がターゲット周波数を超えたら、現在のカウント値とＲＥＧＦＣ２３に保持されている１つ前の状態のカウント値でどちらがよりターゲット値に近いかを比較し、どちらのバンドを採用するかを判定してキャリブレーションシーケンスが終了となる。
この周波数キャリブレーションで極めて重要なのは、選択すべきバンドを間違えないことである。
バンド選択を誤ってしまう原因は図６のうちＶＢＩＡＳで示されるキャリブレーション時に与える電圧とその電圧対ＶＣＯ発振周波数の関係によるものである。
図８にこの現象の例を示す。
図８（Ａ）および（Ｂ）は、キャリブレーション電圧による周波数キャリブレーションミスを説明するためのＶＣＯのコントロール電圧対周波数特性を示す図である。
バンド選択を誤ってしまう原因は図６のうちＶＢＩＡＳで示されるキャリブレーション時に与える電圧とその電圧対ＶＣＯ発振周波数の関係によるものである。
図８にこの現象の例を示す。
図８（Ａ）および（Ｂ）は、キャリブレーション電圧による周波数キャリブレーションミスを説明するためのＶＣＯのコントロール電圧対周波数特性を示す図である。
図８（Ａ）はキャリブレーション成功の例を示している。
この例ではＶＣＯ１３のコントロール電圧の上限Ｖｄｒｈと下限Ｖｄｒｌのちょうど中間にキャリブレーション電圧Ｖｃａｌがあり、各バンドはＶｄｒｌ−Ｖｄｒｈ間でＶｃａｌとの交点に対して点対称である。
２つのバンドＢａｎｄ１とバンドＢａｎｄ２に対して、線Ｘで示すようにターゲット周波数Ｆｔｇがあるとする。また、ＶｃａｌをバンドＢａｎｄ１、Ｂａｎｄ２にそれぞれ与えたときの周波数がそれぞれＦ１ｃ、Ｆ２ｃとして示されており、その中間周波数がＦｃである。
先述のキャリブレーションシーケンスの説明から、Ｆｔｇ＜Ｆｃであることからキャリブレーション回路はバンドＢａｎｄ１を選択する。
よって、キャリブレーションシーケンスが終了して、ＰＬＬとして動作させるとＰＬＬのコントロール電圧が変化し、Ｖｃｔｌ＝ＶｌｆでＦｔｇにロックすることとなる。このとき周波数Ｆ１ｈはＦｔｇより十分高く、マージンがあることが分かる。
この例ではＶＣＯ１３のコントロール電圧の上限Ｖｄｒｈと下限Ｖｄｒｌのちょうど中間にキャリブレーション電圧Ｖｃａｌがあり、各バンドはＶｄｒｌ−Ｖｄｒｈ間でＶｃａｌとの交点に対して点対称である。
２つのバンドＢａｎｄ１とバンドＢａｎｄ２に対して、線Ｘで示すようにターゲット周波数Ｆｔｇがあるとする。また、ＶｃａｌをバンドＢａｎｄ１、Ｂａｎｄ２にそれぞれ与えたときの周波数がそれぞれＦ１ｃ、Ｆ２ｃとして示されており、その中間周波数がＦｃである。
先述のキャリブレーションシーケンスの説明から、Ｆｔｇ＜Ｆｃであることからキャリブレーション回路はバンドＢａｎｄ１を選択する。
よって、キャリブレーションシーケンスが終了して、ＰＬＬとして動作させるとＰＬＬのコントロール電圧が変化し、Ｖｃｔｌ＝ＶｌｆでＦｔｇにロックすることとなる。このとき周波数Ｆ１ｈはＦｔｇより十分高く、マージンがあることが分かる。
これに対して、図８（Ｂ）はキャリブレーションミスの例を示している。
この例では電圧Ｖｄｒｌ、Ｖｃａｌ、およびＶｄｒｈの関係は同じであるが、各バンドはＶｄｒｌ−Ｖｄｒｈ間でＶｃａｌに対して非対称である。
この図８（Ｂ）から、Ｆｔｇ＜Ｆｃであるため、周波数キャリブレーション回路２０はバンドＢａｎｄ１を選択する。キャリブレーションシーケンスを終了してＰＬＬ動作に移り、コントロール電圧を変化させバンドＢａｎｄ１の最高周波数Ｆ１ｈにしてもＦｔｇに到達しない。
つまり図８（Ｂ）に示すＶｃａｌで周波数キャリブレーションを行った場合、ＰＬＬはＦｔｇにロックすることができず、誤ったバンドを選択していることになる。
この例では電圧Ｖｄｒｌ、Ｖｃａｌ、およびＶｄｒｈの関係は同じであるが、各バンドはＶｄｒｌ−Ｖｄｒｈ間でＶｃａｌに対して非対称である。
この図８（Ｂ）から、Ｆｔｇ＜Ｆｃであるため、周波数キャリブレーション回路２０はバンドＢａｎｄ１を選択する。キャリブレーションシーケンスを終了してＰＬＬ動作に移り、コントロール電圧を変化させバンドＢａｎｄ１の最高周波数Ｆ１ｈにしてもＦｔｇに到達しない。
つまり図８（Ｂ）に示すＶｃａｌで周波数キャリブレーションを行った場合、ＰＬＬはＦｔｇにロックすることができず、誤ったバンドを選択していることになる。
上記のようにＶＣＯ１３のコントロール電圧対周波数特性は非線形であり、非対称であり、この非線形性および非対称性は製造プロセスや温度等で変化する。
よって、上記説明のような固定電圧を周波数キャリブレーションに用いるとターゲット周波数に届かないバンドを選択してしまう可能性がある。
このキャリブレーションミスを防ぐため、バラクタ容量を大きくし、周波数変動量を増加させることでバンドオーバーラップを増加させ、確実にターゲット周波数をカバーできるように設計する。
しかし先述した通り、バンドオーバーラップを大きくとるということはｋvcoを大きくするのと等価であり、ＰＬＬの位相ノイズ設計とのトレードオフが問題となる。
よって、上記説明のような固定電圧を周波数キャリブレーションに用いるとターゲット周波数に届かないバンドを選択してしまう可能性がある。
このキャリブレーションミスを防ぐため、バラクタ容量を大きくし、周波数変動量を増加させることでバンドオーバーラップを増加させ、確実にターゲット周波数をカバーできるように設計する。
しかし先述した通り、バンドオーバーラップを大きくとるということはｋvcoを大きくするのと等価であり、ＰＬＬの位相ノイズ設計とのトレードオフが問題となる。
本発明は、適切な周波数補正時の電圧を生成することができ、周波数補正ミスをなくすことができ、電圧対周波数変換利得Ｋvcoを低く抑えることが可能で、ＰＬＬ位相ノイズ設計を緩和することが可能な位相同期回路および無線通信装置を提供することにある。
本発明の第１の観点の位相同期回路は、容量バンクを有し電圧情報に応じて発振周波数を変化させる電圧制御発振器を含み、上記電圧制御発振器の発振信号を基準信号に位相同期させる位相同期部と、電圧制御発振器の周波数キャリブレーションを行うに当たり上記電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を含むキャリブレーション部と、を有し、上記キャリブレーション部は、上記電圧制御発振器の出力発振信号の周波数をカウントするカウンタ回路と、上記カウンタ回路のカウント結果を保持しておくための第１の記憶回路および第２の記憶回路と、上記カウンタ回路とターゲット周波数を比較し大小を判定する比較回路と、上記比較回路の結果を受け上記カウンタ回路のカウント結果と前記第１の記憶回路の保持結果を比較し、上記電圧制御発振器の容量バンクを制御する制御回路と、上記電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路と、上記カウンタ回路のカウント結果と上記第１および第２の記憶回路の結果より演算を行い、演算結果に応じて上記電圧生成回路を制御する処理回路と、を含む。
本発明の第２の観点の無線通信装置は、無線信号を受信するアンテナと、基準信号に位相同期した発振信号を出力する位相同期回路と、アンテナで受信した受信信号の利得を制御する低雑音増幅器と、上記低雑音増幅器を介した受信信号を上記位相同期回路の発振信号を受けて周波数変換する第１の周波数変換部と、送信信号を上記位相同期回路の発振信号を受けて周波数変換する第２の周波数変換部と、上記第２の周波数変換部による送信信号を増幅し、上記アンテナ側に出力する電力増幅器と、を有し、上記位相同期回路は、容量バンクを有し電圧情報に応じて発振周波数を変化させる電圧制御発振器を含み、上記電圧制御発振器の発振信号を基準信号に位相同期させる位相同期部と、電圧制御発振器の周波数キャリブレーションを行うに当たり上記電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を含むキャリブレーション部と、を有し、上記キャリブレーション部は、上記電圧制御発振器の出力発振信号の周波数をカウントするカウンタ回路と、上記カウンタ回路のカウント結果を保持しておくための第１の記憶回路および第２の記憶回路と、上記カウンタ回路とターゲット周波数を比較し大小を判定する比較回路と、上記比較回路の結果を受け上記カウンタ回路のカウント結果と前記第１の記憶回路の保持結果を比較し、上記電圧制御発振器の容量バンクを制御する制御回路と、上記電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路と、上記カウンタ回路のカウント結果と上記第１および第２の記憶回路の結果より演算を行い、演算結果に応じて上記電圧生成回路を制御する処理回路と、を含む。
本発明によれば、適切な周波数補正時の電圧を生成することができ、周波数補正ミスをなくすことができ、電圧対周波数変換利得Ｋvcoを低く抑えることが可能で、ＰＬＬ位相ノイズ設計を緩和することできる。
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は次の順番で行う。
１．ＲＦトランシーバ（無線通信装置）およびＰＬＬの基本構成
２．周波数キャリブレーション回路の構成およびキャリブレーションシーケンス
なお、説明は次の順番で行う。
１．ＲＦトランシーバ（無線通信装置）およびＰＬＬの基本構成
２．周波数キャリブレーション回路の構成およびキャリブレーションシーケンス
＜１．ＲＦトランシーバ（無線通信装置）およびＰＬＬの基本構成＞
図９は、本発明の実施形態に係る無線通信装置としてのＲＦトランシーバの構成例を示す図である。
図１０は、本発明の実施形態に係るキャリブレーション回路を含むＰＬＬ（周波数シンセサイザー）の構成例を示す図である。
図９は、本発明の実施形態に係る無線通信装置としてのＲＦトランシーバの構成例を示す図である。
図１０は、本発明の実施形態に係るキャリブレーション回路を含むＰＬＬ（周波数シンセサイザー）の構成例を示す図である。
図９のＲＦトランシーバ１００は、アンテナ１１０、ＬＮＡ（Low Noise Amplifier：低雑音増幅器）１２０、ＰＡ（Power Amplifier:電力増幅器）１３０、およびフィルタ１４０，１５０を有する。
ＲＦトランシーバ１００は、第１の周波数変換部としてのミキサ１６０、第２の周波数変換部としてのミキサ１７０、および周波数シンセサイザとしてのＰＬＬ（ＰＬＬ：Phase Locked Loop：位相同期回路）１８０を有する。ＰＬＬは位相同期部を形成する。
ＲＦトランシーバ１００は、第１の周波数変換部としてのミキサ１６０、第２の周波数変換部としてのミキサ１７０、および周波数シンセサイザとしてのＰＬＬ（ＰＬＬ：Phase Locked Loop：位相同期回路）１８０を有する。ＰＬＬは位相同期部を形成する。
ＲＦトランシーバ１００において、アンテナ１１０で受信された受信信号は、ＬＮＡ１２０で利得制御され、フィルタ１４０を介してミキサ１６０に供給される。
ミキサ１６０では、ＰＬＬ１８０により局部発振信号により周波数差が導出され、後段の処理系に出力される。
また、ミキサ１７０でＰＬＬ１８０により供給される局部発振信号を受けて混合処理が施され、フィルタ１５０を介してＰＡ１３０で増幅され、アンテナ１１０を通して無線により送信される。
そして、ＰＬＬ１８０は、図１０に示すように、周波数キャリブレーション回路１９０を含んで構成される。
ミキサ１６０では、ＰＬＬ１８０により局部発振信号により周波数差が導出され、後段の処理系に出力される。
また、ミキサ１７０でＰＬＬ１８０により供給される局部発振信号を受けて混合処理が施され、フィルタ１５０を介してＰＡ１３０で増幅され、アンテナ１１０を通して無線により送信される。
そして、ＰＬＬ１８０は、図１０に示すように、周波数キャリブレーション回路１９０を含んで構成される。
図１０のＰＬＬ１８０は、ＰＦＤ（Phase Frequency Detector:位相比較器）１８１、ＣＰ（Charge Pump:チャージポンプ）１８２、ＬＦ（Loop Filter:ループフィルタ）１８３を有する。
ＰＬＬ１８０、さらに、ＶＣＯ（Voltage Controlled Oscillator:電圧制御発振器）１８４、およびＤＮ（Divider:分周器）１８５により構成される。
また、ＲＦトランシーバ１００は高精度な変復調クロックが必要であるため、図１０中のＶＣＯ１８４はインダクタＬとキャパシタＣを用いたＬＣ−ＶＣＯが用いられる。
ＰＬＬ１８０、さらに、ＶＣＯ（Voltage Controlled Oscillator:電圧制御発振器）１８４、およびＤＮ（Divider:分周器）１８５により構成される。
また、ＲＦトランシーバ１００は高精度な変復調クロックが必要であるため、図１０中のＶＣＯ１８４はインダクタＬとキャパシタＣを用いたＬＣ−ＶＣＯが用いられる。
図１１は、ＬＣ−ＶＣＯの構成例を示す図である。
図１１に示すように、ＬＣ−ＶＣＯはインダクタＬ１、オフセット容量ＣＯＳ１、バラクタ容量ＣＶＡＲ１、負性抵抗を実現するためのトランジスタＴＲ１、および回路のバイアス抵抗ＲＴＯＰ１、ＲＢＴＭ１を含んで構成される。
ここで、図１１中の端子ＴＶＣＴＬおよび端子ＴＯＵＴはそれぞれ図１０中の端子ＴＶＣＴＬおよび端子ＴＯＵＴを示している。
ここで、図１１中の端子ＴＶＣＴＬおよび端子ＴＯＵＴはそれぞれ図１０中の端子ＴＶＣＴＬおよび端子ＴＯＵＴを示している。
ここで、ＶＣＯ１８４にＬＣ−ＶＣＯを用いたＰＬＬの動作を簡単に説明する。
まず、リファレンス信号ＲＥＦとＰＬＬ１８０の出力ＯＵＴを分周した信号ＦＢの位相差をＰＦＤ１８１で位相差情報として検出しＣＰ１８２にわたす。
その位相差に応じた電流をＣＰ１８２がＬＦ１８３に流し込み、ＬＦ８３が電圧情報へと変換する。その電圧ＶＣＴＬをＶＣＯ１８４が受け取り、バラクタ容量ＣＶＡＲ１の容量を変化させ、発振周波数を変化させる。
このようにリファレンス信号ＲＥＦと信号ＦＢの位相（周波数）が同一になるまでフィードバックが行われることで、リファレンス信号ＲＥＦに同期したクロックが生成される。
まず、リファレンス信号ＲＥＦとＰＬＬ１８０の出力ＯＵＴを分周した信号ＦＢの位相差をＰＦＤ１８１で位相差情報として検出しＣＰ１８２にわたす。
その位相差に応じた電流をＣＰ１８２がＬＦ１８３に流し込み、ＬＦ８３が電圧情報へと変換する。その電圧ＶＣＴＬをＶＣＯ１８４が受け取り、バラクタ容量ＣＶＡＲ１の容量を変化させ、発振周波数を変化させる。
このようにリファレンス信号ＲＥＦと信号ＦＢの位相（周波数）が同一になるまでフィードバックが行われることで、リファレンス信号ＲＥＦに同期したクロックが生成される。
本実施形態のＰＬＬ１８０は、製造プロセスコーナーが変動しても適切な周波数キャリブレーション時にＶＣＯ１８４にキャリブレーション電圧を与える。
これにより、バンドオーバーラップを確保し、必要以上に電圧対周波数変換利得Ｋvcoを大きくしないことでＰＬＬの定数設計とのトレードオフを緩和することが可能に構成される。
以下、周波数キャリブレーション回路の構成およびキャリブレーションシーケンスについて説明する
これにより、バンドオーバーラップを確保し、必要以上に電圧対周波数変換利得Ｋvcoを大きくしないことでＰＬＬの定数設計とのトレードオフを緩和することが可能に構成される。
以下、周波数キャリブレーション回路の構成およびキャリブレーションシーケンスについて説明する
＜２．周波数キャリブレーション回路の構成およびキャリブレーションシーケンス＞
キャリブレーション回路１９０は、周波数カウンタ（Frequency Counter:ＦＣ）１９１、ターゲット周波数記憶回路（ＲＥＧＴＧ）１９２、周波数カウンタ（ＦＣ）１９１のカウンタ値保持回路（ＲＥＧＦＣ，ＲＥＧＦＣ２）１９３，１９４を有する。
キャリブレーション回路１９０は、ターゲット周波数に対してＦＣ１９１がカウントした値を比較する比較回路（ＣＯＭＰ）１９５を有する。
キャリブレーション回路１９０は、ＣＯＭＰ１９５の比較結果を判定し、ＶＣＯ１８４に制御信号を供給するコントロール回路（ＣＴＬ）１９６、ＶＣＯ１８４のコントロール電圧端子にキャリブレーション電圧を与えるバイアス回路（ＶＢＩＡＳ）１９７を有する。ＶＢＩＡＳ１９７は電圧生成回路を構成する。
キャリブレーション回路１９０は、カウンタ値保持回路（ＲＥＧＦＣ）１９３，１９４の保持値に応じてＦＣ１９１のカウント結果と２つの保持回路１９３，１９４の結果より演算をし、ＶＢＩＡＳ１９７を制御するための処理回路（ＣＡＬＣ）１９８を有する。
キャリブレーション回路１９０は、ターゲット周波数に対してＦＣ１９１がカウントした値を比較する比較回路（ＣＯＭＰ）１９５を有する。
キャリブレーション回路１９０は、ＣＯＭＰ１９５の比較結果を判定し、ＶＣＯ１８４に制御信号を供給するコントロール回路（ＣＴＬ）１９６、ＶＣＯ１８４のコントロール電圧端子にキャリブレーション電圧を与えるバイアス回路（ＶＢＩＡＳ）１９７を有する。ＶＢＩＡＳ１９７は電圧生成回路を構成する。
キャリブレーション回路１９０は、カウンタ値保持回路（ＲＥＧＦＣ）１９３，１９４の保持値に応じてＦＣ１９１のカウント結果と２つの保持回路１９３，１９４の結果より演算をし、ＶＢＩＡＳ１９７を制御するための処理回路（ＣＡＬＣ）１９８を有する。
図１２は、本実施形態に係るキャリブレーションシーケンスを示す図である。
図１３（Ａ）および（Ｂ）は、本実施形態に係る周波数キャリブレーションを説明するためのコントロール電圧対周波数特性を示す図である。
図１３（Ａ）は（中間周波数Ｆｃ）＞（バンドＢａｎｄ１の周波数Ｆ１）の場合、図１３（Ｂ）はＦｃ＜Ｆ１の場合である。
次に、本実施形態に係るキャリブレーションシーケンスを図１２および図１３に関連付けて説明する。
図１３（Ａ）および（Ｂ）は、本実施形態に係る周波数キャリブレーションを説明するためのコントロール電圧対周波数特性を示す図である。
図１３（Ａ）は（中間周波数Ｆｃ）＞（バンドＢａｎｄ１の周波数Ｆ１）の場合、図１３（Ｂ）はＦｃ＜Ｆ１の場合である。
次に、本実施形態に係るキャリブレーションシーケンスを図１２および図１３に関連付けて説明する。
キャリブレーションを開始したら、まずＣＴＬ１９６が制御信号ＳＣＴＬコード最大（N=max）で容量バンクの容量を全てＯＮし、ＶＣＯ１８４が最も遅く動作する状態にする（ＳＴ１１）。
また、ＶＢＩＡＳ１９７でＶＣＴＬとして電圧Ｖ（Ｍ）、Ｍ＝０,１,２の３種類を生成するが、まず第１の電圧Ｖ（０）（図１３に示すＶ０に相当）に設定し、ＶＣＯ１８４に与える。
その時の第１の周波数Ｆ０をＦＣ１９１でカウントし、その値をＲＥＧＦＣ１９３に格納する。
次に、第２の電圧Ｖ（１）（図１３に示すＶ１に相当）に設定し、ＶＣＯに１８４与え、上記と同様に第２の周波数Ｆ１をＦＣ１９１でカウントし、その結果をＲＥＧＦＣ（２）１９４に格納する。
次に、第３の電圧Ｖ（２）（図１３のＶ２に相当）に設定し、ＶＣＯ１８４に与え、同様に第３の周波数Ｆ２をＦＣ１９１でカウントする（ＳＴ１２〜ＳＴ１４）。
個々でＶ１はＶ０とＶ２の間で任意に選択可能であるが、電源グランドの中間電圧を用いるのが生成し易い等の観点から望ましい。よって、以下ではＶ１をＶ０とＶ２の中間電圧に選んだとして以下説明する。
また、ＶＢＩＡＳ１９７でＶＣＴＬとして電圧Ｖ（Ｍ）、Ｍ＝０,１,２の３種類を生成するが、まず第１の電圧Ｖ（０）（図１３に示すＶ０に相当）に設定し、ＶＣＯ１８４に与える。
その時の第１の周波数Ｆ０をＦＣ１９１でカウントし、その値をＲＥＧＦＣ１９３に格納する。
次に、第２の電圧Ｖ（１）（図１３に示すＶ１に相当）に設定し、ＶＣＯに１８４与え、上記と同様に第２の周波数Ｆ１をＦＣ１９１でカウントし、その結果をＲＥＧＦＣ（２）１９４に格納する。
次に、第３の電圧Ｖ（２）（図１３のＶ２に相当）に設定し、ＶＣＯ１８４に与え、同様に第３の周波数Ｆ２をＦＣ１９１でカウントする（ＳＴ１２〜ＳＴ１４）。
個々でＶ１はＶ０とＶ２の間で任意に選択可能であるが、電源グランドの中間電圧を用いるのが生成し易い等の観点から望ましい。よって、以下ではＶ１をＶ０とＶ２の中間電圧に選んだとして以下説明する。
次に上記の測定した３つの周波数データをＣＡＬＣ（処理回路、演算器）１９７に供給し、以下のような演算を行う（ＳＴ１５）。
第１の周波数Ｆ０と第３の周波数Ｆ２から下記式５で中間周波数Ｆｃを求める。
第１の周波数Ｆ０と第３の周波数Ｆ２から下記式５で中間周波数Ｆｃを求める。
次に、第２の周波数Ｆ１が中間周波数Ｆｃより高いか低いかを判定、場合分けし、図１３に示すようなそれぞれの場合の１次近似関数Ｆ（ｖ)を求め、ＦｃとなるときのキャＰリブレーション電圧Ｖｃａｌを近似的に求める。
もしＦｃ＞Ｆ１であれば関数Ｆ（ｖ）は下記式６のように求められ、
もしＦｃ＞Ｆ１であれば関数Ｆ（ｖ）は下記式６のように求められ、
電圧Ｖｃａｌは下記式７のように算出できる。
同様に、Ｆｃ＜Ｆ１のとき電圧Ｖｃａｌは下記式８のようになる。
この演算結果からＣＡＬＣ１９８がＶＢＩＡＳ１９７を制御し、その結果に応じた電圧をＶＢＩＡＳ１９７が出力する（ＳＴ１６）。
以下、ステップＳＴ１７〜ＳＴ２３の処理が行われる（基本的に図７の処理と同様である）。
外部基準クロックＲＥＦＣＬＫを規定カウント時間としてＶＣＯ１８４の発振周波数をＦＣ２１がカウントする（ＳＴ１７〜ＳＴ１９）。
そのＦＣ１９１のカウント結果をＣＯＭＰ１９５がＲＥＧＴＧ２２に保持されているターゲット周波数と比較し、ターゲット周波数より低ければ結果をＲＥＧＦＣ１９３に保持する。再度ＣＴＬ２５がＳＣＴＬを変化させＶＣＯ１８４の発振周波数が上がるように制御し、発振周波数がターゲット周波数を超えるまで上記シーケンスを繰り返す。
もし、発振周波数がターゲット周波数を超えたら、現在のカウント値とＲＥＧＦＣ１９３に保持されている１つ前の状態のカウント値でどちらがよりターゲット値に近いかを比較し、どちらのバンドを採用するかを判定しキャリブレーションシーケンスが終了となる。
外部基準クロックＲＥＦＣＬＫを規定カウント時間としてＶＣＯ１８４の発振周波数をＦＣ２１がカウントする（ＳＴ１７〜ＳＴ１９）。
そのＦＣ１９１のカウント結果をＣＯＭＰ１９５がＲＥＧＴＧ２２に保持されているターゲット周波数と比較し、ターゲット周波数より低ければ結果をＲＥＧＦＣ１９３に保持する。再度ＣＴＬ２５がＳＣＴＬを変化させＶＣＯ１８４の発振周波数が上がるように制御し、発振周波数がターゲット周波数を超えるまで上記シーケンスを繰り返す。
もし、発振周波数がターゲット周波数を超えたら、現在のカウント値とＲＥＧＦＣ１９３に保持されている１つ前の状態のカウント値でどちらがよりターゲット値に近いかを比較し、どちらのバンドを採用するかを判定しキャリブレーションシーケンスが終了となる。
ここで、図１４に電圧発生回路としてのＶＢＩＡＳの構成例を示す。
ＶＢＩＡＳ１９７は、図１４に示すように、抵抗Ｒ０〜ＲN+1とスイッチＳｗ０〜ＳｗＮから成り、スイッチＳｗがＣＡＬＣ１９８からの信号で切替え、そのコードに応じた電圧を出力する。
この抵抗ラダーで生成する電圧の中に図１３に示すＶ０、Ｖ１、およびＶ２に相当する電圧も生成できるようにしておけばよい。
このようなキャリブレーション電圧を決定するためのシーケンスを行う。
その後に周波数キャリブレーションを行うことでＶＣＯ１８４を構成する素子がどのようにバラつこうと、常にバンドオーバーラップＢＯＬＨとＢＯＬＬが最大に取れる電圧にＶｃａｌが補正される。
上記から必要以上に電圧対周波数変換利得Ｋvcoをあげる必要が無いため、バラクタ容量を大きくする必要が無い。つまり小面積化の可能性がある。
さらに、電圧対周波数変換利得Ｋvcoを抑えられるためＰＬＬの位相ノイズ設計とのトレードオフ緩和ができ、設計の容易化にも繋がる。
ＶＢＩＡＳ１９７は、図１４に示すように、抵抗Ｒ０〜ＲN+1とスイッチＳｗ０〜ＳｗＮから成り、スイッチＳｗがＣＡＬＣ１９８からの信号で切替え、そのコードに応じた電圧を出力する。
この抵抗ラダーで生成する電圧の中に図１３に示すＶ０、Ｖ１、およびＶ２に相当する電圧も生成できるようにしておけばよい。
このようなキャリブレーション電圧を決定するためのシーケンスを行う。
その後に周波数キャリブレーションを行うことでＶＣＯ１８４を構成する素子がどのようにバラつこうと、常にバンドオーバーラップＢＯＬＨとＢＯＬＬが最大に取れる電圧にＶｃａｌが補正される。
上記から必要以上に電圧対周波数変換利得Ｋvcoをあげる必要が無いため、バラクタ容量を大きくする必要が無い。つまり小面積化の可能性がある。
さらに、電圧対周波数変換利得Ｋvcoを抑えられるためＰＬＬの位相ノイズ設計とのトレードオフ緩和ができ、設計の容易化にも繋がる。
以上説明したように、本実施形態によれば、以下の効果を得ることができる。
製造ばらつきに依存せず、簡単な回路構成でバンドオーバーラップを最大化可能である。
必要以上にバラクタ容量を大きくする必要が無いため回路面積の削減が期待できる。
必要以上にバラクタ容量を大きくする必要が無いため電圧対周波数変換利得Ｋvcoを下げられ、ＰＬＬとしての位相ノイズ設計緩和が期待できる。
製造ばらつきに依存せず、簡単な回路構成でバンドオーバーラップを最大化可能である。
必要以上にバラクタ容量を大きくする必要が無いため回路面積の削減が期待できる。
必要以上にバラクタ容量を大きくする必要が無いため電圧対周波数変換利得Ｋvcoを下げられ、ＰＬＬとしての位相ノイズ設計緩和が期待できる。
１００・・・ＲＦトランシーバ、１１０・・・アンテナ、１２０・・・ＬＮＡ（Low Noise Amplifier：低雑音増幅器）、１３０・・・ＰＡ（Power Amplifier:電力増幅器）、１４０，１５０・・・フィルタ、１６０，１７０・・・ミキサ、１８０・・・ＰＬＬ（ＰＬＬ：Phase Locked Loop：位相同期回路）、１８１・・・ＰＦＤ（Phase Frequency Detector:位相比較器）、１８２・・・ＣＰ（Charge Pump:チャージポンプ）、１８３・・・ＬＦ（Loop Filter:ループフィルタ）、１８４・・・ＶＣＯ（Voltage Controlled Oscillator:電圧制御発振器）、１８５・・・ＤＶ（Divider:分周器）、１９０・・・周波数キャリブレーション回路、１９１・・・周波数カウンタ（Frequency Counter:ＦＣ）、１９２・・・ターゲット周波数記憶回路（ＲＥＧＴＧ）、１９３，１９４・・・カウンタ値保持回路（ＲＥＧＦＣ，ＲＥＧＦＣ２）、１９５・・・比較回路（ＣＯＭＰ）、１９６・・・コントロール回路（ＣＴＬ）、１９７・・・バイアス回路（ＶＢＩＡＳ）、１９８・・・処理回路（ＣＡＬＣ）。
Claims (8)
- 容量バンクを有し電圧情報に応じて発振周波数を変化させる電圧制御発振器を含み、上記電圧制御発振器の発振信号を基準信号に位相同期させる位相同期部と、
電圧制御発振器の周波数キャリブレーションを行うに当たり上記電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を含むキャリブレーション部と、を有し、
上記キャリブレーション部は、
上記電圧制御発振器の出力発振信号の周波数をカウントするカウンタ回路と、
上記カウンタ回路のカウント結果を保持しておくための第１の記憶回路および第２の記憶回路と、
上記カウンタ回路とターゲット周波数を比較し大小を判定する比較回路と、
上記比較回路の結果を受け上記カウンタ回路のカウント結果と前記第１の記憶回路の保持結果を比較し、上記電圧制御発振器の容量バンクを制御する制御回路と、
上記電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路と、
上記カウンタ回路のカウント結果と上記第１および第２の記憶回路の結果より演算を行い、演算結果に応じて上記電圧生成回路を制御する処理回路と、を含む
位相同期回路。 - 上記キャリブレーション部の処理回路は、
上記電圧生成回路により３つの異なる第１の電圧、第２の電圧、および第３の電圧を上記電圧制御発振器の与えたときの第１の電圧のときの第１の周波数、第２の電圧のときの第２の周波数、第３の電圧のときの第３の周波数の３つの周波数データにより上記演算を行う
請求項１記載の位相同期回路。 - 上記処理回路は、
上記第１の周波数と第３の周波数から中間周波数を求め、上記第２の周波数が上記中間周波数より高いか低いかを判定して場合分けし、それぞれの場合の電圧対周波数の１次近似関数を求め、中間周波数となる電圧を近似的に求め、当該電圧に応じた電圧を生成するように上記電圧生成回路を制御する
請求項２記載の位相同期回路。 - 上記位相同期部は、
上記基準信号と上記電圧制御発振器の出力発振信号との位相を比較する位相比較器と、
上記位相比較器の位相比較情報を電流に変換するチャージポンプと、
上記チャージポンプから電流を流し込み、電流情報を電圧情報に変換し上記電圧制御発振器に供給するループフィルタと、を含む
請求項１から３のいずれか一に記載の位相同期回路。 - 無線信号を受信するアンテナと、
基準信号に位相同期した発振信号を出力する位相同期回路と、
アンテナで受信した受信信号の利得を制御する低雑音増幅器と、
上記低雑音増幅器を介した受信信号を上記位相同期回路の発振信号を受けて周波数変換する第１の周波数変換部と、
送信信号を上記位相同期回路の発振信号を受けて周波数変換する第２の周波数変換部と、
上記第２の周波数変換部による送信信号を増幅し、上記アンテナ側に出力する電力増幅器と、を有し、
上記位相同期回路は、
容量バンクを有し電圧情報に応じて発振周波数を変化させる電圧制御発振器を含み、上記電圧制御発振器の発振信号を基準信号に位相同期させる位相同期部と、
電圧制御発振器の周波数キャリブレーションを行うに当たり上記電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を含むキャリブレーション部と、を有し、
上記キャリブレーション部は、
上記電圧制御発振器の出力発振信号の周波数をカウントするカウンタ回路と、
上記カウンタ回路のカウント結果を保持しておくための第１の記憶回路および第２の記憶回路と、
上記カウンタ回路とターゲット周波数を比較し大小を判定する比較回路と、
上記比較回路の結果を受け上記カウンタ回路のカウント結果と前記第１の記憶回路の保持結果を比較し、上記電圧制御発振器の容量バンクを制御する制御回路と、
上記電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路と、
上記カウンタ回路のカウント結果と上記第１および第２の記憶回路の結果より演算を行い、演算結果に応じて上記電圧生成回路を制御する処理回路と、を含む
無線通信装置。 - 上記キャリブレーション部の処理回路は、
上記電圧生成回路により３つの異なる第１の電圧、第２の電圧、および第３の電圧を上記電圧制御発振器の与えたときの第１の電圧のときの第１の周波数、第２の電圧のときの第２の周波数、第３の電圧のときの第３の周波数の３つの周波数データにより上記演算を行う
請求項５記載の無線通信装置。 - 上記処理回路は、
上記第１の周波数と第３の周波数から中間周波数を求め、上記第２の周波数が上記中間周波数より高いか低いかを判定して場合分けし、それぞれの場合の電圧対周波数の１次近似関数を求め、中間周波数となる電圧を近似的に求め、当該電圧に応じた電圧を生成するように上記電圧生成回路を制御する
請求項６記載の無線通信装置。 - 上記位相同期部は、
上記基準信号と上記電圧制御発振器の出力発振信号との位相を比較する位相比較器と、
上記位相比較器の位相比較情報を電流に変換するチャージポンプと、
上記チャージポンプから電流を流し込み、電流情報を電圧情報に変換し上記電圧制御発振器に供給するループフィルタと、を含む
請求項５から７のいずれか一に記載の無線通信装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010181247A JP5573484B2 (ja) | 2010-08-13 | 2010-08-13 | 位相同期回路および無線通信装置 |
| US13/067,671 US8412120B2 (en) | 2010-08-13 | 2011-06-20 | Phase-locked circuit and radio communicating device |
| CN201110230440.2A CN102377430B (zh) | 2010-08-13 | 2011-08-12 | 锁相电路和无线电通信设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010181247A JP5573484B2 (ja) | 2010-08-13 | 2010-08-13 | 位相同期回路および無線通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012044274A true JP2012044274A (ja) | 2012-03-01 |
| JP5573484B2 JP5573484B2 (ja) | 2014-08-20 |
Family
ID=45565182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010181247A Expired - Fee Related JP5573484B2 (ja) | 2010-08-13 | 2010-08-13 | 位相同期回路および無線通信装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8412120B2 (ja) |
| JP (1) | JP5573484B2 (ja) |
| CN (1) | CN102377430B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015154486A (ja) * | 2014-02-13 | 2015-08-24 | 富士通株式会社 | 信号生成システム及び方法 |
| WO2017126241A1 (ja) * | 2016-01-21 | 2017-07-27 | ソニー株式会社 | 可変容量回路、発振回路、および、可変容量回路の制御方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101904749B1 (ko) * | 2012-05-10 | 2018-10-08 | 삼성전자주식회사 | 위상 고정 루프의 스위칭 및 위상 잡음 향상 기법을 적용한 트랜시버 |
| JP2014022766A (ja) * | 2012-07-12 | 2014-02-03 | Sony Corp | 信号処理装置および方法、受信装置および方法、並びに、送信装置および方法 |
| KR20150073391A (ko) * | 2013-12-23 | 2015-07-01 | 삼성전자주식회사 | 전압 제어 발진기 및 이를 포함하는 위상 고정 루프 |
| US9503107B1 (en) * | 2015-07-27 | 2016-11-22 | Qualcomm Incorporated | Closed loop bank selection for temperature compensation in wireless systems |
| CN106130544B (zh) * | 2016-06-15 | 2021-10-29 | 上海兆芯集成电路有限公司 | 自动频带校准方法与系统 |
| JP2018085563A (ja) * | 2016-11-21 | 2018-05-31 | ソニーセミコンダクタソリューションズ株式会社 | 発振装置、および発振方法 |
| CN106936428A (zh) * | 2017-02-24 | 2017-07-07 | 苏州威发半导体有限公司 | 锁相环电路中自动频率控制的实现方法 |
| CN107040257B (zh) * | 2017-03-17 | 2020-09-01 | 上海东软载波微电子有限公司 | 锁相环带宽控制电路及方法 |
| US10965415B2 (en) * | 2017-03-25 | 2021-03-30 | Lg Electronics Inc. | Method for assigning PTRS for phase noise removal in wireless communication system, and device therefor |
| KR102493467B1 (ko) * | 2017-08-16 | 2023-01-31 | 삼성전자 주식회사 | 버랙터 회로를 포함하는 발진장치 및 이의 동작 방법 |
| CN107561516B (zh) * | 2017-08-29 | 2019-09-13 | 纵目科技(厦门)有限公司 | 一种雷达快速校正发射频率的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04186926A (ja) * | 1990-11-20 | 1992-07-03 | Matsushita Electric Ind Co Ltd | クロック発生装置 |
| JPH10271001A (ja) * | 1997-03-21 | 1998-10-09 | Sony Corp | 発振制御装置 |
| JP2004007433A (ja) * | 2002-05-31 | 2004-01-08 | Renesas Technology Corp | 通信用半導体集積回路装置 |
| JP2005318509A (ja) * | 2004-03-31 | 2005-11-10 | Nec Compound Semiconductor Devices Ltd | Ｐｌｌ周波数シンセサイザ回路及びその周波数チューニング方法 |
| JP2007067635A (ja) * | 2005-08-30 | 2007-03-15 | Asahi Kasei Microsystems Kk | 半導体集積回路 |
| JP2008005141A (ja) * | 2006-06-21 | 2008-01-10 | Sony Corp | 電圧制御発振装置及びその制御方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152989A (ja) * | 1991-12-02 | 1993-06-18 | Sony Corp | スーパーヘテロダイン受信機 |
| JP3839117B2 (ja) * | 1997-01-30 | 2006-11-01 | 株式会社ルネサステクノロジ | Ｐｌｌ回路およびそれを用いた無線通信端末機器 |
| JP2010035098A (ja) * | 2008-07-31 | 2010-02-12 | Sony Corp | 位相同期回路並びに記録再生装置および電子機器 |
| JP4650554B2 (ja) * | 2008-10-22 | 2011-03-16 | ソニー株式会社 | 無線受信機 |
-
2010
- 2010-08-13 JP JP2010181247A patent/JP5573484B2/ja not_active Expired - Fee Related
-
2011
- 2011-06-20 US US13/067,671 patent/US8412120B2/en not_active Expired - Fee Related
- 2011-08-12 CN CN201110230440.2A patent/CN102377430B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04186926A (ja) * | 1990-11-20 | 1992-07-03 | Matsushita Electric Ind Co Ltd | クロック発生装置 |
| JPH10271001A (ja) * | 1997-03-21 | 1998-10-09 | Sony Corp | 発振制御装置 |
| JP2004007433A (ja) * | 2002-05-31 | 2004-01-08 | Renesas Technology Corp | 通信用半導体集積回路装置 |
| JP2005318509A (ja) * | 2004-03-31 | 2005-11-10 | Nec Compound Semiconductor Devices Ltd | Ｐｌｌ周波数シンセサイザ回路及びその周波数チューニング方法 |
| JP2007067635A (ja) * | 2005-08-30 | 2007-03-15 | Asahi Kasei Microsystems Kk | 半導体集積回路 |
| JP2008005141A (ja) * | 2006-06-21 | 2008-01-10 | Sony Corp | 電圧制御発振装置及びその制御方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015154486A (ja) * | 2014-02-13 | 2015-08-24 | 富士通株式会社 | 信号生成システム及び方法 |
| WO2017126241A1 (ja) * | 2016-01-21 | 2017-07-27 | ソニー株式会社 | 可変容量回路、発振回路、および、可変容量回路の制御方法 |
| US10566954B2 (en) | 2016-01-21 | 2020-02-18 | Sony Corporation | Variable capacitance circuit, oscillator circuit, and method of controlling variable capacitance circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120040627A1 (en) | 2012-02-16 |
| JP5573484B2 (ja) | 2014-08-20 |
| US8412120B2 (en) | 2013-04-02 |
| CN102377430A (zh) | 2012-03-14 |
| CN102377430B (zh) | 2016-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5573484B2 (ja) | 位相同期回路および無線通信装置 | |
| WO2015184963A1 (zh) | 一种锁相环频率校正方法及系统 | |
| US7548124B2 (en) | System and method for self calibrating voltage-controlled oscillator | |
| US9413369B2 (en) | Digital phase-locked loop (DPLL), method of controlling DPLL, and ultra low power (ULP) transceiver using DPLL | |
| US7898343B1 (en) | Frequency-locked loop calibration of a phase-locked loop gain | |
| US11057040B2 (en) | Phase-locked loop circuit and clock generator including the same | |
| US20060049878A1 (en) | Phase locked loop circuit | |
| JP2005311945A (ja) | Ｐｌｌ回路、無線通信装置及び発振周波数制御方法 | |
| US20060158235A1 (en) | Phase-locked loops | |
| US10236898B2 (en) | Digital synthesizer, communication unit and method therefor | |
| US11356108B2 (en) | Frequency generator and associated method | |
| KR102516356B1 (ko) | 주파수 조절 장치 및 방법 | |
| US20110032011A1 (en) | Auto frequency calibrator, method thereof and frequency synthesizer using it | |
| JP2019004330A (ja) | 無線信号処理装置、半導体装置、及び発振周波数変動補正方法 | |
| US8362843B2 (en) | Method and apparatus for multi-point calibration for synthesizing varying frequency signals | |
| CN104092459A (zh) | 一种带有自动频率控制电路的快速锁定锁频环 | |
| US10270487B2 (en) | Frequency generator and associated method | |
| US20110260762A1 (en) | Apparatus and method for vco calibration using fast frequency comparison based on phase manipulation | |
| US20110260760A1 (en) | Voltage control oscillator and control method thereof | |
| US9784770B2 (en) | Devices and methods of measuring gain of a voltage-controlled oscillator | |
| US11973509B2 (en) | Fast frequency synthesizer switching | |
| JP2013058904A (ja) | 位相同期回路及びテレビジョン信号受信回路 | |
| JP2011166473A (ja) | 半導体集積回路 | |
| WO2022126097A1 (en) | Control and calibration of external oscillators | |
| JP2012142803A (ja) | 回路装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140616 |
|
| LAPS | Cancellation because of no payment of annual fees |