JP2004007433A - 通信用半導体集積回路装置 - Google Patents
通信用半導体集積回路装置 Download PDFInfo
- Publication number
- JP2004007433A JP2004007433A JP2003048728A JP2003048728A JP2004007433A JP 2004007433 A JP2004007433 A JP 2004007433A JP 2003048728 A JP2003048728 A JP 2003048728A JP 2003048728 A JP2003048728 A JP 2003048728A JP 2004007433 A JP2004007433 A JP 2004007433A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- frequency
- voltage
- frequency band
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 230000010355 oscillation Effects 0.000 claims abstract description 168
- 238000000034 method Methods 0.000 claims description 134
- 230000035945 sensitivity Effects 0.000 claims description 30
- 238000005259 measurement Methods 0.000 claims description 7
- 238000010295 mobile communication Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 49
- 230000005540 biological transmission Effects 0.000 description 15
- 238000012545 processing Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 230000001629 suppression Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Abstract
【課題】温度による動作補償、チップ面積の増大抑制、性能マージンの確保を実現することが可能な、複数の発振周波数バンドを持つＶＣＯを制御するＰＬＬ回路などを形成した通信用半導体集積回路装置を提供する。
【解決手段】複数の発振バンドを持つＶＣＯを用いたＰＬＬ回路において、スイッチ１０を直流電圧源９側に切り替えて自動キャリブレーションを行う場合、ＲＦＶＣＯ１の制御電圧Ｖｔｕｎｅを直流電圧源９の電圧値に固定するが、直流電圧源９にＶＣＯ発振周波数をキャンセルする温度特性を持たせることによって、キャリブレーションテーブル１６が最適ではなくなった場合でのバンド選択の影響を最小にすることができる。
【選択図】 図２
【解決手段】複数の発振バンドを持つＶＣＯを用いたＰＬＬ回路において、スイッチ１０を直流電圧源９側に切り替えて自動キャリブレーションを行う場合、ＲＦＶＣＯ１の制御電圧Ｖｔｕｎｅを直流電圧源９の電圧値に固定するが、直流電圧源９にＶＣＯ発振周波数をキャンセルする温度特性を持たせることによって、キャリブレーションテーブル１６が最適ではなくなった場合でのバンド選択の影響を最小にすることができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、ＶＣＯ（ Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）を備え、発振周波数が切り替え可能なＰＬＬ（ Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に適用して有効な技術に関し、たとえば複数バンドの信号を送受信可能な携帯電話機などの移動体通信装置において、受信信号や送信信号と合成される所定の周波数の発振信号を発生するＰＬＬ回路を備えた高周波用半導体集積回路装置、さらにはこの高周波用半導体集積回路装置を用いた無線通信システムに利用して有効な技術に関する。
【０００２】
【従来の技術】
本発明者が検討したところによれば、携帯電話機などのような無線通信システムに関しては、以下のような技術が考えられる。
【０００３】
携帯電話機などのような無線通信システムにおいては、受信信号や送信信号と合成される所定の周波数の発振信号を発生する局部発振器としてＰＬＬ回路が用いられている。従来、携帯電話機においては、たとえば９００ＭＨｚ帯のＧＳＭ（ Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と、１８００ＭＨｚ帯のＤＣＳ（ Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、このデュアルバンド方式の携帯電話機においては、１つのＰＬＬ回路で２つのバンドに対応することができるようにしたものがある。
【０００４】
【発明が解決しようとする課題】
ところで、前記のような携帯電話機に関して、近年においては、ＧＳＭやＤＣＳの他に、たとえば１９００ＭＨｚ帯のＰＣＳ（ Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求があり、このようなトリプルバンド方式の携帯電話機に関する技術も提案されている。今後、携帯電話機は、さらに多くのバンドに対応できるものが要求されることが考えられる。
【０００５】
このような複数のバンドに対応できる携帯電話機において、ＰＬＬ回路は、任意の周波数のローカル発振信号を得るために不可欠な技術であり、使用される携帯電話機に応じた周波数で動作することが必要である。既に、複数の発振周波数バンドを持つことで、広い周波数範囲を持つＶＣＯを用いたＰＬＬ回路が提案されている。このＰＬＬ回路は、製造ばらつきによるＶＣＯの発振周波数の変動を自身のキャリブレーション機能を用いることで補正することが可能となっている。すなわち、各バンドの発振周波数が製造素子のばらつきにより不明でも、自動キャリブレーション性能と自動バンド選択機能を用いることで適切なバンドを選択することができる。
【０００６】
しかしながら、本発明者が、前記のような携帯電話機のＰＬＬ回路を本発明の前提技術として検討した結果、以下のようなことが明らかとなった。
【０００７】
（１）ＶＣＯの発振周波数は温度によって変動する。このため、電源投入時に自動キャリブレーションで作成したキャリブレーションテーブルが温度に依存して最適なものではなくなる。すなわち、電源投入後に、携帯電話機の温度は回路の温度が上がるにつれて変化し、電源投入時に作成したキャリブレーションテーブルの情報でも誤差が発生することが考えられる。この結果、自動バンド選択時に、適切なバンドを選択することができない可能性がある。
【０００８】
（２）複数のバンドを持つが、一度設定したらバンドの切り替えを行わないＰＬＬ回路に関しては、前記（１）のＰＬＬ回路と同じシーケンスを用いると占有面積が大きくなるので有効ではない。
【０００９】
（３）ＶＣＯの発振周波数対制御電圧の感度は、発振周波数バンドに依存する。従って、選択されたバンドによりＰＬＬ回路のループ帯域が変化するため、ＰＬＬ回路のＬＰＦ（ Ｌｏｏｐ Ｆｉｌｔｅｒ）などの設計が困難となる。
【００１０】
そこで、本発明者は、前述した本発明の前提技術のＰＬＬ回路と同様に、複数の発振周波数バンドを持つＶＣＯを制御するＰＬＬ回路に関し、このＰＬＬ回路などを形成した高周波用半導体集積回路装置（以下、ＲＦＩＣ（ Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）と称する）などの製品に着目し、温度による動作補償とチップ面積と性能マージンといった製品段階において重要となる項目について、以下のようなことを考え付いた。
【００１１】
すなわち、ＲＦＩＣなどの製品においては、温度変化、あるいは経時変化による周波数ばらつきを補償する必要がある。また、チップ面積の増大を抑えるために複数の発振周波数バンドを持つが、一度設定したらバンドの切り替えを行わないＰＬＬ回路に関しては、アルゴリズムを変更する必要がある。さらに、発振周波数バンドに依存したＶＣＯの周波数対制御電圧の感度変動を補正することによってシンセサイザの性能を向上し、性能マージンを確保する必要がある。
【００１２】
そこで、本発明の目的は、ＲＦＩＣなどの製品を考慮に入れて、温度による動作補償、チップ面積の増大抑制、性能マージンの確保を実現することが可能な、複数の発振周波数バンドを持つＶＣＯを制御するＰＬＬ回路などを形成したＲＦＩＣなどのような通信用半導体集積回路装置を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的な態様を簡単に説明すれば、次のとおりである。
【００１５】
すなわち、本発明は、複数の周波数帯で発振動作可能に構成されたＶＣＯと、このＶＣＯからの帰還信号と基準となる周波数信号との位相差を検出する位相比較器と、この位相比較器で検出された位相差に応答して電流を発生してＶＣＯに供給するチャージポンプとを備え、指定された周波数情報に応じた周波数の発振信号を出力可能なＰＬＬ回路を含む通信用半導体集積回路装置に適用され、以下のような特徴を有するものである。
【００１６】
（１）ＶＣＯの制御電圧として、このＶＣＯの周波数が制御電圧の上昇と共に高くなる場合、このＶＣＯの温度に対する周波数の依存性と逆の依存性の直流電圧を発生する直流電圧源を有し、逆にこのＶＣＯの周波数が制御電圧の上昇と共に低くなる場合、このＶＣＯの温度に対する周波数の依存性と同じ依存性の直流電圧を発生する直流電圧源を有し、この直流電圧源をＶＣＯに接続してキャリブレーションを実施し、直流電圧源からの直流電圧によりＶＣＯを発振動作させて、この発振周波数を周波数カウンタによりＶＣＯの各周波数帯毎に測定して記憶回路に記憶させるものである。これにより、各周波数帯の発振周波数が温度により変化する場合でも適切な周波数帯を選択することができるようになる。
【００１７】
（２）ＶＣＯの制御電圧として所定の直流電圧を発生する直流電圧源を有し、この直流電圧源をＶＣＯに接続して再キャリブレーションを実施し、直流電圧源からの直流電圧によりＶＣＯを発振動作させて、この発振周波数を周波数カウンタによりＶＣＯの全周波数帯のうちの第１の周波数帯で誤差を測定し、この誤差から残りの周波数帯の誤差を推定して記憶回路に記憶させるものである。あるいは、ＶＣＯの全周波数帯で時間分割毎に順番に誤差を測定して記憶回路に記憶させるようにしたものである。これにより、各周波数帯の発振周波数が温度により変化する場合でも適切な周波数帯を選択することができるようになる。
【００１８】
（３）ＶＣＯの制御電圧として所定の直流電圧を発生する直流電圧源を有し、この直流電圧源をＶＣＯに接続してキャリブレーションを実施し、直流電圧源からの直流電圧によりＶＣＯを発振動作させて、この発振周波数を周波数カウンタによりＶＣＯの各周波数帯毎に測定し、ターゲット周波数に近い周波数帯を選択するものである。この場合には、ターゲット周波数との誤差を計算し、この誤差が最も小さい周波数帯を選択したり、あるいはターゲット周波数との比較を行い、このターゲット周波数以下あるいは以上となった最初の周波数帯を選択するようにしたものである。これにより、一度、周波数帯が決定すれば、以降切り替える必要のないＰＬＬ回路においては、占有面積を小さくすることができるようになる。
【００１９】
（４）ＰＬＬ回路を閉ループ状態にしてキャリブレーションを実施し、ターゲット周波数でＶＣＯを発振動作させて、この制御電圧をＶＣＯの各周波数帯毎に計測し、ターゲット周波数に対応するしきい値に近い周波数帯を選択するものである。あるいは、ターゲット周波数に対応する２つのしきい値の範囲内にある周波数帯を選択するようにしたものである。これにより、一度、周波数帯が決定すれば、以降切り替える必要のないＰＬＬ回路においては、占有面積を小さくすることができるようになる。
【００２０】
（５）ＶＣＯの各周波数帯毎の制御電圧に対する周波数の依存性を示す制御感度情報を記憶する記憶回路を有し、ＶＣＯの各周波数帯の選択時に、選択された周波数帯を記憶回路に記憶されている制御感度情報に基づいて制御電圧に対する周波数の依存性を補正するためにチャージポンプの電流値を制御するものである。これにより、発振周波数帯により制御電圧に対する周波数の感度が異なる場合、チャージポンプの電流を切り替えることでＰＬＬ回路の帯域を一定に補正することができるようになる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
本発明を適用したＰＬＬ回路は、複数の発振周波数バンドを持つＶＣＯを制御するＰＬＬシンセサイザとして用いられ、電源投入時のキャリブレーションと電源投入後の再キャリブレーションを含む自動キャリブレーション機能と、ターゲット周波数に基づいた最適な発振周波数バンドの自動バンド選択機能とを有しており、特に１．温度による動作補償、２．チップ面積の増大抑制、３．性能マージンの確保、を実現することが可能となっており、以下において順に説明する。
【００２３】
１．温度による動作補償
ＰＬＬ回路において、ＶＣＯの発振周波数は温度によって変動する。このため、電源投入時に自動キャリブレーションで作成したキャリブレーションテーブルが温度に依存して最適なものではなくなる。このため、本発明の前提技術のＰＬＬ回路は、適切なバンドを選択することができない可能性がある。これに対して、本発明では、１−１．ＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法と、１−２．再キャリブレーションする方法の２つの方法を実施する。
【００２４】
１−１．ＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法
図１〜図６により、ＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法を説明する。図１は複数の発振バンドを持つＶＣＯのＶＣＯ発振周波数対制御電圧特性の説明図、図２は複数の発振バンドを持つＶＣＯを用いたＰＬＬ回路の構成図、図３は自動キャリブレーションのタイミングダイアグラム、図４はＶＣＯ発振周波数対制御電圧特性の温度による変化の説明図、図５はＶＣＯ発振周波数対制御電圧特性の温度による変化と直流電圧源の温度変化の説明図、図６は正の温度特性を持つ電圧回路の構成図をそれぞれ示す。
【００２５】
図１に示すように、本実施の形態のＰＬＬ回路は、特に限定されるものではないが、たとえばバンド０〜１５の１６個のバンド切り替えを用いた３７００ＭＨｚ帯のＶＣＯ発振周波数対制御電圧特性を持つＲＦＶＣＯを制御するＰＬＬ回路である。従って、ＲＦＶＣＯは、その周波数レンジ全体をカバーすることができ、一方個々のバンドはその小部分のみをカバーすることができる。
【００２６】
本実施の形態のＰＬＬ回路は、たとえば図２に示すように、ＲＦＶＣＯ１と、水晶発振子を使用した精度の高い周波数で発振する基準クロック発生装置２と、この基準クロック発生装置２の基準発振信号を分周する固定分周器３と、ＲＦＶＣＯ１の発振信号を分周する可変分周器４と、固定分周器３と可変分周器４で分周された信号の位相を比較し、位相差に応じたアップまたはダウンの電圧を出力する位相比較器５、チャージポンプ６およびＬＰＦ７などからなり、チャージポンプ６によってＬＰＦ７の容量素子がチャージアップされてＲＦＶＣＯ１の制御電圧Ｖｔｕｎｅとして出力され、ＰＬＬループが構成されている。
【００２７】
ＲＦＶＣＯ１は、たとえばＬＣ共振回路を用いたコルピッツ型発振回路で構成されるとともに、ＬＣ共振回路を構成する容量素子が各々スイッチ素子を介して複数個並列に設けられており、そのスイッチ素子をバンド切り替え信号で選択的にオンさせることにより、接続される容量素子、すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。一方、ＲＦＶＣＯ１は可変容量素子としてバリキャップダイオードを有しており、ＬＰＦ７からの制御電圧Ｖｔｕｎｅによってこのバリキャップダイオードの容量値が変化され、発振周波数が連続的に変化されるようになっている。
【００２８】
可変分周器４は、外部のベースバンドＬＳＩ８から設定されるシンセサイザ周波数設定値に応じた任意の分周比でＲＦＶＣＯ１の発振信号を、たとえば１／Ｎに分周することが可能であり、この可変分周器４で分周された信号の周波数が基準クロック発生装置２の基準発振信号を固定分周器３で、たとえば１／Ｒに分周された信号の周波数とが一致するようにＲＦＶＣＯ１の発振周波数が制御される。
【００２９】
本実施の形態のＰＬＬ回路では、チャージポンプ６とＬＰＦ７との間に、チャージポンプ６からの電圧の代わりに直流電圧源９から所定の直流電圧をＬＰＦ７に供給可能なスイッチ１０と、ＲＦＶＣＯ１の発振信号を計数する周波数カウンタ１１と、この周波数カウンタ１１により計数された値を記憶するテーブルなどを含む記憶回路１２と、この記憶回路１２に記憶されている周波数値とベースバンドＬＳＩ８から可変分周器４に設定される設定値とを比較する比較回路１３と、この比較回路１３の比較結果に基づいてＲＦＶＣＯ１のバンド切り替えを制御するバンド制御回路１４と、ベースバンドＬＳＩ８からの自動キャリブレーション開始信号などの指示によりスイッチ１０、周波数カウンタ１１などを制御する制御回路１５などが設けられている。
【００３０】
このＰＬＬ回路において、記憶回路１２のキャリブレーションテーブル１６には、自動キャリブレーション時に、周波数カウンタ１１により計数された各発振バンドのカウント値が記憶される。また、直流電圧源９の直流電圧は、制御電圧Ｖｔｕｎｅの有効可変範囲内であれば、どのような電圧値であってもよい。一般には、制御電圧Ｖｔｕｎｅの可変範囲の上限値または下限値が選択される。この直流電圧源９は、詳細は後述するが、特にＶＣＯ発振周波数対制御電圧特性の温度による変化に対応するために、温度に対して周波数が変化する依存性を持った回路構成となっている。
【００３１】
本実施の形態のＲＦＶＣＯ１では、カバーすべき周波数範囲を広くしたい場合、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切り替え信号で使用する容量素子をｎ段階に切り替えてＣの値を変化させることで、複数のＶＣＯ発振周波数対制御電圧の特性線に従った発振制御を行えるように構成されている。しかも、本実施の形態では、周波数カウンタ１１、記憶回路１２、比較回路１３およびバンド制御回路１４とを設けたことにより、周波数マッチングの調整作業が不要になっている。
【００３２】
すなわち、たとえば図１のような複数の発振バンドを有するＲＦＶＣＯ１を構成する場合、予めスイッチ１０を切り替えて直流電圧源９から所定の直流電圧をＲＦＶＣＯ１に印加し、各バンドでの周波数を周波数カウンタ１１で測定して記憶回路１２に記憶しておき、実際の使用に際しては、ベースバンドＬＳＩ８から可変分周器４に与えられるシンセサイザ周波数の指定バンドに応じた設定値と記憶回路１２に記憶されている測定値とを比較して、その指定バンドの周波数範囲をカバーできるものを、複数のＶＣＯ発振周波数対制御電圧の特性線の中から選んで、その特性線に従って発振制御動作するように、ＲＦＶＣＯ１の切り替え（容量素子の切り替え）を行うようにする。
【００３３】
このような方法によれば、予めカバーしたい周波数範囲よりもばらつきを考慮した分だけ少し広めの範囲をカバーするとともに、図１のようにｎ段階のＶＣＯ発振周波数対制御電圧の特性線を隣接するもの同士で少しずつ（望ましくは半分ずつ）周波数範囲が重なるようにＲＦＶＣＯ１を設計しておけば、必ず指定されたバンドをカバーできる特性線が存在することになる。従って、測定によって分かった実際の特性に基づいて、各指定バンドに対応しているものを選択すればよく、周波数のマッチングが不要となるとともに、予め使用バンドとＲＦＶＣＯ１の切り替え状態とを１対１で対応させておけばよい。
【００３４】
さらに、本実施の形態においては、ＲＦＶＣＯ１の発振周波数の測定の際に、基準発振信号を分周した信号で周波数カウンタ１１の計数動作の開始と終了を制御して１周期だけ周波数カウンタ１１を計数動作させることにより、面倒な演算処理を不要にしている。すなわち、ＲＦＶＣＯ１の発振信号を分周する可変分周器４がある場合、各バンドにおける発振信号の１周期間の周波数カウンタ１１の計数値を記憶しておけば、これらの計数値と外部から可変分周器４に供給される設定値を比較するだけで、ＲＦＶＣＯ１をどのＶＣＯ発振周波数対制御電圧の特性線で動作させるべきかを決定することができる。
【００３５】
以上のように構成されるＰＬＬ回路において、自動キャリブレーションは、図３のタイミングダイアグラムに示すように、電源投入時に制御回路１５によりスイッチ１０を２側（直流電圧源９側）に切り替え、ＲＦＶＣＯ１の制御電圧Ｖｔｕｎｅを直流電圧源９の電圧値に固定する。その後、各発振バンド０〜１５の処理において、各発振バンドを順に設定して周波数を周波数カウンタ１１でカウントし、そのカウント値をキャリブレーションテーブル１６として記憶回路１２に記憶することによって行われる。この自動キャリブレーションが終了した後は、シンセサイザの通常動作が開始される。
【００３６】
また、自動バンド選択は、スイッチ１０を１側（ＬＰＦ７側）に切り替え、ベースバンドＬＳＩ８からの周波数設定値と記憶回路１２のキャリブレーションテーブル１６に記憶してあるカウント値とを比較して、最適なバンドを選択することによって行われる。
【００３７】
次に、ＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法を具体的に説明する。自動キャリブレーションを行う場合、ＲＦＶＣＯ１の制御電圧Ｖｔｕｎｅを直流電圧源９の電圧値に固定するが、本実施の形態においては、直流電圧源９にＶＣＯ発振周波数をキャンセルする温度特性を持たせることによって（式（１））、キャリブレーションテーブル１６が最適ではなくなった場合でのバンド選択の影響を最小にすることができる。
【００３８】
ΔｆＶＣＯ／ΔＴ＝−２ＫＶＣＯ（ΔＶＢ／ΔＴ）・・・（１）
ここで、ΔｆＶＣＯ、ＫＶＣＯ、ΔＶＢ、ΔＴをそれぞれ、ＲＦＶＣＯ１の発振周波数の変化、ＲＦＶＣＯ１の発振周波数対制御電圧の感度、直流電圧源９の直流電圧の変化、温度変化とする。
【００３９】
たとえば、本発明の前提技術のＰＬＬ回路のように、直流電圧源の電圧値が一定（たとえば１．５Ｖ）で温度依存性を持たないものとすると、図４において、電源投入時が−２５℃であった場合、バンド８のキャリブレーションテーブル１６として３７５０ＭＨｚがカウントされて記憶される。その後、温度が＋７５℃に上昇すると、３７５０ＭＨｚは制御電圧Ｖｔｕｎｅが２Ｖに相当する。これは、電源投入時が＋７５℃の環境で、直流電圧源の電圧値が２Ｖであった場合と同じ結果となる。
【００４０】
同様に、電源投入時が＋７５℃であり、その後、−２５℃になった環境では、電源投入時が−２５℃で直流電圧源の電圧値が１Ｖであった場合と等しくなる。つまり、直流電圧源が温度により等価的に１Ｖから２Ｖまで１Ｖ変動することに相当する。本発明の前提技術のＰＬＬ回路の構成では、直流電圧源の電圧値を基点として通常時の制御電圧Ｖｔｕｎｅは動くため、直流電圧源の変動が大きいということは、通常時の制御電圧Ｖｔｕｎｅの基点が大きく変動することとなる。
【００４１】
これに対して、本発明のＰＬＬ回路のように、直流電圧源９の電圧値に温度特性を持たせる方法を考えると、図５において、電源投入時が−２５℃であり、その時のＶＣＯ制御電圧が１．２５Ｖであった場合、バンド８のキャリブレーションテーブル１６として３７２５ＭＨｚがカウントされて記憶される。温度が＋７５℃に上昇すると、３７２５ＭＨｚは制御電圧Ｖｔｕｎｅが１．７５Ｖに相当する。これは、電源投入時が＋７５℃の環境であり、直流電圧源９の電圧値が１．７５Ｖである場合と同じ結果となる。
【００４２】
同様に、電源投入時が＋７５℃であり、その時のＶＣＯ制御電圧が１．７５Ｖであった場合で、−２５℃になった環境では、電源投入時が−２５℃で直流電圧源９の電圧値が１．２５Ｖであった場合と等しくなる。つまり、直流電圧源９が温度により１．２５Ｖから１．７５Ｖまで０．５Ｖ変動することに相当する。これは、直流電圧源９が温度特性を持っていない場合に比べて制御電圧Ｖｔｕｎｅの基点の変動が小さくなることを示している。この時、ΔｆＶＣＯ、ＫＶＣＯ、ΔＶＢ、ΔＴはそれぞれ、−５０ＭＨｚ、５０ＭＨｚ／Ｖ、０．５Ｖ、１００ｄｅｇとなり、式（１）を満たしている。
【００４３】
たとえば、図６は、正の温度特性を持つ直流電圧源９の回路構成の一例を示し、トランジスタＴ、ＭＯＳＦＥＴＭ２，Ｍ３、抵抗Ｒ２，Ｒ３などから構成される。この電圧回路において、トランジスタＴのベース−エミッタ間電圧をＶＢＥとすれば、Ｖ２は式（２）で与えられる。
【００４４】
Ｖ２＝Ｖ１−ＶＢＥ・・・（２）
従って、抵抗Ｒ２を流れる電流はＩ２は、式（３）となる。
【００４５】
Ｉ２＝Ｖ２／Ｒ２＝（Ｖ１−ＶＢＥ）／Ｒ２・・・（３）
ＭＯＳＦＥＴＭ２とＭ３で作られるカレントミラー回路が１対１の比で電流を折り返すとすれば、Ｉ３＝Ｉ２となり、Ｖ３は式（４）で与えられる。
【００４６】
Ｖ３＝Ｒ３・Ｉ３＝Ｒ３・Ｉ２＝Ｒ３（Ｖ１−ＶＢＥ）／Ｒ２・・・（４）
式（４）を温度で微分すると、式（５）となる。
【００４７】
ｄＶ３／ｄＴ＝ｄ〔Ｒ３（Ｖ１−ＶＢＥ）／Ｒ２〕／ｄＴ・・・（５）
ここで、バンドギャップリファレンス回路の出力Ｖ１と抵抗Ｒ２，Ｒ３の温度依存性が０であるとすれば、式（６）となる。
【００４８】
ｄＶ３／ｄＴ＝−ｄ（Ｒ３／Ｒ２）×ｄＶＢＥ／ｄＴ・・・（６）
通常、ＶＢＥは負の温度特性を持つことから、ｄＶＢＥ／ｄＴは負となり、Ｖ３は正の温度特性を持つ。このような回路構成により、直流電圧源９の電圧値に温度特性を持たせることができる。
【００４９】
１−２．再キャリブレーションする方法
図７〜図９により、再キャリブレーションする方法を説明する。図７は再キャリブレーションのタイミングダイアグラム、図８はＧＳＭのタイミングダイアグラム、図９は再キャリブレーションとＴＤＭＡのフレーム数（発振バンド１６の場合）の説明図をそれぞれ示す。
【００５０】
ＶＣＯ発振周波数の温度による変動を再キャリブレーションし、キャリブレーションテーブル１６に反映させることによって、常に最適なバンド選択が可能となる。ただし、携帯電話機の高速データ通信の発達によって、全てのバンドについて再びキャリブレーションをする時間は電源投入時以外に取れない。従って、携帯電話機の通常動作時に、１バンド（あるいはシステムの時間的に許されるバンド数）のみ再キャリブレーションを行う。この再キャリブレーションには２つの方法が考えられる。
【００５１】
（１）ＰＬＬ回路の周波数を設定した場合、以前のキャリブレーションテーブル１６に応じてＶＣＯ発振周波数のバンドが選ばれる。この選択されたバンドに対してのみ再キャリブレーションを行う。この方法のＰＬＬ回路の構成は、前述した図２のＰＬＬ回路と同じである。タイミングダイヤグラムは、図７のようになる。前述した図３の電源投入時のキャリブレーションでは、全てのバンドに対してカウント動作を行い、トータル時間がＴａ＋１６×Ｔｂであるのに対し、図７では１バンドのみカウントを行い、トータル時間はＴａ＋Ｔｂとなる。カウントの後は、以前のキャリブレーションテーブル１６との誤差を計算し、その誤差を全てのバンドのキャリブレーションテーブル１６に加算する。
【００５２】
すなわち、実際のカウント値は１つのバンドについてのみ測定されるが、１つのバンドについての変化が他のバンドについての変化と同じであるという点に基づいて、選択されたバンドについて保存されているカウント値を更新するとともに、残りのバンドについてもカウント値を推定してキャリブレーションテーブル１６を更新する方法を用いる。
【００５３】
この方法では、図８のようなＧＳＭのタイミングダイアグラムにおいて、再キャリブレーションを１フレームに１回行われるモニタの後に実施する。ＧＳＭでは、ＴＤＤ（ Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘｉｎｇ）において、時間をタイムスロットと称する一連の短い時間で分割するものである。スロットは、合わさってフレーム、スーパーフレーム、またハイパーフレームにグループ化される。基地局は同時に送信および受信が求められるが、携帯電話機などが送信および受信を同時に行うことはない。
【００５４】
（２）各発振バンドの再キャリブレーションをＰＬＬ回路の周波数の設定値とは無関係に携帯電話機の時間分割の各スロット毎に順番に行い、前記シーケンスを繰り返してキャリブレーションテーブル１６を順次書き換えていく。従って、図９のように、全発振バンドの再キャリブレーションを行うためには発振バンド数のスロットが必要となる。
【００５５】
２．チップ面積の増大抑制
ＰＬＬ回路は、複数の発振バンドを持つＶＣＯを設定周波数に応じてバンドを切り替えて使用する。このため、キャリブレーションテーブルを持つ必要があり、占有面積が大きくなる。一方、周波数可変範囲が狭く、一度最適なバンドを選択すればバンドを切り替える必要がない場合、以下に示す、２−１．ターゲット周波数との誤差を計算する方法、２−２．ターゲット周波数との大小比較を行う方法、２−３．ＶＣＯ制御電圧を計測する方法、２−４．別のＶＣＯ制御電圧を計測する方法を用いることで占有面積の削減が望める。
【００５６】
２−１．ターゲット周波数との誤差を計算する方法
図１０〜図１２により、ターゲット周波数との誤差を計算する方法を説明する。図１０はＶＣＯ発振周波数対制御電圧特性のターゲット周波数との誤差の説明図、図１１は自動キャリブレーションを説明するためのＩＦＶＣＯを用いたＰＬＬ回路の構成図、図１２はＩＦＶＣＯキャリブレーションのフローチャートをそれぞれ示す。
【００５７】
図１０示すように、本実施の形態のＰＬＬ回路は、特に限定されるものではないが、たとえばバンド０〜７の８個のバンド切り替えを用い、ターゲット周波数がＩＦ（ Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）帯の３２０ＭＨｚ、可変範囲が±４ＭＨｚであるＶＣＯ発振周波数対制御電圧特性を持つＩＦＶＣＯを制御するＰＬＬ回路である。
【００５８】
たとえば、ＶＣＯ制御電圧を直流電圧源の電圧値に設定した場合に、ターゲット周波数の３２０ＭＨｚと各バンド０〜７のＶＣＯ出力周波数との間の誤差を測定し、最も小さな誤差のバンドを最適な発振周波数バンドとして選択することができる。図１０では、バンド３が最適なバンドとなる。詳細は後述する。
【００５９】
本実施の形態のＰＬＬ回路は、前述した図２のＰＬＬ回路と同様の構成であるが、中間周波数帯に適用するために、たとえば図１１のような構成となっている。すなわち、ＲＦＶＣＯ１をＩＦＶＣＯ１ａに代えて、さらに比較回路１３ａの一方の入力に記憶回路１２ａのターゲット周波数が固定値として入力され、他方の入力には周波数カウンタ１１ａのカウント値が入力されるように構成されている。図１１では、図２に対応する各要素の符号（数字）にａを付して図示し、ＰＬＬ回路の各要素は同様の機能を有するので、ここでの詳細な説明は省略する。
【００６０】
このように構成されるＰＬＬ回路において、ＩＦＶＣＯ１ａの自動キャリブレーションは、図１２の手順に従って行われる。
【００６１】
（１）ＶＣＯ制御電圧Ｖｔｕｎｅをある任意の値に設定する（ステップＳ１）。この値を自動キャリブレーション中は変えない。このＶＣＯ制御電圧Ｖｔｕｎｅは、たとえば図１１の構成においては直流電圧源９ａの電圧値となる。この直流電圧源９ａの電圧値は、ベースバンドＬＳＩ８からの自動キャリブレーションの開始の指示に基づき、制御回路１５ａがスイッチ１０ａを２側（直流電圧源９ａ側）に切り替えることにより設定される。
【００６２】
（２）発振周波数バンドの初期値をバンド０に設定し、誤差レジスタの格納値ＥＲを最大値に設定する（ステップＳ２）。この発振周波数バンドの設定は、バンド制御回路１４ａにより行われる。また、誤差レジスタは、たとえば比較回路１３ａの内部に設けられ、最大値から最終的には最も小さい誤差の値に更新される。
【００６３】
（３）ＩＦＶＣＯ１ａの発振周波数を測定する（ステップＳ３）。この周波数の測定手段として、ＰＬＬ回路の比較周期の間にＩＦＶＣＯ１ａからくるパルス数をカウントする。このパルス数のカウントは、周波数カウンタ１１ａにより行われる。
【００６４】
（４）カウンタ値とターゲット値との誤差を計算する（ステップＳ４）。この誤差の計算は、比較回路１３ａにおいて、周波数カウンタ１１ａからのカウント値と、記憶回路１２ａに記憶しているターゲット周波数のターゲット値とに基づいて、この差分の絶対値を誤差とする。
【００６５】
（５）計算により求めた誤差を誤差レジスタの格納値ＥＲと比較し、誤差の方が格納値ＥＲより小さければその値で誤差レジスタの格納値ＥＲを更新する（ステップＳ５，Ｓ６）。この誤差と格納値ＥＲとの比較は、比較回路１３ａにおいて行われる。一方、誤差の方が格納値ＥＲより大きければ、全てのバンドの終了判定に進む。
【００６６】
（６）全てのバンドが終了したか否かを判定し、全てのバンドが終了するまで、１つ上のバンドを選択していき、全てのバンドに対して、カウントから格納値ＥＲの更新までの動作を繰り返して行う（ステップＳ７，Ｓ８）。
【００６７】
（７）全てのバンドが終了したら、最終的に残った誤差レジスタの格納値ＥＲを算出したバンドを選択する（ステップＳ９）。これにより、ターゲット周波数と各バンドのＶＣＯ出力周波数との間の誤差が最も小さいバンドを最適な発振周波数バンドとして選択することができる。
【００６８】
２−２．ターゲット周波数との大小比較を行う方法
図１３〜図２３により、ターゲット周波数との大小比較を行う方法を説明する。図１３はＶＣＯ発振周波数対制御電圧特性のターゲット周波数との大小比較の説明図、図１４はキャリブレーション回路ブロックの構成図、図１５は電圧源を用いる場合の構成図、図１６は電流源を用いる場合の構成図、図１７は自動キャリブレーションのフローチャート、図１８は別の自動キャリブレーションのフローチャート、図１９はＶＣＯ発振周波数対制御電圧特性の別のターゲット周波数との大小比較の説明図、図２０、図２１、図２２、図２３はさらに別の自動キャリブレーションのフローチャートをそれぞれ示す。
【００６９】
図１３のように、ＩＦＶＣＯ１ａが負のＶＣＯ発振周波数対制御電圧特性を有すること前提として、キャリブレーション電圧をＩＦＶＣＯ１ａの許容値の高い方に設定した場合に、ターゲット周波数と各バンドのＶＣＯ出力周波数との大小比較を行い、最も小さなバンドを最適な発振周波数バンドとして選択する。ここでは、４つのバンド０〜３のうち、上側の３つのバンド３（Ｃ３）、バンド２（Ｃ２）、バンド１（Ｃ１）について大小比較を行う。
【００７０】
このターゲット周波数との大小比較を行う方法を実現するためのＰＬＬ回路は、前述した図１１と同様の回路構成において可能である。なお、キャリブレーション回路ブロックの構成は、たとえば図１４のように、基準クロック発生装置２ａから１３ＭＨｚ／２６ＭＨｚを発生して、固定分周器３ａの基準カウンタ２１によりカウントした後にキャリブレーションシーケンサ２２により４分周して周波数カウンタ１１ａにゲート信号として供給する。一方、ＩＦＶＣＯ１ａからの制御電圧Ｖｔｕｎｅは可変分周器４ａのプリスケーラ２３により１６分周して周波数カウンタ１１ａに供給し、この発振周波数のパルス数をゲート信号の１周期でカウントするように構成されている。
【００７１】
また、直流電圧源９ａは、たとえば図１５に示すように、電池２４などの電圧源をＰＬＬ回路のＬＰＦ７ａに接続して固定電圧を設定する。または、たとえば図１６のように、所定の時間、所望のキャリブレーション電圧に達するまで電流をＬＰＦ７ａに送る電流源２５を用いることも可能である。
【００７２】
このようなキャリブレーション回路ブロックの構成において、自動キャリブレーションは、図１７の手順に従って行われる。
【００７３】
（１）ＶＣＯ制御電圧Ｖｔｕｎｅをある任意の値（動作電圧の上側）に設定する。この値を自動キャリブレーション中は変えない。この時に、ターゲット周波数のターゲット値Ｘも設定する（ステップＳ１１）。
【００７４】
（２）発振周波数バンドの初期値を一番上側のバンド３に設定して、ＩＦＶＣＯ１ａの発振周波数を測定する（ステップＳ１２）。この周波数の測定手段として、ＰＬＬ回路の比較周期の間にＩＦＶＣＯ１ａからくるパルス数を周波数カウンタ１１ａによりカウントする。このバンド３のカウンタ値をＣ３とする。
【００７５】
（３）カウンタ値Ｃ３とターゲット値Ｘとを比較し、カウンタ値Ｃ３が小さければ（等しい場合を含む）そのバンド３を選択して自動キャリブレーションを終了する（ステップＳ１３，Ｓ１４）。一方、カウンタ値Ｃ３が大きければ、次のバンドの処理に進む。
【００７６】
（４）同様に、発振周波数バンドを次のバンド２、さらに次のバンド１に順次下げて、バンドの設定、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ２が小さければバンド２を選択し、カウンタ値Ｃ１が小さければバンド１を選択して自動キャリブレーションを終了する（ステップＳ１５〜Ｓ２０）。
【００７７】
（５）カウンタ値Ｃ１とターゲット値Ｘとの比較の結果、カウンタ値Ｃ１が大きければ、一番下側のバンド０を選択して自動キャリブレーションを終了する（ステップＳ２１）。これにより、ターゲット値Ｘに最も近いバンドを最適な発振周波数バンドとして選択することができる。
【００７８】
図１７においては、発振周波数バンドの初期値を一番上側のバンド３に設定した場合を説明したが、たとえば一番下側のバンドに設定して行うことも可能である。この場合の自動キャリブレーションは、たとえば図１８の手順に従って行われる。
【００７９】
（１）ターゲット周波数のターゲット値Ｘを設定した後、発振周波数バンドを一番下側のバンド１に設定し、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ１が大きければバンド０を選択して自動キャリブレーションを終了する（ステップＳ３１〜Ｓ３４）。一方、カウンタ値Ｃ１が小さければ、次のバンドの処理に進む。
【００８０】
（２）同様に、発振周波数バンドを次のバンド２、さらに次のバンド３に順次上げて、バンドの設定、ＩＦＶＣＯの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ２が大きければバンド１を選択し、カウンタ値Ｃ３が大きければバンド２を選択して自動キャリブレーションを終了する（ステップＳ３５〜Ｓ４０）。
【００８１】
（３）カウンタ値Ｃ３とターゲット値Ｘとの比較の結果、カウンタ値Ｃ３が小さければ、一番上側のバンド３を選択して自動キャリブレーションを終了する（ステップＳ４１）。これにより、ターゲット値Ｘに最も近いバンドを最適な発振周波数バンドとして選択することができる。
【００８２】
以上においては、キャリブレーション電圧をＩＦＶＣＯ１ａの許容値の高い方に設定した場合を説明したが、たとえば低い方にキャリブレーション電圧を設定して行うことも可能である。この場合には、たとえば図１９のように、キャリブレーション電圧をＩＦＶＣＯ１ａの許容値の低い方に設定し、ターゲット周波数と各バンドのＶＣＯ出力周波数との大小比較を、４つのバンド０〜３のうち、下側の３つのバンド０（Ｃ０）、バンド１（Ｃ１）、バンド２（Ｃ２）について行う。この場合にも、発振周波数バンドの初期値を一番上側のバンド２に設定する場合（図２０）と、一番上側のバンド２に設定する場合（図２１）がある。
【００８３】
図２０のように、発振周波数バンドの初期値を一番上側のバンド２に設定する場合は、ステップＳ５１〜Ｓ６１に従い、ターゲット周波数のターゲット値Ｘを設定した後、発振周波数バンドを一番上側のバンド２、次のバンド１、さらに次のバンド０に順次下げて、バンドの設定、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ２が小さければ（等しい場合を含む）バンド３を選択し、カウンタ値Ｃ１が小さければバンド２を選択し、カウンタ値Ｃ０が小さければバンド１を選択し、一方、ターゲット値Ｘに比べて、カウンタ値Ｃ１が大きければ、一番下側のバンド０を選択して、それぞれ自動キャリブレーションを終了する。これにより、ターゲット値Ｘに最も近いバンドを最適な発振周波数バンドとして選択することができる。
【００８４】
図２１のように、発振周波数バンドの初期値を一番下側のバンド０に設定する場合は、ステップＳ７１〜Ｓ８１に従い、ターゲット周波数のターゲット値Ｘを設定した後、発振周波数バンドを一番下側のバンド０、次のバンド１、さらに次のバンド２に順次上げて、バンドの設定、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ０が大きければバンド０を選択し、カウンタ値Ｃ１が大きければバンド１を選択し、カウンタ値Ｃ２が大きければバンド２を選択し、一方、ターゲット値Ｘに比べて、カウンタ値Ｃ２が小さければ、一番上側のバンド３を選択して、それぞれ自動キャリブレーションを終了する。これにより、ターゲット値Ｘに最も近いバンドを最適な発振周波数バンドとして選択することができる。
【００８５】
さらに、ターゲット周波数との大小比較を行う方法には、たとえば図２２（図１３のＶＣＯ発振周波数対制御電圧特性に対応）、図２３（図１９のＶＣＯ発振周波数対制御電圧特性に対応）に示すように、並列的に大小比較を行う方法もある。
【００８６】
図２２の場合は、ターゲット周波数のターゲット値Ｘを設定した後、発振周波数バンドをバンド２に設定し、ＩＦＶＣＯ１ａの発振周波数を測定してカウンタ値とターゲット値とを比較して、ターゲット値Ｘに比べて、カウンタ値Ｃ２が小さければ（等しい場合を含む）バンド３の処理に移行し、一方、カウンタ値Ｃ２が大きければバンド１の処理に移行する（ステップＳ９１〜Ｓ９３）。
【００８７】
バンド３の処理では、同様に、発振周波数バンドをバンド３に設定し、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ３が小さければバンド３を選択し、一方、カウンタ値Ｃ３が大きければバンド２を選択する（ステップＳ９４〜Ｓ９７）。
【００８８】
また、バンド１の処理でも、同様に、発振周波数バンドをバンド１に設定し、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ１が小さければバンド１を選択し、一方、カウンタ値Ｃ１が大きければバンド０を選択する（ステップＳ９８〜Ｓ１０１）。
【００８９】
図２３の場合は、ステップＳ１１１〜Ｓ１１３に従い、ターゲット周波数のターゲット値Ｘを設定した後、発振周波数バンドをバンド１に設定し、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ１が小さければ（等しい場合を含む）バンド２の処理に移行し、一方、カウンタ値Ｃ１が大きければバンド０の処理に移行する。バンド２、バンド０の処理でも、同様に、ステップＳ１１４〜Ｓ１２１に従い、バンドの設定、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ２が小さければバンド３を選択し、カウンタ値Ｃ２が大きければバンド２を選択し、カウンタ値Ｃ０が小さければバンド１を選択し、カウンタ値Ｃ０が大きければバンド０を選択する。
【００９０】
２−３．ＶＣＯ制御電圧を計測する方法
図２４〜図２６により、ＶＣＯ制御電圧を計測する方法を説明する。図２４はキャリブレーション回路ブロックの構成図、図２５は自動キャリブレーションのタイミングダイアグラム、図２６は別の自動キャリブレーションのタイミングダイアグラムをそれぞれ示す。
【００９１】
図２４のように、キャリブレーション回路ブロックの構成は、ＩＦＶＣＯ１ａが、たとえばＬＣ共振回路を構成する容量素子３１が各々スイッチ素子３２を介して複数個並列に設けられており、そのスイッチ素子３２をバンド切り替え信号で選択的にオンさせることにより、接続される容量素子３１、すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。一方、ＩＦＶＣＯ１ａは可変容量素子３３としてバリキャップダイオードを有しており、ＬＰＦ７ａからの制御電圧によってこのバリキャップダイオードの容量値が変化され、発振周波数が連続的に変化されるようになっている。
【００９２】
このＩＦＶＣＯ１ａの制御電圧を計測した計測値と、自動キャリブレーションの判定基準となるしきい値とは比較器３４に入力され、この比較器３４において、計測値としきい値とが比較判定され、しきい値に最も近いバンドがＩＦＶＣＯ１ａの発振周波数の必要な範囲において最適な発振周波数バンドとして選択される。この比較器３４は、ＬＰＦ７ａとチャージポンプ６ａとの間にスイッチ１０ａの１側に接続されている。また、ターゲット周波数は、可変分周器４のＡ／Ｎカウンタ３５、プリスケーラ３６を介して供給される。
【００９３】
このようなキャリブレーション回路ブロックの構成において、自動キャリブレーションは、以下の手順に従って行われる。
【００９４】
（１）ＶＣＯ制御電圧をターゲット周波数で発振させる。この時に、ＰＬＬ回路のループをスイッチ１０ａで切断しない。すなわち、スイッチ１０ａを１側に接続して、ＩＦＶＣＯ１ａ、可変分周器４ａ、位相比較器５ａ、チャージポンプ６ａ、ＬＰＦ７ａのループを閉じた状態にする。
【００９５】
（２）発振周波数バンドの初期値を一番下側のバンドに設定し、ＰＬＬ回路で制御してターゲット周波数でＩＦＶＣＯ１ａを発振させる。このバンドの設定は、バンド制御回路１４ａにより行われる。
【００９６】
（３）ＩＦＶＣＯ１ａの制御電圧を計測し、この計測値としきい値とを比較して、計測値が大きければ、このバンドを選択して自動キャリブレーションを終了する。このこの計測値としきい値との比較は、ＬＰＦ７ａとチャージポンプ６ａとの間に接続されている比較器３４により行われる。
【００９７】
（４）前記（３）において、自動キャリブレーションが終了するまで、バンドを順次上げて、前記（１）〜（３）を繰り返して行う。
【００９８】
たとえば、図２５においては、バンド０〜３のうち、バンド２の上側で、かつバンド３の下側にしきい値が設定されている。この場合には、バンド０、バンド１、バンド２を設定しても、ＩＦＶＣＯ１ａを発振させて計測した計測値としきい値との比較結果は、いずれも計測値がしきい値を越えていないので、より高い周波数をカバーしている次のバンドの設定に進む。そして、バンド３を設定した場合に、計測値としきい値とを比較した結果は、計測値がしきい値を越えるので、このバンド３を選択して自動キャリブレーションが終了となる。
【００９９】
図２５においては、発振周波数バンドの初期値を一番下側のバンドに設定した場合を説明したが、たとえば一番上側のバンドに設定して行うことも可能である。この場合の自動キャリブレーションは、たとえば図２６のようになる。
【０１００】
図２６のように、バンド７〜４のうち、バンド５の下側で、かつバンド４の上側にしきい値が設定されている場合は、バンド７、バンド６、バンド５を設定しても、ＩＦＶＣＯ１ａを発振させて計測した計測値としきい値との比較結果は、いずれも計測値がしきい値未満でないので、より低い周波数をカバーしている次のバンドの設定に進む。そして、バンド４を設定した場合に、計測値としきい値とを比較した結果は、計測値がしきい値未満なので、このバンド４を選択して自動キャリブレーションが終了となる。
【０１０１】
２−４．別のＶＣＯ制御電圧を計測する方法
図２７、図２８により、別のＶＣＯ制御電圧を計測する方法を説明する。図２７はキャリブレーション回路ブロックの構成図、図２８は自動キャリブレーションのタイミングダイアグラムをそれぞれ示す。
【０１０２】
図２７のように、キャリブレーション回路ブロックの構成は、前述した図２４の回路構成に対して、自動キャリブレーションの判定基準となるしきい値を上限と下限の２つのしきい値を設定して、ＩＦＶＣＯ１ａの制御電圧を計測した計測値と、上限のしきい値とを一方の比較器３７で比較判定し、下限のしきい値とを他方の比較器３８で比較判定し、ＡＮＤゲート３９を介して、２つのしきい値の範囲内にあるバンドが最適な発振周波数バンドとして選択される。
【０１０３】
また、この方法では、測定に先だってＰＬＬ回路のＬＰＦ７ａに一定の中間電圧（０．５×Ｖｃｃ）を設定しておくことで、ＰＬＬ回路の決定時間を高速化できる。すなわち、ＶＣＯ制御電圧に中間電圧を設定し、２つの比較器３７，３８を用いることで、ＩＦＶＣＯ１ａのバンド番号をインクリメントするべきか、またはデクリメントするべきかを決定することができる。ＶＣＯ制御電圧が低すぎる場合はバンド番号をインクリメントし、高すぎる場合はデクリメントする。
【０１０４】
このようなキャリブレーション回路ブロックの構成において、自動キャリブレーションは、以下の手順に従って行われる。
【０１０５】
（１）ＶＣＯ制御電圧をターゲット周波数で発振させる。この時に、ＰＬＬ回路のループをスイッチ１０ａで切断しない。
【０１０６】
（２）発振周波数バンドの初期値を一番上側のバンドに設定し、ＰＬＬ回路で制御してターゲット周波数でＩＦＶＣＯ１ａを発振させる。
【０１０７】
（３）ＩＦＶＣＯ１ａの制御電圧を計測し、この計測値と上限のしきい値、下限のしきい値を比較器３７，３８により比較して、計測値が上限と下限のしきい値の範囲に入っていたら、このバンドを選択して自動キャリブレーションを終了する。
【０１０８】
（４）前記（３）において、自動キャリブレーションが終了するまで、バンドを順次上げて、前記（１）〜（３）を繰り返して行う。
【０１０９】
たとえば、図２８においては、バンド４〜２のうち、上限のしきい値と下限のしきい値との間にバンド２が設定されている。この場合には、バンド４、バンド３を設定しても、ＩＦＶＣＯ１ａを発振させて計測した計測値と上限、下限のしきい値との比較結果は、いずれも計測値が上限と下限のしきい値の範囲内に入らないので、次のバンドの設定に進む。そして、バンド２を設定した場合に、計測値と上限、下限のしきい値とを比較した結果は、計測値が上限と下限のしきい値の範囲内に入るので、このバンド２を選択して自動キャリブレーションが終了となる。
【０１１０】
なお、図２８においては、発振周波数バンドの初期値を一番上側のバンドに設定した場合を説明したが、たとえば一番下側のバンドに設定して行うことも可能である。
【０１１１】
３．性能マージンの確保
ＶＣＯ発振周波数対制御電圧の感度は、発振周波数バンドに依存する。従って、ＰＬＬ回路のループ帯域が選択されたバンドにより変化するため、ＰＬＬ回路のＬＰＦなどの設計が困難となる。そこで、本発明では、以下に示す、３−１．チャージポンプの電流値をバンドにより切り替える方法を実施することで性能マージンの確保が望める。
【０１１２】
３−１．チャージポンプの電流値をバンドにより切り替える方法
図２９、図３０により、チャージポンプの電流値をバンドにより切り替える方法を説明する。図２９はＶＣＯ周波数対制御電圧感度のバンド依存性の説明図、図３０はチャージポンプの電流切り替え制御を含んだ、複数の発振バンドを持つＶＣＯを用いたＰＬＬ回路の構成図をそれぞれ示す。
【０１１３】
ＶＣＯ発振周波数対制御電圧の感度は、発振周波数バンドに依存する。すなわち、ＶＣＯ制御感度は発振周波数ｆｎと制御電圧Ｖとの関係において、式（７）で表すことができる。
【０１１４】
ＶＣＯ制御感度＝Δｆｎ／ΔＶ・・・（７）
たとえば、図２９のように、ＲＦＶＣＯ１のＶＣＯ制御感度は、バンドが大きくなるにつれて大きくなる。バンド０の制御感度をΔｆ０／ΔＶ、バンド１５の制御感度をΔｆ１５／ΔＶとすると、Δｆ１５／ΔＶ＞Δｆ０／ΔＶの関係となる。従って、ＰＬＬ回路のループ帯域が選択されたバンドにより変化するため、ＰＬＬ回路のＬＰＦ７などの設計が困難となる。すなわち、ＰＬＬ帯域はＲＦＶＣＯ１の制御感度と可変分周比とチャージポンプ６の電流値とＬＰＦ７の周波数特性によって決定されるためである。
【０１１５】
一方、ＲＦＶＣＯ１の制御感度のバンドによる変動をその他の要素でキャンセルできれば、ＰＬＬ帯域を一定にさせることができる。本発明では、予め各バンドの制御感度をシミュレーションなどにより測定して、各バンド毎の制御感度データをテーブルとして持ち、バンド選択時にチャージポンプ６の電流値を各バンドに対応して切り替えることによってＰＬＬ回路のＰＬＬ帯域を一定にできるようになっている。
【０１１６】
たとえば、図３０に示す、複数の発振バンドを持つＲＦＶＣＯ１を用いたＰＬＬ回路は、前述した図２と同様の回路構成に対して、チャージポンプ６の電流値をバンドにより切り替えるための制御機能が付加されている。すなわち、記憶回路１２に、各バンド毎の制御感度データを制御感度データテーブル１７として記憶しておき、バンド制御回路１４による各バンドの選択時に、制御感度データテーブル１７に記憶さている制御感度データに基づいてチャージポンプ６の電流値を各バンドにより切り替えることが可能な構成となっている。たとえば、制御感度データは、各バンド毎に感度が小さい場合には電流を大きくし、逆に感度が大きい場合には電流を小さくするように切り替えることにより、ＰＬＬ帯域を一定にすることができる。
【０１１７】
以上のような特徴を有するＰＬＬ回路は、たとえば図３１に示すような、マルチバンド方式の携帯電話機を構成するＲＦＩＣに適用することが可能である。図３１には、ＲＦＩＣの詳細な構成例と携帯電話機の全体の概略構成を示している。特に限定されるものではないが、この携帯電話機は、いわゆるダイレクトコンバージョン方式と呼ばれるものである。
【０１１８】
この携帯電話機のＲＦＩＣでは、特に限定されるものではないが、たとえば前述した１−１．ＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法を採用した温度特性を付けた直流電圧源をＲＦシンセサイザに実施し、１−２．再キャリブレーションする方法の（１）を採用した再キャリブレーションをＲＦシンセサイザに実施し、２−１．ターゲット周波数との誤差を計算する方法をＩＦシンセサイザに実施し、３−１．チャージポンプの電流値をバンドにより切り替える方法をＲＦシンセサイザに実施している。
【０１１９】
なお、１−２．再キャリブレーションする方法の（１）に代えて（２）を採用したり、また２−１．ターゲット周波数との誤差を計算する方法に代えて、２−２．ターゲット周波数との大小比較を行う方法、２−３．ＶＣＯ制御電圧を計測する方法、２−４．別のＶＣＯ制御電圧を計測する方法を実施することも可能であることはいうまでもない。
【０１２０】
図３１において、携帯電話機は、信号電波の送受信用アンテナ５１と、送受信切り替え用アンテナスイッチ５２と、送信信号を増幅するパワーアンプモジュール５３と、ＴＸＶＣＯ（送信用発振器）５４と、送信側ＰＬＬ回路を構成するループフィルタ５５と、希望バンドに応じた周波数の発振信号を生成する、前述したＲＦＶＣＯ１と、３系統の受信信号から不要波を除去するＳＡＷ（高周波フィルタ）５６と、ＲＦＩＣ５７と、送信データのＩ，Ｑ信号への変換およびＲＦＩＣ５７の制御などを行う、前述したベースバンドＬＳＩ８などから構成される。
【０１２１】
ＲＦＩＣ５７は、前述した図２（図３０）に示した回路構成要素からなり、高周波数帯の発振信号を生成するＲＦＶＣＯ１とともにＰＬＬ回路を構成するＲＦシンセサイザ５８と、前述した図１１に示した回路構成要素からなり、中間周波数帯の発振信号を生成するＩＦＶＣＯ１ａとともにＰＬＬ回路を構成するＩＦシンセサイザ５９と、送信系回路、受信系回路などから構成されている。
【０１２２】
送信系回路として、ＩＦＶＣＯ１ａで生成された発振信号を分周して搬送波を生成する分周回路６０と、この分周回路６０から出力される搬送波をベースバンドＬＳＩ８から供給されるＩ信号とＱ信号により直接変調をかける変調回路６１と、ＲＦＶＣＯ１から供給される発振信号を分周する分周回路６２と、ＧＳＭまたはＤＣＳ／ＰＣＳを切り替えるスイッチ６３と、分周回路６２で分周された信号とＴＸＶＣＯ５４からフィードバックされる送信信号とを合成して２つの信号の周波数差に相当する周波数の信号を生成するミキサ６４と、このミキサ６４からの信号と変調回路６１からフィルタ６５を介した変調信号との位相差を検出するＰＳＤ（位相検出回路）６６などが設けられている。
【０１２３】
特に制限されるものではないが、本実施の形態では、ＲＦＶＣＯ１とともにＰＬＬ回路を構成するＲＦシンセサイザ５８は、送信系回路と受信系回路で共用されている。また、受信系回路として、たとえば９２５〜９６０ＭＨｚ、１８０５〜１８８０ＭＨｚ、１９３０〜１９９０ＭＨｚの３系統の受信信号を増幅するＬＮＡ（ロウノイズアンプ）６７と、受信信号にＲＦＶＣＯ１の発振信号が分周回路６８で分周された信号をミキサで合成することで復調を行う復調回路６８と、復調された信号を増幅してベースバンドＬＳＩ８へ出力する受信ベースバンド処理回路６９などが設けられている。
【０１２４】
本実施の形態においては、位相検出回路６６、ループフィルタ５５、ＴＸＶＣＯ５４およびミキサ６４によって周波数変換を行う送信用ＰＬＬ回路が構成される。マルチバンド方式の携帯電話機では、使用するバンドに応じてＲＦＶＣＯ１の発振周波数が、たとえばベースバンドＬＳＩ８からの指令によって切り替えられることで、送信周波数の切り替えが行われる。
【０１２５】
たとえば、本実施の形態のトリプルバンド用のＲＦＩＣ５７においては、ＩＦＶＣＯ１ａは３２０ＭＨｚ、ＴＸＶＣＯ５４は８８０〜９１５ＭＨｚと１７１０〜１９１０ＭＨｚ、ＲＦＶＣＯ１は３５８０〜３９８０ＭＨｚの周波数に設定される。ＩＦＶＣＯ１ａの発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳのいずれの場合にも３２０ＭＨｚに、これが分周回路６０で１／４に分周されて８０ＭＨｚの搬送波が生成されて変調が行われる。
【０１２６】
一方、ＲＦＶＣＯ１の発振周波数は、ＧＳＭの場合に３８４０〜３９８０ＭＨｚに、またＤＣＳの場合に３５８０〜３７３０ＭＨｚに、さらにＰＣＳの場合に３８６０〜３９８０ＭＨｚにそれぞれ設定され、これが分周回路６２でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてミキサ６４に供給される。ミキサ６４では、この周波数とＴＸＶＣＯ５４からの送信用発振信号の周波数の差に相当する信号が出力され、この差信号と変調信号の周波数と一致するように送信用ＰＬＬ回路が動作するようになっている。
【０１２７】
なお、上記実施の形態においては、ＶＣＯの制御電圧が、ターゲット周波数に対応するしきい値以下となった最初の周波数帯を選択すると述べたが、ターゲット周波数に対応するしきい値未満となった最初の周波数帯を選択するようにしてもよい。また、本発明においては、しきい値以下とはしきい値未満も含むと理解されたい。
【０１２８】
従って、本実施の形態のＰＬＬ回路、およびこのＰＬＬ回路をＲＦＩＣに適用した携帯電話機によれば、以下のような効果を得ることができる。
【０１２９】
（１）１−１．ＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法、１−２．再キャリブレーションする方法を実施することにより、複数の発振周波数バンドを持つＲＦＶＣＯ１を含んだＰＬＬ回路においては、各バンドの発振周波数が温度により変化する場合でも適切なバンドを選択することができる。
【０１３０】
（２）２−１．ターゲット周波数との誤差を計算する方法、２−２．ターゲット周波数との大小比較を行う方法、２−３．ＶＣＯ制御電圧を計測する方法、２−４．別のＶＣＯ制御電圧を計測する方法を実施することにより、複数の発振周波数バンドを持つＩＦＶＣＯ１ａを含むが、一度バンドが決定すれば、以降切り替える必要のないＰＬＬ回路においては、占有面積を小さくすることができる。
【０１３１】
（３）３−１．チャージポンプの電流値をバンドにより切り替える方法を実施することにより、発振周波数バンドによりＲＦＶＣＯ１の発振周波数対制御電圧の感度が異なる場合、チャージポンプ６の電流を切り替えることで、ＰＬＬ回路の帯域を一定に補正することができる。
【０１３２】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１３３】
たとえば、前記実施の形態においては、携帯電話機に適用した場合を例に説明したが、これに限定されるものではなく、各種移動体通信装置に適用して効果的であり、さらに複数の発振周波数バンドを持つＶＣＯを用いたＰＬＬ回路が必要不可欠な無線通信システムなどに応用することができる。
【０１３４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１３５】
すなわち、ＲＦＩＣなどの製品を考慮に入れて、温度による動作補償、チップ面積の増大抑制、性能マージンの確保を実現することが可能な、複数の発振周波数バンドを持つＶＣＯを制御するＰＬＬ回路などを形成したＲＦＩＣなどのような通信用半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法において、複数の発振バンドを持つＶＣＯのＶＣＯ発振周波数対制御電圧特性を示す説明図である。
【図２】本発明の一実施の形態のＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法において、複数の発振バンドを持つＶＣＯを用いたＰＬＬ回路を示す構成図である。
【図３】本発明の一実施の形態のＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法において、自動キャリブレーションを示すタイミングダイアグラムである。
【図４】本発明の一実施の形態のＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法において、ＶＣＯ発振周波数対制御電圧特性の温度による変化を示す説明図である。
【図５】本発明の一実施の形態のＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法において、ＶＣＯ発振周波数対制御電圧特性の温度による変化と直流電圧源の温度変化を示す説明図である。
【図６】本発明の一実施の形態において、正の温度特性を持つ直流電圧源の回路を示す構成図である。
【図７】本発明の一実施の形態の再キャリブレーションする方法において、再キャリブレーションを示すタイミングダイアグラムである。
【図８】本発明の一実施の形態の再キャリブレーションする方法において、ＧＳＭを示すタイミングダイアグラムである。
【図９】本発明の一実施の形態の再キャリブレーションする方法において、再キャリブレーションとＴＤＭＡのフレーム数を示す説明図である。
【図１０】本発明の一実施の形態のターゲット周波数との誤差を計算する方法において、ＶＣＯ発振周波数対制御電圧特性のターゲット周波数との誤差を示す説明図である。
【図１１】
本発明の一実施の形態のターゲット周波数との誤差を計算する方法において、自動キャリブレーションを説明するためのＩＦＶＣＯを用いたＰＬＬ回路を示す構成図である。
【図１２】本発明の一実施の形態のターゲット周波数との誤差を計算する方法において、ＩＦＶＣＯキャリブレーションを示すフローチャートである。
【図１３】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、ＶＣＯ発振周波数対制御電圧特性のターゲット周波数との大小比較を示す説明図である。
【図１４】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、キャリブレーション回路ブロックを示す構成図である。
【図１５】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、電圧源を用いる場合を示す構成図である。
【図１６】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、電流源を用いる場合を示す構成図である。
【図１７】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、自動キャリブレーションを示すフローチャートである。
【図１８】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、別の自動キャリブレーションを示すフローチャートである。
【図１９】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、ＶＣＯ発振周波数対制御電圧特性の別のターゲット周波数との大小比較を示す説明図である。
【図２０】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、さらに別の自動キャリブレーションを示すフローチャートである。
【図２１】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、さらに別の自動キャリブレーションを示すフローチャートである。
【図２２】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、さらに別の自動キャリブレーションを示すフローチャートである。
【図２３】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、さらに別の自動キャリブレーションを示すフローチャートである。
【図２４】本発明の一実施の形態のＶＣＯ制御電圧を計測する方法において、キャリブレーション回路ブロックを示す構成図である。
【図２５】本発明の一実施の形態のＶＣＯ制御電圧を計測する方法において、自動キャリブレーションを示すタイミングダイアグラムである。
【図２６】本発明の一実施の形態のＶＣＯ制御電圧を計測する方法において、別の自動キャリブレーションを示すタイミングダイアグラムである。
【図２７】本発明の一実施の形態の別のＶＣＯ制御電圧を計測する方法において、キャリブレーション回路ブロックを示す構成図である。
【図２８】本発明の一実施の形態の別のＶＣＯ制御電圧を計測する方法において、自動キャリブレーションを示すタイミングダイアグラムである。
【図２９】本発明の一実施の形態のチャージポンプの電流値をバンドにより切り替える方法において、ＶＣＯ周波数対制御電圧感度のバンド依存性を示す説明図である。
【図３０】本発明の一実施の形態のチャージポンプの電流値をバンドにより切り替える方法において、チャージポンプの電流切り替え制御を含んだ、複数の発振バンドを持つＶＣＯを用いたＰＬＬ回路を示す構成図である。
【図３１】本発明の一実施の形態において、ＰＬＬ回路を適用したＲＦＩＣを含むマルチバンド方式の携帯電話機を示す構成図である。
【符号の説明】
１ ＲＦＶＣＯ
１ａ ＩＦＶＣＯ
２，２ａ 基準クロック発生装置
３，３ａ 固定分周器
４，４ａ 可変分周器
５，５ａ 位相比較器
６，６ａ チャージポンプ
７，７ａ ＬＰＦ
８ ベースバンドＬＳＩ
９，９ａ 直流電圧源
１０，１０ａ スイッチ
１１，１１ａ 周波数カウンタ
１２，１２ａ 記憶回路
１３，１３ａ 比較回路
１４，１４ａ バンド制御回路
１５，１５ａ 制御回路
１６ キャリブレーションテーブル
１７ 制御感度データテーブル
２１ 基準カウンタ
２２ キャリブレーションシーケンサ
２３ プリスケーラ
２４ 電池
３１ 容量素子
３２ スイッチ素子
３３ 可変容量素子
３４ 比較器
３５ Ａ／Ｎカウンタ
３６ プリスケーラ
３７，３８ 比較器
３９ ＡＮＤゲート
５１ 送受信用アンテナ
５２ 送受信切り替え用アンテナスイッチ
５３ パワーアンプモジュール
５４ ＴＸＶＣＯ
５５ ループフィルタ
５６ ＳＡＷ
５７ ＲＦＩＣ
５８ ＲＦシンセサイザ
５９ ＩＦシンセサイザ
６０ 分周回路
６１ 変調回路
６２ 分周回路
６３ スイッチ
６４ ミキサ
６５ フィルタ
６６ ＰＳＤ
６７ ＬＮＡ
６８ 復調回路
６９ 受信ベースバンド処理回路
【発明の属する技術分野】
本発明は、ＶＣＯ（ Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）を備え、発振周波数が切り替え可能なＰＬＬ（ Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に適用して有効な技術に関し、たとえば複数バンドの信号を送受信可能な携帯電話機などの移動体通信装置において、受信信号や送信信号と合成される所定の周波数の発振信号を発生するＰＬＬ回路を備えた高周波用半導体集積回路装置、さらにはこの高周波用半導体集積回路装置を用いた無線通信システムに利用して有効な技術に関する。
【０００２】
【従来の技術】
本発明者が検討したところによれば、携帯電話機などのような無線通信システムに関しては、以下のような技術が考えられる。
【０００３】
携帯電話機などのような無線通信システムにおいては、受信信号や送信信号と合成される所定の周波数の発振信号を発生する局部発振器としてＰＬＬ回路が用いられている。従来、携帯電話機においては、たとえば９００ＭＨｚ帯のＧＳＭ（ Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と、１８００ＭＨｚ帯のＤＣＳ（ Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、このデュアルバンド方式の携帯電話機においては、１つのＰＬＬ回路で２つのバンドに対応することができるようにしたものがある。
【０００４】
【発明が解決しようとする課題】
ところで、前記のような携帯電話機に関して、近年においては、ＧＳＭやＤＣＳの他に、たとえば１９００ＭＨｚ帯のＰＣＳ（ Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求があり、このようなトリプルバンド方式の携帯電話機に関する技術も提案されている。今後、携帯電話機は、さらに多くのバンドに対応できるものが要求されることが考えられる。
【０００５】
このような複数のバンドに対応できる携帯電話機において、ＰＬＬ回路は、任意の周波数のローカル発振信号を得るために不可欠な技術であり、使用される携帯電話機に応じた周波数で動作することが必要である。既に、複数の発振周波数バンドを持つことで、広い周波数範囲を持つＶＣＯを用いたＰＬＬ回路が提案されている。このＰＬＬ回路は、製造ばらつきによるＶＣＯの発振周波数の変動を自身のキャリブレーション機能を用いることで補正することが可能となっている。すなわち、各バンドの発振周波数が製造素子のばらつきにより不明でも、自動キャリブレーション性能と自動バンド選択機能を用いることで適切なバンドを選択することができる。
【０００６】
しかしながら、本発明者が、前記のような携帯電話機のＰＬＬ回路を本発明の前提技術として検討した結果、以下のようなことが明らかとなった。
【０００７】
（１）ＶＣＯの発振周波数は温度によって変動する。このため、電源投入時に自動キャリブレーションで作成したキャリブレーションテーブルが温度に依存して最適なものではなくなる。すなわち、電源投入後に、携帯電話機の温度は回路の温度が上がるにつれて変化し、電源投入時に作成したキャリブレーションテーブルの情報でも誤差が発生することが考えられる。この結果、自動バンド選択時に、適切なバンドを選択することができない可能性がある。
【０００８】
（２）複数のバンドを持つが、一度設定したらバンドの切り替えを行わないＰＬＬ回路に関しては、前記（１）のＰＬＬ回路と同じシーケンスを用いると占有面積が大きくなるので有効ではない。
【０００９】
（３）ＶＣＯの発振周波数対制御電圧の感度は、発振周波数バンドに依存する。従って、選択されたバンドによりＰＬＬ回路のループ帯域が変化するため、ＰＬＬ回路のＬＰＦ（ Ｌｏｏｐ Ｆｉｌｔｅｒ）などの設計が困難となる。
【００１０】
そこで、本発明者は、前述した本発明の前提技術のＰＬＬ回路と同様に、複数の発振周波数バンドを持つＶＣＯを制御するＰＬＬ回路に関し、このＰＬＬ回路などを形成した高周波用半導体集積回路装置（以下、ＲＦＩＣ（ Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）と称する）などの製品に着目し、温度による動作補償とチップ面積と性能マージンといった製品段階において重要となる項目について、以下のようなことを考え付いた。
【００１１】
すなわち、ＲＦＩＣなどの製品においては、温度変化、あるいは経時変化による周波数ばらつきを補償する必要がある。また、チップ面積の増大を抑えるために複数の発振周波数バンドを持つが、一度設定したらバンドの切り替えを行わないＰＬＬ回路に関しては、アルゴリズムを変更する必要がある。さらに、発振周波数バンドに依存したＶＣＯの周波数対制御電圧の感度変動を補正することによってシンセサイザの性能を向上し、性能マージンを確保する必要がある。
【００１２】
そこで、本発明の目的は、ＲＦＩＣなどの製品を考慮に入れて、温度による動作補償、チップ面積の増大抑制、性能マージンの確保を実現することが可能な、複数の発振周波数バンドを持つＶＣＯを制御するＰＬＬ回路などを形成したＲＦＩＣなどのような通信用半導体集積回路装置を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的な態様を簡単に説明すれば、次のとおりである。
【００１５】
すなわち、本発明は、複数の周波数帯で発振動作可能に構成されたＶＣＯと、このＶＣＯからの帰還信号と基準となる周波数信号との位相差を検出する位相比較器と、この位相比較器で検出された位相差に応答して電流を発生してＶＣＯに供給するチャージポンプとを備え、指定された周波数情報に応じた周波数の発振信号を出力可能なＰＬＬ回路を含む通信用半導体集積回路装置に適用され、以下のような特徴を有するものである。
【００１６】
（１）ＶＣＯの制御電圧として、このＶＣＯの周波数が制御電圧の上昇と共に高くなる場合、このＶＣＯの温度に対する周波数の依存性と逆の依存性の直流電圧を発生する直流電圧源を有し、逆にこのＶＣＯの周波数が制御電圧の上昇と共に低くなる場合、このＶＣＯの温度に対する周波数の依存性と同じ依存性の直流電圧を発生する直流電圧源を有し、この直流電圧源をＶＣＯに接続してキャリブレーションを実施し、直流電圧源からの直流電圧によりＶＣＯを発振動作させて、この発振周波数を周波数カウンタによりＶＣＯの各周波数帯毎に測定して記憶回路に記憶させるものである。これにより、各周波数帯の発振周波数が温度により変化する場合でも適切な周波数帯を選択することができるようになる。
【００１７】
（２）ＶＣＯの制御電圧として所定の直流電圧を発生する直流電圧源を有し、この直流電圧源をＶＣＯに接続して再キャリブレーションを実施し、直流電圧源からの直流電圧によりＶＣＯを発振動作させて、この発振周波数を周波数カウンタによりＶＣＯの全周波数帯のうちの第１の周波数帯で誤差を測定し、この誤差から残りの周波数帯の誤差を推定して記憶回路に記憶させるものである。あるいは、ＶＣＯの全周波数帯で時間分割毎に順番に誤差を測定して記憶回路に記憶させるようにしたものである。これにより、各周波数帯の発振周波数が温度により変化する場合でも適切な周波数帯を選択することができるようになる。
【００１８】
（３）ＶＣＯの制御電圧として所定の直流電圧を発生する直流電圧源を有し、この直流電圧源をＶＣＯに接続してキャリブレーションを実施し、直流電圧源からの直流電圧によりＶＣＯを発振動作させて、この発振周波数を周波数カウンタによりＶＣＯの各周波数帯毎に測定し、ターゲット周波数に近い周波数帯を選択するものである。この場合には、ターゲット周波数との誤差を計算し、この誤差が最も小さい周波数帯を選択したり、あるいはターゲット周波数との比較を行い、このターゲット周波数以下あるいは以上となった最初の周波数帯を選択するようにしたものである。これにより、一度、周波数帯が決定すれば、以降切り替える必要のないＰＬＬ回路においては、占有面積を小さくすることができるようになる。
【００１９】
（４）ＰＬＬ回路を閉ループ状態にしてキャリブレーションを実施し、ターゲット周波数でＶＣＯを発振動作させて、この制御電圧をＶＣＯの各周波数帯毎に計測し、ターゲット周波数に対応するしきい値に近い周波数帯を選択するものである。あるいは、ターゲット周波数に対応する２つのしきい値の範囲内にある周波数帯を選択するようにしたものである。これにより、一度、周波数帯が決定すれば、以降切り替える必要のないＰＬＬ回路においては、占有面積を小さくすることができるようになる。
【００２０】
（５）ＶＣＯの各周波数帯毎の制御電圧に対する周波数の依存性を示す制御感度情報を記憶する記憶回路を有し、ＶＣＯの各周波数帯の選択時に、選択された周波数帯を記憶回路に記憶されている制御感度情報に基づいて制御電圧に対する周波数の依存性を補正するためにチャージポンプの電流値を制御するものである。これにより、発振周波数帯により制御電圧に対する周波数の感度が異なる場合、チャージポンプの電流を切り替えることでＰＬＬ回路の帯域を一定に補正することができるようになる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
本発明を適用したＰＬＬ回路は、複数の発振周波数バンドを持つＶＣＯを制御するＰＬＬシンセサイザとして用いられ、電源投入時のキャリブレーションと電源投入後の再キャリブレーションを含む自動キャリブレーション機能と、ターゲット周波数に基づいた最適な発振周波数バンドの自動バンド選択機能とを有しており、特に１．温度による動作補償、２．チップ面積の増大抑制、３．性能マージンの確保、を実現することが可能となっており、以下において順に説明する。
【００２３】
１．温度による動作補償
ＰＬＬ回路において、ＶＣＯの発振周波数は温度によって変動する。このため、電源投入時に自動キャリブレーションで作成したキャリブレーションテーブルが温度に依存して最適なものではなくなる。このため、本発明の前提技術のＰＬＬ回路は、適切なバンドを選択することができない可能性がある。これに対して、本発明では、１−１．ＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法と、１−２．再キャリブレーションする方法の２つの方法を実施する。
【００２４】
１−１．ＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法
図１〜図６により、ＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法を説明する。図１は複数の発振バンドを持つＶＣＯのＶＣＯ発振周波数対制御電圧特性の説明図、図２は複数の発振バンドを持つＶＣＯを用いたＰＬＬ回路の構成図、図３は自動キャリブレーションのタイミングダイアグラム、図４はＶＣＯ発振周波数対制御電圧特性の温度による変化の説明図、図５はＶＣＯ発振周波数対制御電圧特性の温度による変化と直流電圧源の温度変化の説明図、図６は正の温度特性を持つ電圧回路の構成図をそれぞれ示す。
【００２５】
図１に示すように、本実施の形態のＰＬＬ回路は、特に限定されるものではないが、たとえばバンド０〜１５の１６個のバンド切り替えを用いた３７００ＭＨｚ帯のＶＣＯ発振周波数対制御電圧特性を持つＲＦＶＣＯを制御するＰＬＬ回路である。従って、ＲＦＶＣＯは、その周波数レンジ全体をカバーすることができ、一方個々のバンドはその小部分のみをカバーすることができる。
【００２６】
本実施の形態のＰＬＬ回路は、たとえば図２に示すように、ＲＦＶＣＯ１と、水晶発振子を使用した精度の高い周波数で発振する基準クロック発生装置２と、この基準クロック発生装置２の基準発振信号を分周する固定分周器３と、ＲＦＶＣＯ１の発振信号を分周する可変分周器４と、固定分周器３と可変分周器４で分周された信号の位相を比較し、位相差に応じたアップまたはダウンの電圧を出力する位相比較器５、チャージポンプ６およびＬＰＦ７などからなり、チャージポンプ６によってＬＰＦ７の容量素子がチャージアップされてＲＦＶＣＯ１の制御電圧Ｖｔｕｎｅとして出力され、ＰＬＬループが構成されている。
【００２７】
ＲＦＶＣＯ１は、たとえばＬＣ共振回路を用いたコルピッツ型発振回路で構成されるとともに、ＬＣ共振回路を構成する容量素子が各々スイッチ素子を介して複数個並列に設けられており、そのスイッチ素子をバンド切り替え信号で選択的にオンさせることにより、接続される容量素子、すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。一方、ＲＦＶＣＯ１は可変容量素子としてバリキャップダイオードを有しており、ＬＰＦ７からの制御電圧Ｖｔｕｎｅによってこのバリキャップダイオードの容量値が変化され、発振周波数が連続的に変化されるようになっている。
【００２８】
可変分周器４は、外部のベースバンドＬＳＩ８から設定されるシンセサイザ周波数設定値に応じた任意の分周比でＲＦＶＣＯ１の発振信号を、たとえば１／Ｎに分周することが可能であり、この可変分周器４で分周された信号の周波数が基準クロック発生装置２の基準発振信号を固定分周器３で、たとえば１／Ｒに分周された信号の周波数とが一致するようにＲＦＶＣＯ１の発振周波数が制御される。
【００２９】
本実施の形態のＰＬＬ回路では、チャージポンプ６とＬＰＦ７との間に、チャージポンプ６からの電圧の代わりに直流電圧源９から所定の直流電圧をＬＰＦ７に供給可能なスイッチ１０と、ＲＦＶＣＯ１の発振信号を計数する周波数カウンタ１１と、この周波数カウンタ１１により計数された値を記憶するテーブルなどを含む記憶回路１２と、この記憶回路１２に記憶されている周波数値とベースバンドＬＳＩ８から可変分周器４に設定される設定値とを比較する比較回路１３と、この比較回路１３の比較結果に基づいてＲＦＶＣＯ１のバンド切り替えを制御するバンド制御回路１４と、ベースバンドＬＳＩ８からの自動キャリブレーション開始信号などの指示によりスイッチ１０、周波数カウンタ１１などを制御する制御回路１５などが設けられている。
【００３０】
このＰＬＬ回路において、記憶回路１２のキャリブレーションテーブル１６には、自動キャリブレーション時に、周波数カウンタ１１により計数された各発振バンドのカウント値が記憶される。また、直流電圧源９の直流電圧は、制御電圧Ｖｔｕｎｅの有効可変範囲内であれば、どのような電圧値であってもよい。一般には、制御電圧Ｖｔｕｎｅの可変範囲の上限値または下限値が選択される。この直流電圧源９は、詳細は後述するが、特にＶＣＯ発振周波数対制御電圧特性の温度による変化に対応するために、温度に対して周波数が変化する依存性を持った回路構成となっている。
【００３１】
本実施の形態のＲＦＶＣＯ１では、カバーすべき周波数範囲を広くしたい場合、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切り替え信号で使用する容量素子をｎ段階に切り替えてＣの値を変化させることで、複数のＶＣＯ発振周波数対制御電圧の特性線に従った発振制御を行えるように構成されている。しかも、本実施の形態では、周波数カウンタ１１、記憶回路１２、比較回路１３およびバンド制御回路１４とを設けたことにより、周波数マッチングの調整作業が不要になっている。
【００３２】
すなわち、たとえば図１のような複数の発振バンドを有するＲＦＶＣＯ１を構成する場合、予めスイッチ１０を切り替えて直流電圧源９から所定の直流電圧をＲＦＶＣＯ１に印加し、各バンドでの周波数を周波数カウンタ１１で測定して記憶回路１２に記憶しておき、実際の使用に際しては、ベースバンドＬＳＩ８から可変分周器４に与えられるシンセサイザ周波数の指定バンドに応じた設定値と記憶回路１２に記憶されている測定値とを比較して、その指定バンドの周波数範囲をカバーできるものを、複数のＶＣＯ発振周波数対制御電圧の特性線の中から選んで、その特性線に従って発振制御動作するように、ＲＦＶＣＯ１の切り替え（容量素子の切り替え）を行うようにする。
【００３３】
このような方法によれば、予めカバーしたい周波数範囲よりもばらつきを考慮した分だけ少し広めの範囲をカバーするとともに、図１のようにｎ段階のＶＣＯ発振周波数対制御電圧の特性線を隣接するもの同士で少しずつ（望ましくは半分ずつ）周波数範囲が重なるようにＲＦＶＣＯ１を設計しておけば、必ず指定されたバンドをカバーできる特性線が存在することになる。従って、測定によって分かった実際の特性に基づいて、各指定バンドに対応しているものを選択すればよく、周波数のマッチングが不要となるとともに、予め使用バンドとＲＦＶＣＯ１の切り替え状態とを１対１で対応させておけばよい。
【００３４】
さらに、本実施の形態においては、ＲＦＶＣＯ１の発振周波数の測定の際に、基準発振信号を分周した信号で周波数カウンタ１１の計数動作の開始と終了を制御して１周期だけ周波数カウンタ１１を計数動作させることにより、面倒な演算処理を不要にしている。すなわち、ＲＦＶＣＯ１の発振信号を分周する可変分周器４がある場合、各バンドにおける発振信号の１周期間の周波数カウンタ１１の計数値を記憶しておけば、これらの計数値と外部から可変分周器４に供給される設定値を比較するだけで、ＲＦＶＣＯ１をどのＶＣＯ発振周波数対制御電圧の特性線で動作させるべきかを決定することができる。
【００３５】
以上のように構成されるＰＬＬ回路において、自動キャリブレーションは、図３のタイミングダイアグラムに示すように、電源投入時に制御回路１５によりスイッチ１０を２側（直流電圧源９側）に切り替え、ＲＦＶＣＯ１の制御電圧Ｖｔｕｎｅを直流電圧源９の電圧値に固定する。その後、各発振バンド０〜１５の処理において、各発振バンドを順に設定して周波数を周波数カウンタ１１でカウントし、そのカウント値をキャリブレーションテーブル１６として記憶回路１２に記憶することによって行われる。この自動キャリブレーションが終了した後は、シンセサイザの通常動作が開始される。
【００３６】
また、自動バンド選択は、スイッチ１０を１側（ＬＰＦ７側）に切り替え、ベースバンドＬＳＩ８からの周波数設定値と記憶回路１２のキャリブレーションテーブル１６に記憶してあるカウント値とを比較して、最適なバンドを選択することによって行われる。
【００３７】
次に、ＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法を具体的に説明する。自動キャリブレーションを行う場合、ＲＦＶＣＯ１の制御電圧Ｖｔｕｎｅを直流電圧源９の電圧値に固定するが、本実施の形態においては、直流電圧源９にＶＣＯ発振周波数をキャンセルする温度特性を持たせることによって（式（１））、キャリブレーションテーブル１６が最適ではなくなった場合でのバンド選択の影響を最小にすることができる。
【００３８】
ΔｆＶＣＯ／ΔＴ＝−２ＫＶＣＯ（ΔＶＢ／ΔＴ）・・・（１）
ここで、ΔｆＶＣＯ、ＫＶＣＯ、ΔＶＢ、ΔＴをそれぞれ、ＲＦＶＣＯ１の発振周波数の変化、ＲＦＶＣＯ１の発振周波数対制御電圧の感度、直流電圧源９の直流電圧の変化、温度変化とする。
【００３９】
たとえば、本発明の前提技術のＰＬＬ回路のように、直流電圧源の電圧値が一定（たとえば１．５Ｖ）で温度依存性を持たないものとすると、図４において、電源投入時が−２５℃であった場合、バンド８のキャリブレーションテーブル１６として３７５０ＭＨｚがカウントされて記憶される。その後、温度が＋７５℃に上昇すると、３７５０ＭＨｚは制御電圧Ｖｔｕｎｅが２Ｖに相当する。これは、電源投入時が＋７５℃の環境で、直流電圧源の電圧値が２Ｖであった場合と同じ結果となる。
【００４０】
同様に、電源投入時が＋７５℃であり、その後、−２５℃になった環境では、電源投入時が−２５℃で直流電圧源の電圧値が１Ｖであった場合と等しくなる。つまり、直流電圧源が温度により等価的に１Ｖから２Ｖまで１Ｖ変動することに相当する。本発明の前提技術のＰＬＬ回路の構成では、直流電圧源の電圧値を基点として通常時の制御電圧Ｖｔｕｎｅは動くため、直流電圧源の変動が大きいということは、通常時の制御電圧Ｖｔｕｎｅの基点が大きく変動することとなる。
【００４１】
これに対して、本発明のＰＬＬ回路のように、直流電圧源９の電圧値に温度特性を持たせる方法を考えると、図５において、電源投入時が−２５℃であり、その時のＶＣＯ制御電圧が１．２５Ｖであった場合、バンド８のキャリブレーションテーブル１６として３７２５ＭＨｚがカウントされて記憶される。温度が＋７５℃に上昇すると、３７２５ＭＨｚは制御電圧Ｖｔｕｎｅが１．７５Ｖに相当する。これは、電源投入時が＋７５℃の環境であり、直流電圧源９の電圧値が１．７５Ｖである場合と同じ結果となる。
【００４２】
同様に、電源投入時が＋７５℃であり、その時のＶＣＯ制御電圧が１．７５Ｖであった場合で、−２５℃になった環境では、電源投入時が−２５℃で直流電圧源９の電圧値が１．２５Ｖであった場合と等しくなる。つまり、直流電圧源９が温度により１．２５Ｖから１．７５Ｖまで０．５Ｖ変動することに相当する。これは、直流電圧源９が温度特性を持っていない場合に比べて制御電圧Ｖｔｕｎｅの基点の変動が小さくなることを示している。この時、ΔｆＶＣＯ、ＫＶＣＯ、ΔＶＢ、ΔＴはそれぞれ、−５０ＭＨｚ、５０ＭＨｚ／Ｖ、０．５Ｖ、１００ｄｅｇとなり、式（１）を満たしている。
【００４３】
たとえば、図６は、正の温度特性を持つ直流電圧源９の回路構成の一例を示し、トランジスタＴ、ＭＯＳＦＥＴＭ２，Ｍ３、抵抗Ｒ２，Ｒ３などから構成される。この電圧回路において、トランジスタＴのベース−エミッタ間電圧をＶＢＥとすれば、Ｖ２は式（２）で与えられる。
【００４４】
Ｖ２＝Ｖ１−ＶＢＥ・・・（２）
従って、抵抗Ｒ２を流れる電流はＩ２は、式（３）となる。
【００４５】
Ｉ２＝Ｖ２／Ｒ２＝（Ｖ１−ＶＢＥ）／Ｒ２・・・（３）
ＭＯＳＦＥＴＭ２とＭ３で作られるカレントミラー回路が１対１の比で電流を折り返すとすれば、Ｉ３＝Ｉ２となり、Ｖ３は式（４）で与えられる。
【００４６】
Ｖ３＝Ｒ３・Ｉ３＝Ｒ３・Ｉ２＝Ｒ３（Ｖ１−ＶＢＥ）／Ｒ２・・・（４）
式（４）を温度で微分すると、式（５）となる。
【００４７】
ｄＶ３／ｄＴ＝ｄ〔Ｒ３（Ｖ１−ＶＢＥ）／Ｒ２〕／ｄＴ・・・（５）
ここで、バンドギャップリファレンス回路の出力Ｖ１と抵抗Ｒ２，Ｒ３の温度依存性が０であるとすれば、式（６）となる。
【００４８】
ｄＶ３／ｄＴ＝−ｄ（Ｒ３／Ｒ２）×ｄＶＢＥ／ｄＴ・・・（６）
通常、ＶＢＥは負の温度特性を持つことから、ｄＶＢＥ／ｄＴは負となり、Ｖ３は正の温度特性を持つ。このような回路構成により、直流電圧源９の電圧値に温度特性を持たせることができる。
【００４９】
１−２．再キャリブレーションする方法
図７〜図９により、再キャリブレーションする方法を説明する。図７は再キャリブレーションのタイミングダイアグラム、図８はＧＳＭのタイミングダイアグラム、図９は再キャリブレーションとＴＤＭＡのフレーム数（発振バンド１６の場合）の説明図をそれぞれ示す。
【００５０】
ＶＣＯ発振周波数の温度による変動を再キャリブレーションし、キャリブレーションテーブル１６に反映させることによって、常に最適なバンド選択が可能となる。ただし、携帯電話機の高速データ通信の発達によって、全てのバンドについて再びキャリブレーションをする時間は電源投入時以外に取れない。従って、携帯電話機の通常動作時に、１バンド（あるいはシステムの時間的に許されるバンド数）のみ再キャリブレーションを行う。この再キャリブレーションには２つの方法が考えられる。
【００５１】
（１）ＰＬＬ回路の周波数を設定した場合、以前のキャリブレーションテーブル１６に応じてＶＣＯ発振周波数のバンドが選ばれる。この選択されたバンドに対してのみ再キャリブレーションを行う。この方法のＰＬＬ回路の構成は、前述した図２のＰＬＬ回路と同じである。タイミングダイヤグラムは、図７のようになる。前述した図３の電源投入時のキャリブレーションでは、全てのバンドに対してカウント動作を行い、トータル時間がＴａ＋１６×Ｔｂであるのに対し、図７では１バンドのみカウントを行い、トータル時間はＴａ＋Ｔｂとなる。カウントの後は、以前のキャリブレーションテーブル１６との誤差を計算し、その誤差を全てのバンドのキャリブレーションテーブル１６に加算する。
【００５２】
すなわち、実際のカウント値は１つのバンドについてのみ測定されるが、１つのバンドについての変化が他のバンドについての変化と同じであるという点に基づいて、選択されたバンドについて保存されているカウント値を更新するとともに、残りのバンドについてもカウント値を推定してキャリブレーションテーブル１６を更新する方法を用いる。
【００５３】
この方法では、図８のようなＧＳＭのタイミングダイアグラムにおいて、再キャリブレーションを１フレームに１回行われるモニタの後に実施する。ＧＳＭでは、ＴＤＤ（ Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘｉｎｇ）において、時間をタイムスロットと称する一連の短い時間で分割するものである。スロットは、合わさってフレーム、スーパーフレーム、またハイパーフレームにグループ化される。基地局は同時に送信および受信が求められるが、携帯電話機などが送信および受信を同時に行うことはない。
【００５４】
（２）各発振バンドの再キャリブレーションをＰＬＬ回路の周波数の設定値とは無関係に携帯電話機の時間分割の各スロット毎に順番に行い、前記シーケンスを繰り返してキャリブレーションテーブル１６を順次書き換えていく。従って、図９のように、全発振バンドの再キャリブレーションを行うためには発振バンド数のスロットが必要となる。
【００５５】
２．チップ面積の増大抑制
ＰＬＬ回路は、複数の発振バンドを持つＶＣＯを設定周波数に応じてバンドを切り替えて使用する。このため、キャリブレーションテーブルを持つ必要があり、占有面積が大きくなる。一方、周波数可変範囲が狭く、一度最適なバンドを選択すればバンドを切り替える必要がない場合、以下に示す、２−１．ターゲット周波数との誤差を計算する方法、２−２．ターゲット周波数との大小比較を行う方法、２−３．ＶＣＯ制御電圧を計測する方法、２−４．別のＶＣＯ制御電圧を計測する方法を用いることで占有面積の削減が望める。
【００５６】
２−１．ターゲット周波数との誤差を計算する方法
図１０〜図１２により、ターゲット周波数との誤差を計算する方法を説明する。図１０はＶＣＯ発振周波数対制御電圧特性のターゲット周波数との誤差の説明図、図１１は自動キャリブレーションを説明するためのＩＦＶＣＯを用いたＰＬＬ回路の構成図、図１２はＩＦＶＣＯキャリブレーションのフローチャートをそれぞれ示す。
【００５７】
図１０示すように、本実施の形態のＰＬＬ回路は、特に限定されるものではないが、たとえばバンド０〜７の８個のバンド切り替えを用い、ターゲット周波数がＩＦ（ Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）帯の３２０ＭＨｚ、可変範囲が±４ＭＨｚであるＶＣＯ発振周波数対制御電圧特性を持つＩＦＶＣＯを制御するＰＬＬ回路である。
【００５８】
たとえば、ＶＣＯ制御電圧を直流電圧源の電圧値に設定した場合に、ターゲット周波数の３２０ＭＨｚと各バンド０〜７のＶＣＯ出力周波数との間の誤差を測定し、最も小さな誤差のバンドを最適な発振周波数バンドとして選択することができる。図１０では、バンド３が最適なバンドとなる。詳細は後述する。
【００５９】
本実施の形態のＰＬＬ回路は、前述した図２のＰＬＬ回路と同様の構成であるが、中間周波数帯に適用するために、たとえば図１１のような構成となっている。すなわち、ＲＦＶＣＯ１をＩＦＶＣＯ１ａに代えて、さらに比較回路１３ａの一方の入力に記憶回路１２ａのターゲット周波数が固定値として入力され、他方の入力には周波数カウンタ１１ａのカウント値が入力されるように構成されている。図１１では、図２に対応する各要素の符号（数字）にａを付して図示し、ＰＬＬ回路の各要素は同様の機能を有するので、ここでの詳細な説明は省略する。
【００６０】
このように構成されるＰＬＬ回路において、ＩＦＶＣＯ１ａの自動キャリブレーションは、図１２の手順に従って行われる。
【００６１】
（１）ＶＣＯ制御電圧Ｖｔｕｎｅをある任意の値に設定する（ステップＳ１）。この値を自動キャリブレーション中は変えない。このＶＣＯ制御電圧Ｖｔｕｎｅは、たとえば図１１の構成においては直流電圧源９ａの電圧値となる。この直流電圧源９ａの電圧値は、ベースバンドＬＳＩ８からの自動キャリブレーションの開始の指示に基づき、制御回路１５ａがスイッチ１０ａを２側（直流電圧源９ａ側）に切り替えることにより設定される。
【００６２】
（２）発振周波数バンドの初期値をバンド０に設定し、誤差レジスタの格納値ＥＲを最大値に設定する（ステップＳ２）。この発振周波数バンドの設定は、バンド制御回路１４ａにより行われる。また、誤差レジスタは、たとえば比較回路１３ａの内部に設けられ、最大値から最終的には最も小さい誤差の値に更新される。
【００６３】
（３）ＩＦＶＣＯ１ａの発振周波数を測定する（ステップＳ３）。この周波数の測定手段として、ＰＬＬ回路の比較周期の間にＩＦＶＣＯ１ａからくるパルス数をカウントする。このパルス数のカウントは、周波数カウンタ１１ａにより行われる。
【００６４】
（４）カウンタ値とターゲット値との誤差を計算する（ステップＳ４）。この誤差の計算は、比較回路１３ａにおいて、周波数カウンタ１１ａからのカウント値と、記憶回路１２ａに記憶しているターゲット周波数のターゲット値とに基づいて、この差分の絶対値を誤差とする。
【００６５】
（５）計算により求めた誤差を誤差レジスタの格納値ＥＲと比較し、誤差の方が格納値ＥＲより小さければその値で誤差レジスタの格納値ＥＲを更新する（ステップＳ５，Ｓ６）。この誤差と格納値ＥＲとの比較は、比較回路１３ａにおいて行われる。一方、誤差の方が格納値ＥＲより大きければ、全てのバンドの終了判定に進む。
【００６６】
（６）全てのバンドが終了したか否かを判定し、全てのバンドが終了するまで、１つ上のバンドを選択していき、全てのバンドに対して、カウントから格納値ＥＲの更新までの動作を繰り返して行う（ステップＳ７，Ｓ８）。
【００６７】
（７）全てのバンドが終了したら、最終的に残った誤差レジスタの格納値ＥＲを算出したバンドを選択する（ステップＳ９）。これにより、ターゲット周波数と各バンドのＶＣＯ出力周波数との間の誤差が最も小さいバンドを最適な発振周波数バンドとして選択することができる。
【００６８】
２−２．ターゲット周波数との大小比較を行う方法
図１３〜図２３により、ターゲット周波数との大小比較を行う方法を説明する。図１３はＶＣＯ発振周波数対制御電圧特性のターゲット周波数との大小比較の説明図、図１４はキャリブレーション回路ブロックの構成図、図１５は電圧源を用いる場合の構成図、図１６は電流源を用いる場合の構成図、図１７は自動キャリブレーションのフローチャート、図１８は別の自動キャリブレーションのフローチャート、図１９はＶＣＯ発振周波数対制御電圧特性の別のターゲット周波数との大小比較の説明図、図２０、図２１、図２２、図２３はさらに別の自動キャリブレーションのフローチャートをそれぞれ示す。
【００６９】
図１３のように、ＩＦＶＣＯ１ａが負のＶＣＯ発振周波数対制御電圧特性を有すること前提として、キャリブレーション電圧をＩＦＶＣＯ１ａの許容値の高い方に設定した場合に、ターゲット周波数と各バンドのＶＣＯ出力周波数との大小比較を行い、最も小さなバンドを最適な発振周波数バンドとして選択する。ここでは、４つのバンド０〜３のうち、上側の３つのバンド３（Ｃ３）、バンド２（Ｃ２）、バンド１（Ｃ１）について大小比較を行う。
【００７０】
このターゲット周波数との大小比較を行う方法を実現するためのＰＬＬ回路は、前述した図１１と同様の回路構成において可能である。なお、キャリブレーション回路ブロックの構成は、たとえば図１４のように、基準クロック発生装置２ａから１３ＭＨｚ／２６ＭＨｚを発生して、固定分周器３ａの基準カウンタ２１によりカウントした後にキャリブレーションシーケンサ２２により４分周して周波数カウンタ１１ａにゲート信号として供給する。一方、ＩＦＶＣＯ１ａからの制御電圧Ｖｔｕｎｅは可変分周器４ａのプリスケーラ２３により１６分周して周波数カウンタ１１ａに供給し、この発振周波数のパルス数をゲート信号の１周期でカウントするように構成されている。
【００７１】
また、直流電圧源９ａは、たとえば図１５に示すように、電池２４などの電圧源をＰＬＬ回路のＬＰＦ７ａに接続して固定電圧を設定する。または、たとえば図１６のように、所定の時間、所望のキャリブレーション電圧に達するまで電流をＬＰＦ７ａに送る電流源２５を用いることも可能である。
【００７２】
このようなキャリブレーション回路ブロックの構成において、自動キャリブレーションは、図１７の手順に従って行われる。
【００７３】
（１）ＶＣＯ制御電圧Ｖｔｕｎｅをある任意の値（動作電圧の上側）に設定する。この値を自動キャリブレーション中は変えない。この時に、ターゲット周波数のターゲット値Ｘも設定する（ステップＳ１１）。
【００７４】
（２）発振周波数バンドの初期値を一番上側のバンド３に設定して、ＩＦＶＣＯ１ａの発振周波数を測定する（ステップＳ１２）。この周波数の測定手段として、ＰＬＬ回路の比較周期の間にＩＦＶＣＯ１ａからくるパルス数を周波数カウンタ１１ａによりカウントする。このバンド３のカウンタ値をＣ３とする。
【００７５】
（３）カウンタ値Ｃ３とターゲット値Ｘとを比較し、カウンタ値Ｃ３が小さければ（等しい場合を含む）そのバンド３を選択して自動キャリブレーションを終了する（ステップＳ１３，Ｓ１４）。一方、カウンタ値Ｃ３が大きければ、次のバンドの処理に進む。
【００７６】
（４）同様に、発振周波数バンドを次のバンド２、さらに次のバンド１に順次下げて、バンドの設定、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ２が小さければバンド２を選択し、カウンタ値Ｃ１が小さければバンド１を選択して自動キャリブレーションを終了する（ステップＳ１５〜Ｓ２０）。
【００７７】
（５）カウンタ値Ｃ１とターゲット値Ｘとの比較の結果、カウンタ値Ｃ１が大きければ、一番下側のバンド０を選択して自動キャリブレーションを終了する（ステップＳ２１）。これにより、ターゲット値Ｘに最も近いバンドを最適な発振周波数バンドとして選択することができる。
【００７８】
図１７においては、発振周波数バンドの初期値を一番上側のバンド３に設定した場合を説明したが、たとえば一番下側のバンドに設定して行うことも可能である。この場合の自動キャリブレーションは、たとえば図１８の手順に従って行われる。
【００７９】
（１）ターゲット周波数のターゲット値Ｘを設定した後、発振周波数バンドを一番下側のバンド１に設定し、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ１が大きければバンド０を選択して自動キャリブレーションを終了する（ステップＳ３１〜Ｓ３４）。一方、カウンタ値Ｃ１が小さければ、次のバンドの処理に進む。
【００８０】
（２）同様に、発振周波数バンドを次のバンド２、さらに次のバンド３に順次上げて、バンドの設定、ＩＦＶＣＯの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ２が大きければバンド１を選択し、カウンタ値Ｃ３が大きければバンド２を選択して自動キャリブレーションを終了する（ステップＳ３５〜Ｓ４０）。
【００８１】
（３）カウンタ値Ｃ３とターゲット値Ｘとの比較の結果、カウンタ値Ｃ３が小さければ、一番上側のバンド３を選択して自動キャリブレーションを終了する（ステップＳ４１）。これにより、ターゲット値Ｘに最も近いバンドを最適な発振周波数バンドとして選択することができる。
【００８２】
以上においては、キャリブレーション電圧をＩＦＶＣＯ１ａの許容値の高い方に設定した場合を説明したが、たとえば低い方にキャリブレーション電圧を設定して行うことも可能である。この場合には、たとえば図１９のように、キャリブレーション電圧をＩＦＶＣＯ１ａの許容値の低い方に設定し、ターゲット周波数と各バンドのＶＣＯ出力周波数との大小比較を、４つのバンド０〜３のうち、下側の３つのバンド０（Ｃ０）、バンド１（Ｃ１）、バンド２（Ｃ２）について行う。この場合にも、発振周波数バンドの初期値を一番上側のバンド２に設定する場合（図２０）と、一番上側のバンド２に設定する場合（図２１）がある。
【００８３】
図２０のように、発振周波数バンドの初期値を一番上側のバンド２に設定する場合は、ステップＳ５１〜Ｓ６１に従い、ターゲット周波数のターゲット値Ｘを設定した後、発振周波数バンドを一番上側のバンド２、次のバンド１、さらに次のバンド０に順次下げて、バンドの設定、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ２が小さければ（等しい場合を含む）バンド３を選択し、カウンタ値Ｃ１が小さければバンド２を選択し、カウンタ値Ｃ０が小さければバンド１を選択し、一方、ターゲット値Ｘに比べて、カウンタ値Ｃ１が大きければ、一番下側のバンド０を選択して、それぞれ自動キャリブレーションを終了する。これにより、ターゲット値Ｘに最も近いバンドを最適な発振周波数バンドとして選択することができる。
【００８４】
図２１のように、発振周波数バンドの初期値を一番下側のバンド０に設定する場合は、ステップＳ７１〜Ｓ８１に従い、ターゲット周波数のターゲット値Ｘを設定した後、発振周波数バンドを一番下側のバンド０、次のバンド１、さらに次のバンド２に順次上げて、バンドの設定、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ０が大きければバンド０を選択し、カウンタ値Ｃ１が大きければバンド１を選択し、カウンタ値Ｃ２が大きければバンド２を選択し、一方、ターゲット値Ｘに比べて、カウンタ値Ｃ２が小さければ、一番上側のバンド３を選択して、それぞれ自動キャリブレーションを終了する。これにより、ターゲット値Ｘに最も近いバンドを最適な発振周波数バンドとして選択することができる。
【００８５】
さらに、ターゲット周波数との大小比較を行う方法には、たとえば図２２（図１３のＶＣＯ発振周波数対制御電圧特性に対応）、図２３（図１９のＶＣＯ発振周波数対制御電圧特性に対応）に示すように、並列的に大小比較を行う方法もある。
【００８６】
図２２の場合は、ターゲット周波数のターゲット値Ｘを設定した後、発振周波数バンドをバンド２に設定し、ＩＦＶＣＯ１ａの発振周波数を測定してカウンタ値とターゲット値とを比較して、ターゲット値Ｘに比べて、カウンタ値Ｃ２が小さければ（等しい場合を含む）バンド３の処理に移行し、一方、カウンタ値Ｃ２が大きければバンド１の処理に移行する（ステップＳ９１〜Ｓ９３）。
【００８７】
バンド３の処理では、同様に、発振周波数バンドをバンド３に設定し、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ３が小さければバンド３を選択し、一方、カウンタ値Ｃ３が大きければバンド２を選択する（ステップＳ９４〜Ｓ９７）。
【００８８】
また、バンド１の処理でも、同様に、発振周波数バンドをバンド１に設定し、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ１が小さければバンド１を選択し、一方、カウンタ値Ｃ１が大きければバンド０を選択する（ステップＳ９８〜Ｓ１０１）。
【００８９】
図２３の場合は、ステップＳ１１１〜Ｓ１１３に従い、ターゲット周波数のターゲット値Ｘを設定した後、発振周波数バンドをバンド１に設定し、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ１が小さければ（等しい場合を含む）バンド２の処理に移行し、一方、カウンタ値Ｃ１が大きければバンド０の処理に移行する。バンド２、バンド０の処理でも、同様に、ステップＳ１１４〜Ｓ１２１に従い、バンドの設定、ＩＦＶＣＯ１ａの発振周波数の測定、カウンタ値とターゲット値との比較を行って、ターゲット値Ｘに比べて、カウンタ値Ｃ２が小さければバンド３を選択し、カウンタ値Ｃ２が大きければバンド２を選択し、カウンタ値Ｃ０が小さければバンド１を選択し、カウンタ値Ｃ０が大きければバンド０を選択する。
【００９０】
２−３．ＶＣＯ制御電圧を計測する方法
図２４〜図２６により、ＶＣＯ制御電圧を計測する方法を説明する。図２４はキャリブレーション回路ブロックの構成図、図２５は自動キャリブレーションのタイミングダイアグラム、図２６は別の自動キャリブレーションのタイミングダイアグラムをそれぞれ示す。
【００９１】
図２４のように、キャリブレーション回路ブロックの構成は、ＩＦＶＣＯ１ａが、たとえばＬＣ共振回路を構成する容量素子３１が各々スイッチ素子３２を介して複数個並列に設けられており、そのスイッチ素子３２をバンド切り替え信号で選択的にオンさせることにより、接続される容量素子３１、すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。一方、ＩＦＶＣＯ１ａは可変容量素子３３としてバリキャップダイオードを有しており、ＬＰＦ７ａからの制御電圧によってこのバリキャップダイオードの容量値が変化され、発振周波数が連続的に変化されるようになっている。
【００９２】
このＩＦＶＣＯ１ａの制御電圧を計測した計測値と、自動キャリブレーションの判定基準となるしきい値とは比較器３４に入力され、この比較器３４において、計測値としきい値とが比較判定され、しきい値に最も近いバンドがＩＦＶＣＯ１ａの発振周波数の必要な範囲において最適な発振周波数バンドとして選択される。この比較器３４は、ＬＰＦ７ａとチャージポンプ６ａとの間にスイッチ１０ａの１側に接続されている。また、ターゲット周波数は、可変分周器４のＡ／Ｎカウンタ３５、プリスケーラ３６を介して供給される。
【００９３】
このようなキャリブレーション回路ブロックの構成において、自動キャリブレーションは、以下の手順に従って行われる。
【００９４】
（１）ＶＣＯ制御電圧をターゲット周波数で発振させる。この時に、ＰＬＬ回路のループをスイッチ１０ａで切断しない。すなわち、スイッチ１０ａを１側に接続して、ＩＦＶＣＯ１ａ、可変分周器４ａ、位相比較器５ａ、チャージポンプ６ａ、ＬＰＦ７ａのループを閉じた状態にする。
【００９５】
（２）発振周波数バンドの初期値を一番下側のバンドに設定し、ＰＬＬ回路で制御してターゲット周波数でＩＦＶＣＯ１ａを発振させる。このバンドの設定は、バンド制御回路１４ａにより行われる。
【００９６】
（３）ＩＦＶＣＯ１ａの制御電圧を計測し、この計測値としきい値とを比較して、計測値が大きければ、このバンドを選択して自動キャリブレーションを終了する。このこの計測値としきい値との比較は、ＬＰＦ７ａとチャージポンプ６ａとの間に接続されている比較器３４により行われる。
【００９７】
（４）前記（３）において、自動キャリブレーションが終了するまで、バンドを順次上げて、前記（１）〜（３）を繰り返して行う。
【００９８】
たとえば、図２５においては、バンド０〜３のうち、バンド２の上側で、かつバンド３の下側にしきい値が設定されている。この場合には、バンド０、バンド１、バンド２を設定しても、ＩＦＶＣＯ１ａを発振させて計測した計測値としきい値との比較結果は、いずれも計測値がしきい値を越えていないので、より高い周波数をカバーしている次のバンドの設定に進む。そして、バンド３を設定した場合に、計測値としきい値とを比較した結果は、計測値がしきい値を越えるので、このバンド３を選択して自動キャリブレーションが終了となる。
【００９９】
図２５においては、発振周波数バンドの初期値を一番下側のバンドに設定した場合を説明したが、たとえば一番上側のバンドに設定して行うことも可能である。この場合の自動キャリブレーションは、たとえば図２６のようになる。
【０１００】
図２６のように、バンド７〜４のうち、バンド５の下側で、かつバンド４の上側にしきい値が設定されている場合は、バンド７、バンド６、バンド５を設定しても、ＩＦＶＣＯ１ａを発振させて計測した計測値としきい値との比較結果は、いずれも計測値がしきい値未満でないので、より低い周波数をカバーしている次のバンドの設定に進む。そして、バンド４を設定した場合に、計測値としきい値とを比較した結果は、計測値がしきい値未満なので、このバンド４を選択して自動キャリブレーションが終了となる。
【０１０１】
２−４．別のＶＣＯ制御電圧を計測する方法
図２７、図２８により、別のＶＣＯ制御電圧を計測する方法を説明する。図２７はキャリブレーション回路ブロックの構成図、図２８は自動キャリブレーションのタイミングダイアグラムをそれぞれ示す。
【０１０２】
図２７のように、キャリブレーション回路ブロックの構成は、前述した図２４の回路構成に対して、自動キャリブレーションの判定基準となるしきい値を上限と下限の２つのしきい値を設定して、ＩＦＶＣＯ１ａの制御電圧を計測した計測値と、上限のしきい値とを一方の比較器３７で比較判定し、下限のしきい値とを他方の比較器３８で比較判定し、ＡＮＤゲート３９を介して、２つのしきい値の範囲内にあるバンドが最適な発振周波数バンドとして選択される。
【０１０３】
また、この方法では、測定に先だってＰＬＬ回路のＬＰＦ７ａに一定の中間電圧（０．５×Ｖｃｃ）を設定しておくことで、ＰＬＬ回路の決定時間を高速化できる。すなわち、ＶＣＯ制御電圧に中間電圧を設定し、２つの比較器３７，３８を用いることで、ＩＦＶＣＯ１ａのバンド番号をインクリメントするべきか、またはデクリメントするべきかを決定することができる。ＶＣＯ制御電圧が低すぎる場合はバンド番号をインクリメントし、高すぎる場合はデクリメントする。
【０１０４】
このようなキャリブレーション回路ブロックの構成において、自動キャリブレーションは、以下の手順に従って行われる。
【０１０５】
（１）ＶＣＯ制御電圧をターゲット周波数で発振させる。この時に、ＰＬＬ回路のループをスイッチ１０ａで切断しない。
【０１０６】
（２）発振周波数バンドの初期値を一番上側のバンドに設定し、ＰＬＬ回路で制御してターゲット周波数でＩＦＶＣＯ１ａを発振させる。
【０１０７】
（３）ＩＦＶＣＯ１ａの制御電圧を計測し、この計測値と上限のしきい値、下限のしきい値を比較器３７，３８により比較して、計測値が上限と下限のしきい値の範囲に入っていたら、このバンドを選択して自動キャリブレーションを終了する。
【０１０８】
（４）前記（３）において、自動キャリブレーションが終了するまで、バンドを順次上げて、前記（１）〜（３）を繰り返して行う。
【０１０９】
たとえば、図２８においては、バンド４〜２のうち、上限のしきい値と下限のしきい値との間にバンド２が設定されている。この場合には、バンド４、バンド３を設定しても、ＩＦＶＣＯ１ａを発振させて計測した計測値と上限、下限のしきい値との比較結果は、いずれも計測値が上限と下限のしきい値の範囲内に入らないので、次のバンドの設定に進む。そして、バンド２を設定した場合に、計測値と上限、下限のしきい値とを比較した結果は、計測値が上限と下限のしきい値の範囲内に入るので、このバンド２を選択して自動キャリブレーションが終了となる。
【０１１０】
なお、図２８においては、発振周波数バンドの初期値を一番上側のバンドに設定した場合を説明したが、たとえば一番下側のバンドに設定して行うことも可能である。
【０１１１】
３．性能マージンの確保
ＶＣＯ発振周波数対制御電圧の感度は、発振周波数バンドに依存する。従って、ＰＬＬ回路のループ帯域が選択されたバンドにより変化するため、ＰＬＬ回路のＬＰＦなどの設計が困難となる。そこで、本発明では、以下に示す、３−１．チャージポンプの電流値をバンドにより切り替える方法を実施することで性能マージンの確保が望める。
【０１１２】
３−１．チャージポンプの電流値をバンドにより切り替える方法
図２９、図３０により、チャージポンプの電流値をバンドにより切り替える方法を説明する。図２９はＶＣＯ周波数対制御電圧感度のバンド依存性の説明図、図３０はチャージポンプの電流切り替え制御を含んだ、複数の発振バンドを持つＶＣＯを用いたＰＬＬ回路の構成図をそれぞれ示す。
【０１１３】
ＶＣＯ発振周波数対制御電圧の感度は、発振周波数バンドに依存する。すなわち、ＶＣＯ制御感度は発振周波数ｆｎと制御電圧Ｖとの関係において、式（７）で表すことができる。
【０１１４】
ＶＣＯ制御感度＝Δｆｎ／ΔＶ・・・（７）
たとえば、図２９のように、ＲＦＶＣＯ１のＶＣＯ制御感度は、バンドが大きくなるにつれて大きくなる。バンド０の制御感度をΔｆ０／ΔＶ、バンド１５の制御感度をΔｆ１５／ΔＶとすると、Δｆ１５／ΔＶ＞Δｆ０／ΔＶの関係となる。従って、ＰＬＬ回路のループ帯域が選択されたバンドにより変化するため、ＰＬＬ回路のＬＰＦ７などの設計が困難となる。すなわち、ＰＬＬ帯域はＲＦＶＣＯ１の制御感度と可変分周比とチャージポンプ６の電流値とＬＰＦ７の周波数特性によって決定されるためである。
【０１１５】
一方、ＲＦＶＣＯ１の制御感度のバンドによる変動をその他の要素でキャンセルできれば、ＰＬＬ帯域を一定にさせることができる。本発明では、予め各バンドの制御感度をシミュレーションなどにより測定して、各バンド毎の制御感度データをテーブルとして持ち、バンド選択時にチャージポンプ６の電流値を各バンドに対応して切り替えることによってＰＬＬ回路のＰＬＬ帯域を一定にできるようになっている。
【０１１６】
たとえば、図３０に示す、複数の発振バンドを持つＲＦＶＣＯ１を用いたＰＬＬ回路は、前述した図２と同様の回路構成に対して、チャージポンプ６の電流値をバンドにより切り替えるための制御機能が付加されている。すなわち、記憶回路１２に、各バンド毎の制御感度データを制御感度データテーブル１７として記憶しておき、バンド制御回路１４による各バンドの選択時に、制御感度データテーブル１７に記憶さている制御感度データに基づいてチャージポンプ６の電流値を各バンドにより切り替えることが可能な構成となっている。たとえば、制御感度データは、各バンド毎に感度が小さい場合には電流を大きくし、逆に感度が大きい場合には電流を小さくするように切り替えることにより、ＰＬＬ帯域を一定にすることができる。
【０１１７】
以上のような特徴を有するＰＬＬ回路は、たとえば図３１に示すような、マルチバンド方式の携帯電話機を構成するＲＦＩＣに適用することが可能である。図３１には、ＲＦＩＣの詳細な構成例と携帯電話機の全体の概略構成を示している。特に限定されるものではないが、この携帯電話機は、いわゆるダイレクトコンバージョン方式と呼ばれるものである。
【０１１８】
この携帯電話機のＲＦＩＣでは、特に限定されるものではないが、たとえば前述した１−１．ＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法を採用した温度特性を付けた直流電圧源をＲＦシンセサイザに実施し、１−２．再キャリブレーションする方法の（１）を採用した再キャリブレーションをＲＦシンセサイザに実施し、２−１．ターゲット周波数との誤差を計算する方法をＩＦシンセサイザに実施し、３−１．チャージポンプの電流値をバンドにより切り替える方法をＲＦシンセサイザに実施している。
【０１１９】
なお、１−２．再キャリブレーションする方法の（１）に代えて（２）を採用したり、また２−１．ターゲット周波数との誤差を計算する方法に代えて、２−２．ターゲット周波数との大小比較を行う方法、２−３．ＶＣＯ制御電圧を計測する方法、２−４．別のＶＣＯ制御電圧を計測する方法を実施することも可能であることはいうまでもない。
【０１２０】
図３１において、携帯電話機は、信号電波の送受信用アンテナ５１と、送受信切り替え用アンテナスイッチ５２と、送信信号を増幅するパワーアンプモジュール５３と、ＴＸＶＣＯ（送信用発振器）５４と、送信側ＰＬＬ回路を構成するループフィルタ５５と、希望バンドに応じた周波数の発振信号を生成する、前述したＲＦＶＣＯ１と、３系統の受信信号から不要波を除去するＳＡＷ（高周波フィルタ）５６と、ＲＦＩＣ５７と、送信データのＩ，Ｑ信号への変換およびＲＦＩＣ５７の制御などを行う、前述したベースバンドＬＳＩ８などから構成される。
【０１２１】
ＲＦＩＣ５７は、前述した図２（図３０）に示した回路構成要素からなり、高周波数帯の発振信号を生成するＲＦＶＣＯ１とともにＰＬＬ回路を構成するＲＦシンセサイザ５８と、前述した図１１に示した回路構成要素からなり、中間周波数帯の発振信号を生成するＩＦＶＣＯ１ａとともにＰＬＬ回路を構成するＩＦシンセサイザ５９と、送信系回路、受信系回路などから構成されている。
【０１２２】
送信系回路として、ＩＦＶＣＯ１ａで生成された発振信号を分周して搬送波を生成する分周回路６０と、この分周回路６０から出力される搬送波をベースバンドＬＳＩ８から供給されるＩ信号とＱ信号により直接変調をかける変調回路６１と、ＲＦＶＣＯ１から供給される発振信号を分周する分周回路６２と、ＧＳＭまたはＤＣＳ／ＰＣＳを切り替えるスイッチ６３と、分周回路６２で分周された信号とＴＸＶＣＯ５４からフィードバックされる送信信号とを合成して２つの信号の周波数差に相当する周波数の信号を生成するミキサ６４と、このミキサ６４からの信号と変調回路６１からフィルタ６５を介した変調信号との位相差を検出するＰＳＤ（位相検出回路）６６などが設けられている。
【０１２３】
特に制限されるものではないが、本実施の形態では、ＲＦＶＣＯ１とともにＰＬＬ回路を構成するＲＦシンセサイザ５８は、送信系回路と受信系回路で共用されている。また、受信系回路として、たとえば９２５〜９６０ＭＨｚ、１８０５〜１８８０ＭＨｚ、１９３０〜１９９０ＭＨｚの３系統の受信信号を増幅するＬＮＡ（ロウノイズアンプ）６７と、受信信号にＲＦＶＣＯ１の発振信号が分周回路６８で分周された信号をミキサで合成することで復調を行う復調回路６８と、復調された信号を増幅してベースバンドＬＳＩ８へ出力する受信ベースバンド処理回路６９などが設けられている。
【０１２４】
本実施の形態においては、位相検出回路６６、ループフィルタ５５、ＴＸＶＣＯ５４およびミキサ６４によって周波数変換を行う送信用ＰＬＬ回路が構成される。マルチバンド方式の携帯電話機では、使用するバンドに応じてＲＦＶＣＯ１の発振周波数が、たとえばベースバンドＬＳＩ８からの指令によって切り替えられることで、送信周波数の切り替えが行われる。
【０１２５】
たとえば、本実施の形態のトリプルバンド用のＲＦＩＣ５７においては、ＩＦＶＣＯ１ａは３２０ＭＨｚ、ＴＸＶＣＯ５４は８８０〜９１５ＭＨｚと１７１０〜１９１０ＭＨｚ、ＲＦＶＣＯ１は３５８０〜３９８０ＭＨｚの周波数に設定される。ＩＦＶＣＯ１ａの発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳのいずれの場合にも３２０ＭＨｚに、これが分周回路６０で１／４に分周されて８０ＭＨｚの搬送波が生成されて変調が行われる。
【０１２６】
一方、ＲＦＶＣＯ１の発振周波数は、ＧＳＭの場合に３８４０〜３９８０ＭＨｚに、またＤＣＳの場合に３５８０〜３７３０ＭＨｚに、さらにＰＣＳの場合に３８６０〜３９８０ＭＨｚにそれぞれ設定され、これが分周回路６２でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてミキサ６４に供給される。ミキサ６４では、この周波数とＴＸＶＣＯ５４からの送信用発振信号の周波数の差に相当する信号が出力され、この差信号と変調信号の周波数と一致するように送信用ＰＬＬ回路が動作するようになっている。
【０１２７】
なお、上記実施の形態においては、ＶＣＯの制御電圧が、ターゲット周波数に対応するしきい値以下となった最初の周波数帯を選択すると述べたが、ターゲット周波数に対応するしきい値未満となった最初の周波数帯を選択するようにしてもよい。また、本発明においては、しきい値以下とはしきい値未満も含むと理解されたい。
【０１２８】
従って、本実施の形態のＰＬＬ回路、およびこのＰＬＬ回路をＲＦＩＣに適用した携帯電話機によれば、以下のような効果を得ることができる。
【０１２９】
（１）１−１．ＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法、１−２．再キャリブレーションする方法を実施することにより、複数の発振周波数バンドを持つＲＦＶＣＯ１を含んだＰＬＬ回路においては、各バンドの発振周波数が温度により変化する場合でも適切なバンドを選択することができる。
【０１３０】
（２）２−１．ターゲット周波数との誤差を計算する方法、２−２．ターゲット周波数との大小比較を行う方法、２−３．ＶＣＯ制御電圧を計測する方法、２−４．別のＶＣＯ制御電圧を計測する方法を実施することにより、複数の発振周波数バンドを持つＩＦＶＣＯ１ａを含むが、一度バンドが決定すれば、以降切り替える必要のないＰＬＬ回路においては、占有面積を小さくすることができる。
【０１３１】
（３）３−１．チャージポンプの電流値をバンドにより切り替える方法を実施することにより、発振周波数バンドによりＲＦＶＣＯ１の発振周波数対制御電圧の感度が異なる場合、チャージポンプ６の電流を切り替えることで、ＰＬＬ回路の帯域を一定に補正することができる。
【０１３２】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１３３】
たとえば、前記実施の形態においては、携帯電話機に適用した場合を例に説明したが、これに限定されるものではなく、各種移動体通信装置に適用して効果的であり、さらに複数の発振周波数バンドを持つＶＣＯを用いたＰＬＬ回路が必要不可欠な無線通信システムなどに応用することができる。
【０１３４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１３５】
すなわち、ＲＦＩＣなどの製品を考慮に入れて、温度による動作補償、チップ面積の増大抑制、性能マージンの確保を実現することが可能な、複数の発振周波数バンドを持つＶＣＯを制御するＰＬＬ回路などを形成したＲＦＩＣなどのような通信用半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法において、複数の発振バンドを持つＶＣＯのＶＣＯ発振周波数対制御電圧特性を示す説明図である。
【図２】本発明の一実施の形態のＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法において、複数の発振バンドを持つＶＣＯを用いたＰＬＬ回路を示す構成図である。
【図３】本発明の一実施の形態のＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法において、自動キャリブレーションを示すタイミングダイアグラムである。
【図４】本発明の一実施の形態のＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法において、ＶＣＯ発振周波数対制御電圧特性の温度による変化を示す説明図である。
【図５】本発明の一実施の形態のＶＣＯ発振周波数の温度による変動が自動バンド選択時に与える影響を最小限にする方法において、ＶＣＯ発振周波数対制御電圧特性の温度による変化と直流電圧源の温度変化を示す説明図である。
【図６】本発明の一実施の形態において、正の温度特性を持つ直流電圧源の回路を示す構成図である。
【図７】本発明の一実施の形態の再キャリブレーションする方法において、再キャリブレーションを示すタイミングダイアグラムである。
【図８】本発明の一実施の形態の再キャリブレーションする方法において、ＧＳＭを示すタイミングダイアグラムである。
【図９】本発明の一実施の形態の再キャリブレーションする方法において、再キャリブレーションとＴＤＭＡのフレーム数を示す説明図である。
【図１０】本発明の一実施の形態のターゲット周波数との誤差を計算する方法において、ＶＣＯ発振周波数対制御電圧特性のターゲット周波数との誤差を示す説明図である。
【図１１】
本発明の一実施の形態のターゲット周波数との誤差を計算する方法において、自動キャリブレーションを説明するためのＩＦＶＣＯを用いたＰＬＬ回路を示す構成図である。
【図１２】本発明の一実施の形態のターゲット周波数との誤差を計算する方法において、ＩＦＶＣＯキャリブレーションを示すフローチャートである。
【図１３】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、ＶＣＯ発振周波数対制御電圧特性のターゲット周波数との大小比較を示す説明図である。
【図１４】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、キャリブレーション回路ブロックを示す構成図である。
【図１５】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、電圧源を用いる場合を示す構成図である。
【図１６】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、電流源を用いる場合を示す構成図である。
【図１７】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、自動キャリブレーションを示すフローチャートである。
【図１８】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、別の自動キャリブレーションを示すフローチャートである。
【図１９】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、ＶＣＯ発振周波数対制御電圧特性の別のターゲット周波数との大小比較を示す説明図である。
【図２０】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、さらに別の自動キャリブレーションを示すフローチャートである。
【図２１】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、さらに別の自動キャリブレーションを示すフローチャートである。
【図２２】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、さらに別の自動キャリブレーションを示すフローチャートである。
【図２３】本発明の一実施の形態のターゲット周波数との大小比較を行う方法において、さらに別の自動キャリブレーションを示すフローチャートである。
【図２４】本発明の一実施の形態のＶＣＯ制御電圧を計測する方法において、キャリブレーション回路ブロックを示す構成図である。
【図２５】本発明の一実施の形態のＶＣＯ制御電圧を計測する方法において、自動キャリブレーションを示すタイミングダイアグラムである。
【図２６】本発明の一実施の形態のＶＣＯ制御電圧を計測する方法において、別の自動キャリブレーションを示すタイミングダイアグラムである。
【図２７】本発明の一実施の形態の別のＶＣＯ制御電圧を計測する方法において、キャリブレーション回路ブロックを示す構成図である。
【図２８】本発明の一実施の形態の別のＶＣＯ制御電圧を計測する方法において、自動キャリブレーションを示すタイミングダイアグラムである。
【図２９】本発明の一実施の形態のチャージポンプの電流値をバンドにより切り替える方法において、ＶＣＯ周波数対制御電圧感度のバンド依存性を示す説明図である。
【図３０】本発明の一実施の形態のチャージポンプの電流値をバンドにより切り替える方法において、チャージポンプの電流切り替え制御を含んだ、複数の発振バンドを持つＶＣＯを用いたＰＬＬ回路を示す構成図である。
【図３１】本発明の一実施の形態において、ＰＬＬ回路を適用したＲＦＩＣを含むマルチバンド方式の携帯電話機を示す構成図である。
【符号の説明】
１ ＲＦＶＣＯ
１ａ ＩＦＶＣＯ
２，２ａ 基準クロック発生装置
３，３ａ 固定分周器
４，４ａ 可変分周器
５，５ａ 位相比較器
６，６ａ チャージポンプ
７，７ａ ＬＰＦ
８ ベースバンドＬＳＩ
９，９ａ 直流電圧源
１０，１０ａ スイッチ
１１，１１ａ 周波数カウンタ
１２，１２ａ 記憶回路
１３，１３ａ 比較回路
１４，１４ａ バンド制御回路
１５，１５ａ 制御回路
１６ キャリブレーションテーブル
１７ 制御感度データテーブル
２１ 基準カウンタ
２２ キャリブレーションシーケンサ
２３ プリスケーラ
２４ 電池
３１ 容量素子
３２ スイッチ素子
３３ 可変容量素子
３４ 比較器
３５ Ａ／Ｎカウンタ
３６ プリスケーラ
３７，３８ 比較器
３９ ＡＮＤゲート
５１ 送受信用アンテナ
５２ 送受信切り替え用アンテナスイッチ
５３ パワーアンプモジュール
５４ ＴＸＶＣＯ
５５ ループフィルタ
５６ ＳＡＷ
５７ ＲＦＩＣ
５８ ＲＦシンセサイザ
５９ ＩＦシンセサイザ
６０ 分周回路
６１ 変調回路
６２ 分周回路
６３ スイッチ
６４ ミキサ
６５ フィルタ
６６ ＰＳＤ
６７ ＬＮＡ
６８ 復調回路
６９ 受信ベースバンド処理回路
Claims (38)
- 複数の周波数帯で発振動作可能に構成されたＶＣＯを備え、指定された周波数情報に応じた周波数の発振信号を出力可能なＰＬＬ回路を含む通信用半導体集積回路装置であって、
前記ＶＣＯの制御電圧として、前記ＶＣＯの周波数が前記ＶＣＯの制御電圧の上昇と共に高くなる場合、前記ＶＣＯの温度に対する周波数の依存性と逆の依存性の直流電圧を発生する直流電圧源と、逆に前記ＶＣＯの周波数が前記ＶＣＯの制御電圧の上昇と共に低くなる場合、前記ＶＣＯの温度に対する周波数の依存性と同じ依存性の直流電圧を発生する直流電圧源と、
前記ＶＣＯの発振周波数を測定する周波数カウンタと、
前記周波数カウンタにより前記ＶＣＯの各周波数帯毎に測定された周波数情報を記憶する記憶回路と、
前記ＶＣＯを前記直流電圧源に接続してキャリブレーションを実施し、前記直流電圧源からの直流電圧により前記ＶＣＯを発振動作させて、この発振周波数を前記周波数カウンタにより前記ＶＣＯの各周波数帯毎に測定して前記記憶回路に記憶させる制御回路と、を含むことを特徴とする通信用半導体集積回路装置。 - 複数の周波数帯で発振動作可能に構成されたＶＣＯを備え、指定された周波数情報に応じた周波数の発振信号を出力可能なＰＬＬ回路を含む通信用半導体集積回路装置であって、
前記ＶＣＯの制御電圧として所定の直流電圧を発生する直流電圧源と、
前記ＶＣＯの発振周波数を測定する周波数カウンタと、
前記周波数カウンタにより前記ＶＣＯの各周波数帯毎に測定された周波数情報を記憶する記憶回路と、
前記ＶＣＯを前記直流電圧源に接続して再キャリブレーションを実施し、前記直流電圧源からの直流電圧により前記ＶＣＯを発振動作させて、この発振周波数を前記周波数カウンタにより前記ＶＣＯの全周波数帯のうちの第１の周波数帯で誤差を測定し、この誤差から残りの周波数帯の誤差を推定して前記記憶回路に記憶させる制御回路と、を含むことを特徴とする通信用半導体集積回路装置。 - 複数の周波数帯で発振動作可能に構成されたＶＣＯを備え、指定された周波数情報に応じた周波数の発振信号を出力可能なＰＬＬ回路を含む通信用半導体集積回路装置であって、
前記ＶＣＯの制御電圧として所定の直流電圧を発生する直流電圧源と、
前記ＶＣＯの発振周波数を測定する周波数カウンタと、
前記周波数カウンタにより前記ＶＣＯの各周波数帯毎に測定された周波数情報を記憶する記憶回路と、
前記ＶＣＯを前記直流電圧源に接続して再キャリブレーションを実施し、前記直流電圧源からの直流電圧により前記ＶＣＯを発振動作させて、この発振周波数を前記周波数カウンタにより前記ＶＣＯの全周波数帯で時間分割毎に順番に誤差を測定して前記記憶回路に記憶させる制御回路と、を含むことを特徴とする通信用半導体集積回路装置。 - 複数の周波数帯で発振動作可能に構成されたＶＣＯを備え、指定された周波数情報に応じた周波数の発振信号を出力可能なＰＬＬ回路を含む通信用半導体集積回路装置であって、
前記ＶＣＯの制御電圧として所定の直流電圧を発生する直流電圧源と、
前記ＶＣＯの発振周波数を測定する周波数カウンタと、
前記ＶＣＯを前記直流電圧源に接続してキャリブレーションを実施し、前記直流電圧源からの直流電圧により前記ＶＣＯを発振動作させて、この発振周波数を前記周波数カウンタにより前記ＶＣＯの各周波数帯毎に測定し、ターゲット周波数に近い周波数帯を選択する制御回路と、を含むことを特徴とする通信用半導体集積回路装置。 - 請求項４記載の通信用半導体集積回路装置において、
前記制御回路は、前記ＶＣＯの各周波数帯毎の測定値と前記ターゲット周波数のターゲット値との誤差を順次計算し、この誤差が最も小さい周波数帯を選択することを特徴とする通信用半導体集積回路装置。 - 請求項４記載の通信用半導体集積回路装置において、
前記制御回路は、前記ＶＣＯの各周波数帯毎の測定値と前記ターゲット周波数のターゲット値との比較を周波数帯の上限の方から順次行い、前記ターゲット値以下となった最初の周波数帯を選択することを特徴とする通信用半導体集積回路装置。 - 請求項４記載の通信用半導体集積回路装置において、
前記制御回路は、前記ＶＣＯの各周波数帯毎の測定値と前記ターゲット周波数のターゲット値との比較を周波数帯の下限の方から順次行い、前記ターゲット値以上となった最初の周波数帯を選択することを特徴とする通信用半導体集積回路装置。 - 複数の周波数帯で発振動作可能に構成されたＶＣＯを備え、指定された周波数情報に応じた周波数の発振信号を出力可能なＰＬＬ回路を含む通信用半導体集積回路装置であって、
前記ＰＬＬ回路を閉ループ状態にしてキャリブレーションを実施し、ターゲット周波数で前記ＶＣＯを発振動作させて、この制御電圧を前記ＶＣＯの各周波数帯毎に計測し、前記ターゲット周波数に対応するしきい値に近い周波数帯を選択する制御回路を含むことを特徴とする通信用半導体集積回路装置。 - 請求項８記載の通信用半導体集積回路装置において、
前記制御回路は、前記ＶＣＯの各周波数帯毎の制御電圧の計測値と前記しきい値との比較を周波数帯の上限の方から順次行い、前記しきい値以下となった最初の周波数帯を選択することを特徴とする通信用半導体集積回路装置。 - 請求項８記載の通信用半導体集積回路装置において、
前記制御回路は、前記ＶＣＯの各周波数帯毎の制御電圧の計測値と前記しきい値との比較を周波数帯の下限の方から順次行い、前記しきい値以上となった最初の周波数帯を選択することを特徴とする通信用半導体集積回路装置。 - 複数の周波数帯で発振動作可能に構成されたＶＣＯを備え、指定された周波数情報に応じた周波数の発振信号を出力可能なＰＬＬ回路を含む通信用半導体集積回路装置であって、
前記ＰＬＬ回路を閉ループ状態にしてキャリブレーションを実施し、ターゲット周波数で前記ＶＣＯを発振動作させて、この制御電圧を前記ＶＣＯの各周波数帯毎に計測し、前記ターゲット周波数に対応する２つのしきい値の範囲内にある周波数帯を選択する制御回路を含むことを特徴とする通信用半導体集積回路装置。 - 請求項１１記載の通信用半導体集積回路装置において、
前記制御回路は、前記ＶＣＯの各周波数帯毎の制御電圧の計測値と前記２つのしきい値との比較を周波数帯の上限の方から順次行い、前記２つのしきい値の範囲内に入った最初の周波数帯を選択することを特徴とする通信用半導体集積回路装置。 - 請求項１１記載の通信用半導体集積回路装置において、
前記制御回路は、前記ＶＣＯの各周波数帯毎の制御電圧の計測値と前記２つのしきい値との比較を周波数帯の下限の方から順次行い、前記２つのしきい値の範囲内に入った最初の周波数帯を選択することを特徴とする通信用半導体集積回路装置。 - 複数の周波数帯で発振動作可能に構成されたＶＣＯと、前記ＶＣＯからの帰還信号と基準となる周波数信号との位相差を検出する位相比較器と、前記位相比較器で検出された位相差に応答して電圧を発生して前記ＶＣＯに供給するチャージポンプとを備え、指定された周波数情報に応じた周波数の発振信号を出力可能なＰＬＬ回路を含む通信用半導体集積回路装置であって、
前記ＶＣＯの各周波数帯毎の制御電圧に対する周波数の依存性を示す制御感度情報を記憶する記憶回路と、
前記ＶＣＯの各周波数帯の選択時に、選択された周波数帯を前記記憶回路に記憶されている制御感度情報に基づいて制御電圧に対する周波数の依存性を補正するために前記チャージポンプの電流値を制御する制御回路と、を含むことを特徴とする通信用半導体集積回路装置。 - 複数の周波数帯の各々で動作するように適応されたＶＣＯをキャリブレーションする方法であって、
各周波数帯内の所定のＶＣＯ入力電圧でＶＣＯ出力周波数を計測する工程と、その計測値を、必要な出力周波数を生成するように前記ＶＣＯを設定した時にコントローラによる基準用のキャリブレーション値として、保存する工程とを備えることを特徴とするＶＣＯのキャリブレーション方法。 - 請求項１５に記載の方法において、
前記ＶＣＯが、前記所定のＶＣＯ入力電圧を供給するために動作される前記ＶＣＯへの入力経路に、スイッチを備えたＰＬＬ回路を有することを特徴とするＶＣＯのキャリブレーション方法。 - 請求項１６に記載の方法において、
前記ＰＬＬ回路が、前記入力経路に位相検出器およびループフィルタを備え、前記スイッチが、前記ループフィルタを前記位相検出器から分離して電圧電源に接続するように機能することを特徴とするＶＣＯのキャリブレーション方法。 - 請求項１６に記載の方法において、
前記ＰＬＬ回路が、前記入力経路に位相検出器およびループフィルタを備え、前記スイッチが、前記ループフィルタを前記位相検出器から分離して電流電源に接続するように機能し、前記電流電源により前記ループフィルタが前記所定のＶＣＯ入力電圧を生成させるようにすることを特徴とするＶＣＯのキャリブレーション方法。 - 請求項１５〜１８の何れか一項に記載の方法において、
周波数カウンタを設けて前記ＶＣＯ出力周波数の周期を一定時間期間に渡ってカウントし、前記ＶＣＯ出力周波数における前記キャリブレーション値を決定することを特徴とするＶＣＯのキャリブレーション方法。 - 請求項１５〜１９の何れか一項に記載の方法において、
前記ＶＣＯが、コントローラの制御下での装置に入力周波数信号を供給し、
前記方法は、前記コントローラが前記ＶＣＯを制御して、前記キャリブレーション値のセットをキャリブレーション値の初期セットとして生成する初期工程を備え、前記キャリブレーション値の初期セットが、前記ＶＣＯの動作周波数を選択して必要な出力周波数を生成する次工程で、前記コントローラに使用されることを特徴とするＶＣＯのキャリブレーション方法。 - 請求項２０に記載の方法において、
前記次工程における周波数帯の選択が、前記キャリブレーション値の初期セットのうち連続する値と、必要な出力周波数の値との比較を伴うことを特徴とするＶＣＯのキャリブレーション方法。 - 請求項２０に記載の方法において、
前記次工程における周波数帯の選択が、前記キャリブレーション値の初期セットのうち倍数値と、必要な出力周波数の値との並列比較を伴うことを特徴とするＶＣＯのキャリブレーション方法。 - 請求項２０〜２２の何れか一項に記載の方法において、
前記方法は、ひとたび前記周波数帯が選択されると、前記ＶＣＯ出力周波数が、前記所定のＶＣＯ入力電圧で測定され、この周波数帯用の初期キャリブレーション値に取って代わる再キャリブレーション値として保存されるような再キャリブレーション工程を備えることを特徴とするＶＣＯのキャリブレーション方法。 - 請求項２３に記載の方法において、
前記方法は、前記コントローラが前記ＶＣＯの動作周波数帯を選択して、前記再キャリブレーション値を含んだ前記キャリブレーション値の初期セットに関して前記必要な出力周波数を生成する工程をさらに有することを特徴とするＶＣＯのキャリブレーション方法。 - 請求項２３または２４に記載の方法において、
前記再キャリブレーション値を前記初期キャリブレーション値と比較して、前記初期キャリブレーション値の他の値を再キャリブレーションするために使用される誤差エラーを生成することを特徴とするＶＣＯのキャリブレーション方法。 - 請求項２０〜２２の何れか一項に記載の方法において、
前記方法は、前記周波数帯が選択される前に再キャリブレーション工程を有し、再キャリブレーションが前記周波数帯の全てを含んだスケジュールに従って前記コントローラにより選択された周波数帯に関して実行され、前記ＶＣＯ出力周波数が、前記所定のＶＣＯ入力電圧で計測され、この周波数帯用の初期キャリブレーション値に取って代わる再キャリブレーション値として保存され、その時に前記コントローラが前記ＶＣＯを制御して、再キャリブレーション値を含んだ前記キャリブレーション値の初期セットと前記必要な出力周波数とに従って前記周波数帯を選択するような再キャリブレーション工程を有することを特徴とするＶＣＯのキャリブレーション方法。 - 移動体通信装置のＶＣＯをキャリブレーションする方法が、請求項１５〜２６の何れか一項に記載された方法であることを特徴とするＶＣＯのキャリブレーション方法。
- 倍数周波数帯の各々で動作するように適合されたＶＣＯをキャリブレーションする方法であって、
前記ＶＣＯを第１の周波数帯に設定する工程と、
所定のＶＣＯ入力電圧で前記ＶＣＯの出力周波数を計測する工程と、
その計測値とターゲット基準周波数とを比較して、前記計測値が前記ターゲット基準周波数とマッチングするか否かを決定する工程と、
前記計測値が前記ターゲット基準周波数とマッチングする場合には前記ＶＣＯを動作するための前記第１の周波数帯を選択し、または、前記計測値が前記ターゲット基準周波数とマッチングしない場合には前記ＶＣＯに新しい周波数帯を設定し、前記所定のＶＣＯ入力電圧で前記ＶＣＯの出力周波数を計測して新しい計測値を得る工程と、
前記新しい計測値と前記ターゲット基準周波数とを使って前記比較工程を繰り返し、前記ＶＣＯを動作するために前記新しい周波数帯を設定し、または、前記ＶＣＯに他の新しい周波数帯を設定し、１つの周波数帯が選択されるまで必要な場合には前記計測工程および比較工程を繰り返す工程とを有することを特徴とするＶＣＯのキャリブレーション方法。 - 請求項２８に記載の方法において、
前記ＶＣＯが、前記所定のＶＣＯ入力電圧を供給するように動作される前記ＶＣＯへの入力経路に、スイッチを備えたＰＬＬ回路を有することを特徴とするＶＣＯのキャリブレーション方法。 - 請求項２９に記載の方法において、
前記ＰＬＬ回路が、前記入力経路に位相検出器およびループフィルタを備え、前記スイッチが、前記ループフィルタを前記位相検出器から分離して電圧電源に接続するように機能することを特徴とするＶＣＯのキャリブレーション方法。 - 請求項２９に記載の方法において、
前記ＰＬＬ回路が、前記入力経路に位相検出器およびループフィルタを備え、前記スイッチが、前記ループフィルタを前記位相検出器から分離して電流電源に接続するように機能し、前記電流電源により前記ループフィルタが前記所定のＶＣＯ入力電圧を発生させるようにすることを特徴とするＶＣＯのキャリブレーション方法。 - 請求項２８〜３１の何れか一項に記載の方法において、
周波数カウンタを設けて一定時間期間に渡って前記ＶＣＯの出力周波数の周期をカウントし、前記出力周波数の前記キャリブレーション値を決定することを特徴とするＶＣＯのキャリブレーション方法。 - 倍数周波数帯の各々で動作するように適合されたＶＣＯをキャリブレーションする方法であって、
前記周波数帯の１つまたはそれ以上の各々のターゲット周波数で動作するように前記ＶＣＯを連続して設定する工程と、
前記ＶＣＯの入力電圧と所定のしきい値電圧とを毎回比較して前記入力電圧が前記ＶＣＯにおける電圧制御用の許容値であるか否かを決定し、許容入力電圧を有するように最初に決定された周波数帯で動作するように前記ＶＣＯが設定される工程とを有することを特徴とするＶＣＯのキャリブレーション方法。 - 請求項３３に記載の方法において、
前記ＶＣＯが、連続的な周波数帯で動作するように設定され、ある意味では周波数の点で前記連続的な周波数帯が漸次シフトされるようにし、ひとたび前記入力電圧が前記しきい値電圧を横切ると、１つの周波数帯が前記ＶＣＯによって動作用に受け入れられることを特徴とするＶＣＯのキャリブレーション方法。 - 請求項３３に記載の方法において、
前記所定のしきい値電圧は、前記ＶＣＯの電圧制御が許容される許容範囲を規定する上方電圧限界と下方電圧限界とを備え、前記入力電圧が前記限界と比較されて前記許容範囲内に存在するか否かを決定することを特徴とするＶＣＯのキャリブレーション方法。 - 請求項３５に記載の方法において、
前記ＶＣＯが設定された第１の周波数帯は、周波数のランキングに関して中間レベルの周波数帯であることを特徴とするＶＣＯのキャリブレーション方法。 - 請求項３５または３６に記載の方法において、
前記ＶＣＯへの入力でループフィルタを備えたＰＬＬ回路を前記ＶＣＯが有し、前記ＶＣＯの動作を安定可能にする直ぐ前に所定の電圧が前記ループフィルタに印加されることを特徴とするＶＣＯのキャリブレーション方法。 - 移動体通信装置のＶＣＯをキャリブレーションする方法であって、
前記方法が、請求項２８〜３７の何れか一項に記載の方法であることを特徴とするＶＣＯのキャリブレーション方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0212735A GB2389254B (en) | 2002-05-31 | 2002-05-31 | Semiconductor integrated circuit device for communication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004007433A true JP2004007433A (ja) | 2004-01-08 |
Family
ID=9937890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003048728A Pending JP2004007433A (ja) | 2002-05-31 | 2003-02-26 | 通信用半導体集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7263340B2 (ja) |
| JP (1) | JP2004007433A (ja) |
| GB (1) | GB2389254B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7292119B2 (en) | 2004-03-31 | 2007-11-06 | Nec Electronics Corporation | Phase locked loop frequency synthesizer |
| JP2008005141A (ja) * | 2006-06-21 | 2008-01-10 | Sony Corp | 電圧制御発振装置及びその制御方法 |
| US7471159B2 (en) | 2005-11-25 | 2008-12-30 | Samsung Electronics Co., Ltd. | Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method |
| US7714668B2 (en) | 2007-10-23 | 2010-05-11 | Panasonic Corporation | Phase locked loop circuit and wireless communication system |
| US7755439B2 (en) | 2007-11-05 | 2010-07-13 | Samsung Electronics Co., Ltd. | Phase locked loop circuit performing two point modulation and gain calibration method thereof |
| JP2012044274A (ja) * | 2010-08-13 | 2012-03-01 | Sony Corp | 位相同期回路および無線通信装置 |
| JP2013062574A (ja) * | 2011-09-12 | 2013-04-04 | New Japan Radio Co Ltd | Ｐｌｌ回路およびそのキャリブレーション方法 |
| JP2014239365A (ja) * | 2013-06-10 | 2014-12-18 | 古河電気工業株式会社 | 発振回路及びその調整方法 |
| US10027365B2 (en) | 2016-07-18 | 2018-07-17 | Samsung Electronics Co., Ltd. | Radio frequency (RF) transceiver and operating method thereof |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7230496B2 (en) * | 2004-02-19 | 2007-06-12 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer |
| JP4325490B2 (ja) * | 2004-06-10 | 2009-09-02 | 株式会社デンソー | ヘテロダイン受信機 |
| US7620382B2 (en) * | 2005-06-09 | 2009-11-17 | Alps Electric Co., Ltd. | Frequency converter capable of preventing level of intermediate frequency signal from lowering due to rise in temperature |
| US7692497B2 (en) * | 2007-02-12 | 2010-04-06 | Analogix Semiconductor, Inc. | PLLS covering wide operating frequency ranges |
| US7609121B2 (en) * | 2008-03-28 | 2009-10-27 | International Business Machines Corporation | Multiple status e-fuse based non-volatile voltage control oscillator configured for process variation compensation, an associated method and an associated design structure |
| US8183950B2 (en) * | 2009-02-05 | 2012-05-22 | International Business Machines Corporation | Auto-calibration for ring oscillator VCO |
| US8183949B2 (en) * | 2009-02-05 | 2012-05-22 | International Business Machines Corporation | Compensation of VCO gain curve offsets using auto-calibration |
| US8044726B2 (en) * | 2009-03-17 | 2011-10-25 | Qualcomm Incorporated | Systems and methods for self testing a voltage controlled oscillator |
| US7999625B2 (en) * | 2009-09-18 | 2011-08-16 | Qualcomm, Incorporated | Method and apparatus for calibrating oscillators |
| US8731501B2 (en) * | 2009-09-29 | 2014-05-20 | Silicon Laboratories Inc. | Systems and methods for tuning a broadcast radio receiver with digital display |
| US20110093583A1 (en) | 2009-10-16 | 2011-04-21 | Apple Inc. | Triggering actions based on changes in a network connection |
| US8274339B2 (en) * | 2010-04-29 | 2012-09-25 | Intel Corporation | Automatic frequency control architecture with digital temperature compensation |
| KR101202682B1 (ko) * | 2010-06-21 | 2012-11-19 | 에스케이하이닉스 주식회사 | 위상고정루프 |
| WO2012000777A1 (en) * | 2010-07-01 | 2012-01-05 | Thomson Licensing | Method for calibrating a band rejection filter of a terminal and multistandard terminal with calibrated band rejection filter |
| TWI427933B (zh) * | 2011-03-18 | 2014-02-21 | Realtek Semiconductor Corp | 鎖相迴路及其方法 |
| US8531245B2 (en) | 2011-10-28 | 2013-09-10 | St-Ericsson Sa | Temperature compensation in a PLL |
| EP2632053B1 (en) * | 2012-02-21 | 2014-08-27 | ST-Ericsson SA | PLL frequency selection |
| US9083356B1 (en) | 2013-03-14 | 2015-07-14 | Gsi Technology, Inc. | Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features |
| JP2014183351A (ja) * | 2013-03-18 | 2014-09-29 | Sony Corp | 受信装置および受信方法 |
| EP2978139B1 (en) * | 2013-03-18 | 2017-10-18 | Sony Semiconductor Solutions Corporation | Receiving device and receiving method |
| US8885788B1 (en) * | 2013-05-15 | 2014-11-11 | Intel IP Corporation | Reducing settling time in phase-locked loops |
| US10003345B2 (en) * | 2014-12-11 | 2018-06-19 | Research & Business Foundation Sungkyunkwan University | Clock and data recovery circuit using digital frequency detection |
| JP2017060088A (ja) * | 2015-09-18 | 2017-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置、無線通信装置及び半導体装置の制御方法 |
| US10777262B1 (en) | 2016-12-06 | 2020-09-15 | Gsi Technology, Inc. | Read data processing circuits and methods associated memory cells |
| US10770133B1 (en) | 2016-12-06 | 2020-09-08 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits |
| US10847213B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Write data processing circuits and methods associated with computational memory cells |
| US10891076B1 (en) | 2016-12-06 | 2021-01-12 | Gsi Technology, Inc. | Results processing circuits and methods associated with computational memory cells |
| US10249362B2 (en) | 2016-12-06 | 2019-04-02 | Gsi Technology, Inc. | Computational memory cell and processing array device using the memory cells for XOR and XNOR computations |
| US10854284B1 (en) | 2016-12-06 | 2020-12-01 | Gsi Technology, Inc. | Computational memory cell and processing array device with ratioless write port |
| US11227653B1 (en) | 2016-12-06 | 2022-01-18 | Gsi Technology, Inc. | Storage array circuits and methods for computational memory cells |
| US10860318B2 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Computational memory cell and processing array device using memory cells |
| US10860320B1 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Orthogonal data transposition system and method during data transfers to/from a processing array |
| US10847212B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers |
| US10943648B1 (en) | 2016-12-06 | 2021-03-09 | Gsi Technology, Inc. | Ultra low VDD memory cell with ratioless write port |
| CN107257239B (zh) * | 2017-05-17 | 2020-12-01 | 电子科技大学 | 一种基于模拟补偿的温度补偿高频晶体振荡器 |
| US10930341B1 (en) | 2019-06-18 | 2021-02-23 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
| US10877731B1 (en) | 2019-06-18 | 2020-12-29 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
| US10958272B2 (en) | 2019-06-18 | 2021-03-23 | Gsi Technology, Inc. | Computational memory cell and processing array device using complementary exclusive or memory cells |
Family Cites Families (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4417278A (en) * | 1981-06-19 | 1983-11-22 | Hensleigh Robert H | Television receiver scrambling system |
| US4490584A (en) * | 1983-03-18 | 1984-12-25 | Controlonics Corporation | Infrared remote telephone system level control |
| US4746879A (en) * | 1986-08-28 | 1988-05-24 | Ma John Y | Digitally temperature compensated voltage-controlled oscillator |
| US4847569A (en) * | 1987-02-20 | 1989-07-11 | Wavetek Corporation | Automatic calibration system for a voltage control oscillator |
| GB2205460B (en) * | 1987-06-02 | 1991-09-04 | Multitone Electronics Plc | Local oscillators for radio receivers |
| US4906944A (en) * | 1988-08-17 | 1990-03-06 | Rockwell International Corporation | Integrator controlled time compensated clock oscillator |
| JPH03157018A (ja) * | 1989-08-10 | 1991-07-05 | Mitsubishi Electric Corp | 周波数シンセサイザ |
| IL96351A (en) * | 1990-11-14 | 1994-01-25 | Zuta Marc | Frequency synthesizer having microcomputer supplying analog and digital control signals to vco |
| US5592490A (en) * | 1991-12-12 | 1997-01-07 | Arraycomm, Inc. | Spectrally efficient high capacity wireless communication systems |
| US5224151A (en) * | 1992-04-01 | 1993-06-29 | At&T Bell Laboratories | Automatic handset-speakephone switching arrangement for portable communication device |
| US5276452A (en) * | 1992-06-24 | 1994-01-04 | Raytheon Company | Scan compensation for array antenna on a curved surface |
| FI96075C (fi) * | 1993-05-14 | 1996-04-25 | Nokia Telecommunications Oy | Menetelmä radiolähettimen käynnistämiseksi ja radiolähetin |
| US6351237B1 (en) * | 1995-06-08 | 2002-02-26 | Metawave Communications Corporation | Polarization and angular diversity among antenna beams |
| US5625325A (en) * | 1995-12-22 | 1997-04-29 | Microtune, Inc. | System and method for phase lock loop gain stabilization |
| US5729604A (en) * | 1996-03-14 | 1998-03-17 | Northern Telecom Limited | Safety switch for communication device |
| US5815198A (en) * | 1996-05-31 | 1998-09-29 | Vachtsevanos; George J. | Method and apparatus for analyzing an image to detect and identify defects |
| US5790679A (en) * | 1996-06-06 | 1998-08-04 | Northern Telecom Limited | Communications terminal having a single transducer for handset and handsfree receive functionality |
| US5974355A (en) * | 1996-07-26 | 1999-10-26 | Fujitsu Limited | Automatic time series pattern creating method |
| US5912595A (en) * | 1997-12-16 | 1999-06-15 | Ma; John Y. | Digitally temperature compensated voltage-controlled oscillator tunable to different frequency channels |
| US5872743A (en) * | 1998-02-10 | 1999-02-16 | Vlsi Technology, Inc. | Method and apparatus for locating the user of a computer system |
| US6547620B1 (en) * | 1998-03-18 | 2003-04-15 | Brother Kogyo Kabushiki Kaisha | Communication apparatus, memory medium and method |
| US6115620A (en) * | 1998-05-20 | 2000-09-05 | Motorola, Inc. | Mode-switchable portable communication device and method therefor |
| US6104808A (en) * | 1998-08-31 | 2000-08-15 | Motorola, Inc. | Portable communication device with speakerphone operation |
| US6377784B2 (en) * | 1999-02-09 | 2002-04-23 | Tropian, Inc. | High-efficiency modulation RF amplifier |
| US6177906B1 (en) * | 1999-04-01 | 2001-01-23 | Arraycomm, Inc. | Multimode iterative adaptive smart antenna processing method and apparatus |
| US6175331B1 (en) * | 1999-04-20 | 2001-01-16 | Sonetech Corporation | Method and apparatus for determining and forming delayed waveforms for forming radio frequency transmitting or receiving beams for an array of radio frequency transmitting or receiving elements |
| EP1047196B1 (en) * | 1999-04-21 | 2005-07-20 | STMicroelectronics S.r.l. | Method and circuit for minimizing glitches in phase locked loops |
| US6141567A (en) * | 1999-06-07 | 2000-10-31 | Arraycomm, Inc. | Apparatus and method for beamforming in a changing-interference environment |
| GB2357381B (en) * | 1999-12-13 | 2003-12-24 | Sony Uk Ltd | Changing the output frequency of a phased-locked loop |
| GB2357645B (en) * | 1999-12-22 | 2003-11-19 | Nokia Mobile Phones Ltd | Voltage controlled oscillator assembly |
| DE10001193B4 (de) * | 2000-01-14 | 2005-10-20 | Bosch Gmbh Robert | Handwerkzeugmaschine mit einer Werkzeughalterung zur Festlegung des Werkzeugs in Drehrichtung |
| US6366177B1 (en) * | 2000-02-02 | 2002-04-02 | Tropian Inc. | High-efficiency power modulators |
| GB2361119A (en) | 2000-04-07 | 2001-10-10 | Lucent Technologies Inc | Phase locked loop synthesisers |
| GB2361122B (en) * | 2000-04-07 | 2002-06-19 | Motorola Israel Ltd | VCO with low-voltage gain stabilization |
| US6542436B1 (en) * | 2000-06-30 | 2003-04-01 | Nokia Corporation | Acoustical proximity detection for mobile terminals and other devices |
| US6545547B2 (en) * | 2000-08-18 | 2003-04-08 | Texas Instruments Incorporated | Method for tuning a VCO using a phase lock loop |
| JP2002111492A (ja) * | 2000-09-06 | 2002-04-12 | Internatl Business Mach Corp <Ibm> | 位相同期ループ用の自動較正システム |
| US6552618B2 (en) * | 2000-12-13 | 2003-04-22 | Agere Systems Inc. | VCO gain self-calibration for low voltage phase lock-loop applications |
| GB2370435A (en) | 2000-12-22 | 2002-06-26 | Nokia Mobile Phones Ltd | A polar loop transmitter for a mobile phone |
| US6744324B1 (en) * | 2001-03-19 | 2004-06-01 | Cisco Technology, Inc. | Frequency synthesizer using a VCO having a controllable operating point, and calibration and tuning thereof |
| US6952672B2 (en) * | 2001-04-25 | 2005-10-04 | International Business Machines Corporation | Audio source position detection and audio adjustment |
| DE10134640B4 (de) * | 2001-07-17 | 2005-07-14 | Texas Instruments Deutschland Gmbh | PLL-Schaltung und Verfahren zur automatischen Einstellung ihrer Ausgangsfrequenz |
| US6850125B2 (en) * | 2001-08-15 | 2005-02-01 | Gallitzin Allegheny Llc | Systems and methods for self-calibration |
| US6836192B1 (en) * | 2002-01-16 | 2004-12-28 | Microtune (San Diego), Inc. | Methods and apparatuses for tuning voltage controlled oscillators |
| US7546097B2 (en) * | 2002-03-06 | 2009-06-09 | Qualcomm Incorporated | Calibration techniques for frequency synthesizers |
| US6871049B2 (en) * | 2002-03-21 | 2005-03-22 | Cognio, Inc. | Improving the efficiency of power amplifiers in devices using transmit beamforming |
| US7103337B2 (en) * | 2002-05-31 | 2006-09-05 | Hitachi, Ltd. | PLL circuit having a multi-band oscillator and compensating oscillation frequency |
| JP4015008B2 (ja) * | 2002-11-21 | 2007-11-28 | 株式会社ルネサステクノロジ | 通信用半導体集積回路および無線通信システム |
| US6903613B1 (en) * | 2002-12-20 | 2005-06-07 | Cypress Semiconductor Corporation | Voltage controlled oscillator |
| US7038552B2 (en) * | 2003-10-07 | 2006-05-02 | Analog Devices, Inc. | Voltage controlled oscillator having improved phase noise |
-
2002
- 2002-05-31 GB GB0212735A patent/GB2389254B/en not_active Expired - Fee Related
-
2003
- 2003-02-26 JP JP2003048728A patent/JP2004007433A/ja active Pending
-
2006
- 2006-07-25 US US11/491,978 patent/US7263340B2/en not_active Expired - Fee Related
- 2006-07-25 US US11/491,972 patent/US7269402B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7292119B2 (en) | 2004-03-31 | 2007-11-06 | Nec Electronics Corporation | Phase locked loop frequency synthesizer |
| US7471159B2 (en) | 2005-11-25 | 2008-12-30 | Samsung Electronics Co., Ltd. | Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method |
| JP2008005141A (ja) * | 2006-06-21 | 2008-01-10 | Sony Corp | 電圧制御発振装置及びその制御方法 |
| US7714668B2 (en) | 2007-10-23 | 2010-05-11 | Panasonic Corporation | Phase locked loop circuit and wireless communication system |
| US7755439B2 (en) | 2007-11-05 | 2010-07-13 | Samsung Electronics Co., Ltd. | Phase locked loop circuit performing two point modulation and gain calibration method thereof |
| KR101224890B1 (ko) | 2007-11-05 | 2013-01-22 | 삼성전자주식회사 | 투 포인트 모듈레이션을 수행하는 위상 동기 루프 회로 및그 이득 조정 방법 |
| JP2012044274A (ja) * | 2010-08-13 | 2012-03-01 | Sony Corp | 位相同期回路および無線通信装置 |
| JP2013062574A (ja) * | 2011-09-12 | 2013-04-04 | New Japan Radio Co Ltd | Ｐｌｌ回路およびそのキャリブレーション方法 |
| JP2014239365A (ja) * | 2013-06-10 | 2014-12-18 | 古河電気工業株式会社 | 発振回路及びその調整方法 |
| US10027365B2 (en) | 2016-07-18 | 2018-07-17 | Samsung Electronics Co., Ltd. | Radio frequency (RF) transceiver and operating method thereof |
| US10484037B2 (en) | 2016-07-18 | 2019-11-19 | Samsung Electronics Co., Ltd. | Radio frequency (RF) transceiver and operating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US7263340B2 (en) | 2007-08-28 |
| GB2389254B (en) | 2005-09-07 |
| US20060258312A1 (en) | 2006-11-16 |
| GB0212735D0 (en) | 2002-07-10 |
| GB2389254A (en) | 2003-12-03 |
| US20060258313A1 (en) | 2006-11-16 |
| US7269402B2 (en) | 2007-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004007433A (ja) | 通信用半導体集積回路装置 | |
| US7103337B2 (en) | PLL circuit having a multi-band oscillator and compensating oscillation frequency | |
| JP4018393B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| US7242916B2 (en) | Communication semiconductor integrated circuit device and wireless communication system | |
| US7323944B2 (en) | PLL lock management system | |
| US7423493B2 (en) | Wireless communication semiconductor integrated circuit device and mobile communication system | |
| US7313369B2 (en) | Communication semiconductor integrated circuit and radio communication system | |
| US20040053595A1 (en) | High frequency semiconductor integrated circuit and radio communication system | |
| JP2005311945A (ja) | Ｐｌｌ回路、無線通信装置及び発振周波数制御方法 | |
| US20060055481A1 (en) | Voltage controlled oscillator and semiconductor integrated circuit for communication | |
| US7386064B2 (en) | Communication semiconductor integrated circuit device and a wireless communication system | |
| US20090128242A1 (en) | Frequency generation in a wireless communication unit | |
| US20130257547A1 (en) | Semiconductor device and variation information obtaining program | |
| GB2413019A (en) | Semi-conductor integrated circuit device for communication | |
| JP5063833B2 (ja) | 時計の時間基準による高周波信号発生器 | |
| US6724272B2 (en) | Method of temperature calibrating a numerically controlled oscillator using low tolerance master crystals | |
| US20040002316A1 (en) | Method of calibrating PLL frequency synthesizers to precise frequencies with low tolerance crystals in their master reference oscillators | |
| JP4105169B2 (ja) | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 | |
| GB2420922A (en) | Semiconductor integrated circuit device for communication | |
| JP2007235523A (ja) | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080930 |