JP2014183351A - 受信装置および受信方法 - Google Patents

Abstract

【課題】複数系統のチューナ部を備えた受信装置において、電圧制御発振器の最適化の実行時に他のチューナ部で受信中の映像中に現れるノイズを低減する。
【解決手段】高周波処理部４０が、アンテナが受信して分配器で分配された高周波信号と、電圧制御発振器を含む局部発振器４２０で発振された局部発振周波数とを混合して得られた受信信号を出力する。続いて、ホストＣＰＵ４４が、電圧制御発振器へ印加する制御電圧と電圧制御発振器の局部発振周波数との対応を調べる電圧制御発振器最適化の実行時に、クロックの周波数を高速化する。
【選択図】図２

Description

本開示は、放送波を受信する受信装置およびその受信装置による受信方法に関し、特に、複数の放送波を受信する技術に関する。

近年、地上デジタルテレビ放送や衛星放送のチャンネル数が増加しており、一つの番組を視聴しながら同じ時間に放送中の他の番組も同時に視聴したり、同時刻に放送されている２つ以上の異なる番組を同時に録画したりできる機能へのニーズが高まっている。このような機能を実現するには、放送波を受信する受信装置において、放送波の選局および復調を行うチューナ部を複数系統設ける必要がある。これらの複数系統のチューナ部に対しては、アンテナで受信されて分配器で分配された放送信号が供給される。例えば特許文献１には、アンテナで受信した放送信号を分配器で分配して各系統のチューナ部に供給する構成とすることにより、放送方式の異なる２つ以上の放送波を並列に受信可能としたチューナ装置が記載されている。

特開２００３−３０９７７６号公報

このように複数系統のチューナ部を有する受信装置においては、１つのチューナ部で所定のチャンネルの放送波を復調中に、別のチューナ部で選局の切り替えた行われた場合等に、復調中の映像にノイズが走ることがある。この現象は、選局動作が行われたことによって、複数の異なるチューナ部で同じ周波数の放送波を受信したタイミングで発生する。互いのチューナ部内の局部発振器で発振された局部発振周波数が干渉し合うことにより、放送波を受信中のチューナ部の受信特性が劣化してしまうためである。

このような現象は選局時以外にも発生し得る。例えば、チューナ部内のＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）のキャリブレーション（最適化）実行時等にも発生する。ＶＣＯのキャリブレーションとは、実際の動作環境でＶＣＯを駆動し、そのときの発振周波数と制御電圧との対応を調査する動作のことであり、チューナ部の起動時や選局時等に行われるのが一般的である。

ＶＣＯの発振周波数を変化させる周波数選択素子には可変容量素子が用いられることがほとんどであり、可変容量素子は使用時の温度や湿度、電源電圧等によってその特性が変化するものである。このため、チューナ部の起動時や選局時等にＶＣＯ最適化を行うことにより、所望の受信周波数を得るためのその時点での制御電圧を、正確に把握することが行われている。

ところが、ＶＣＯキャリブレーション実行時には発振周波数と制御電圧との対応を調べるために、発振器で実際に発振が行われる。このため、局部発振周波数とその逓倍および分周成分が、放送波を受信中の他のチューナ部に漏洩して、それが受信中の映像中にノイズとなって現れることがある。つまり、ＶＣＯキャリブレーションを実行することで、放送波を受信中の他のチューナ部の受信特性を劣化させてしまうことがある。

本開示はかかる点に鑑みてなされたものであり、複数系統のチューナ部を備えた受信装置において、電圧制御発振器の最適化の実行時に他のチューナ部で受信中の映像中に現れるノイズを低減することを目的とする。

上記課題を解決するために、本開示の受信装置は、少なくとも１つの分周器と、高周波処理部と、制御部とを備える構成とし、各部の構成及び機能を次のようにする。分周器は、アンテナが受信した高周波信号を分配する。高周波処理部は、分配器で分配された高周波信号と、電圧制御発振器を含む局部発振器で発振された局部発振周波数とを混合して得られた受信信号を出力する。制御部は、電圧制御発振器へ印加する制御電圧と電圧制御発振器の局部発振周波数との対応を調べる電圧制御発振器最適化を実行させ、電圧制御発振器最適化の実行時に、クロックの周波数を高速化する。

また、上記課題を解決するために、本開示の受信方法は、次の手順で行う。まず、アンテナが受信した高周波信号を分配する。続いて、分配された高周波信号と、電圧制御発振器を含む局部発振器で発振された局部発振周波数とを混合して得られた受信信号を出力する。続いて、電圧制御発振器へ印加する制御電圧と電圧制御発振器の局部発振周波数との対応を調べる最適化の実行時に、クロックの周波数を高速化する。

以上のように受信装置を構成し、処理を行うことで、電圧制御発振器の最適化の実行時間が短縮される。

本開示の受信装置および受信方法によれば、複数系統のチューナ部を備えた受信装置において、電圧制御発振器の最適化の実行時間が短縮される。したがって、電圧制御発振器の最適化の実行時に、他のチューナ部で受信中の映像中にノイズが現れる時間を、短縮できるようになる。すなわち、他のチューナ部で受信中の映像中に現れるノイズを低減することができる。

本開示の第１の実施形態例による受信装置の構成例を示すブロック図である。 本開示の第１の実施形態例によるチューナ部の構成例を示すブロック図である。 本開示の第１の実施形態例によるＶＣＯの構成例を示すブロック図である。 本開示の第１の実施形態例による電圧制御同調用キャパシタの容量値−制御電圧特性および、発振器の発振周波数と制御電圧との対応を示す図であり、Ａは電圧制御同調用キャパシタの容量値−制御電圧特性を示し、Ｂは電圧制御同調用キャパシタの容量値−制御電圧特性を示す。 本開示の第１の実施形態例によるサブバンドの構成例を示す説明図である。 本開示の第１の実施形態例によるサブバンドのサーチの処理の例を示すフローチャートである。 本開示の第１の実施形態例による各サブバンドがカバーする発振周波数の帯域の例を示す説明図である。 本開示の第１の実施形態例による局部発振器の構成例を示すブロック図である。 本開示の第１の実施形態例による受信処理の例を示すフローチャートである。 本開示の第２の実施形態例による受信処理の例を示すフローチャートである。 本開示の第２の実施形態例による受信処理と、チューナ部からの輻射量との対比を示す図である。 本開示の第２の実施形態例による、局部発振周波数探索動作に関与しないブロックを休止させた状態で測定したスプリアスレベルと、休止を行わない状態で測定したスプリアスレベルとを、対比して示したグラフである。

本開示の一実施形態に係る受信装置の一例を、図面を参照しながら下記の順で説明する。ただし、本開示は下記の例に限定されない。
１．第１の実施の形態例（局部発振周波数探索時に内部クロックを高速化する例）
１−１．受信装置の構成
１−２．受信装置による受信方法
２．第２の実施の形態例（局部発振周波数探索時に、局部発振周波数探索の動作に関与しないブロックを休止状態とする例）
３．各種変形例

＜１．第１の実施の形態例＞
［１−１．受信装置の構成例］
（１−１−１．受信装置の概要構成例）
まず、本開示の一実施形態に係る受信装置について、図１を参照して説明する。図１は、本実施の形態による受信装置１０の概要構成例を示すブロック図である。本実施の受信装置１０は、デジタル衛星放送の放送信号を受信し、受信した放送信号に含まれる映像や音声に関する符号化データを復号する。そして、復号したデータを図示せぬ表示装置に送信したり、図示せぬ記録媒体に記録する。なお、本実施の形態では受信装置１０が衛星放送の放送信号を受信する場合を例にあげたが、これに限定されるものではない。地上デジタルテレビ放送やケーブルテレビ放送等の他の放送波を受信する受信装置にも適用可能である。

また、本実施の形態による受信装置１０は、ＶＣＯ（図１では図示略）が、「サブバンド」と呼ばれる局部発振周波数の発振周波数範囲を複数有する構成をとっている。そして、希望する受信周波数に応じて、複数のサブバンドの中から最適なサブバンドを選択する仕組みとしている。また、本実施の形態においても、従来の例として説明したものと同様に、ＶＣＯの周波数選択素子として可変容量素子（バリキャップダイオード）を用いている。このため、実動作環境における局部発振周波数と制御電圧との対応を正確に把握するために、後述するチューナ部４で選局が行われる毎に、ＶＣＯキャリブレーションを実行させている。

ＶＣＯキャリブレーションにおいては、ＶＣＯに印加する制御電圧を所定の値に固定した状態で各サブバンドにおいて発振周波数を発振させ、得られた発振周波数と、受信したい所望の受信周波数と対応するターゲット周波数との比較することが行われる。そして、受信周波数との差分が所定の範囲内である発振周波数を発振したサブバンドが、受信周波数と対応するサブバンドとして選択される。本開示の受信装置１０は、ＶＣＯキャリブレーションの実行時に内部クロックを高速化させることにより、ＶＣＯキャリブレーションによる選局（サブバンドのサーチ）時間を短くすることを行う。これにより、他のチューナ部４に対して局部発振周波数が漏洩してしまう時間を短縮させるができる。

図１に示す受信装置１０は、アンテナ１で受信した放送信号（以下、「高周波信号」とも称する）を分配する分配器２−１〜分配器２−（ｎ−１）（ｎは自然数）と、アッテネータ３−１〜アッテネータ３−ｎと、チューナ部４−１〜チューナ部４−ｎとを含む。なお、以下の説明において、分配器２−１〜分配器２−（ｎ−１）をそれぞれ区別して説明する必要がない箇所においては、単に分配器２と称して説明を行う。アッテネータ３、チューナ部４についても同様である。

アッテネータ３−１〜アッテネータ３−ｎは、入力された高周波信号を減衰させる減衰器である。その減衰量として適切な値を設定することにより、各チューナ部４が入力する高周波信号を適切なレベルにできる。

例えば、アッテネータ３に設定する減衰量を、アンテナ１からの距離（高周波信号が伝送される距離）と反比例する値に設定すれば、各チューナ部４に入力される高周波信号の信号レベルを等しくすることができる。例えばチューナ部４−ｎなど、その配置位置がアンテナ１と離れているチューナ部４の前に配置されるアッテネータ３には少ない減衰量を設定し、チューナ部４−１などのアンテナ１の近くに配置されているチューナ部４には、大きな減衰量を設定する。このように設定することで、各チューナ部４の受信特性が、その配置位置によって異なってしまうことを防ぐことができる。

なお、本実施の形態ではアッテネータ３を有する受信装置１０を例にあげるが、アッテネータ３を有さない受信装置に適用してもよい。

チューナ部４−１〜チューナ部４−ｎは、アンテナ１で受信した高周波信号の中から、図示せぬ選局部で選局された希望のチャンネルの高周波信号を取り出して復調する。そして、復調されたデジタル信号に対して誤り訂正を行った後に、誤り訂正が行われたＴＳ（Transport Stream）パケットを分離してそれぞれを復号することで、映像信号と音声信号とを得る。

（１−１−２．チューナ部の構成例）
次に、各チューナ部４の内部構成例について、図２のブロック図を参照して説明する。本実施の形態のチューナ部４は、アンテナ１（図１参照）から出力された１〜２ＧＨｚ帯の高周波信号を、ダイレクトコンバージョン方式により検波して、９５０ＭＨｚ〜２１５０ＭＨｚの受信信号を得る構成としてある。なお、受信信号の周波数帯はこの例に限定されるものではなく、他の値に設定されてもよい。また、検波の方式も、ダイレクトコンバージョン方式に限定されるものではなく、受信する放送波の種類に応じてスーパーヘテロダイン方式等の他の方式を適用してもよい。また、アンテナ１（図１参照）から出力された１〜２ＧＨｚ帯の高周波信号は、アンテナ内の回路で周波数変換されたＩＦ（Intermediate Frequency）信号である。

チューナ部４は、高周波処理部４０と、復調器４１と、選局部４２と、記憶部４３と、制御部としてのホストＣＰＵ（Central Processing Unit）４４とを備える。

高周波処理部４０は、ＬＮＡ（低雑音増幅器）４１０と、スルー回路４１１と、Ｉ／Ｑミキサ４１２と、Ｉ／Ｑミキサ４１３とを備える。また、局部発振器４２０（ＰＬＬ回路）と、移相器４１４と、可変ＬＰＦ（Low Pass Fileter）４１５および可変ＬＰＦ４１６と、ベースバンドアンプ４１７およびベースバンドアンプ４１８とを備える。

ＬＮＡ４１０は、アッテネータ３から出力された高周波信号を増幅する一方で、後段の局部発振器４２０から漏洩してくる局部発振周波数とその逓倍および分周成分は減衰させる。スルー回路４１１は、スイッチ４１１ｓを有し、スイッチ４１１ｓのオンまたはオフを切り替える。具体的には、局部発振器４２０内のＶＣＯ（図２では図示略）のキャリブレーション実行時にはスイッチ４１１ｓをオフ（オープン）にしてＬＮＡ４１０をオンにする。それ以外のときにはスイッチ４１１ｓをオンにする。ＶＣＯキャリブレーション実行時には、スイッチ４１１ｓがオフされてＬＮＡ４１０と後段の回路とがつながるため、後段の局部発振器４２０から漏洩して図示せぬ信号の入力端に伝送される局部発振周波数とその逓倍および分周成分が、減衰される。これにより、局部発振器４２０から漏洩してくる局部発振周波数とその逓倍および分周成分が信号の入力端（図示略）に到達し、信号線を介して他のチューナ部４に回り込んでしまうことを防ぐことができる。

ＬＮＡ４１０で増幅されたＩＦ信号または、スルー回路４１１を通って入力されたＩＦ信号は、Ｉ／Ｑミキサ４１２およびＩ／Ｑミキサ４１３に入力される。Ｉ／Ｑミキサ４１２は、入力されたＩＦ信号と、局部発振器４２０から出力された局部発振信号とを混合して、Ｉ相のベースバンド信号を取り出す。Ｉ／Ｑミキサ４１３は、入力されたＩＦ信号と、局部発振器４２０から出力されて、かつ移相器４１４でその位相が９０°シフトされた局部発振信号とを混合して、Ｑ相のベースバンド信号を取り出す。

局部発振器４２０は、アンテナ１で受信させたい受信周波数と同じ周波数の局部発振周波数を生成し、生成した局部発振周波数をＩ／Ｑミキサ４１２と移相器４１４とに供給する。移相器４１４は、局部発振器４２０から出力された局部発振周波数の位相を９０°シフトさせて、Ｉ／Ｑミキサ４１３に入力する。

Ｉ／Ｑ信号を用いた復調を行う際には、９０°の位相差信号を容易に得られる等の理由から、局部発振周波数は受信周波数の２倍以上の値に設定されることが一般的である。本実施の形態によるチューナ部４では、上述したように９５０ＭＨｚ〜２１５０ＭＨｚの衛星放送の放送波を受信するため、局部発振周波数の発振周波数範囲を、約２倍の２２００ＭＨｚ〜４４００ＭＨｚとしている。

Ｉ／Ｑミキサ４１２で取り出されたＩ相のベースバンド信号は、可変ＬＰＦ４１５に入力され、Ｉ／Ｑミキサ４１３で取り出されたＩ相のベースバンド信号は、可変ＬＰＦ４１６に入力される。可変ＬＰＦ４１５は、Ｉ相のベースバンド信号の周波数を所定の帯域に制限してベースバンドアンプ４１７に出力する。可変ＬＰＦ４１６は、Ｑ相のベースバンド信号の周波数を所定の帯域に制限してベースバンドアンプ４１８に出力する。

可変ＬＰＦ４１５および可変ＬＰＦ４１６は、プログラマブル可変ＬＰＦとして構成され、そのカットオフ周波数は、図示せぬレジスタに設定値として設定される。レジスタに設定する設定値を可変させることにより、ＬＰＦが通過させる周波数特性を変化させることができるため、様々な占有帯域幅を有する各種放送波を受信することが可能となる。

ベースバンドアンプ４１７は、可変ＬＰＦ４１５から出力されたＩ相のベースバンド信号のゲインを調整して、復調器４１に出力する。ベースバンドアンプ４１８は、可変ＬＰＦ４１６を通過したＱ相のベースバンドのゲインを調整して、復調器４１に出力する。ベースバンドアンプ４１７とベースバンドアンプ４１８のゲインおよび、ＬＮＡ４１０のゲインは、復調器４１から制御ライン４５を介して入力されるＡＧＣ制御信号に基づいて調整される。

復調器４１は、入力されたＩ相／Ｑ相の各ベースバンド信号を所定の復調方式で復調し、リードソロモン符号等の誤り訂正を行ってＴＳ信号を得る。復調器４１で復調されたＴＳ信号は、図示せぬ多重分離部で分離された後に、同じく図示せぬデコード部で復号され、映像信号および音声信号として取り出される。

選局部４２は、リモートコントローラ等で構成され、ユーザによって選択されたチャンネルの情報を、選局データとしてホストＣＰＵ４４に送信する。記憶部４３は、不揮発性メモリ等よりなり、選局データとそれに対応する設定データとが記憶されている。なお、選局データの生成は、リモートコントローラとして構成された選局部４２を介してチャンネルが選択された場合にのみ行われるものではない。例えば、電子番組表（ＥＰＧ）を介して特定の番組が選択された場合や、録画予約として特定の番組が選択された場合にも、選局データが生成される。

ホストＣＰＵ４４は、チューナ部４を構成する各部の制御を行う。例えば、選局部４２で選択された選局データに基づいて、選択されたチャンネルの放送受信に必要な設定データを記憶部４３から読み出し、読み出した設定データに基づいて、チューナ部４の各部を設定する。また、ＶＣＯキャリブレーション実行時に、内部クロックを高速化させる制御も行う。内部クロック高速化処理の詳細については後述する。さらに、ＶＣＯキャリブレーション実行時には、前述したスルー回路４１１のスイッチ４１１ｓをオープンにし、ＬＮＡ４１０を選択する制御や、後述するＶＣＯの発振電流を下げる制御も行う。

（１−１−３．ＶＣＯの構成例）
続いて、局部発振器４２０内のＶＣＯ４３０の構成例について、図３のブロック図を参照して説明する。ＶＣＯ４３０は、ＬＣ同調回路４３１と、発振器４３２とよりなり、発振器４３２には、可変電流源４３３が接続されている。ＬＣ同調回路４３１は、各サブバンドに対応する同調用キャパシタ３１−１〜同調用キャパシタ３１−ｍと、電圧制御同調用キャパシタ３３と、同調用インダクタ３４とを有する。ＬＣ同調回路４３１を構成する各素子は並列に接続されており、同調用キャパシタ３１−１〜同調用キャパシタ３１−ｍのそれぞれには、スイッチ３２−１〜スイッチ３２−ｍが直列に接続されている。

なお、以下の説明において、同調用キャパシタ３１−１〜同調用キャパシタ３１−ｍをそれぞれ区別して説明する必要がない場合には、単に同調用キャパシタ３１と称する。同様に、スイッチ３２−１〜スイッチ３２−ｍをそれぞれ区別して説明する必要がない場合には、単にスイッチ３２と称する。

同調用キャパシタ３１は、例えばチップ内蔵型のダイオードで構成される。電圧制御同調用キャパシタ３３は、容量値を制御するためのバリキャップダイオードであり、自身の容量値Ｃｖは、そのＶｃ端子（図示略）に印加される制御電圧Ｖｃによって制御される。図４Ａは、制御電圧Ｖｃと電圧制御同調用キャパシタ３３の容量値Ｃｖとの関係を示す図である。横軸は制御電圧Ｖｃ（Ｖｔ）を示し、縦軸は電圧制御同調用キャパシタ３３の容量値Ｃｖ（ｐＦ）を示す。図４Ａに示すように、印加される制御電圧Ｖｃが小さいほど電圧制御同調用キャパシタ３３の容量値Ｃｖは大きくなり、印加される制御電圧Ｖｃが大きいほど電圧制御同調用キャパシタ３３の容量値Ｃｖは小さくなる。

同調用インダクタ３４は、例えばチップ内蔵型のインダクタで構成される。そして、スイッチ３２がオンされた同調用キャパシタ３１と、電圧制御同調用キャパシタ３３と、同調用インダクタ３４とで構成されるＬＣ同調回路４３１によって、発振器４３２の発振周波数が制御される。同調用キャパシタ３１が１つで構成されていると想定した場合には、ＬＣ同調回路４３１により発振される発振器４３２の発振周波数Ｆｃは、以下の式１で算出できる。以下の式１において、“Ｌ”は同調用インダクタ３４のインダクタンスを示し、“Ｃ”は、同調用キャパシタ３１の容量値を示す。

図４Ｂは、制御電圧Ｖｃと発振器４３２の発振周波数Ｆｃとの関係を示す図である。横軸は制御電圧Ｖｃ（Ｖｔ）を示し、縦軸は発振器４３２の発振周波数Ｆｃ（ｆ）を示す。図４Ｂに示すように、印加される制御電圧Ｖｃが小さいほど発振器４３２の発振周波数Ｆｃは小さくなり、印加される制御電圧Ｖｃが大きいほど発振器４３２の発振周波数Ｆｃは大きくなる。

実際には、同調用キャパシタ３１はｍ個で構成されるものであり、この場合の発振器４３２の発振周波数Ｆｃは、以下の式２で算出できる。以下の式１において、“Ｌ”は同調用インダクタ３４のインダクタンスを示し、“Ｃ３２−１”〜“Ｃ３２−ｍ”は、同調用キャパシタ３１−１〜３１−ｍの各容量値を示す。
すなわち、スイッチ３２がオンされている同調用キャパシタ３１（図３参照）の数が多いほど発振周波数Ｆｃは低くなり、スイッチ３２がオンされている同調用キャパシタ３１の数が少ないほど発振周波数Ｆｃは高くなる。

図５は、本実施の形態例によるＬＣ同調回路、すなわち図３に示したＬＣ同調回路４３１により発振される発振器４３２の発振周波数Ｆｃと、制御電圧Ｖｃとの関係を示す図である。横軸は制御電圧Ｖｃ（Ｖｔ）を示し、縦軸は発振器４３２の発振周波数Ｆｃ（ｆ）を示す。図２に示した同調用キャパシタ３１−１から同調用キャパシタ３１−ｍまでをすべてオンにし、制御電圧Ｖｃを所定の値（例えば０．９Ｖ等）とした場合には、発振器４３２の発振周波数Ｆｃは、グラフ中に“Ｆ１”と示した値となる。

そして、印加される制御電圧Ｖｃが変化するに伴って発振周波数Ｆｃも変化する。発振周波数Ｆｃは、制御電圧Ｖｃの値をその最小値から最大値までの変化させた場合は、最小値である発振周波数Ｆ１ｎから最大値である発振周波数Ｆ１ｘまで遷移する。すなわち、同調用キャパシタ３１をすべてオンにした状態で、その発振周波数Ｆｃがカバーできる帯域（バンド）は、発振周波数Ｆ１ｎから発振周波数Ｆ１ｘまでの帯域となる。本実施の形態例では、同調用キャパシタ３１がオンされた数によって変わる発振周波数Ｆｃの各帯域のことを、「サブバンド」と称する。図５では、同調用キャパシタ３１がすべてオンされた状態で得られる発振周波数をＦｃによってカバーされるサブバンドを、サブバンドＳｂ−１と示している。

制御電圧Ｖｃの値は固定のまま、同調用キャパシタ３１のうちの、例えば同調用キャパシタ３１−１（図３参照）のみをオフにすると、ＬＣ同調回路４３１は、発振周波数Ｆ１よりも高い周波数である発振周波数Ｆ２を発振する。そして、制御電圧Ｖｃが増減されることにより、発振器４３２の発振周波数Ｆｃが、最小の発振周波数Ｆ２ｎから最大の発振周波数Ｆ２ｘまでの間を、制御電圧Ｖｃの値に応じて変化する。図５では、同調用キャパシタ３１のうちの１つのみをオフとした状態で発振する発振周波数Ｆｃのバンドを、サブバンドＳｂ−２と示している。

上述したように、ＬＣ同調回路４３１内の同調用キャパシタ３１は、チップ内蔵のバリキャップダイオードで構成している。したがって、各同調用キャパシタ３１の容量値の可変幅は数ｐＦ（０Ｖ〜３．３Ｖ）程度の小さなものとなる。本実施の形態例では、このような可変幅の小さい同調用キャパシタ３１を複数設けて複数のサブバンドＳｂを構成することによって、局部発振周波数の発振周波数範囲として広い範囲をカバーできるようにしている。

受信周波数と対応するサブバンドＳｂが選択されれば、あとは、ＰＬＬ回路として構成された局部発振器４２０によるフィードバック制御が行われることにより、発振器４３２の発振周波数Ｆｃを分周した周波数が、受信周波数と同期する。しかし、ＬＣ同調回路４３１の電圧制御同調用キャパシタ３３として、バリキャップダイオード（可変容量素子）を用いているため、その容量−電圧（Ｃ−Ｖ）特性は、使用時の周囲の温度や湿度、電源電圧等によって変化する。つまり、これらの状況の変化によって、受信周波数と対応するサブバンドＳｂも変化する可能性がある。このため、本実施の形態例では、受信周波数と対応するサブバンドＳｂをサーチする「ＶＣＯキャリブレーション」を、例えば選局が行われる毎に実施することで、電圧制御同調用キャパシタ３３のＣ−Ｖ特性のばらつきを吸収できるようにしている。

ここで、本実施の形態によるＶＣＯキャリブレーションの動作の例について、同じく図５および、図６のフローチャートを参照して説明する。図６に示すように、まず、電圧制御同調用キャパシタ３３に印加する制御電圧Ｖｃが、後述する制御ロジックによって例えば０．９Ｖ等の所定の値に固定され（ステップＳ１）、同調用キャパシタ３１に接続されたスイッチ３２がすべてオンにされる（ステップＳ２）。この状態で発振器４３２が発振されると（ステップＳ３）、発振器４３２による発振周波数Ｆｃが、受信周波数によって定まるＰＬＬロックのターゲット周波数Ｆｔｇよりも大きいか否かが判断される（ステップＳ３）。

発振周波数Ｆｃがターゲット周波数Ｆｔｇ以下である場合は、同調用キャパシタ３１に接続されているスイッチ３２を１つオフにした後に（ステップＳ５）、ステップＳ４の判断が行われる。そして、発振周波数Ｆｃがターゲット周波数Ｆｔｇより大きいと判断された時点で、ターゲット周波数Ｆｔｇより大きい周波数である発振周波数Ｆｏｖを出力するサブバンドＳｂ−ｉ（ｉは自然数）において、ＰＬＬフィードバック制御が開始される（ステップＳ６）。

図５に示すように、ターゲット周波数Ｆｔｇより大きい発振周波数Ｆｏｖとは、図６のステップＳ１でその値が固定された制御電圧Ｖｃによって発振する発振周波数Ｆｃのうち、ターゲット周波数Ｆｔｇより値が大きいものを指す。発振周波数Ｆｃは、どのサブバンドＳｂが選択されているか、言い換えると、同調用キャパシタ３１の接続段数によって、異なる値となる。本実施の形態例では、ターゲット周波数Ｆｔｇより大きい発振周波数Ｆｏｖを発振するサブバンドＳｂ−ｉを、受信周波数と対応するサブバンドＳｂとみなしている。

なお、ターゲット周波数Ｆｔｇとの差分が小さい（所定の範囲内である）発振周波数Ｆｃを発振するサブバンドＳｂをサーチすることが目的であるため、発振周波数Ｆｃが必ずしもターゲット周波数Ｆｔｇより大きい値である必要はない。例えば、発振周波数Ｆｏｖを発振したサブバンドＳｂ−ｉと、前回サーチしたサブバンドＳｂ−（ｉ−１）のうち、よりターゲット周波数Ｆｔｇに近い発振周波数Ｆｃを発振した方のサブバンドＳｂを、受信周波数に対応するサブバンドＳｂとみなすようにしてもよい。

受信周波数と対応するサブバンドＳｂはどれかという情報は、受信周波数と対応すると判断されたサブバンドＳｂにおいてＰＬＬがロックするまでの期間保持される。サブバンドＳｂの情報は、例えば接続された同調用キャパシタ３１の段数等によって示される。なお、サブバンドＳｂの情報として、同調用キャパシタ３１の段数の情報に加えて、ターゲット周波数Ｆｔｇよりも値が大きい発振周波数Ｆｏｖの情報を保持してもよい。また、受信周波数とサブバンドＳｂとの対応情報を例えばテーブル等に記載しておき、ＰＬＬロック後も保持するようにしてもよい。

ここで、図３に戻って、本実施の形態例によるＶＣＯ４３０の構成について再び説明する。上述したように、同調用インダクタ３４は、チップ内蔵型のインダクタとして構成している。このため、そのインダクタンスは０〜２０ｎＨと低く、Ｑ値も１０以下の低い値となる。このような同調用インダクタ３４と、前述した同調用キャパシタ３１および電圧制御同調用キャパシタ３３とでＶＣＯ４３０を発振させた場合は、通常はＧＨｚ帯の高い周波数しか発振できない。したがって、本実施の形態では、ＶＣＯ４３０によって発振された発振周波数を、図示せぬ分周器で源発振〜１／３２の範囲で分周することにより、９５０ＭＨｚ〜２１５０ＭＨｚの衛星放送の約２倍である２２００ＭＨｚ〜４４００ＭＨｚの発振周波数範囲をカバーする構成としている。

図７は、本実施の形態によるサブバンドＳｂの構成例を示す説明図であり、縦軸に周波数（ＭＨz）を示し、横軸に制御電圧を示す。図７のグラフ中に示した、右斜め方向に上がった複数の直線が、各サブバンドＳｂを示している。発振周波数が一番低いサブバンドＳｂ−１は、図３に示した同調用キャパシタ３１がすべて接続された状態で可変される発振周波数帯を示したものである。また、発振周波数が一番高いサブバンドＳｂ−ｍは、同調用キャパシタ３１がすべてオフされた状態で可変される発振周波数帯を示したものである。

上述したように、ＶＣＯ４３０では２２００ＭＨｚ〜４４００ＭＨｚの範囲の局部発振周波数を発振できればよいため、本来であれば、複数のサブバンドＳｂでカバーする周波数の範囲も、２２００ＭＨｚ〜４４００ＭＨｚまであればよい。しかし、バリキャップダイオードで構成した電圧制御同調用キャパシタ３３のバラツキに起因して、実動作時に所望の局部発振周波数が得られない現象が起きないように、本実施の形態による受信装置１０では、発振器４３２の周波数範囲を１９５０ＭＨｚ〜４８５０ＭＨｚとしている。すなわち、局部発振周波数の帯域として必要な帯域である２２００ＭＨｚ〜４４００ＭＨｚ以外の領域にも、サブバンドＳｂが存在することになる。これにより、１９５０ＭＨｚから２２００ＭＨｚまでの間の領域と、４４００ＭＨｚから４８５０ＭＨｚまでの間の領域も、サブバンドＳｂをサーチするためのＶＣＯキャリブレーションの実行対象に含まれるようになる。

しかし、このような構成とすることで、ＶＣＯキャリブレーション時にスキャンする周波数帯の中に、衛星放送受信時のＶＣＯ４３０の入力周波数の帯域である１９５０ＭＨｚ〜２２００ＭＨｚが含まれてしまう。このため、ＶＣＯキャリブレーション時にスキャンされた周波数が、他のチューナ部４で選局中の周波数と完全に一致した場合だけでなく、例えば１９５０ＭＨｚ以下の非常に低い周波数がスキャンされた場合にも、他のチューナ部４との干渉が起きてしまう。サブバンドＳｂでカバーする周波数範囲を、局部発振周波数の発振周波数範囲とまったく同じ範囲に設定した場合には、ＶＣＯキャリブレーション時にスキャンされた周波数が、他のチューナ部４で選局中の周波数と完全に一致した場合に、同様の現象が発生する。

このような問題を解決するため、本開示の受信装置１０では、ＶＣＯキャリブレーション実行時に内部クロック（ホストＣＰＵ４４のクロック周波数）を高速化させることを行う。つまり、ＶＣＯキャリブレーションの実行に伴って行われるサブバンドＳｂのサーチ時間自体を短縮することで、所定の周波数を受信中の他のチューナ部４に対して妨害が入る時間を短くすることを行う。内部クロックの高速化処理については、次の図８に示す局部発振器４２０（ＰＬＬ回路）のブロック図を参照して説明する。

図８に示す局部発振器４２０は、ＰＬＬ回路として構成され、基準信号を発振する水晶発振器４２１と、分周器４２２と、位相比較器４２３と、ループフィルタ４２４と、ＶＣＯ４３０と、可変分周器４２５とを含む。さらに、分周器４２６と、周波数カウンタ４２７と、制御ロジック４２８と、制御電圧印加部４２９と、分周器４４０と、除算器（ディバイダ）４４１とを含む。

分周器４２２は、水晶発振器４２１で発振された基準周波数を１／Ｒ倍（Ｒ分周）して比較周波数Ｆｒｆを生成し、位相比較器４２３に供給する。位相比較器４２３は、分周器４２２で分周された周波数である比較周波数Ｆｒｒの位相と、ＶＣＯ４３０で発振されて可変分周器４２５で分周された分周周波数Ｆｄｖの位相とを比較する。そして、その位相差に応じた信号（誤差信号）を生成してループフィルタ４２４に入力する。ループフィルタ４２４は、位相比較器４２３から入力された誤差信号を直流電圧に変換してＶＣＯ４３０印加する。ＶＣＯ４３０は、ループフィルタ４２４から印加された直流電圧の大きさに応じて発振周波数を変化させ、発振した発振周波数を可変分周器４２５に供給する。このようなＰＬＬフィードバック制御が行われることにより、結果的に、分周周波数Ｆｄｖの位相が比較周波数Ｆｒｒの位相にロックする。すなわち、比較周波数Ｆｒｒと同一周波数となる。

可変分周器４２５は、水晶発振器４２１で発振された基準周波数を１／Ｎ倍（Ｎ分周）もしくはＮ逓倍することで分周周波数Ｆｄｖを生成する分周器である。本実施の形態では、分周器４２２の分周比Ｒと可変分周器４２５分周比Ｎの値とを調整することにより、全体の分周比を“２”〜“３２”の間で切り替えられるようにしている。このように構成されたＰＬＬ回路において、ＶＣＯ４３０で発振された局部発振周波数と所望の周波数との差が十分に小さくなった時点で、ＰＬＬが収束する。

分周器４２６は、ＶＣＯキャリブレーション時に選択される分周器であり、ＶＣＯ４３０で発振された発振周波数を１／Ｍ倍（Ｍ分周）して、周波数カウンタ４２７に入力する。分周器４２６における分周比Ｍは、例えば“３２”等に設定される。なお、本実施の形態ではＶＣＯ４３０の局部発振周波数帯を、受信周波数帯の２倍の値に設定しているため、周波数カウンタ４２７に入力する周波数を分周する分周器４２６を設けているが、局部発振周波数帯を受信周波数帯と等しくしている場合には、分周器４２６は設けなくてもよい。

周波数カウンタ４２７は、分周器４２６で分周された周波数を入力としてカウントすることによりＶＣＯ４３０の局部発振周波数Ｆｃを測定し、測定した局部発振周波数Ｆｃと所望のターゲット周波数Ｆｔｇに基づいて生成された比較周波数Ｆｒｒとの差分を算出する。この差分算出処理は、図５に示した発振周波数Ｆ１，Ｆ２…Ｆｏｋを発振する各サブバンドＳｂにおいて行われる。すなわち、ターゲット周波数Ｆｔｇに基づいて生成された比較周波数Ｆｒｒよりも大きい発振周波数Ｆｏｖを発振するサブバンドＳｂが見つかるまでの間行われる。

制御ロジック４２８は、周波数カウンタ４２７で算出された差分の情報に基づいて、ＶＣＯ４３０および制御電圧印加部４２９を制御する。具体的には、選択中のサブバンドＳｂでの発振周波数Ｆｃが比較周波数Ｆｒｒよりも低いと判断した場合には、サブバンドｓｂを切り替えるための指令をＶＣＯ４３０に対して行う。また、制御電圧印加部４２９に対して、制御電圧Ｆｖを例えば０．９Ｖ等に固定させる制御を行う。選択中のサブバンドＳｂでの発振周波数Ｆｃが比較周波数Ｆｒｒを超えたと判断した場合には、ループフィルタ４２４に対する電圧の印加元を、制御電圧印加部４２９から位相比較器４２３に切り替える制御を行う。制御電圧印加部４２９は、制御ロジック４２８から指示された制御電圧を、ループフィルタ４２４を介してＶＣＯ４３０に印加する。

つまり、発振周波数Ｆｏｖを発振するサブバンドＳｂのサーチ中は、ＶＣＯ４３０，分周器４２６，周波数カウンタ４２７，制御ロジック４２８，制御電圧印加部４２９，ループフィルタ４２４によるループでＶＣＯ４３０の発振周波数Ｖｃが制御される。発振周波数Ｆｏｖを発振するサブバンドＳｂが見つかった後は、ＶＣＯ４３０，可変分周器４２５，位相比較器４２３，ループフィルタ４２４によるループでＶＣＯ４３０の発振周波数Ｖｃが制御される。そして、ＶＣＯ４３０で発振された発振周波数Ｖｃと所望の受信周波数との差が十分に小さくなった時点で、ＰＬＬが収束する。

分周器４４０は、水晶発振器４２１で発振された基準周波数を１／Ｆ倍（Ｆ分周）して比較周波数を生成し、周波数カウンタ４２７と制御ロジック４２８に供給する。本実施の形態では、分周器４４０の分周比Ｆを、実際に選局が行われている（放送信号を受信している）ときと、ＶＣＯキャリブレーションの実行時とで異ならせることを行っている。具体的には、例えば水晶発振器４２１の基準周波数が１６ＭＨｚに設定されている場合には、選局中には分周比Ｆを“１６”とし、ＶＣＯキャリブレーションの実行時には分周比Ｆを“１”とする。

ＰＬＬ回路として構成した局部発振器４２０のクロック周波数は、水晶発振器４２１で発振された基準周波数を、分周比Ｆで割った値となる。すなわち、ＶＣＯキャリブレーションの実行時に分周器４４０の分周比Ｆを例えば“１”に変更することにより、局部発振器４２０のクロック周波数は１６ＭＨｚ（基準周波数）／１（分周比Ｆ）＝１６ＭＨｚとなる。通常の選局時の局部発振器４２０のクロック周波数は、１６ＭＨｚ／１６＝１ＭＨｚであるため、ＶＣＯキャリブレーションの実行時にはＰＬＬ回路のクロック周波数が高速化されることが分かる。これにより、周波数カウンタ４２７を回す最小ステップ幅が細かく（本実施の形態では１ＭＨｚ）なるため、局部発振器４２０に対して制御電圧が印加される間隔も短くなる。すなわち、１つのサブバンドＳｂで局部発振周波数のサーチが行われる時間が短くなる。

除算器４４１は、ＶＣＯ４３０で発振された局部発振周波数を除算して受信周波数の帯域に合わせる処理を行う。

このような制御が行われることにより、ＶＣＯキャリブレーションの実行時間（発振周波数Ｆｏｖを発振するサブバンドＳｂをサーチする時間）が短くなるため、ＶＣＯ４３０から局部発振周波数とその逓倍および分周成分が漏洩する時間自体も短くなる。発明者らが実際に１つのサブバンドＳｂで局部発振周波数のサーチが行われる時間を計測してみたところ、分周比Ｆを“１６”に設定したときは６４μｓであり、“１”に設定したときには４μｓとなった。

本実施の形態では、分周器４４０の分周比Ｆの値を、復調器４１が誤り訂正を行う処理時間を参照して設定している。すなわち、発振周波数Ｆｏｖを発振するサブバンドＳｂのサーチ時間が、誤り訂正の処理時間内に収まるように、分周比Ｆの値を決定している。誤り訂正の処理時間は、以下の式で算出することができる。
シンボル長（／フレーム）／放送信号の伝送レート…式３
「シンボル長（／フレーム）」は、以下の式から求められる。
（誤り訂正可能ビット数［単位：ビット］）×（ブロックインターリーブ長［単位：フレーム］）×シンボルレート…式４

例えば、復調器４１が行う誤り訂正の種類が「短縮化リードソロモン（２０４，１８８）」であり、受信したい放送波がＢＳデジタル放送である場合には、上記式１および式２に代入されるパラメータは以下のような値となる。
誤り訂正可能ビット数＝誤り訂正可能バイト数：８［バイト］×８［フレーム］＝６４［ビット］
ブロックインターリーブ長：８［フレーム］
符号化率：１／２
放送信号の伝送レート：２８．８６［Ｍｂ／ｓ］

したがって、式１によれば、
６４［ビット］×８［フレーム］×１／２＝２５６［シンボル］
が求められ、これを式２に代入することで、
２５６［シンボル］／２８．８６［Ｍｂ／ｓ］＝８．８７［μｓ］
が算出される。

上述したように、局部発振器４２０の分周器４４０の分周比Ｆを“１”とすることで、１つのサブバンドＳｂで局部発振周波数のサーチ時間は“４μｓ”となる。つまり、誤り訂正処理時間である８．８７μｓよりも短い時間となる。これにより、ＶＣＯキャリブレーションの実行に起因してビットエラーが発生した場合にも、そのエラーが復調器４１によるエラー訂正により修正されるようになる。

なお、ここでは１つのサブバンドＳｂで局部発振周波数のサーチ時間を、誤り訂正処理時間の範囲内に収める例をあげたが、これに限定されるものではない。１つのサブバンドＳｂで局部発振周波数のサーチ時間を従来よりも短くできる値であれば、分周比Ｆを他の値に設定してもよい。

[１−２．受信処理の例]
次に、ホストＣＰＵ４４（図２参照）による受信処理の例について、図９に示すフローチャートを参照して説明する。ホストＣＰＵ４４は、まず、ＶＣＯキャリブレーションの実行タイミングが来たか否かを判断する（ステップＳ１１）。ＶＣＯキャリブレーションの実行タイミングは、チューナ部４の起動時や、受信チャンネルの変更時等の所定のタイミングに設定されているものとする。ＶＣＯキャリブレーションの実行タイミングが来ていないと判断された場合には、ステップＳ１１の判断が継続して行われる。ＶＣＯキャリブレーションの実行タイミングが来たと判断された場合には、続いて、ホストＣＰＵ４４が、他のチューナ部４が起動中かを判断する（ステップＳ１２）。他のチューナ部４が起動中でない場合には処理を終了する。

他のチューナ部４が起動中であった場合には、続いて、分周比Ｆの設定を変更せずに従来のクロック周波数にて、可変ＬＰＦ４１５（図２参照）のカットオフ周波数の算出を行う（ステップＳ１３）。そして、ＰＬＬ回路として構成された局部発振器４２０のクロック周波数を高速化する処理を行う（ステップＳ１４）。本実施の形態では、上述したように、分周比Ｆを大きな値に設定することで、局部発振器４２０のクロック周波数を高速化している。

続いて、スルー回路４１１のスイッチ４１１ｓ（図２参照）をオープンにしてＬＮＡ４１０側を選択するとともに、局部発振器４２０の発振電流を抑制する制御を行う（ステップＳ１５）。そして、ＶＣＯキャリブレーションを実行する（ステップＳ１６）。ＶＣＯキャリブレーションが実行された後は、ＰＬＬ回路のクロック周波数を元に戻す処理を行う（ステップＳ１７）。さらに、スルー回路４１１のスイッチ４１１ｓをオンにしてスルー回路側を選択するとともに、局部発振器４２０に対する局部発振電流の抑制制御を解除する（ステップＳ１８）。

なお、ステップＳ１４とステップＳ１５に示した各処理および、ステップＳ１７とステップＳ１８に示した各処理の順番は、この順番に限定されるものではなく、それぞれ逆の順番で行われてもよい。

上述した本実施の形態によれば、ＶＣＯキャリブレーションの実行時に内部クロック（上述した例では、ＰＬＬ回路のクロック周波数）が高速化されるため、受信周波数と対応するサブバンドＳｂをサーチする時間も高速化される。これにより、局部発振周波数とその逓倍および分周成分が他のチューナ部４に漏洩してしまう時間自体も短くなる。したがって、他のチューナ部４で復調中の映像にノイズが乗ってしまう時間も短くすることができる。

また、上述した本実施の形態によれば、１つのサブバンドＳｂで局部発振周波数のサーチ時間が、誤り訂正処理時間の範囲内に収まる。このため、ＶＣＯキャリブレーションの実行に起因してビットエラーが発生した場合にも、そのエラーが復調器４１によるエラー訂正により修正されるようになる。

また、上述した本実施の形態によれば、ＶＣＯキャリブレーションの実行時にはＬＮＡ４１０が選択されるため、ＬＮＡ４１０によって、局部発振周波数とその逓倍および分周成分の漏れ量が減少される。

また、上述した本実施の形態によれば、ＶＣＯキャリブレーションの実行時にはＶＣＯ４３０の発振電流が抑制されることによりＶＣＯ４３０の発振電力が下がり、ＶＣＯ４３０の発振パワーが減少する。これにより、局部発振周波数とその逓倍および分周成分の漏れ量も低減する。

また、上述した本実施の形態によれば、ＶＣＯキャリブレーションの実行時間が短縮される。これにより、放送信号の受信帯域で起こるチューナ部４間の相互干渉による影響だけでなく、ＶＣＯ４３０内の発振器４３２（図３参照）の発振周波数帯（ＧＨｚ帯）で起こるチューナ部４間の相互干渉による影響も、低減させることが可能となる。

＜２．第２の実施の形態例＞
次に、本開示の第２の実施の形態例について、図１０及び図１１を参照して説明する。本実施の形態例による受信装置の構成は、図１に示した受信装置１０と同一のものを適用するものとする。すなわち、受信装置内のチューナ部の構成は、図２に示したチューナ部４の構成と同一であり、チューナ部内のＶＣＯの構成は、図３に示したＶＣＯ４３０と同一であり、局部発振器の構成は、図８に示した局部発振器４２０と同一である。

図１０は、ＶＣＯキャリブレーションの実行時に、制御部としてのホストＣＰＵ４４（図１参照）が行う処理を示すフローチャートである。本実施の形態例による受信装置１０ａ（図示略）は、ＶＣＯキャリブレーションの実行時に、サブバンドＳｂのサーチ動作（局部発振周波数探索の動作）に関与しないブロックを休止状態とすることを行う。

ホストＣＰＵ４４（図２参照）は、まず、ＶＣＯキャリブレーションの実行タイミングが来たか否かを判断する（ステップＳ２１）。ＶＣＯキャリブレーションの実行タイミングは、チューナ部４の起動時や、受信チャンネルの変更時等の所定のタイミングに設定されているものとする。ＶＣＯキャリブレーションの実行タイミングが来ていないと判断された場合には、ステップＳ２１の判断が継続して行われる。ＶＣＯキャリブレーションの実行タイミングが来たと判断された場合には、続いて、ホストＣＰＵ４４が、他のチューナ部４が起動中かを判断する（ステップＳ２２）。他のチューナ部４が起動中でない場合には処理を終了する。他のチューナ部４が起動中であった場合には、ホストＣＰＵ４４が、局部発振周波数探索の動作に関与しないブロックである、可変分周器４２５（図１０参照）と、Ｉ／Ｑミキサ４１２及び４１３と、ベースバンドアンプ４１７及び４１８（いずれも図２参照）を休止状態とする（ステップＳ２３）。

ここでいう休止状態とは、これらの各ブロックにおいて、完全にオフにならない程度の小電流が流れている状態を指す。「小電流」とは、これらのブロックを構成する半導体素子に含まれる容量素子、またはこれと等価に存在する寄生容量の容量内に、一定の電荷が残る程度の大きさの電流を示す。半導体素子の容量内に一定の電荷を残しておくことで、休止状態から通常の状態に復帰する際にかかる所要時間を短くすることができる。また、半導体素子の容量内に一定の電荷を残しておくことで、通常の状態に再び復帰させた場合にも、ＶＣＯ４３０の入力インピーダンスが変化しなくなる。これにより、ＶＣＯ４３０の発振周波数が、インピーダンスの変化によって本来意図した周波数からずれてしまうことを防ぐことができる。

次に、ホストＣＰＵ４４は、ＶＣＯキャリブレーションを実行する（ステップＳ２４）。すなわち、ＶＣＯ４３０を用いたサブバンドＳｂのサーチを開始し、所望の周波数にて発振させる。そして、ＶＣＯキャリブレーションが終了したかを判断し（ステップＳ２５）、終了していない間はステップＳ２５の判断が継続して行われる。ＶＣＯキャリブレーションが終了した場合には、受信周波数と対応するサブバンドＳｂでＰＬＬがロックしたか否かが判断され（ステップＳ２６）、ロックしていない間は、ステップＳ２６の判断が継続して行われる。

受信周波数と対応するサブバンドＳｂでＰＬＬがロックした場合には、ステップＳ２３で休止状態とした、可変分周器４２５と、Ｉ／Ｑミキサ４１２及び４１３と、ベースバンドアンプ４１７及び４１８の動作を再開させる（ステップＳ２７）。これにより、局部発振器４２０ａで発振され、可変分周器４２５で分周され、Ｉ／Ｑミキサ４１２及び４１３で入力ＲＦ信号と混合され、ベースバンドアンプ４１７及び４１８で増幅されたベースバンド信号が、受信装置１０ａから再び出力されるようになる。

図１１は、本実施の形態による受信装置において図１０に示した処理を行う場合の、信号の輻射量の変化の例を示す図である。図１１Ａ，図１１Ｃ，図Ｅは、チューナ部４の構成例を示すブロック図であり、図１１Ｂ，図１１Ｄ，図１１Ｆは、チューナ部４から漏洩する信号の周波数とその信号レベル（パワー）を示すグラフである。

図１１Ａには、ＶＣＯキャリブレーションの実行に伴って、可変分周器４２５と、Ｉ／Ｑミキサ４１２及び４１３と、ベースバンドアンプ４１７及び４１８が休止状態となった様子を示しており、休止状態となっているブロックを色つきで示している。このような処理を行うことで、チューナ部４から信号の輻射量が、局部発振器４２０から放射されるもののみに限定される。これにより、図１１Ｂに示すように、チューナ部４から信号の輻射量が休止直前の輻射量と比べて低減する。

図１１Ｃは、ＶＣＯキャリブレーション実行中のチューナ部４の状態を、ブロック図で示したイメージ図である。ＶＣＯキャリブレーションは、可変分周器４２５と、Ｉ／Ｑミキサ４１２及び４１３と、ベースバンドアンプ４１７及び４１８を休止状態としたまま行われる。図１１Ｄは、ＶＣＯキャリブレーション実行中における、チューナ部４から信号の輻射量を示す図である。ＶＣＯキャリブレーションの実行中には、上述したようにサブバンドＳｂのサーチが行われるため、輻射される周波数の範囲は広範囲となるが、信号のレベルは小さいため、他のチューナ部４に対する不要輻射の量も低く抑えられる。

図１１Ｅは、ＶＣＯキャリブレーション終了後のチューナ部４の状態を、ブロック図で示したイメージ図である。ＶＣＯキャリブレーション終了後には、可変分周器４２５と、Ｉ／Ｑミキサ４１２及び４１３と、ベースバンドアンプ４１７及び４１８の動作が再開される。これにより、図１１Ｆに示すように、チューナ部４から信号の輻射量が、各ブロックを休止状態とする前のものに戻る。つまり、他のチューナ部４に対する不要輻射の量も上昇する。

しかし、このとき輻射される信号の周波数は特定の周波数に固定されている（固定周波数である）ため、この固定周波数と他のチューナ部４における発振周波数Ｆｃとが特定の周波数関係にならない限り、他のチューナ部４に干渉してしまうことはない。固定周波数と他のチューナ部４における発振周波数Ｆｃとが特定の関係になる条件は、事前に調べることが可能であり、調べた結果に基づいて互いの発振周波数Ｆｃがずれるように設定しておくことで、互いが干渉し合ってしまうことを防ぐことができる。

上述した本開示の第２の実施の形態例によれば、ＶＣＯキャリブレーション実行時に、可変分周器４２５と、Ｉ／Ｑミキサ４１２及び４１３と、ベースバンドアンプ４１７及び４１８が休止状態となる。したがって、他のチャンネルの放送波を受信中の他のチューナ部４に対する不要輻射となり得る信号の輻射量が、局部発振器４２０から放射されるもののみに限定されるため、空気中における輻射量の絶対量も低減する。また、Ｉ／Ｑミキサ４１２及び４１３と、ベースバンドアンプ４１７及び４１８が休止状態となることで、他のチャンネルの放送波を選局中の他の受信装置１０のＲＦ信号入力端と、本受信装置１０のＲＦ信号入力端とが、配線的に事実上遮断された状態となる。つまり、本実施の形態例によれば、他のチューナ部で受信中の映像中に現れる、不要輻射に起因するノイズの量を、低減することができる。

また、Ｉ／Ｑミキサ４１２及び４１３を休止状態とすることで、Ｉ／Ｑミキサ４１２及び４１３に入力された異なる２つの周波数の和及び差の周波数、あるいはその２倍や３倍の高調波における和及び差の周波数（スプリアス）の発生を低減できる。さらに、ベースバンドアンプ４１７及び４１８を休止状態とすることで、Ｉ／Ｑミキサ４１２及び４１３で発生したスプリアスが増幅されてしまうことを防ぐことができる。

図１２は、本実施の形態による局部発振周波数探索動作に関与しないブロックの休止を行った場合に測定されたスプリアスレベルと、従来通り休止を行わない場合において測定されたスプリアスレベルとを、対比して示したグラフである。グラフの縦軸はスプリアスレベル（単位：ｄＢｍ）を示し、横軸は周波数（単位：ＭＨｚ）を示す。局部発振周波数探索動作に関与しないブロックを休止状態とした状態で測定されたスプリアスレベルは、実線で示してあり、従来通りに休止処理を行わない状態で測定されたスプリアスレベルは、破線で示してある。

図１２に示されるように、計測が行われた１３００ＭＨｚ付近から２１００ＭＨｚ付近までの間で、本開示による処理が行われた場合の実線で示したスプリアスレベルが、従来のものと比較して低い値となっていることが分かる。特に２１００ＭＨｚ付近では、従来通りにブロックの休止を行わない状態で計測されたスプリアスレベルは−１０５ｄＢｍ程度であるのに対して、本開示による処理が行われた場合の実線で示したスプリアスレベルは、−１２０ｄＢｍ程度と低い値となっている。すなわち、スプリアスレベルが低下した分だけ、他のチューナ部４に与える悪影響を低減させることが可能となる。

＜３．各種変形例＞
なお、上述した第２の実施の形態例では、ＶＣＯキャリブレーションの実行時に、可変分周器４２５と、Ｉ／Ｑミキサ４１２及び４１３と、ベースバンドアンプ４１７及び４１８とを休止状態とする例を挙げたが、これに限定されるものではない。ＶＣＯ４３０以外のブロックであれば、これ以外の他のブロックを休止状態としてもよい。例えば、可変分周器４２５の前段もしくはＶＣＯ４３０の内部に前置増幅器を設けている場合には、ＶＣＯキャリブレーションの実行時にこの前置増幅器も休止状態としてもよい。この処理を行うことで、前置増幅器から、信号の歪みの原因となるような振幅の大きな信号がそのままのレベルで出力されることを防ぐことができる。

また、上述した各実施の形態例では、ＶＣＯ４３０が複数のサブバンドＳｂを有する場合を例にあげたが、これに限定されるものではない。ＶＣＯ４３０内の共振器の同調用キャパシタ３１を１つのバリキャップダイオードで構成した場合であっても、ＶＣＯ４３０のキャリブレーション（最適化）を実行する構成であれば、適用可能である。

また、上述した各実施の形態例では、ＶＣＯ４３０をＩＣ上に組み込んだ構成を例にあげたが、これに限定されるものではない。従来のように、ＶＣＯ４３０の同調用キャパシタ３１がＩＣに外付けされる構成に適用してもよい。

また、上述した各実施の形態例では、周波数選択素子としての同調用キャパシタ３１をバリキャップダイオードで構成した例をあげたが、これに限定されるものではない。可変容量素子を用いた構成であれば、バリキャップダイオード以外の他の素子を用いた構成に適用してもよい。

また、上述した各実施の形態例では、ＶＣＯキャリブレーションを選局が行われる毎に実施した例をあげたが、これに限定されるものではなく、チューナ部４の起動時のみや、他のタイミングで実行するようにしてもよい。

また、上述した各実施の形態例では、サブバンドＳｂのサーチを、発振周波数Ｆｃが一番低いサブバンドＳｂ−１から順に行う例をあげたが、これに限定されるものではない。例えば、発振周波数Ｆｃが一番高いサブバンドＳｂ−ｍから順に行ったり、サブバンドＳｂの両端から同時にサーチを開始して中心方向にサーチ進めるようにしてもよい。

また、上述した各実施の形態例では、ＶＣＯキャリブレーションを行う際に、内部クロックを高速化させたり、チューナ部４を構成するＶＣＯ４３０以外の各ブロックを休止状態とする処理を行う例を挙げたが、これに限定されるものではない。「キャリブレーション」を行う場合だけでなく、他の目的で局部発振周波数探索を行う場合に適用してもよい。

また、上述した各実施の形態例では、サブバンドＳｂのサーチ時にはＰＬＬループを動作させず、サブバンドＳｂが見つかった後に動作させる例を挙げたが、これに限定されるものではない。例えば、ＰＬＬをロックさせながら１ステップずつ周波数を上げ下げする処理に適用してもよい。

また、上述した各実施の形態例では、復調器４１がリードソロモン符号による誤り訂正を行う例をあげたが、これに限定されるものではない。誤り訂正スロット（時間幅）を有する誤り訂正手段であれば、他の手段を用いてもよい。

また、前述したように、ＶＣＯ４３０の発振周波数を受信周波数の２倍とする構成に限定されるものではなく、その他の倍数が設定される構成や、受信周波数と同じ周波数とした構成に適用してもよい。また、前述したように、衛星放送の放送波を受信する構成に限定されるものではなく、地上デジタル放送等の他の方式の放送波を受信する構成に適用してもよい。

なお、本開示は以下のような構成も取ることができる。
（１）アンテナが受信した高周波信号を分配する少なくとも１つの分配器と、
前記分配器で分配された高周波信号と、電圧制御発振器を含む局部発振器で発振された局部発振周波数とを混合して得られた受信信号を出力する高周波処理部と、
前記電圧制御発振器へ印加する制御電圧と前記電圧制御発振器の局部発振周波数との対応を調べる電圧制御発振器最適化を実行させ、前記電圧制御発振器最適化の実行時に、クロックの周波数を高速化する制御部とを備えた受信装置。
（２）前記電圧制御発振器内の周波数選択素子は、可変容量素子を備える（１）に記載の受信装置。
（３）前記周波数選択素子は、複数の同調用キャパシタと、電圧制御同調用キャパシタと、同調用インダクタとより成り、
前記複数の同調用キャパシタと前記電圧制御同調用キャパシタは互いに並列に接続される（１）または（２）に記載の受信装置。
（４）前記複数の同調用キャパシタは、スイッチにより前記電圧制御同調用キャパシタとのオン・オフ状態が切り替えられ、
前記制御部は、前記電圧制御発振器最適化の実行時に、前記電圧制御同調用キャパシタに印加する制御電圧を所定の値に固定した状態で前記スイッチのオン・オフ状態を変化させることにより、前記スイッチの一接続状態でカバーされる前記電圧制御発振器の発振周波数の範囲であるサブバンドを切り替える
る（３）に記載の受信装置。
（５）前記局部発振器はＰＬＬ回路として構成され、
前記制御部は、前記サブバンドが切り替えられた状態で前記電圧制御発振器を発振させ、前記電圧制御発振器の発振周波数と、所望の受信周波数との差が所定の範囲内となった場合に、そのサブバンドでの前記ＰＬＬ回路のフィードバック制御を開始させる（４）に記載の受信装置。
（６）前記電圧制御発振器最適化は、前記分配器で分配された高周波信号が入力される他の高周波処理部において、前記受信信号の出力が行われている場合に実行される（１）〜（５）のいずれかに記載の受信装置。
（７）前記制御部は、前記電圧制御発振器最適化の実行時には、前記電圧制御発振器の発振電流を抑制する制御を行う（１）〜（６）のいずれかに記載の受信装置。
（８）前記分配器で分配された高周波信号を増幅する低雑音増幅器と、前記低雑音増幅器の後段に接続される各部と前記低雑音増幅器との接続状態を切り替えるスルー回路とをさらに備え、
前記制御部は、前記電圧制御発振器最適化の実行時には、前記スルー回路をオープンにして前記低雑音増幅器をオンにする制御を行う（１）〜（７）のいずれかに記載の受信装置。
（９）前記高周波処理部から出力された受信信号に対して誤り訂正を行って受信信号を復調する復調部をさらに備え、
前記電圧制御発振器最適化の実行時に高速化された場合の前記内部クロックの周波数は、前記復調部における誤り訂正の処理時間に基づいて決定される（１）〜（８）のいずれかに記載の受信装置。
（１０）前記電圧制御発振器最適化の実行時に高速化された場合の前記クロックの周波数は、前記同調用キャパシタに接続されたスイッチのオン・オフ状態が所定の状態に固定された状態で、前記電圧制御発振器の発振周波数と前記受信周波数との大小関係が比較される時間が、前記誤り訂正の処理時間よりも短い時間となる値に設定される（４）〜（９）のいずれかに記載の受信装置。
（１１）アンテナが受信した高周波信号を分配することと、
前記分配された高周波信号と、電圧制御発振器を含む局部発振器で発振された局部発振周波数とを混合して得られた受信信号を出力することと、
前記電圧制御発振器へ印加する制御電圧と前記電圧制御発振器の局部発振周波数との対応を調べる最適化の実行時に、クロックの周波数を高速化することとを含む
受信方法。

１…アンテナ、２…分配器、２−…分配器、２−１…分配器、３…アッテネータ、３−１…アッテネータ、３−ｎ…アッテネータ、４…チューナ部、４−１…チューナ部、４−ｎ…チューナ部、１０…受信装置、３１…同調用キャパシタ、３１−１…同調用キャパシタ、３１−ｍ…同調用キャパシタ、３２…スイッチ、３２−１…スイッチ、３２−ｍ…スイッチ、３３…電圧制御同調用キャパシタ、３４…同調用インダクタ、４０…高周波処理部、４１…復調器、４２…選局部、４３…記憶部、４４…ホストＣＰＵ、４５…制御ライン、３２４…ループフィルタ、４１０…ＬＮＡ、４１１…スルー回路、４１１ｓ…スイッチ、４１２…Ｉ／Ｑミキサ、４１３…Ｉ／Ｑミキサ、４１４…移相器、４１５…可変ＬＰＦ、４１６…可変ＬＰＦ、４１７…ベースバンドアンプ、４１８…ベースバンドアンプ、４２０…局部発振器、４２１…水晶発振器、４２２…分周器、４２３…位相比較器、４２４…ループフィルタ、４２５…可変分周器、４２６…分周器、４２６…分周器、４２７…周波数カウンタ、４２８…制御ロジック、４２９…制御電圧印加部、４３０…ＶＣＯ、４３１…ＬＣ同調回路、４３２…発振器、４３３…可変電流源、４４０…分周器、４４１…除算器

Claims (11)

1. アンテナが受信した高周波信号を分配する少なくとも１つの分配器と、
   前記分配器で分配された高周波信号と、電圧制御発振器を含む局部発振器で発振された局部発振周波数とを混合して得られた受信信号を出力する高周波処理部と、
   前記電圧制御発振器へ印加する制御電圧と前記電圧制御発振器の局部発振周波数との対応を調べる電圧制御発振器最適化を実行させ、前記電圧制御発振器最適化の実行時に、クロックの周波数を高速化する制御部とを備えた
   受信装置。
2. 前記電圧制御発振器内の周波数選択素子は、可変容量素子を備える
   請求項１に記載の受信装置。
3. 前記周波数選択素子は、複数の同調用キャパシタと、電圧制御同調用キャパシタと、同調用インダクタとより成り、
   前記複数の同調用キャパシタと前記電圧制御同調用キャパシタは互いに並列に接続される
   請求項２に記載の受信装置。
4. 前記複数の同調用キャパシタは、スイッチによりオン・オフ状態が切り替えられ、
   前記制御部は、前記電圧制御発振器最適化の実行時に、前記電圧制御同調用キャパシタに印加する制御電圧を所定の値に固定した状態で前記スイッチのオン・オフ状態を変化させることにより、前記スイッチの一接続状態でカバーされる前記電圧制御発振器の発振周波数の範囲であるサブバンドを切り替える
   請求項３に記載の受信装置。
5. 前記局部発振器はＰＬＬ回路として構成され、
   前記制御部は、前記サブバンドが切り替えられた状態で前記電圧制御発振器を発振させ、前記電圧制御発振器の発振周波数と、所望の受信周波数との差が所定の範囲内となった場合に、そのサブバンドでの前記ＰＬＬ回路のフィードバック制御を開始させる
   請求項４に記載の受信装置。
6. 前記電圧制御発振器最適化は、前記分配器で分配された高周波信号が入力される他の高周波処理部において、前記受信信号の出力が行われている場合に実行される
   請求項５に記載の受信装置。
7. 前記制御部は、前記電圧制御発振器最適化の実行時には、前記電圧制御発振器の発振電流を抑制する制御を行う
   請求項６に記載の受信装置。
8. 前記分配器で分配された高周波信号を増幅する低雑音増幅器と、前記低雑音増幅器の後段に接続される各部と前記低雑音増幅器との接続状態を切り替えるスルー回路とをさらに備え、
   前記制御部は、前記電圧制御発振器最適化の実行時には、前記スルー回路をオープンにして前記低雑音増幅器をオンにする制御を行う
   請求項６に記載の受信装置。
9. 前記高周波処理部から出力された受信信号に対して誤り訂正を行って受信信号を復調する復調部をさらに備え、
   前記電圧制御発振器最適化の実行時に高速化された場合の前記内部クロックの周波数は、前記復調部における誤り訂正の処理時間に基づいて決定される
   請求項６に記載の受信装置。
10. 前記電圧制御発振器最適化の実行時に高速化された場合の前記クロックの周波数は、前記同調用キャパシタに接続されたスイッチのオン・オフ状態が所定の状態に固定された状態で、前記電圧制御発振器の発振周波数と前記受信周波数との大小関係が比較される時間が、前記誤り訂正の処理時間よりも短い時間となる値に設定される
    請求項９に記載の受信装置。
11. アンテナが受信した高周波信号を分配することと、
    前記分配された高周波信号と、電圧制御発振器を含む局部発振器で発振された局部発振周波数とを混合して得られた受信信号を出力することと、
    前記電圧制御発振器へ印加する制御電圧と前記電圧制御発振器の局部発振周波数との対応を調べる電圧制御発振器最適化の実行時に、クロックの周波数を高速化することとを含む
    受信方法。