JP2008236604A - 分配器 - Google Patents
分配器 Download PDFInfo
- Publication number
- JP2008236604A JP2008236604A JP2007076312A JP2007076312A JP2008236604A JP 2008236604 A JP2008236604 A JP 2008236604A JP 2007076312 A JP2007076312 A JP 2007076312A JP 2007076312 A JP2007076312 A JP 2007076312A JP 2008236604 A JP2008236604 A JP 2008236604A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- circuit
- output
- distributor
- input port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Electronic Switches (AREA)
Abstract
【課題】出力ポートに接続された後段回路のインピーダンスが変動した場合でも、定在波比、及び、通過特性の周波数特性の悪化を低減することができる分配器を提供する。
【解決手段】 1つの入力ポートPinと、後段回路21、22が接続される2つの出力ポートPout1、Pout2とを有し、前記入力ポートPinから入力された信号を前記2つの出力ポートPout1、Pout2に分配して出力する分配器1であって、前記入力ポートPinから分岐した2つの出力端であるノードN1、N2を有し、入力ポートPinからみたインピーダンスを、前記後段回路21、22の第1インピーダンスに整合する分配回路10を備え、前記2つのノードN1、N2のそれぞれに、互いに等しい電気長Lc及び所定の特性インピーダンスZcを有する移相器13、14を設け、前記移相器13、14の出力端のそれぞれを前記出力ポートPout1、Pout2に接続する構成とした。
【選択図】図1
【解決手段】 1つの入力ポートPinと、後段回路21、22が接続される2つの出力ポートPout1、Pout2とを有し、前記入力ポートPinから入力された信号を前記2つの出力ポートPout1、Pout2に分配して出力する分配器1であって、前記入力ポートPinから分岐した2つの出力端であるノードN1、N2を有し、入力ポートPinからみたインピーダンスを、前記後段回路21、22の第1インピーダンスに整合する分配回路10を備え、前記2つのノードN1、N2のそれぞれに、互いに等しい電気長Lc及び所定の特性インピーダンスZcを有する移相器13、14を設け、前記移相器13、14の出力端のそれぞれを前記出力ポートPout1、Pout2に接続する構成とした。
【選択図】図1
Description
本発明は、例えばテレビ放送や無線通信の搬送波といった各種の高周波信号を分配する分配器に関する。
従来、例えばテレビ放送や無線通信などで利用されている高周波帯の信号を受信する受信装置には、インピーダンス整合を維持したたまま受信信号を複数に分配する分配器が用いられており、この分配器としては従来から各種のものが提案されている(例えば、特許文献1参照)。
この種の従来の分配器について以下に簡単に説明する。
図8は従来の分配器の構成を示す回路であり、図8(A)は分布定数回路を用いて構成したウイルキンソン型の分配器を示し、図8(B)は図8(A)に示すウイルキンソン型分配器を集中定数回路で構成した分配器を示し、図8(C)は抵抗を用いた分配器を示す。なお、以下では、入力信号を2分配する分配器について説明する。
図8は従来の分配器の構成を示す回路であり、図8(A)は分布定数回路を用いて構成したウイルキンソン型の分配器を示し、図8(B)は図8(A)に示すウイルキンソン型分配器を集中定数回路で構成した分配器を示し、図8(C)は抵抗を用いた分配器を示す。なお、以下では、入力信号を2分配する分配器について説明する。
図8(A)に示す従来分配器100Aは、1つの入力ポートPinと、2つの出力ポートPout1、Pout2とを備え、入力ポートPinと、各出力ポートPout1、Pout2の間が、伝送対象の高周波信号の周波数に対しλ/4の電気長(=線路長/高周波信号の波長)となる長さにマイクロストリップラインを用いて形成された、λ/4移相器としての伝送線路101A、102Aで接続され、これらの伝送線路101A、102Aが、分岐点103Aで相互に接続されて入力ポートPinに接続されている。また、それぞれの伝送線路101A、102Aのインピーダンスは入力ポートPinの特性インピーダンスZ0(例えば50Ω)の21/2倍(2の平方根倍)とされている。これらの伝送線路101A、102Aがインピーダンス整合部として作用することにより、分岐点103Aから各出力ポートPout1、Pout2をみたときのインピーダンスが特性インピーダンスZ0に整合するようになっている。
さらに、従来分配器100Aは、出力ポートPout1、Pout2の間に、入力ポートPinの特性インピーダンスZ0の2倍となる整合抵抗104Aが接続されている。したがって、2つの出力ポートPout1、Pout2の間には、分岐点103Aで相互に接続された2本の伝送線路101A、102Aを通る経路と、整合抵抗104Aだけを通る経路の2系統の経路が並列に形成される。伝送線路101A、102Aを通る経路の線路長はλ/2であるため、整合抵抗104Aだけを通る経路に対して位相が反転し、この結果、各経路を通る信号が相殺され、各出力ポートPout1、Pout2の間でのアイソレーションが与えられる。
このような構成の従来分配器100Aの入力ポートPin、及び、出力ポートPout1、Pout2のそれぞれに規定のインピーダンス(すなわち、特性インピーダンスZ0と同じインピーダンス)を接続して使用した場合、入力ポートPinから入力された信号が2分配され、それぞれの出力ポートPout1、Pout2から同位相で出力される。このとき、電力も分配されるため、−3dB(実際には伝播損失分だけさらにレベルは低下する)の同一レベルの信号がそれぞれの出力ポートPout1、Pout2から出力される。また、この従来分配器100Aは、入力ポートPinと各出力ポートPout1、Pout2との間の定在波比VSWR(Voltage Standing Wave Ratio)が良好な値を示す。
図8(B)に示す従来分配器100Bは、上述した従来分配器100Aの伝送線路101A、102Aを集中定数回路により構成したものである。すなわち、入力ポートPinと、各出力ポートPout1、Pout2の間が、伝送線路101A、102Aで接続され、それぞれの伝送線路101A、102Aの分岐点103Bと、各出力ポートPout1、Pout2との間に、キャパシタ104B、106B及びインダクタンス105Bからなるλ/4位相器107Bがそれぞれ設けられており、また、出力ポートPout1、Pout2の間が整合抵抗108Bにより接続されている。
このような構成の従来分配器100Bは、λ/4位相器107Bの各素子の値を伝送対象の信号に基づいて規定することで、上述した従来分配器100Aと同じ特性を有する。
このような構成の従来分配器100Bは、λ/4位相器107Bの各素子の値を伝送対象の信号に基づいて規定することで、上述した従来分配器100Aと同じ特性を有する。
図8(C)に示す従来分配器100Cは、抵抗素子を用いてインピーダンスの整合をとるようにした回路であり、特性インピーダンスZ0に対して整合がとれるように決定された同一抵抗値(詳細にはZ0/3のインピーダンス)の3つの抵抗素子101CがY型(スター型)に接続され、それぞれの抵抗素子101Cの端部が入力ポートPin、出力ポートPout1、Pout2に接続されている。特性インピーダンスが50Ωの場合は、約18Ωの抵抗値を有する抵抗素子101Cが一般に用いられる。
この従来分配器100Cにおいては、2分配によって信号レベルが3dB低下し、さらには抵抗素子による損失が3dB加わるため、信号の通過損失は6dBとなり、上述したウイルキンソン型の従来分配器100A、100Bに比べて損失は大きくなるが、抵抗素子101Cを使用しているため、特性が伝送対象の信号の周波数に依存せず、直流から高周波までの広い周波数帯域の信号の分配に使用することが可能であり、また、制作が比較的容易であるなどの特徴を有する。
上記従来分配器100A〜100Cは、いずれも例えば50Ωといった規定のインピーダンスを入力ポートPin、及び、出力ポートPout1、Pout2のそれぞれに接続して使用することで、通常、その性能が理論通り得られる事になる。
特開平10−303617号公報
この従来分配器100Cにおいては、2分配によって信号レベルが3dB低下し、さらには抵抗素子による損失が3dB加わるため、信号の通過損失は6dBとなり、上述したウイルキンソン型の従来分配器100A、100Bに比べて損失は大きくなるが、抵抗素子101Cを使用しているため、特性が伝送対象の信号の周波数に依存せず、直流から高周波までの広い周波数帯域の信号の分配に使用することが可能であり、また、制作が比較的容易であるなどの特徴を有する。
上記従来分配器100A〜100Cは、いずれも例えば50Ωといった規定のインピーダンスを入力ポートPin、及び、出力ポートPout1、Pout2のそれぞれに接続して使用することで、通常、その性能が理論通り得られる事になる。
しかしながら、上記従来分配器100A〜100Cにおいては、規定のインピーダンスを有する回路を入力ポートPin、及び、出力ポートPout1、Pout2のそれぞれに接続しても、次のような場合には所望の性能が得られないことがある。
すなわち、図9(A)に示すように、従来分配器100A〜100Cのいずれかの従来分配器100に対し、その出力ポートPout1、Pout2のそれぞれにスイッチ回路120を介して、後段回路の一例たる増幅器121が接続されており、入力ポートPinに接続されるインピーダンス及び2つの増幅器121の入力インピーダンスが規定のインピーダンス(例えば50Ω)の場合、2つのスイッチ回路120が共に閉成しているときには、入力ポートPinから入力された信号は問題なく出力ポートPout1、Pout2に分配され、各増幅器121により増幅されて出力される。
すなわち、図9(A)に示すように、従来分配器100A〜100Cのいずれかの従来分配器100に対し、その出力ポートPout1、Pout2のそれぞれにスイッチ回路120を介して、後段回路の一例たる増幅器121が接続されており、入力ポートPinに接続されるインピーダンス及び2つの増幅器121の入力インピーダンスが規定のインピーダンス(例えば50Ω)の場合、2つのスイッチ回路120が共に閉成しているときには、入力ポートPinから入力された信号は問題なく出力ポートPout1、Pout2に分配され、各増幅器121により増幅されて出力される。
しかしながら、図9(B)に示すように、例えば2つのスイッチ回路120のうち、出力ポートPout1側のスイッチ回路120だけが開成しているときには、出力ポートPout1に接続されるインピーダンスが非常に大きいインピーダンス(開放状態)となり、また、一方の出力ポートPout2には規定のインピーダンス(例えば50Ω)が接続されている状態となるため、所望の特性が得られなくなる。
図10に、図9に示した回路の別例を示す。
この図(A)に示すように、バイアス電圧Vdがスイッチ回路130を介して供給される増幅器131が、従来分配器100の出力ポートPout1、Pout2のそれぞれに接続されている。増幅器131は、スイッチ回路130が閉成している場合には、バイアス電圧Vdが供給されて動作状態となり、その入力インピーダンスは規定のインピーダンス(例えば50Ω)となる。したがって、2つのスイッチ回路130が共に閉成し、増幅器131のそれぞれが動作状態にある場合は、インピーダンス整合が図られ、所望の特性が得られる。
この図(A)に示すように、バイアス電圧Vdがスイッチ回路130を介して供給される増幅器131が、従来分配器100の出力ポートPout1、Pout2のそれぞれに接続されている。増幅器131は、スイッチ回路130が閉成している場合には、バイアス電圧Vdが供給されて動作状態となり、その入力インピーダンスは規定のインピーダンス(例えば50Ω)となる。したがって、2つのスイッチ回路130が共に閉成し、増幅器131のそれぞれが動作状態にある場合は、インピーダンス整合が図られ、所望の特性が得られる。
一方、増幅器131は、スイッチ回路130が開成してバイアス電圧Vdが供給されず、非動作状態となった場合、入力インピーダンスは、例えば数キロΩ〜数十キロΩといった非常に高いインピーダンスとなる。したがって、図10(B)に示すように、例えば2つのスイッチ回路130のうち、出力ポートPout1に接続されたアンプ131にバイアス電圧Vdを供給するスイッチ回路130だけが開成しているときには、出力ポートPout1に接続されるインピーダンスが非常に大きくなるのに対して、出力ポートPout2には規定のインピーダンス(例えば50Ω)が接続されている状態となるため、図9(B)に示した回路と同様に、所望の特性が得られなくなる。
次いで、上記のように従来分配器100の例えば出力ポートPout1に接続されているインピーダンスが他方の出力ポートPout2に接続されている規定のインピーダンス(例えば50Ω)よりも高くなった場合、従来分配器100の性能にどういった影響を及ぼすかを説明する。なお、出力ポートPout1、Pout2のそれぞれに接続するインピーダンスは逆であっても良い。
図11及び図12はそれぞれ、前掲図10に示す回路の特性を示す図であり、図11は前掲図10(A)に示す回路状態の特性を示し、また、図12は前掲図10(B)に示す回路状態の特性を示す。また、図11及び図12のそれぞれにおいて、(A)は入力ポートPinからみたインピーダンスの軌跡を示すスミスチャートであり、(B)は入力ポートPinから各出力ポートPout1、Pout2への通過特性を示す。なお、これらの図では、中心周波数を1GHzとし500MHz〜1.5GHzまでの周波数帯域における特性を示し、また、前掲図10に示す回路の従来分配器100に、前掲図8(A)に示した分布定数回路型のウイルキンソン型分配器である従来分配器100Aを1GHzの高周波信号に最適化したものを用いており、その特性インピーダンスZ0を50Ωとしている。
前掲図10(A)に示す回路においては、各出力ポートPout1、Pout2には共に規定のインピーダンス(=特性インピーダンスZ0=50Ω)が接続されるため、図4(A)に示すように、入力ポートPinからみたインピーダンスは、プロットX1で示す1GHzの信号に対して、特性インピーダンスZ0と同じ50Ωとなり、定在波比VSWR=1という良好な性能を発揮する。
また、図4(B)に示すように、入力ポートPinから各出力ポートPout1、Pout2への通過特性においても、入力ポートPinから出力ポートPout1への通過特性と、入力ポートPinから出力ポートPout2への通過特性とが共に一致し、また、1GHzの周波数の信号に対しては、通過損失が−3dB程度となり良好な値を示す。また、通過特性においては、0.5GHz〜1.5GHzの周波数帯域内での変動幅が約0.26dBと十分小さな値であり周波数特性も良好となる。
また、図4(B)に示すように、入力ポートPinから各出力ポートPout1、Pout2への通過特性においても、入力ポートPinから出力ポートPout1への通過特性と、入力ポートPinから出力ポートPout2への通過特性とが共に一致し、また、1GHzの周波数の信号に対しては、通過損失が−3dB程度となり良好な値を示す。また、通過特性においては、0.5GHz〜1.5GHzの周波数帯域内での変動幅が約0.26dBと十分小さな値であり周波数特性も良好となる。
これに対し、前掲図10(B)に示す回路においては、出力ポートPout1に接続されているアンプ131が非動作状態であるため、この出力ポートPout1には例えば10kΩのインピーダンスが接続され、また、一方の出力ポートPout2に接続されているアンプ131は動作状態であるため、この出力ポートPout2には規定のインピーダンス(=特性インピーダンスZ0=50Ω)が接続された状態となる。
この状態においては、図12(A)に示すように、入力ポートPinからみたインピーダンスは、0.5GHz〜1.5GHzの周波数の全ての信号に対し、特性インピ一ダンスZ0である50Ωから外れてしまっており、また、プロットX2で示す1GHzの信号に対しては、定在波比VSWR=3と悪化している。
また、図12(B)に示すように、入力ポートPinから各出力ポートPout1、Pout2への通過特性においても、入力ポートPinから出力ポートPout1への通過特性は、非動作状態のアンプ131の入力インピーダンスが10kΩとなるため、インピーダンス不整合により約−20dBと非常に小さな値となる。ただし、実際には、この出力ポートPout1は、アンプ131を非動作状態として使用しないため、この出力ポートPout1への通過損失は問題にならない。
しかしながら、出力ポートPout2は、動作状態のアンプ131を接続して使用するポートであるが、入力ポートPinから出力ポートPout2への通過特性は、1GHzの信号に対しては略−3dBとなるものの、1GHzよりも低周波側及び高周波側で損失が変動し、0.5GHz〜1.5GHzの周波数帯域内での変動幅が約1.3dBとなって周波数特性が悪化してまっている。
この状態においては、図12(A)に示すように、入力ポートPinからみたインピーダンスは、0.5GHz〜1.5GHzの周波数の全ての信号に対し、特性インピ一ダンスZ0である50Ωから外れてしまっており、また、プロットX2で示す1GHzの信号に対しては、定在波比VSWR=3と悪化している。
また、図12(B)に示すように、入力ポートPinから各出力ポートPout1、Pout2への通過特性においても、入力ポートPinから出力ポートPout1への通過特性は、非動作状態のアンプ131の入力インピーダンスが10kΩとなるため、インピーダンス不整合により約−20dBと非常に小さな値となる。ただし、実際には、この出力ポートPout1は、アンプ131を非動作状態として使用しないため、この出力ポートPout1への通過損失は問題にならない。
しかしながら、出力ポートPout2は、動作状態のアンプ131を接続して使用するポートであるが、入力ポートPinから出力ポートPout2への通過特性は、1GHzの信号に対しては略−3dBとなるものの、1GHzよりも低周波側及び高周波側で損失が変動し、0.5GHz〜1.5GHzの周波数帯域内での変動幅が約1.3dBとなって周波数特性が悪化してまっている。
以上のように、従来分配器100においては、その出力ポートPout1、Pout2に、入力インピーダンスが可変し得る後段回路が接続された場合、その後段回路のインピーダンスが可変することで、定在波比VSWRが悪化し、また、周波数特性も悪化するという問題がある。
なお、前掲図10に示す回路を例にして従来分配器100の技術的課題を説明したが、前掲図9に示す回路においても同様な技術的課題を有する。ときに、この図9に示す回路においては、スイッチ回路120が開成することで、出力ポートPout1、Pout2に接続されるインピーダンスが開放状態となるため、その問題の程度はより深刻となる。
なお、前掲図10に示す回路を例にして従来分配器100の技術的課題を説明したが、前掲図9に示す回路においても同様な技術的課題を有する。ときに、この図9に示す回路においては、スイッチ回路120が開成することで、出力ポートPout1、Pout2に接続されるインピーダンスが開放状態となるため、その問題の程度はより深刻となる。
本発明は、上述した事情に鑑みてなされたものであり、出力ポートに接続された後段回路のインピーダンスが変動した場合でも、定在波比、及び、通過特性の周波数特性の悪化を低減することができる分配器を提供することを目的とする。
上記目的を達成するために、本発明は、1つの入力ポートと、後段回路が接続される2つの出力ポートとを有し、前記入力ポートから入力された信号を前記2つの出力ポートに分配して出力する分配器であって、前記入力ポートから分岐した2つの出力端を有し、入力ポートからみたインピーダンスを、前記後段回路の第1インピーダンスに整合する分配回路を備え、前記2つの出力端のそれぞれに、互いに等しい電気長及び所定の第2インピーダンスを有する移相器を設け、前記移相器の出力端のそれぞれを前記出力ポートに接続したことを特徴とする。
また本発明は、上記発明において、前記2つの出力ポートのそれぞれに接続される後段回路は、動作状態の入力インピーダンスが前記第1インピーダンスとなる増幅器であり、前記増幅器は、駆動電源の供給/遮断が制御可能に構成され、前記駆動電源が遮断され非動作状態となった場合に、前記入力インピーダンスが増大することを特徴とする。
また本発明は、上記発明において、前記後段回路は、スイッチ回路を介して前記2つの出力ポートのそれぞれに接続され、前記スイッチ回路は、前記後段回路と前記出力ポートとを切断した場合、前記出力ポートを開放状態にすることを特徴とする。
また本発明は、上記発明において、前記分配回路は、前記入力ポートと前2つの記出力端のそれぞれとの間に設けられたλ/4移相器と、前記2つの出力端の間に設けられた抵抗素子とを有するウイルキンソン型の回路、或いは、同一抵抗値を有する3つの抵抗素子をY型に接続し、これらの抵抗素子のそれぞれの端部に前記入力ポート、及び、前記2つの出力端がそれぞれ接続された回路であることを特徴とする。
また本発明は、上記発明において、前記分配回路が備えるλ/4移相器、及び、前記分配回路の出力端のそれぞれに接続された移相器は、マイクロストリップラインで形成された伝送線路を有していることを特徴とする。
本発明によれば、2つの出力ポートのそれぞれに接続された後段回路のインピーダンスが、互いに同じ構成の移相器により位相変化を受けてインピーダンス変換されるため、後段回路のいずれかのインピーダンスが、第1インピーダンスより非常に大きくなった場合でも、定在波比の悪化、及び、入力ポートから第1インピーダンスが接続された方の出力ポートまでの通過特性の周波数に対する変動幅を抑制することができる。
以下、図面を参照して本発明の実施の形態について説明する。
図1は、本実施形態に係る分配器1の構成を示す回路図である。
この図に示すように、分配器1は、分配回路10と、この分配回路10のそれぞれの信号出力端であるノードN1、N2のそれぞれに接続された2つの移相器13、14とを有し、各移相器13、14の出力端部が分配器1の出力ポートPout1、Pout2として構成されている。
図1は、本実施形態に係る分配器1の構成を示す回路図である。
この図に示すように、分配器1は、分配回路10と、この分配回路10のそれぞれの信号出力端であるノードN1、N2のそれぞれに接続された2つの移相器13、14とを有し、各移相器13、14の出力端部が分配器1の出力ポートPout1、Pout2として構成されている。
分配回路10は、例えば分布定数回路を用いて構成したウイルキンソン型の分配器と略同一の構成を示している。すなわち、分配回路10は、入力ポートPinから分岐点15で分岐し、各ノードN1、N2に至る経路16、17と、これらの経路16、17のそれぞれに設けられ、伝送対象の高周波信号の周波数に対しλ/4の電気長La(=線路長/高周波信号の波長)を有し、例えばマイクロストリップラインを用いて形成された、インピーダンスZaを有する、λ/4移相器としての伝送線路18、19と、ノードN1、N2の間に設けられた整合抵抗20とを備えている。
伝送線路18、19のそれぞれのインピーダンスZaは、分配器1の分配数Mと、特性インピーダンスZ0とを用いてZa=M1/2×Z0として規定され、また、整合抵抗20のインピーダンスZbは、特性インピーダンスZ0の2倍に設定されている。
伝送線路18、19のそれぞれのインピーダンスZaは、分配器1の分配数Mと、特性インピーダンスZ0とを用いてZa=M1/2×Z0として規定され、また、整合抵抗20のインピーダンスZbは、特性インピーダンスZ0の2倍に設定されている。
このような構成の分配回路10においては、分岐点15からノードN1、N2のそれぞれをみたときのインピーダンスが特性インピーダンスZ0に整合し、また、各経路16、17にλ/4の電気長Lを有する2つの伝送線路18、19が介在することで、ノードN1、N2間のアイソレーションが図られている。
ノードN1、N2のそれぞれに接続された移相器13、14は共に、例えばマイクロストリップラインを用いて形成され、伝送対象の信号の周波数に対してλ/4の電気長Lcを有し、なおかつ、所定のインピーダンスZcを有している。
なお、分布定数回路を用いて分配回路10を構成したが、集中定数回路を用いて構成しても良い。また、分配回路10は、ウイルキンソン型の回路に限らず、前掲図8(C)に示した、抵抗を用いた回路であっても良い。
ノードN1、N2のそれぞれに接続された移相器13、14は共に、例えばマイクロストリップラインを用いて形成され、伝送対象の信号の周波数に対してλ/4の電気長Lcを有し、なおかつ、所定のインピーダンスZcを有している。
なお、分布定数回路を用いて分配回路10を構成したが、集中定数回路を用いて構成しても良い。また、分配回路10は、ウイルキンソン型の回路に限らず、前掲図8(C)に示した、抵抗を用いた回路であっても良い。
次いで、図2に示すように、分配器1において、分配対象の高周波信号の周波数f0を1GHzとし、また、分配回路10の特性インピーダンスZ0を50Ω、移相器13、14のそれぞれのインピーダンスZcを70Ωとし、さらに、出力ポートPout1に50ΩのインピーダンスZdを有する後段回路21を接続し、また、出力ポートPout2に1kΩのインピーダンスZeを有する後段回路22を接続した場合の動作を図3に示すスミスチャートを参照して説明する。
分配器1の出力ポートPout1には、50ΩのインピーダンスZdの後段回路21が接続されているため、ノードN1に接続された移相器13と出力ポートPout1との間のノードN3から出力ポートPout1側をみたインピーダンスは50Ωであり、図3に示すスミスチャートにおいては点U1にプロットされ、また、その点U1(すなわちノードN3)では定在波比VSWR=1となる。
一方、出力ポートPout2には1kΩのインピーダンスZeを有する後段回路22が接続されており、ノードN2に接続された移相器14と出力ポートPout2との間のノードN4から出力ポートPout2側をみたインピーダンスは、図3に示すスミスチャートでは点U2にプロットされ、定在波比VSWR=20となる。
また、分配器1のノードN1から出力ポートPout1側を見たインピーダンスは、図3に示すスミスチャートでは点U3にプロットされ、定在波比VSWR=4となる。同様に、ノードN2から出力ポートPout2側を見たインピーダンスは、図3に示すスミスチャートでは点U4にプロットされ、定在波比VSWR=5となる。
一方、出力ポートPout2には1kΩのインピーダンスZeを有する後段回路22が接続されており、ノードN2に接続された移相器14と出力ポートPout2との間のノードN4から出力ポートPout2側をみたインピーダンスは、図3に示すスミスチャートでは点U2にプロットされ、定在波比VSWR=20となる。
また、分配器1のノードN1から出力ポートPout1側を見たインピーダンスは、図3に示すスミスチャートでは点U3にプロットされ、定在波比VSWR=4となる。同様に、ノードN2から出力ポートPout2側を見たインピーダンスは、図3に示すスミスチャートでは点U4にプロットされ、定在波比VSWR=5となる。
以上のことから、出力ポートPout1、Pout2のそれぞれに接続された50Ω及び1kΩのインピーダンスZd、Zeは、互いに同じ構成の移相器13、14によりλ/4の位相変化を受けてインピーダンス変換される。その結果、ノードN3、N4での定在波比はそれぞれ定在波比VSWR=1と定在波比VSWR=20であったのに対し、ノードN1、N2での定在波比はそれぞれ、定在波比VSWR=4と定在波比VSWR=5になる。
ノードN3での定在波比VSWRは、ノードN1での定在波比VSWRと比べて、その値が「1」から「4」に悪化したものの、ノードN3、N4間の定在波比VSWRの差の値「19」は、移相器13、14が介在することでノードN1、N2間では、定在波比VSWRの差の値が「1」となる。
このことは、ノードN1、N2における定在波比VSWRが、移相器13、14が接続されていない場合に比べて両ノードN1、N2とも同等の定在波比VSWRとなり、移相器13、14が接続されていない場合に比べ、より良好な状態で動作できる事を意味している。
なお、図3に示すインピーダンス軌跡は70Ωの特性インピーダンスをもつ移相器で移相を変化させた場合の軌跡を示している。
このことは、ノードN1、N2における定在波比VSWRが、移相器13、14が接続されていない場合に比べて両ノードN1、N2とも同等の定在波比VSWRとなり、移相器13、14が接続されていない場合に比べ、より良好な状態で動作できる事を意味している。
なお、図3に示すインピーダンス軌跡は70Ωの特性インピーダンスをもつ移相器で移相を変化させた場合の軌跡を示している。
次いで、図4に示すように、本実施形態に係る分配器1に後段回路21、22としてアンプ(増幅器)31、32を接続した応用回路2について説明する。
それぞれの増幅器31、32は、スイッチ回路30を介してバイアス電圧Vdが供給されており、スイッチ回路30が閉成している場合に動作状態となって入力インピーダンスZfが50Ωとなり、また、スイッチ回路30が開成している場合には非動作状態となって入力インピーダンスZfが10kΩとなる。
それぞれの増幅器31、32は、スイッチ回路30を介してバイアス電圧Vdが供給されており、スイッチ回路30が閉成している場合に動作状態となって入力インピーダンスZfが50Ωとなり、また、スイッチ回路30が開成している場合には非動作状態となって入力インピーダンスZfが10kΩとなる。
図4(A)は、応用回路2が備える2つのスイッチ回路30が共に閉成して増幅器31、32のそれぞれが共に動作状態である場合を示し、その場合の応用回路2の特性を図5に示す。この図5において、(A)は、は入力ポートPinからみたインピーダンスの軌跡を示すスミスチャートであり、(B)は入力ポートPinから各出力ポートPout1、Pout2への通過特性を示す。なお、これらの図では、中心周波数を1GHzとし500MHz〜1.5GHzまでの周波数帯域における特性を示している。
図5(A)に示すように、入力ポートPinにおける定在波比VSWRは1GHzの高周波信号に対して定在波比VSWR=2となり、また、入力ポートPinから各出力ポートPout1、Pout2への通過特性は、入力ポートPinから出力ポートPout1への通過特性と、入力ポートPinから出力ポートPout2への通過特性とが共に一致し、1GHzの高周波信号の通過損失は−3.5dBとなっている。また、また、通過特性においては、0.5GHz〜1.5GHzの周波数帯域内での変動幅が約0.23dBとなる。
図5(A)に示すように、入力ポートPinにおける定在波比VSWRは1GHzの高周波信号に対して定在波比VSWR=2となり、また、入力ポートPinから各出力ポートPout1、Pout2への通過特性は、入力ポートPinから出力ポートPout1への通過特性と、入力ポートPinから出力ポートPout2への通過特性とが共に一致し、1GHzの高周波信号の通過損失は−3.5dBとなっている。また、また、通過特性においては、0.5GHz〜1.5GHzの周波数帯域内での変動幅が約0.23dBとなる。
一方、図4(B)に示すように、出力ポートPout1に接続されているアンプ31へのバイアス電圧Vdの供給が停止し、このアンプ31が非動作状態である場合、図6(A)に示すように、入力ポートPinにおける1GHzの高周波信号に対する定在波比VSWR=2となる。
また、図6(B)に示すように、入力ポートPinから各出力ポートPout1、Pout2への通過特性において、入力ポートPinから出力ポートPout1への通過特性は、非動作状態のアンプ31の入力インピーダンスが10kΩとなるため、インピーダンス不整合により−17dBと小さな値となる。ただし、実際には、この出力ポートPout1は、アンプ31を非動作状態として使用しないため、この出力ポートPout1への通過損失は問題にならない。
一方、出力ポートPout2は、動作状態のアンプ32を接続して使用するポートである。入力ポートPinから出力ポートPout2への通過特性は、1GHzの信号に対しては、図4(A)に示した回路状態と同じ、−3.5dBであり0.5GHz〜1.5GHzの周波数帯域内での変動幅は約0.8dBとなる。
一方、出力ポートPout2は、動作状態のアンプ32を接続して使用するポートである。入力ポートPinから出力ポートPout2への通過特性は、1GHzの信号に対しては、図4(A)に示した回路状態と同じ、−3.5dBであり0.5GHz〜1.5GHzの周波数帯域内での変動幅は約0.8dBとなる。
すなわち、本実施形態の応用回路2は、前掲図10に示した従来の回路と比較すると、出力ポートPout1、Pout2のそれぞれに接続される入力インピーダンスが共に50Ωである場合、入力ポートPinにおける定在波比VSWRは、従来の回路が定在波比VSWR=1であるのに対して、本実施形態の応用回路2ではVSWR=2となっており、また、通過特性においては、従来の回路の通過損失が−3.01dBであるのに対して、本実施形態の応用回路2の通過損失は−3.5dBとなっている。
また、出力ポートPout1、Pout2のいずれか一方に10kΩの入力インピーダンスを接続した場合を比較すると、入力ポートPinにおける定在波比VSWRは、従来の回路が定在波比VSWR=3であるのに対して、本実施形態の応用回路2ではVSWR=2となって、その値が向上している。また、通過特性は、動作状態のアンプ31、33が接続されている出力ポートPout2において、従来の回路の通過損失が−3.01dBであるのに対して、本実施形態の応用回路2の通過損失は−3.5dBであるが、0.5GHz〜1.5GHzの周波数帯域内での変動幅については、従来の回路が1.3dBであったのに対し、本実施形態に係る応用回路2では0.8dBであり、その値が向上している。
以上をまとめると、本実施形態の応用回路2においては、従来の回路と比較して、通過損失が0.5dB増加し、また、出力ポートPout1、Pout2に接続されている入力インピーダンスが共に50Ωの場合は、入力ポートPinの定在波比VSWRの値が「1」から「2」に悪化するものの、出力ポートPout1、Pout2に接続されている入力インピーダンスのいずれかが10kΩと大きくなると、入力ポートPinの定在波比VSWRの値が「3」から「2」に改善し、また、通過特性においては、0.5GHz〜1.5GHzの広い周波数帯域内での通過損失の変動幅が小さくなり、周波数特性が改善される。
また、本実施形態の応用回路2での3.5dBという値の通過損失は、後段回路21、22としてアンプ31、32を接続しているため、それらの増幅機能により十分補えるレベルであり、また、入力ポートPinにおける定在波比VSWR=2という値も大きな問題とはならない。
また、本実施形態の応用回路2での3.5dBという値の通過損失は、後段回路21、22としてアンプ31、32を接続しているため、それらの増幅機能により十分補えるレベルであり、また、入力ポートPinにおける定在波比VSWR=2という値も大きな問題とはならない。
このように、本実施の形態によれば、分配回路10の出力端であるノードN1、N2のそれぞれに、λ/4の電気長Lc及び所定のインピーダンスZcを有する移相器13、14を設け、各移相器13、14の出力端のそれぞれを出力ポートPout1、Pout2に接続しているため、出力ポートPout1、Pout2のそれぞれに接続された後段回路21、22のインピーダンスZd、Zeは、互いに同じ構成の移相器13、14によりλ/4の位相変化を受けてインピーダンス変換される。
これにより、後段回路21、22のインピーダンスZd、Zeのいずれかが、規定のインピーダンス(特性インピーダンスZ0)より非常に大きな値となった場合でも、ノードN1、N2での定在波比の悪化、及び、入力ポートPinから規定のインピーダンスが接続された方の出力ポートPout1又はPout2までの通過特性の周波数による変動を抑制することができる。
これにより、後段回路21、22のインピーダンスZd、Zeのいずれかが、規定のインピーダンス(特性インピーダンスZ0)より非常に大きな値となった場合でも、ノードN1、N2での定在波比の悪化、及び、入力ポートPinから規定のインピーダンスが接続された方の出力ポートPout1又はPout2までの通過特性の周波数による変動を抑制することができる。
特に、本実施形態によれば、後段回路21、22として、非動作状態時に入力インピーダンスが非常に大きくなるアンプ31、32を備える場合でも、定在波比の悪化、及び、入力ポートPinから動作状態のアンプ31又は32が接続されている方の出力ポートPout1又はPout2までの通過特性の周波数による変動を抑制することができるため、定在波比の悪化、及び、通過特性の変動が抑制可能な、いわゆるブースターを提供することができる。
なお、上述した実施の形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形および応用が可能である。
例えば、上述した実施形態において、分配器1の後段回路21、22として、動作状態/非動作状態の2状態を取り得るアンプ31、32が接続された応用回路2を示したが、これに限らない。図7に示すように、後段回路21、22としてアンプ41、42を、スイッチ回路40を介して2つの出力ポートPout1、Pout2のそれぞれに接続する構成としても良い。このスイッチ回路40は、開成した場合、アンプ41、42と出力ポートPout1、Pout2とを切断し、出力ポートPout1、Pout2を開放状態にするため、非常に大きなインピーダンスが接続されることとなるが、この場合でも、互いに同じ構成の移相器13、14により、定在波比の悪化、及び、通過特性の変動が抑制される。
例えば、上述した実施形態において、分配器1の後段回路21、22として、動作状態/非動作状態の2状態を取り得るアンプ31、32が接続された応用回路2を示したが、これに限らない。図7に示すように、後段回路21、22としてアンプ41、42を、スイッチ回路40を介して2つの出力ポートPout1、Pout2のそれぞれに接続する構成としても良い。このスイッチ回路40は、開成した場合、アンプ41、42と出力ポートPout1、Pout2とを切断し、出力ポートPout1、Pout2を開放状態にするため、非常に大きなインピーダンスが接続されることとなるが、この場合でも、互いに同じ構成の移相器13、14により、定在波比の悪化、及び、通過特性の変動が抑制される。
また例えば、上述した実施形態において、移相器13、14の特性インピーダンスZcを70Ωとしたが、これに限らず、また、非動作状態のアンプ31、32の入力インピーダンスZfを10kΩとした、これに限らない。
すなわち、本発明の趣旨を逸脱しないかぎり、移相器14、14の特性インピーダンスZcの値や、後段回路21、22の入力インピーダンスZfを適宜に設定可能である。
すなわち、本発明の趣旨を逸脱しないかぎり、移相器14、14の特性インピーダンスZcの値や、後段回路21、22の入力インピーダンスZfを適宜に設定可能である。
1 分配器
2 応用回路
10 分配回路
13、14 移相器
18、19 伝送線路
20 整合抵抗
21、22 後段回路
Pin 入力ポート
Pout1、Pout2 出力ポート
N1、N2 ノード(出力端)
Z0 特性インピーダンス
30 スイッチ回路
31、32 アンプ(増幅器)
40 スイッチ回路
41 アンプ
100、100A、100B、100C 従来分配器
La、Lc 電気長
VSWR 定在波比
Za〜Zf インピーダンス
2 応用回路
10 分配回路
13、14 移相器
18、19 伝送線路
20 整合抵抗
21、22 後段回路
Pin 入力ポート
Pout1、Pout2 出力ポート
N1、N2 ノード(出力端)
Z0 特性インピーダンス
30 スイッチ回路
31、32 アンプ(増幅器)
40 スイッチ回路
41 アンプ
100、100A、100B、100C 従来分配器
La、Lc 電気長
VSWR 定在波比
Za〜Zf インピーダンス
Claims (5)
- 1つの入力ポートと、後段回路が接続される2つの出力ポートとを有し、前記入力ポートから入力された信号を前記2つの出力ポートに分配して出力する分配器であって、
前記入力ポートから分岐した2つの出力端を有し、入力ポートからみたインピーダンスを、前記後段回路の第1インピーダンスに整合する分配回路を備え、
前記2つの出力端のそれぞれに、互いに等しい電気長及び所定の第2インピーダンスを有する移相器を設け、前記移相器の出力端のそれぞれを前記出力ポートに接続した
ことを特徴とする分配器。 - 請求項1に記載の分配器において、
前記2つの出力ポートのそれぞれに接続される後段回路は、動作状態の入力インピーダンスが前記第1インピーダンスとなる増幅器であり、
前記増幅器は、駆動電源の供給/遮断が制御可能に構成され、前記駆動電源が遮断され非動作状態となった場合に、前記入力インピーダンスが増大する
ことを特徴とする分配器。 - 請求項1に記載の分配器において、
前記後段回路は、スイッチ回路を介して前記2つの出力ポートのそれぞれに接続され、前記スイッチ回路は、前記後段回路と前記出力ポートとを切断した場合、前記出力ポートを開放状態にすることを特徴とする分配器。 - 請求項1乃至3のいずれかに記載の分配器において、
前記分配回路は、
前記入力ポートと前2つの記出力端のそれぞれとの間に設けられたλ/4移相器と、前記2つの出力端の間に設けられた抵抗素子とを有するウイルキンソン型の回路、或いは、
同一抵抗値を有する3つの抵抗素子をY型に接続し、これらの抵抗素子のそれぞれの端部に前記入力ポート、及び、前記2つの出力端がそれぞれ接続された回路である
ことを特徴とする分配器。 - 請求項4に記載の分配器において、
前記分配回路が備えるλ/4移相器、及び、前記分配回路の出力端のそれぞれに接続された移相器は、マイクロストリップラインで形成された伝送線路を有していることを特徴とする分配器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007076312A JP2008236604A (ja) | 2007-03-23 | 2007-03-23 | 分配器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007076312A JP2008236604A (ja) | 2007-03-23 | 2007-03-23 | 分配器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008236604A true JP2008236604A (ja) | 2008-10-02 |
Family
ID=39908797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007076312A Pending JP2008236604A (ja) | 2007-03-23 | 2007-03-23 | 分配器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008236604A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010239554A (ja) * | 2009-03-31 | 2010-10-21 | Nec Corp | チャージポンプ、周波数シンセサイザ、及び、制御方法 |
KR20200060139A (ko) * | 2018-11-22 | 2020-05-29 | 광운대학교 산학협력단 | 다중 대역 전력 분배기 |
-
2007
- 2007-03-23 JP JP2007076312A patent/JP2008236604A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010239554A (ja) * | 2009-03-31 | 2010-10-21 | Nec Corp | チャージポンプ、周波数シンセサイザ、及び、制御方法 |
KR20200060139A (ko) * | 2018-11-22 | 2020-05-29 | 광운대학교 산학협력단 | 다중 대역 전력 분배기 |
KR102124641B1 (ko) * | 2018-11-22 | 2020-06-19 | 광운대학교 산학협력단 | 다중 대역 전력 분배기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6518856B1 (en) | RF power divider/combiner circuit | |
US7656228B2 (en) | Matching circuit and multi-band amplifier | |
US8653889B1 (en) | Doherty amplifier having compact output matching and combining networks | |
US8508296B1 (en) | Tunable directional power combiner | |
US7538609B2 (en) | Amplifier, transmitter arrangement having an amplifier and method for amplifying a signal | |
EP2312746A1 (en) | Final three-way power synthesizing amplifier circuit for mobile communication base station system power amplifier | |
US6323742B1 (en) | RF smart combiner/splitter | |
JP6160689B2 (ja) | 電力増幅器 | |
JP2008160192A (ja) | 整合回路、デュアルバンド電力増幅器 | |
JP4282655B2 (ja) | 無線送信機および増幅器 | |
WO2013015778A1 (en) | Actively tuned circuit having parallel carrier and peaking paths | |
JPH10200313A (ja) | 高周波電力合成器 | |
JP2008236105A (ja) | 電力分配合成システム | |
US12040759B2 (en) | Power reconfigurable power amplifier | |
US11362698B2 (en) | Low-insertion-loss triple throw switch | |
US11190150B2 (en) | CMOS triple-band RF VGA and power amplifier in linear transmitter | |
JP2008236604A (ja) | 分配器 | |
JPH10233601A (ja) | N−ウェイ電力分配機/合成機 | |
JP2000295003A (ja) | 移相器 | |
KR20090121898A (ko) | 튜닝 가능한 윌킨슨 전력분배 합성기 | |
US20190103842A1 (en) | Modified three-stage doherty amplifier | |
KR20110033383A (ko) | 클래스 f 및 인버스 클래스 f 도허티 증폭기 | |
KR100983517B1 (ko) | 기지국 출력 향상을 위한 고출력 파워엠프 | |
KR20060002689A (ko) | N경로 전력 분배기/합성기 | |
US9160051B2 (en) | Radio frequency combiner/divider |