JP2000183715A - フェールセーフ回路 - Google Patents
フェールセーフ回路Info
- Publication number
- JP2000183715A JP2000183715A JP10357823A JP35782398A JP2000183715A JP 2000183715 A JP2000183715 A JP 2000183715A JP 10357823 A JP10357823 A JP 10357823A JP 35782398 A JP35782398 A JP 35782398A JP 2000183715 A JP2000183715 A JP 2000183715A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- signal
- fail
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 ケーブル抜去時に受信回路入力をクランプす
ると共に、平衡伝送線路の挿入時にコネクタで発生する
チャッタリングノイズや、片方のみの断線時でも誤動作
を防ぎ、かつ、通常の波形伝送時にも充分なアイパター
ンを確保する。 【解決手段】 平衡伝送線路４−１，４−２の各線路別
に電流検出回路5−1，5−2を設け、ケーブルの挿入時、
抜去時と通常動作状態との判別を行い、ケーブルの挿入
時や抜去時の入力信号レベル確定用に各線路別に付加さ
れるハイレベルまたはローレベルのクランプ抵抗９，１
０よりなるフェールセーフ回路を、レベルクランプ（Ｏ
Ｎ／０ＦＦ）切替え回路７，８により通常動作時には切
り離す。
ると共に、平衡伝送線路の挿入時にコネクタで発生する
チャッタリングノイズや、片方のみの断線時でも誤動作
を防ぎ、かつ、通常の波形伝送時にも充分なアイパター
ンを確保する。 【解決手段】 平衡伝送線路４−１，４−２の各線路別
に電流検出回路5−1，5−2を設け、ケーブルの挿入時、
抜去時と通常動作状態との判別を行い、ケーブルの挿入
時や抜去時の入力信号レベル確定用に各線路別に付加さ
れるハイレベルまたはローレベルのクランプ抵抗９，１
０よりなるフェールセーフ回路を、レベルクランプ（Ｏ
Ｎ／０ＦＦ）切替え回路７，８により通常動作時には切
り離す。
Description
【０００１】
【発明の属する技術分野】本発明は、信号受信回路のフ
ェールセーフ回路とその方法に関し、特に、高速平衡伝
送線路の信号受信回路に設けられるフェールセーフ回路
の技術に関する。
ェールセーフ回路とその方法に関し、特に、高速平衡伝
送線路の信号受信回路に設けられるフェールセーフ回路
の技術に関する。
【０００２】
【従来の技術】一般的にケーブルを使用する伝送線路に
は、ケーブル挿入、抜去時に信号受信回路の誤動作や、
出力の発振状態になるのを防ぐために、伝送線路と信号
受信回路との間にフェールセーフ回路が設けられてい
る。
は、ケーブル挿入、抜去時に信号受信回路の誤動作や、
出力の発振状態になるのを防ぐために、伝送線路と信号
受信回路との間にフェールセーフ回路が設けられてい
る。
【０００３】複数の電子回路接続のフェールセーフ回路
としては、例えば特開平６−１１５３３号等が開示され
ている。この回路は、各電子回路間に伝送される一般の
信号線の外に、多心線のケーブルの接続の有無を示す専
用の信号線を設けて、この信号によりケーブルの着脱を
検出し、それに応じて各信号端子を安全な状態、または
非能動状態とするものである。
としては、例えば特開平６−１１５３３号等が開示され
ている。この回路は、各電子回路間に伝送される一般の
信号線の外に、多心線のケーブルの接続の有無を示す専
用の信号線を設けて、この信号によりケーブルの着脱を
検出し、それに応じて各信号端子を安全な状態、または
非能動状態とするものである。
【０００４】すなわち、その回路は図３に示すような構
成で、第１のコネクタ３１は、入力信号端子３１Ｂ〜３
１Ｄとプルアップ抵抗Ｒが接続される検出入力端子３１
Ａとをもち、第１のゲート回路３４と第2のゲート回路
３４が電子回路３３の前後に接続され、第１のゲート回
路３４に入力信号端子３１Ｂ〜３１Ｄからの入力信号が
接続されるとともに検出入力端子３１Ａの出力信号が第
1のゲート回路３４と第2のゲート回路３５に接続し、検
出入力端子３１Ａの端子の論理状態により電子回路３３
に組み込まれる機能が安全な状態、または非能動状態に
し、第2のコネクタ３２は検出出力端子３２Ａと出力信
号端子３２Ｂ〜３２Ｄをもち、第2のゲート回路３５の
出力が出力信号端子３２Ｂ〜３２Ｄに加えられ、検出入
力端子３１Ａの論理状態が検出出力端子３２Ａに接続さ
れ、バス入力回路３６は検出入力端子３１Ａの論理状態
をＣＰＵ３７に送って判別させている。
成で、第１のコネクタ３１は、入力信号端子３１Ｂ〜３
１Ｄとプルアップ抵抗Ｒが接続される検出入力端子３１
Ａとをもち、第１のゲート回路３４と第2のゲート回路
３４が電子回路３３の前後に接続され、第１のゲート回
路３４に入力信号端子３１Ｂ〜３１Ｄからの入力信号が
接続されるとともに検出入力端子３１Ａの出力信号が第
1のゲート回路３４と第2のゲート回路３５に接続し、検
出入力端子３１Ａの端子の論理状態により電子回路３３
に組み込まれる機能が安全な状態、または非能動状態に
し、第2のコネクタ３２は検出出力端子３２Ａと出力信
号端子３２Ｂ〜３２Ｄをもち、第2のゲート回路３５の
出力が出力信号端子３２Ｂ〜３２Ｄに加えられ、検出入
力端子３１Ａの論理状態が検出出力端子３２Ａに接続さ
れ、バス入力回路３６は検出入力端子３１Ａの論理状態
をＣＰＵ３７に送って判別させている。
【０００５】
【発明が解決しようとする課題】一方、心線が２心の平
衡伝送線路においても、このようなフェールセーフ回路
は、必須の機能ではあるが、近年の１Ｇビット／秒のＥ
ｔｈｅｒｎｅｔ等に代表される高速信号伝送や放射ノイ
ズ対策の為に、伝送する信号を低振幅とすることが要求
されている。
衡伝送線路においても、このようなフェールセーフ回路
は、必須の機能ではあるが、近年の１Ｇビット／秒のＥ
ｔｈｅｒｎｅｔ等に代表される高速信号伝送や放射ノイ
ズ対策の為に、伝送する信号を低振幅とすることが要求
されている。
【０００６】しかし、伝送する信号を低振幅にすると、
フェールセーフ回路により、平衡伝送線路の各々の信号
レベルが、プラス側とマイナス側にシフトされてしまう
ので、充分なアイパターンを確保することが出来なかっ
た。
フェールセーフ回路により、平衡伝送線路の各々の信号
レベルが、プラス側とマイナス側にシフトされてしまう
ので、充分なアイパターンを確保することが出来なかっ
た。
【０００７】本発明の目的は、高速の平衡伝送線路にお
いて、ケーブル抜去時に受信回路入力をクランプすると
共に、平衡伝送線路の挿入時にコネクタで発生するチャ
ッタリングノイズや、平衡線路の片方のみの断線時でも
誤動作を防ぎ、かつ、通常の波形伝送時にも充分なアイ
パターンを確保するフェールセーフ回路を提供すること
にある。
いて、ケーブル抜去時に受信回路入力をクランプすると
共に、平衡伝送線路の挿入時にコネクタで発生するチャ
ッタリングノイズや、平衡線路の片方のみの断線時でも
誤動作を防ぎ、かつ、通常の波形伝送時にも充分なアイ
パターンを確保するフェールセーフ回路を提供すること
にある。
【０００８】
【課題を解決するための手段】本発明のフェールセーフ
回路は、平衡伝送線路の各線路に開放可能に接続され、
接続された各線路のレベルを所定の値に保持するレベル
クランプ回路と、信号受信回路の各信号入力端子ごとに
１つずつ接続され、平衡伝送線路から入力される各信号
入力端子ごとの伝送信号電流を検出する電流検出手段
と、電流検出手段の検出結果により、レベルクランプ回
路を接続、または開放する切替え手段とを有する。
回路は、平衡伝送線路の各線路に開放可能に接続され、
接続された各線路のレベルを所定の値に保持するレベル
クランプ回路と、信号受信回路の各信号入力端子ごとに
１つずつ接続され、平衡伝送線路から入力される各信号
入力端子ごとの伝送信号電流を検出する電流検出手段
と、電流検出手段の検出結果により、レベルクランプ回
路を接続、または開放する切替え手段とを有する。
【０００９】また、レベルクランプ回路の固定する信号
レベルは、一方の線路からの入力端子に対してはハイレ
ベル、他方の線路からの入力端子に対してはローレベル
とすることが望ましい。
レベルは、一方の線路からの入力端子に対してはハイレ
ベル、他方の線路からの入力端子に対してはローレベル
とすることが望ましい。
【００１０】上述のように、高速の平衡伝送線路におい
て、ケーブル抜去時の差動入力をそれぞれローレベルと
ハイレベルに分けてバイアス電圧を与えることにより、
ケーブル抜去時に受信回路の誤動作、出力の発振状態に
なるのを防ぐことができる。
て、ケーブル抜去時の差動入力をそれぞれローレベルと
ハイレベルに分けてバイアス電圧を与えることにより、
ケーブル抜去時に受信回路の誤動作、出力の発振状態に
なるのを防ぐことができる。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１２】図１は、本発明の１実施例の項製を示すブ
ロック図である。
ロック図である。
【００１３】本発明によるフェールセーフ回路は、図１
に示すように、信号受信回路１、伝送線路終端抵抗２、
ＡＣカップリングコンデンサ３、平衡伝送線路（ケーブ
ル等）４よりなる通常の平衡伝送線路回路構成に対し、
信号受信回路１の入力端子に電流検出回路５−１、５−
２、及びこれら２つの電流検出回路の出力の論理和を演
算するＯＲ回路６、ＯＲ回路６の出力によってハイレベ
ルクランプ回路９、ローレベルクランプ回路１０を受信
回路１の各入力端子より切り離す為のレベルクランプの
オン／オフ切替え回路７、８を設けている。
に示すように、信号受信回路１、伝送線路終端抵抗２、
ＡＣカップリングコンデンサ３、平衡伝送線路（ケーブ
ル等）４よりなる通常の平衡伝送線路回路構成に対し、
信号受信回路１の入力端子に電流検出回路５−１、５−
２、及びこれら２つの電流検出回路の出力の論理和を演
算するＯＲ回路６、ＯＲ回路６の出力によってハイレベ
ルクランプ回路９、ローレベルクランプ回路１０を受信
回路１の各入力端子より切り離す為のレベルクランプの
オン／オフ切替え回路７、８を設けている。
【００１４】電流検出回路５−１、５−２は、伝送線路
４−１、４−２が抜けた時や断線時に電流が流れないこ
とを検出し、レベルクランプ切替え回路７、８をオンさ
せることでレベルクランプ回路９、１０を受信回路入力
に接続し、受信回路入力をそれぞれ逆レベルにクランプ
することで、ノイズによる信号受信回路の誤動作を防止
するという動作を実行する。
４−１、４−２が抜けた時や断線時に電流が流れないこ
とを検出し、レベルクランプ切替え回路７、８をオンさ
せることでレベルクランプ回路９、１０を受信回路入力
に接続し、受信回路入力をそれぞれ逆レベルにクランプ
することで、ノイズによる信号受信回路の誤動作を防止
するという動作を実行する。
【００１５】また、通常動作状態では、信号受信回路１
に入力電流が流れることで電流検出回路５−１、５−２
が動作し、クランプ抵抗を信号入力回路より切断し、平
衡伝送波形のアイパターンのレベルを所定の値以上確保
することができるようになっている。
に入力電流が流れることで電流検出回路５−１、５−２
が動作し、クランプ抵抗を信号入力回路より切断し、平
衡伝送波形のアイパターンのレベルを所定の値以上確保
することができるようになっている。
【００１６】従って、伝送線路挿入時や抜去時に入力が
オープン状態になることによる誤動作を防ぐためのクラ
ンプを行うとともに、通常の信号伝送時にもそのクラン
プ回路を切り離すことで波形（のアイパターン）に影響
を及ぼさないという効果が得られる。
オープン状態になることによる誤動作を防ぐためのクラ
ンプを行うとともに、通常の信号伝送時にもそのクラン
プ回路を切り離すことで波形（のアイパターン）に影響
を及ぼさないという効果が得られる。
【００１７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１８】図２は、本発明のフェールセーフ回路の一
実施例が示されている。本フェールセーフ回路は、受信
回路１、終端抵抗２、ＡＣカップリング用コンデンサ
３、および平衡伝送線路４−１，４−２のケーブルより
なる通常の平衡伝送線路回路の受信回路入力端子各々
に、電圧比較回路と抵抗よりなる電流検出回路５−１、
５−２を有する。この電流検出回路からの信号はＯＲ論
理ゲート６に供給され、ＯＲ論理ゲート６の出力は、ハ
イクランプ抵抗９、ロークランプ抵抗１０を受信回路よ
り切断、接続する為のスイッチ回路であるＭＯＳトラン
ジスタ７、８のゲート端子に接続される。
実施例が示されている。本フェールセーフ回路は、受信
回路１、終端抵抗２、ＡＣカップリング用コンデンサ
３、および平衡伝送線路４−１，４−２のケーブルより
なる通常の平衡伝送線路回路の受信回路入力端子各々
に、電圧比較回路と抵抗よりなる電流検出回路５−１、
５−２を有する。この電流検出回路からの信号はＯＲ論
理ゲート６に供給され、ＯＲ論理ゲート６の出力は、ハ
イクランプ抵抗９、ロークランプ抵抗１０を受信回路よ
り切断、接続する為のスイッチ回路であるＭＯＳトラン
ジスタ７、８のゲート端子に接続される。
【００１９】次に、本実施例の動作につき説明する。
【００２０】まず、伝送線路（ケーブル）が切断、抜去
された時の動作について説明する。伝送線路（ケーブ
ル）４が切断されると、受信回路１の入力端子には電流
が流れ込まなくなるので、電流検出回路５−１、５−２
は、その抵抗両端に電圧がでなくなり、それを検出した
信号（図２ではハイレベル）を出力する。その信号を受
けたＯＲ回路により、平衡伝送線路のどちらか一方でも
切断された場合、つまり受信回路１に電流が流れなくな
った状態を論理出力し、クランプ抵抗９、１０を接続す
る。これにより、伝送線路抜去時の入力電位不確定によ
る受信回路の誤動作を防ぐことができる。
された時の動作について説明する。伝送線路（ケーブ
ル）４が切断されると、受信回路１の入力端子には電流
が流れ込まなくなるので、電流検出回路５−１、５−２
は、その抵抗両端に電圧がでなくなり、それを検出した
信号（図２ではハイレベル）を出力する。その信号を受
けたＯＲ回路により、平衡伝送線路のどちらか一方でも
切断された場合、つまり受信回路１に電流が流れなくな
った状態を論理出力し、クランプ抵抗９、１０を接続す
る。これにより、伝送線路抜去時の入力電位不確定によ
る受信回路の誤動作を防ぐことができる。
【００２１】一方、伝送線路（ケーブル）が接続、挿入
された時には、以下のフローに従って、動作する。
された時には、以下のフローに従って、動作する。
【００２２】すなわち、伝送線路（ケーブル）が接続さ
れ、受信回路１の入力端子に電流が流れ込むようになる
と電流検出回路５−１、５−２がその状態を検出し、ク
ランプ抵抗９、１０をスイッチ回路７、８により切断す
る。これによって、平衡線路のクランプ抵抗が切り離さ
れるので、伝送される波形は、電位シフトを起こさず、
所定のアイパターンを確保された波形となり、ノイズマ
ージンが確保される。
れ、受信回路１の入力端子に電流が流れ込むようになる
と電流検出回路５−１、５−２がその状態を検出し、ク
ランプ抵抗９、１０をスイッチ回路７、８により切断す
る。これによって、平衡線路のクランプ抵抗が切り離さ
れるので、伝送される波形は、電位シフトを起こさず、
所定のアイパターンを確保された波形となり、ノイズマ
ージンが確保される。
【００２３】上記の実施例では、電流検出回路を差動増
幅器と抵抗で構成しているが、電流を検出できる他の手
段で構成してもかまわない。
幅器と抵抗で構成しているが、電流を検出できる他の手
段で構成してもかまわない。
【００２４】また、クランプ抵抗を接続、切断する回路
は、上記実施例ではＭＯＳトランジスタで形成されてい
るが、スイッチ機能を有した他の回路でも代用すること
が可能である。
は、上記実施例ではＭＯＳトランジスタで形成されてい
るが、スイッチ機能を有した他の回路でも代用すること
が可能である。
【００２５】
【発明の効果】上述のように本発明は、信号受信回路の
入力各端子ごとに電流検出回路を設けて、ケーブルの挿
入時、抜去時と通常動作状態との判別を行い、ケーブル
の挿入時や抜去時の入力信号レベル確定用に付加される
クランプ抵抗よりなるフェールセーフ回路を、通常動作
時に切り離すことにより、通常状態では、クランプ回路
が切断されているので、伝送される信号波形がクランプ
回路にてレベルシフトされることがないので、平衡伝送
線路各々の波形間のレベル差が減少されることがない。
つまり、所定のアイパターンを確保したノイズマージン
のある信号波形を伝送することができる効果がある。
入力各端子ごとに電流検出回路を設けて、ケーブルの挿
入時、抜去時と通常動作状態との判別を行い、ケーブル
の挿入時や抜去時の入力信号レベル確定用に付加される
クランプ抵抗よりなるフェールセーフ回路を、通常動作
時に切り離すことにより、通常状態では、クランプ回路
が切断されているので、伝送される信号波形がクランプ
回路にてレベルシフトされることがないので、平衡伝送
線路各々の波形間のレベル差が減少されることがない。
つまり、所定のアイパターンを確保したノイズマージン
のある信号波形を伝送することができる効果がある。
【００２６】また、平衡伝送線路の各線ごとに電流検出
回路を持っているので、平衡伝送線路の一方だけの断線
やケーブル挿入時の受信回路誤動作防止にも対応したク
ランプも可能である。
回路を持っているので、平衡伝送線路の一方だけの断線
やケーブル挿入時の受信回路誤動作防止にも対応したク
ランプも可能である。
【図１】本発明の１実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の１実施例の構成を示す回路図である。
【図３】従来のフェールセーフ回路の１実施例の構成図
である。
である。
１ 信号受信回路 ２ 終端抵抗 ３ ＡＣカップリングコンデンサ ４−１，４−２ 平衡伝送線路 ５−１，５−２ 電流検出回路 ６ 論理ゲート ７，８ レベルクランプ（ＯＮ／ＯＦＦ）切替え回路 ９，１０ レベルクランプ回路（ハイ／ロー）
Claims (6)
- 【請求項１】 平衡伝送線路から伝送信号を受信する信
号受信回路に入力される異常信号を検出して、前記信号
受信回路への異常信号の入力を防止するフェールセーフ
回路において、 前記平衡伝送線路の各線路を開放可能に接続され、受信
回路の入力レベルを所定の値に保持するレベルクランプ
回路と、 前記信号受信回路の各信号入力端子ごとに１つずつ接続
され、各信号入力端子に前記平衡伝送線路から入力され
る伝送信号の電流を検出する電流検出手段と、 前記電流検出手段の検出結果により、前記レベルクラン
プ回路を接続、または開放する切替え手段とを有するこ
とを特徴とする平衡伝送線路のフェールセーフ回路。 - 【請求項２】 前記レベルクランプ回路は、接続された
平衡伝送線路の一方の線路のレベルをハイレベルに保持
し、他方の線路のレベルをローレベルに保持し、 前記電流検出手段は、信号受信回路の２つの入力端子に
それぞれ接続される２つの電流検出回路からなり、 前記切替え手段は、前記２つの電流検出回路の出力の論
理和を演算するＯＲゲート回路と、前記ＯＲゲート回路
の出力により駆動され、各レベルクランプ回路の接続、
開放を制御するレベルクランプ回路制御部とからなる請
求項１に記載のフェールセーフ回路。 - 【請求項３】 前記電流検出回路は、伝送線路と信号受
信回路の入力端子との間に接続される抵抗と、前記抵抗
の両端の電位差を検出する差動増幅器とからなる請求項
２に記載のフェールセーフ回路。 - 【請求項４】 前記レベルクランプ回路制御部は、ドレ
インとソースがそれぞれ平衡伝送線路の1方の線路とレ
ベルクランプ回路とに接続され、ゲートに前記ＯＲゲー
ト回路の出力が接続されるＭＯＳトランジスタからなる
請求項２に記載のフェールセーフ回路。 - 【請求項５】 平衡伝送線路から伝送信号を受信する信
号受信回路に入力される異常信号を検出して、前記信号
受信回路への異常信号の入力を防止するフェールセーフ
方法において、 各信号入力端子ごとに電流監視機能を設けて伝送信号の
有無を判別し、 伝送信号ありと判別したときは、入力信号レベルを各端
子ごとに固定するレベルクランプ回路を切り離すことを
特徴とするフェールセーフ方法。 - 【請求項６】 前記レベルクランプ回路の固定する信号
レベルは、一方の線路からの入力端子に対してはハイレ
ベル、他方の線路からの入力端子に対してはローレベル
とする請求項５に記載のフェールセーフ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10357823A JP2000183715A (ja) | 1998-12-16 | 1998-12-16 | フェールセーフ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10357823A JP2000183715A (ja) | 1998-12-16 | 1998-12-16 | フェールセーフ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183715A true JP2000183715A (ja) | 2000-06-30 |
Family
ID=18456112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10357823A Pending JP2000183715A (ja) | 1998-12-16 | 1998-12-16 | フェールセーフ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000183715A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011086993A (ja) * | 2009-10-13 | 2011-04-28 | Nippon Soken Inc | 差動通信用送信装置 |
| CN104022744A (zh) * | 2013-02-28 | 2014-09-03 | 精工电子有限公司 | 运算放大器 |
-
1998
- 1998-12-16 JP JP10357823A patent/JP2000183715A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011086993A (ja) * | 2009-10-13 | 2011-04-28 | Nippon Soken Inc | 差動通信用送信装置 |
| CN104022744A (zh) * | 2013-02-28 | 2014-09-03 | 精工电子有限公司 | 运算放大器 |
| JP2014168181A (ja) * | 2013-02-28 | 2014-09-11 | Seiko Instruments Inc | オペアンプ |
| CN104022744B (zh) * | 2013-02-28 | 2018-02-09 | 精工半导体有限公司 | 运算放大器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4782300A (en) | Differential transceiver with line integrity detection | |
| KR100190479B1 (ko) | 전기/전자스위치의기능감시장치 | |
| KR960032963A (ko) | 디지탈 이선 버스 자료 통신시스템 고장-허용 출력 스테이지 | |
| US20040158781A1 (en) | Method for determining line faults in a bus system and bus system | |
| JP3773956B2 (ja) | 差動バスを介してデータを伝送するシステム | |
| JP3593311B2 (ja) | バスシステム用のデカップリング装置 | |
| CN111831602B (zh) | 电路装置、电路装置的判定方法以及电子设备 | |
| JP2000183715A (ja) | フェールセーフ回路 | |
| KR100428524B1 (ko) | 차동버스를통한데이터전송을위한시스템 | |
| JP3512715B2 (ja) | バス終端調整装置及びバス終端調整方法 | |
| JPH10163896A (ja) | パルス幅検出機能を有する受信スケルチ回路 | |
| JPH01284770A (ja) | エンコーダの断線検出回路 | |
| JP3012561B2 (ja) | 信号保持回路および方法 | |
| JP3279813B2 (ja) | 二線式バスの異常検出方法 | |
| KR0128198Y1 (ko) | 분산 제어 시스템의 고장 검출회로 | |
| JPH0685717A (ja) | 平衡伝送路断線検出回路 | |
| JP2851085B2 (ja) | 端末電源断検出方法 | |
| JPH01290315A (ja) | クロック断検出回路 | |
| JP2570163B2 (ja) | 切替制御装置 | |
| JPH04186940A (ja) | 多重通信制御装置の受信回路 | |
| JP2000354072A (ja) | ２線式線路上の干渉性縦電圧を低減する低減回路を備える回路装置 | |
| JP2001358779A (ja) | 半導体集積回路 | |
| JPH0352436A (ja) | 平衡伝送回路におけるフェイルセーフ回路 | |
| JP2000022764A (ja) | フェイルセーフ論理回路 | |
| JPS62254201A (ja) | 誤動作防止回路 |