CN111831602B - 电路装置、电路装置的判定方法以及电子设备 - Google Patents

电路装置、电路装置的判定方法以及电子设备 Download PDF

Info

Publication number
CN111831602B
CN111831602B CN202010298958.9A CN202010298958A CN111831602B CN 111831602 B CN111831602 B CN 111831602B CN 202010298958 A CN202010298958 A CN 202010298958A CN 111831602 B CN111831602 B CN 111831602B
Authority
CN
China
Prior art keywords
circuit
packet
bus
eop
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010298958.9A
Other languages
English (en)
Other versions
CN111831602A (zh
Inventor
武藤幸太
山田利道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN111831602A publication Critical patent/CN111831602A/zh
Application granted granted Critical
Publication of CN111831602B publication Critical patent/CN111831602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

电路装置、电路装置的判定方法以及电子设备。电路装置包含：分组输出电路，其对分组的电流进行放大并输出到USB标准的总线；检测电路，其检测发送到总线的分组的振幅电平是否持续规定的期间超过切断检测电平；以及判定电路，其在使由分组输出电路输出的SOF分组中的EOP的电流比EOP以外的部分的电流低、且通过检测电路检测到EOP的振幅电平超过切断检测电平的情况下，判定为与总线连接的装置被切断。

Description

电路装置、电路装置的判定方法以及电子设备
技术领域
本发明涉及例如电路装置、电路装置的判定方法以及电子设备。
背景技术
在依照USB(Universal Serial Bus：通用串行总线)标准来收发分组等的信号的情况下，有时考虑衰减等而采用在发送侧预先增大信号的振幅电平等对策。但是，当振幅电平超过切断检测电平时，尽管连接了通信的对方装置，也会判定为对方装置被切断。
因此，提出了在增大振幅电平的情况下增大切断检测电平的技术(例如参照专利文献1)。
专利文献1：日本特开2011-129042号公报
但是，在上述技术中，存在如下的课题：由于另外需要变更切断检测电平的结构、具体来说是生成多个基准电压并且选择任意一个基准电压的结构，所以容易导致结构复杂化。
发明内容
为了解决上述课题，一个方式的电路装置包含：分组输出电路，其对分组的电流进行放大并输出到USB标准的总线；检测电路，其检测发送到所述总线的分组的振幅电平是否持续规定的期间超过切断检测电平；以及判定电路，其在使由所述分组输出电路输出的SOF分组中的EOP的电流比所述EOP以外的部分的电流低、且通过所述检测电路检测到所述EOP的振幅电平超过所述切断检测电平的情况下，判定为与所述总线连接的装置被切断。
附图说明
图1是示出实施方式的电路装置与其他装置的连接的图。
图2是示出电路装置的主要部分结构与其他装置的连接的图。
图3是示出电路装置的结构的图。
图4是示出电路装置与其他装置之间的传输路径的图。
图5是示出电路装置与其他装置之间的传输路径的图。
图6是示出电路装置的动作的流程图。
图7是示出分组的振幅电平的图。
图8是示出分组的振幅电平的图。
图9是示出分组的振幅电平的图。
图10是示出分组的振幅电平的图。
图11是示出分组的振幅电平的图。
图12是示出眼图的图。
图13是示出眼图的图。
图14是示出分组的振幅电平的图。
图15是示出分组的振幅电平的图。
图16是示出电路装置的主要部分的图。
图17是示出应用了实施方式的电路装置的电子设备的例子的图。
图18是示出设备装置的切断的图。
标号说明
2：主机装置；4：设备装置；10：电路装置；11、12：物理层电路；20：处理电路；30：总线监视电路；40：总线开关电路；112、122：分组输出电路；114、124：检测电路；500：电子设备。
具体实施方式
以下，参照附图对实施方式的电路装置进行说明。另外，在各图中，各部分的尺寸和比例尺与实际的适当不同。另外，以下所述的实施方式是优选的具体例，因此在技术上赋予了优选的各种限定，但只要在以下的说明中没有特别限定本发明的内容的记载，则本发明的范围并不限于这些方式。
图1是示出实施方式的电路装置10等的连接的图。如该图所示，电路装置10的一端经由总线BS1而与主机装置2连接，该电路装置10的另一端经由总线BS2而与设备装置4连接。具体来说，设备装置4例如是指存储卡、蓝牙(注册商标)设备、DSRC(Dedicated ShortRange Communications：专用短程通信)设备等，是由主机装置2控制的装置。总线BS1、BS2是包含差动传输信号DP、DM等的信号线在内的USB标准的总线。
在主机装置2例如是汽车导航装置等车载装置的情况下，在车内的控制台等设置有与电路装置10的另一端连接的连接器C1，该连接器C1经由USB线缆6而与设备装置4连接。
在USB线缆6比较短的情况下，能够构成为不经由电路装置10而将主机装置2与设备装置4连接。但是，在USB线缆6比较长的情况下，从主机装置2输出的信号在该USB线缆6中衰减或者波形发生钝化后到达设备装置4。因此，构成为设置在主机装置2与设备装置4之间的电路装置10进行从该主机装置2输出的信号的再同步和放大等，从而预先对USB线缆6中的衰减等进行补偿并输出。
具体来说，构成为主机装置2和电路装置10安装于电路基板1，并且从电路装置10连接到连接器C1，该连接器C1进一步经由USB线缆6而与设备装置4连接。
图2是示出电路装置10的概略结构的框图。在图2中，电路装置10包含物理层电路11、12、处理电路20、总线监视电路30以及总线开关电路40。
另外，在图2中，为了与物理层电路12进行区分，对物理层电路11附加了“1”。同样，为了与物理层电路11进行区分，对物理层电路12附加了“2”。
物理层电路11与总线BS1连接，物理层电路12与总线BS2连接。物理层电路11、12由物理层的模拟电路构成。物理层的模拟电路例如是发送电路、接收电路、各种检测电路、下拉电阻等。
总线监视电路30分别对总线BS1和总线BS2进行监视，根据该监视结果将信号Swc输出到总线开关电路40。
总线开关电路40根据信号Swc而在总线BS1和总线BS2之间接通或断开。详细来说，总线开关电路40例如在信号Swc为H电平时接通，在信号Swc为L电平时断开。
另外，总线监视电路30根据总线BS1和总线BS2的监视结果来决定工作模式。在工作模式中存在USB标准下的HS(High Speed：高速)模式和FS(Full Speed：全速)模式，总线监视电路30按照所决定的工作模式对各部分进行控制。
另外，如果总线监视电路30根据总线BS1和总线BS2的监视结果判定为不能进行HS模式，则使信号Swc为H电平而使总线开关电路40接通。如果总线开关电路40接通，则如图4所示，在主机装置2与设备装置4之间，分组等在绕过处理电路20的路径TR1中传输。
如果总线监视电路30根据总线BS1和总线BS2的监视结果判定为能够进行HS模式，则使信号Swc为L电平而使总线开关电路40断开。如果总线开关电路40断开，则如图5所示，在主机装置2与设备装置4之间，分组等在经由处理电路20的路径TR2中传输。
处理电路20是在HS模式的情况下执行传输处理等各种处理的电路。例如，处理电路20在HS模式的情况下将从总线BS1经由物理层电路11接收到的分组经由物理层电路12而传输到总线BS2，另外，将从总线BS2经由物理层电路12接收到的分组经由物理层电路11而传输到总线BS1。处理电路20在进行这样的传输时也执行分组的比特的再同步等处理。此外，在本实施方式中，处理电路20如后述那样将再同步后的分组输出到总线BS1时的电流值指定给物理层电路11，将再同步后的分组输出到总线BS2时的电流值指定给物理层电路12。
另外，处理电路20在总线开关电路40断开的期间的一部分或全部中不变更分组的格式地执行传输处理等。
处理电路20和总线监视电路30是判定电路的一例。处理电路20和总线监视电路30可以由门阵列等逻辑电路等一体构成，也可以由CPU、MPU等处理器构成。
图3是更详细地示出电路装置10的结构的图。在图3中，物理层电路11包含分组输出电路112和检测电路114。与物理层电路11同样，物理层电路12也包含分组输出电路122和检测电路124。
另外，在图3中，为了与设置于物理层电路12的要素进行区分，对设置于物理层电路11的要素附加了“1”。同样，为了与设置于物理层电路11的要素进行区分，对设置于物理层电路12的要素附加了“2”。
分组输出电路112用于在HS模式的情况下将供给到总线BS2的分组经由处理电路20而输出到相反侧的总线BS1。详细来说，在HS模式的情况下，由于从设备装置4供给到总线BS2的分组通过处理电路20进行再同步而供给到分组输出电路112，所以分组输出电路112按照由信号Adj_1指定的电流将该供给的分组输出到总线BS1。
同样，分组输出电路122用于在HS模式的情况下将供给到总线BS1的分组经由处理电路20而输出到相反侧的总线BS2。在HS模式的情况下，由于从主机装置2供给到总线BS1的分组通过处理电路20进行再同步而供给到分组输出电路122，所以分组输出电路122按照由信号Adj_2指定的电流将该供给的分组输出到总线BS2。
以USB标准传输的数据是以“帧”为单位而构成的，并且，该“帧”由接在被称为SOF(Start of Frame：帧开始)的分组之后的多个“事务(transaction)”构成。“事务”是完成有意义的数据的收发的单位，由多个分组构成。分组是以USB标准传输的数据的最小单位，被分成包含SOF的几个种类。
在分组的起始配置有用于取得同步的SYNC，接着配置有表示该分组的种类的PID(Packet Identifier：分组标识符)。某个分组是否为SOF是通过包含在该分组中的PID来确定的。另外，在作为SOF的分组的末端配置有EOP(End Of Packet：分组结尾)。另外，以下，将作为SOF的分组记为SOF分组。
在USB中，在主机装置2和/或设备装置4中也设置有同样的物理层电路。在设备装置等的物理层电路中设置有下拉电阻，例如当设备装置4被切断时，由于设备装置4的下拉电阻被移除，所以从电路装置10来看，信号DP、DM的信号振幅增大。参照图18对该点进行说明。
图18是示出电路装置10中的物理层电路12的主要部分和设备装置4中的物理层电路的主要部分的图。
如该图所示，在电路装置10中包含：发送电路，其通过差动传输向总线BS2发送信号；接收电路，其从总线BS2接收差动传输的信号；下拉电阻R1，其连接在差动传输的信号中的信号DP的信号线与电压为零的节点Gnd之间；以及下拉电阻R2，其连接在差动传输的信号DM的信号线与节点Gnd之间。另外，在设备装置4的物理层电路中也采用了同样的结构，包含发送电路、接收电路以及下拉电阻R11、R12。
在如图18的(1)所示那样总线BS2与设备装置4连接的情况下，电路装置10的发送电路使(1)的粗线所示的路径中流过恒定电流来作为信号DP。在该情况下，在信号DP的信号线上并联有下拉电阻R1和R11这两个电阻，所以下拉电阻的合成值为下拉电阻R1或R11的单个电阻值的一半。信号DM的信号线也同样如此，在总线BS2与设备装置4连接的情况下，下拉的电阻合成值为下拉电阻R2或R12的单个电阻值的一半。
在如图18的(2)所示那样设备装置4从总线BS2切断的情况下，电路装置10的发送电路使(2)的粗线所示的路径中流过与(1)相同的值的恒定电流来作为信号DP。在该情况下，由于在信号DP的信号线上仅连接有下拉电阻R1，所以与连接有设备装置4的情况相比，下拉的电阻值变为2倍。
因此，在设备装置4从总线BS2切断的情况下，由于电阻值变为2倍，并且电流值相同，所以差动信号的振幅电平变为与连接有设备装置4的状态的差动信号的振幅电平的2倍。
因此，可以在连接有设备装置4的状态下的差动信号的振幅电平与设备装置4被切断的状态下的差动信号的振幅电平之间设定作为阈值的切断检测电平，在SOF的EOP的振幅电平超过了切断检测电平的情况下，设备装置4有可能被切断。
另外，以SOF分组中的EOP的振幅电平为比较对象的理由在于，EOP的构成差动信号的信号DP、DM的振幅电平与其他分组相比持续更长时间(具体来说持续40比特、约83纳秒的期间)被固定化，从差动信号来看维持为H电平，因此便于与切断检测电平进行比较。
再次返回到图3进行说明，检测电路114检测发送到总线BS1的HS分组的振幅电平是否持续规定的期间超过切断检测电平，输出作为其检测结果的信号C_det1并通知给总线监视电路30。
同样，检测电路124检测发送到总线BS2的HS分组的振幅电平是否持续规定的期间超过切断检测电平，输出作为其检测结果的信号C_det2并通知给总线监视电路30。
另外，“持续规定的期间”是指例如在规定的期间内进行平均。如果是检测电路114、124的检测响应理想地足够高的情况，则即使是一瞬间也能够检测振幅电平是否超过了切断检测电平。但是，实际上，在检测电路114、124中，由于在很多情况下不能期望这样高的检测响应，所以检测振幅电平的在规定的期间内的平均值是否超过了切断检测电平。
另外，在切断检测的判定中使用的切断检测电平例如是525mV。
总线监视电路30除了根据信号C_det1和C_det2如后述那样判定是否发生了设备切断之外，还对处理电路20和总线开关电路40进行控制。
另外，总线监视电路30在判定为发生了设备切断的情况下，使信号Swc成为H电平而使总线开关电路40接通，将工作模式从HS模式切换为FS模式。通过该接通，在主机装置2与设备装置4之间传输的分组等的信号的路径从经由处理电路20的路径TR2切换为经由总线开关电路40的路径TR1。
在USB标准中，在从USB线缆的一端发送了信号的情况下，在该USB线缆的另一端测定的眼图中，考虑到该USB线缆中的衰减而容许图12所示的被称为Far-End(远端)的开口小的图案。这里，眼图是指叠加多个比特的构成差动信号的信号DP和DM所示的波形而示出的波形W。在USB标准下，只要该波形W不与禁止区域AR1、AR2和AR3重叠即可。
近年来，在USB线缆的另一端，有时要求图13所示的被称为Near-End(近端)的传输品质高的开口大的图案。为了满足该Near-End的图案，考虑到USB线缆中的衰减，在USB线缆的一端侧发送的信号的振幅被设定得较大。
但是，当在USB线缆的一端侧发送的信号的振幅过大时，由于超过了切断检测电平，所以尽管连接了设备装置4，也会误判定为设备装置4被切断。
为了防止这样的误判定，如背景技术栏所述的那样，还有在增大信号的振幅电平的情况下增大切断检测电平的技术，但在该技术中，由于另外需要变更切断检测电平的结构，所以容易导致结构的复杂化。
因此，在本实施方式中，总线监视电路30如以下那样判定是否发生了设备切断。
图6是示出本实施方式的电路装置10中的设备切断的判定动作的流程图，图7至图11是示出分组的振幅电平的图。
在本实施方式中，能够判定与总线BS1和总线BS2连接的装置的切断，但在图1所示的连接中成为问题的是与总线BS2连接的设备装置4的切断。因此，在本实施方式中，对设备装置4是否被切断的判定进行说明。
另外，在FS模式下，由于总线开关电路40接通，所以在主机装置2与设备装置4之间，分组等在绕过处理电路20的路径TR1中传输。因此，在分组等在经由处理电路20的路径TR2中传输的情况下、即在HS模式的情况下执行设备切断的判定动作。
另外，在图7至图11中，为了简化说明，例示了输出到总线BS2的分组中的开始端为SYNC、末端为EOP的SOF分组。图示的分组的振幅电平在图中简单地用信号DM或DP中的一方的绝对值来表示。另外，在EOP以外的分组中，由于振幅电平成为与“0”或“1”对应的电平，所以实际上不会成为粗线那样连续的电平，但在图中简化示出。
首先，在SOF分组的情况下，总线监视电路30根据信号C_det2来判定输出到总线BS2的EOP的振幅电平是否超过了切断检测电平(步骤S10)。
如果是设备装置4与总线BS2连接的情况，则在原则上，如图7所示，输出到总线BS2的EOP的振幅电平例如为400mV，小于切断检测电平D_th的525mV。因此，步骤S10的判定结果为“否”，处理步骤返回到步骤S10而循环。反过来说，在EOP的振幅电平超过切断检测电平D_th之前，总线监视电路30不执行后面的处理。
另一方面，在步骤S10中，作为输出到总线BS2的EOP的振幅电平超过切断检测电平D_th的情况，可以考虑如下的两种。即，作为第1情况，是设备装置4与总线BS2连接的情况的例外，是如下情况：为了满足图13所示的Near-End的图案，分组输出电路122所输出的SOF分组中的EOP的振幅电平例如为600mV，如图8所示超过了切断检测电平D_th。作为第2情况，是如下情况：设备装置4被从总线BS2切断，如图18的(2)所说明的那样，SOF分组中的EOP的振幅电平超过了切断检测电平。另外，在第2情况下，分组的振幅电平如图9所示的那样是设备装置4与总线BS2连接的情况下的振幅电平(参照图7)的2倍，例如为800mV。
由于是第1情况或第2情况，所以如果EOP的振幅电平超过切断检测电平D_th(如果步骤S10的判定结果为“是”)，则总线监视电路30指示处理电路20降低SOF分组中的EOP的电平(步骤S12)。
通过该指示，处理电路20根据PID来判定在步骤S10中判断出的分组的下一个分组是否为SOF，如果该分组是SOF分组，则持续该SOF分组中的、输出EOP的整个期间地，使由信号Adj_2指定的电流值比输出EOP以外的部分的期间的电流值低，例如设为最低值。另一方面，如果该分组是SOF分组，则处理电路20在该SOF分组中的、输出EOP以外的部分的期间内，不变更由信号Adj_2指定的电流值。
在上述第1情况下，当处理电路20根据总线监视电路30的指示来变更由信号Adj_2指定的电流值时，由分组输出电路122输出的SOF分组如图10所示那样仅EOP的振幅电平下降，因此该EOP的振幅电平小于切断检测电平D_th。另外，图10是SOF分组中的仅EOP的振幅电平下降到400mV、EOP以外的部分维持为600mV的例子。
在上述第2情况下，当根据上述指示来变更由信号Adj_2指定的电流值时，由分组输出电路122输出的分组如图11所示那样是设备装置4与总线BS2连接的情况下的振幅电平(参照图10)的2倍，该EOP的振幅电平超过切断检测电平D_th。
另外，图11是SOF分组中的EOP的振幅电平为400mV的2倍的800mV、EOP以外的部分为600mV的2倍的1200mV的例子。
总线监视电路30在对处理电路20进行了指示之后，根据信号C_det2来再次判定输出到总线BS2的SOF分组中的、EOP的振幅电平是否超过了切断检测电平(步骤S14)。
如果是第1情况，则SOF分组中的EOP以外的部分的振幅电平如图10所示那样为600mV，但由于存在比特的变化，所以从平均值来看，不会超过切断检测电平的525mV。另外，在该情况下，由于EOP的振幅电平下降到400mV，所以即使比特被固定，也不会超过切断检测电平的525mV。
因此，如果是第1情况，则步骤S14的判定结果为“否”，总线监视电路30判定为未发生设备切断。
根据该判定，总线监视电路30向处理电路20通知没有发生设备切断的意思，接收到该通知的处理电路20使在输出EOP的期间下降的电流值复原(步骤S16)。然后，处理步骤返回到步骤S10。
另外，当处理步骤返回到步骤S10时，SOF分组中的EOP的振幅电平例如如图8所示那样超过切断检测电平D_th，因此该步骤S10的判定结果为“是”。因此，只要设备装置4与总线BS2连接，则处理步骤按照步骤S10→S12→S14→S16→S10这一路径进行循环。因此，即使在步骤S10中EOP的振幅电平超过切断检测电平D_th，也不会判定为设备切断。
另一方面，如果是第2情况，则即使电流值下降，SOF分组中的EOP的振幅电平也因切断而变成2倍的800mV，超过切断检测电平D_th的525mV。
因此，如果是第2情况，则步骤S14的判定结果为“是”，因此总线监视电路30判定为发生了设备切断(步骤S18)。
另外，如果判定为发生了设备切断，则以后不可能继续HS模式，因此总线监视电路30将工作模式切换为FS模式。
根据本实施方式，在增大分组的振幅电平而使USB线缆6的另一端的眼图成为品质高的开口大的图案的情况下，能够防止尽管连接了设备装置4但误判定为发生了设备切断的情况。特别是，根据本实施方式，不需要变更在设备切断的判定中使用的切断检测电平D_th，另外，可以使用检测响应比较低的电路来作为检测电路124，因此能够避免结构的复杂化。而且，在本实施方式中，能够防止这样的误判定，因此能够避免主机装置2与设备装置4之间的HS模式中断。
在实施方式中，分组输出电路122是按照由信号Adj_2指定的电流来输出分组的结构、即进行电流放大而输出分组的结构。在电流放大中，即使存在通过信号Adj_2而持续SOF分组中的、输出EOP的期间地降低电流的指示(步骤S12)，实际输出的EOP的波形有时也不遵循该指示。详细来说，根据步骤S12的指示，从分组输出电路122输出的分组的振幅电平在理想上来说如图10所示，但实际上有时如图14所示那样在EOP的开始端发生钝化。
因此，通过实施以下对策，能够改善EOP的振幅电平在开始端钝化的情况。
例如，处理电路20强制性地置换SOF分组的构成EOP的40个比特中的、至少最初的第1比特即起始比特，使得从差动信号来看为L电平。由此，如图15所示，EOP的开始端的振幅电平过度下降，能够与分组输出电路122中的钝化相抵消而接近图10所示的分组的振幅电平的波形。
另外，在分组输出电路122中，在EOP的开始端的钝化程度大的情况下，也可以不仅置换构成EOP的40个比特中的最初的第1比特，还置换第2比特之后的比特。
另外，作为改善SOF分组中的EOP的振幅电平在开始端钝化的其他对策，如图16所示，采用了如下的结构：在物理层电路12的例如分组输出电路122的输出端设置开关Swp和开关Swm，该开关Swp使信号DP的信号线经由电阻R3而在节点Gnd接地，该开关Swm使信号DM的信号线经由电阻R4而接地。开关Swp、Swm具体来说是晶体管，例如从EOP的开始端起接通1比特左右的期间长度。开关Swp、Swm的接通断开例如是通过执行分组的再同步的处理电路20来控制的。
根据该结构，在信号DP的信号线中流过的电流通过开关Swp的接通而流向节点Gnd，另外，在信号DM的信号线中流过的电流通过开关Swm的接通而流向节点Gnd。因此，与上述的置换构成EOP的比特的起始的情况同样，EOP的开始端的振幅电平过度地下降，因此能够与分组输出电路122的钝化相抵消而接近图10所示的分组的振幅电平。
关于开关Swp的连接目的地，由于目的在于使信号DP的信号线的电流强制性地流过，因此可以不是向节点Gnd的接地，而是连接于恒流电路。同样，开关Swm的连接目的地可以不是向节点Gnd的接地，而是连接于恒流电路。
另外，开关Swp是第1开关的一例，开关Swm是第2开关的一例。信号DP的信号线是第1信号线的一例，信号DM的信号线是第2信号线的一例，节点Gnd是接地节点的一例。
在检测电路124的检测响应慢的情况下，也可以构成为，在步骤S12中，不需要持续SOF分组中的EOP的整个区域地指示电流值的降低，而在从EOP的开始端稍微延迟之后，指示电流值的降低而使EOP的振幅电平下降。
检测电路124也可以构成为仅在SOF分组中的输出EOP的期间内，判定该EOP的振幅电平是否超过了切断检测电平D_th。在检测响应快的情况下，检测电路124有可能在比计算上述平均值的期间短的期间内、例如SOF分组中的EOP以外的部分的短期间内，检测出振幅电平超过了切断检测电平D_th。因此，优选构成为不将SOF分组中的、输出EOP的期间以外的期间内的振幅电平与切断检测电平D_th进行比较。具体来说，检测电路124优选构成为对分组中的SOF分组的EOP以外的部分进行屏蔽，而仅在EOP的全部或一部分期间内将该EOP的振幅电平与切断检测电平D_th进行比较。
另外，在实施方式中，在步骤S10和S12的判别结果两次都为“是”的情况下，总线监视电路30判定为发生了设备切断，但也可以如下那样进行判定。
在分组输出电路122按照由信号Adj_2指定的电流将分组输出到总线BS2的情况下，有时以某种程度的概率得知该分组的振幅电平是否超过切断检测电平D_th。
在通过信号Adj_2指定分组的振幅电平超过切断检测电平D_th的可能性高的电流的情况下，关于SOF分组的EOP以外的部分，处理电路20使分组输出电路122按照由该信号Adj_2指定的电流输出分组。
另一方面，关于SOF分组中的EOP，处理电路20使电流比指定给SOF分组的EOP以外的部分的电流低，在EOP的发送结束时，复原为所指定的电流。
检测电路124也可以构成为：检测SOF分组中的降低了电流的EOP的振幅电平是否超过了切断检测电平D_th，在通过表示该检测结果的信号C_det2表示为超过的情况下，总线监视电路30判定为发生了设备切断。
根据该结构，仅通过检测一次SOF分组中的EOP的振幅电平，就能够判定设备切断的发生。
另外，在实施方式中，假定了图1所示的连接状态，电路装置10以处理电路20、总线监视电路30以及总线开关电路40为中心而具有对称性，因此也可以将主机装置2与总线BS2连接，将设备装置4与总线BS1连接，从而判定与总线BS1连接的设备装置4是否被切断。
此外，也可以将实施方式中的分组输出电路122对分组的输出功能、检测电路144对振幅电平的检测功能以及总线监视电路30的判定功能应用在中继器以外的端口、例如以下端口中。即，也可以将实施方式中的上述各功能也应用在主机装置2的下游端口、将从上游装置接收的分组分配给1个以上的下游装置的集线器的下游端口中。
图17是示出包含实施方式的电路装置10的电子设备500的一例的图。该电子设备500包含电路装置10和主机装置2。这里所说的主机装置2是中央处理装置的一例。主机装置2经由总线BS1而与电路装置10连接。另外，电路装置10经由总线BS2而例如与设备装置4连接。
主机装置2可以由例如CPU、MPU等处理器实现，也可以由安装有1个以上的半导体集成电路、电子部件等的结构实现。
电子设备500可以还包含存储部510、操作部520、显示部530。存储部510存储数据，其功能由半导体存储器、HDD(Hard Disk Drive：硬盘驱动器)等实现。操作部520用于供用户进行输入操作，由操作按钮、触摸面板显示器等操作设备实现。显示部530显示各种信息，由液晶、有机EL等显示器实现。另外，在使用触摸面板显示器作为操作部520的情况下，该触摸面板显示器兼具操作部520和显示部530的功能。
作为电子设备500，例如可设想车载设备、打印装置、投影装置、机器人、头部佩戴型显示装置、生物体信息测定设备、计测距离、时间、流速或流量等物理量的计测设备、基站或路由器等网络相关设备、发布内容的内容提供设备或者数码照相机或摄像机等影像设备等各种设备。

Claims (6)

1.一种电路装置，该电路装置包含：
分组输出电路，其对分组的电流进行放大并输出到USB标准的总线；
检测电路，其检测发送到所述总线的分组的振幅电平是否持续规定的期间超过切断检测电平；以及
判定电路，其在使由所述分组输出电路输出的SOF分组中的EOP的电流比所述EOP以外的部分的电流低、且通过所述检测电路检测到所述EOP的振幅电平超过所述切断检测电平的情况下，判定为与所述总线连接的装置被切断。
2.根据权利要求1所述的电路装置，其中，
所述判定电路在要降低所述EOP的电流的情况下，将所述EOP的起始比特置换为使振幅电平下降的比特。
3.根据权利要求1所述的电路装置，其中，
所述分组输出电路包含第1开关和第2开关，该第1开关连接在所述USB标准的第1信号线与接地节点之间，该第2开关连接在所述USB标准的第2信号线与所述接地节点之间，
所述第1开关和所述第2开关从所述EOP的开始端起接通规定的期间长度。
4.根据权利要求1至3中的任意一项所述的电路装置，其中，
所述检测电路持续所述SOF分组中的所述EOP的全部或一部分的期间地，对该EOP的振幅电平和所述切断检测电平进行比较。
5.一种电路装置的判定方法，该电路装置判定与USB标准的总线连接的装置是否被切断，该电路装置包含：
分组输出电路，其对分组的电流进行放大并输出到所述总线；以及
检测电路，其检测发送到所述总线的分组的振幅电平是否持续规定的期间超过切断检测电平，
在该电路装置的判定方法中，
使由所述分组输出电路输出的SOF分组中的EOP的电流比所述EOP以外的部分的电流低，
在通过所述检测电路检测到所述EOP的振幅电平超过所述切断检测电平的情况下，判定为与所述总线连接的装置被切断。
6.一种电子设备，该电子设备包含：
权利要求1至4中的任意一项所述的电路装置；以及
中央处理装置，其与所述总线连接。
CN202010298958.9A 2019-04-18 2020-04-16 电路装置、电路装置的判定方法以及电子设备 Active CN111831602B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-079039 2019-04-18
JP2019079039A JP2020177435A (ja) 2019-04-18 2019-04-18 回路装置、回路装置の判定方法および電子機器

Publications (2)

Publication Number Publication Date
CN111831602A CN111831602A (zh) 2020-10-27
CN111831602B true CN111831602B (zh) 2023-04-25

Family

ID=72829421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010298958.9A Active CN111831602B (zh) 2019-04-18 2020-04-16 电路装置、电路装置的判定方法以及电子设备

Country Status (3)

Country Link
US (1) US11126582B2 (zh)
JP (1) JP2020177435A (zh)
CN (1) CN111831602B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020160488A (ja) * 2019-03-25 2020-10-01 セイコーエプソン株式会社 回路装置、回路装置の判定方法および電子機器
GB202010786D0 (en) * 2020-07-14 2020-08-26 Graphcore Ltd Host connected computer network

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009122844A (ja) * 2007-11-13 2009-06-04 Fuji Xerox Co Ltd 通信制御装置及びプログラム
JP2011186791A (ja) * 2010-03-09 2011-09-22 Seiko Epson Corp Ｕｓｂハブ及びｕｓｂハブの制御方法
JP2012068907A (ja) * 2010-09-24 2012-04-05 Nec Casio Mobile Communications Ltd バス接続回路及びバス接続方法
CN104350481A (zh) * 2012-06-30 2015-02-11 英特尔公司 设备断开检测
CN109426645A (zh) * 2017-08-29 2019-03-05 精工爱普生株式会社 发送电路、集成电路装置以及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001048613A2 (en) * 1999-12-24 2001-07-05 Koninklijke Philips Electronics N.V. Emulation of a disconnect of a device
US6975132B2 (en) 2003-09-11 2005-12-13 Xilinx, Inc. DAC based driver with selectable pre-emphasis signal levels
JP4973036B2 (ja) * 2005-08-08 2012-07-11 セイコーエプソン株式会社 ホストコントローラ
US8161220B2 (en) * 2005-11-18 2012-04-17 Vetra Systems Corporation Method and apparatus for enhancing universal serial bus applications
JP5306166B2 (ja) 2009-12-21 2013-10-02 ルネサスエレクトロニクス株式会社 通信装置
US9239810B2 (en) * 2012-06-30 2016-01-19 Intel Corporation Low power universal serial bus
US9483435B2 (en) * 2014-07-06 2016-11-01 Freescale Semiconductor, Inc. USB transceiver
US10581622B2 (en) * 2015-05-26 2020-03-03 Hitachi Automotive Systems, Ltd. Communication device and communication system
TWI781134B (zh) * 2017-01-25 2022-10-21 日商精工愛普生股份有限公司 電路裝置、電子機器及束線器
US10601386B2 (en) * 2018-07-03 2020-03-24 Rafael Microelectronics, Inc. Automatic gain control circuit with background calibration
JP2020160488A (ja) * 2019-03-25 2020-10-01 セイコーエプソン株式会社 回路装置、回路装置の判定方法および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009122844A (ja) * 2007-11-13 2009-06-04 Fuji Xerox Co Ltd 通信制御装置及びプログラム
JP2011186791A (ja) * 2010-03-09 2011-09-22 Seiko Epson Corp Ｕｓｂハブ及びｕｓｂハブの制御方法
JP2012068907A (ja) * 2010-09-24 2012-04-05 Nec Casio Mobile Communications Ltd バス接続回路及びバス接続方法
CN104350481A (zh) * 2012-06-30 2015-02-11 英特尔公司 设备断开检测
CN109426645A (zh) * 2017-08-29 2019-03-05 精工爱普生株式会社 发送电路、集成电路装置以及电子设备

Also Published As

Publication number Publication date
US20200334188A1 (en) 2020-10-22
JP2020177435A (ja) 2020-10-29
CN111831602A (zh) 2020-10-27
US11126582B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
JP6788670B2 (ja) バスシステムを介したデータ受信におけるバス振動を選択的に隠すための装置および方法
CN111831602B (zh) 电路装置、电路装置的判定方法以及电子设备
US7983347B2 (en) Multiple differential transmission system including signal transmitter and signal receiver connected via three signal lines
US20040158781A1 (en) Method for determining line faults in a bus system and bus system
US8045626B2 (en) Differential transmitter, differential receiver, signal transmitter, and signal transmitting system
US9678919B2 (en) Collision detection in EIA-485 bus systems
JP2021516505A (ja) バスシステムのための送受信装置およびこのための動作方法
JP2002232492A (ja) ２線式データバスのエラー認識用回路構成
US9483435B2 (en) USB transceiver
EP3657187B1 (en) Fault detection in a low voltage differential signaling (lvds) system
US11030139B2 (en) Circuit device, circuit device determination method, and electronic apparatus
US10909062B2 (en) Circuit device and electronic apparatus
US20070102528A1 (en) Electronic device and data communication control method
JP2009060489A (ja) 信号送信機、信号受信機及び多重差動伝送システム
US8212589B2 (en) Circuit, apparatus, and method for signal transfer
JP2006101430A (ja) 車両用通信装置
EP0785649B1 (en) Method and apparatus for correcting transmission errors and detecting faults during data transmission through data transferring media
JPH01284770A (ja) エンコーダの断線検出回路
JP4570753B2 (ja) エラーコード送出装置および方法
US11489524B2 (en) Semiconductor device
US20240331455A1 (en) Vehicle control system and vehicle control device
JP2004180139A (ja) レシーバ回路
JPH11251977A (ja) 伝送路障害検出システム、及び伝送路障害検出方法
JP2004247821A (ja) 多重通信装置
JP2008011559A (ja) 多重差動伝送システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant