CN104350481A - 设备断开检测 - Google Patents

设备断开检测 Download PDF

Info

Publication number
CN104350481A
CN104350481A CN201380028293.8A CN201380028293A CN104350481A CN 104350481 A CN104350481 A CN 104350481A CN 201380028293 A CN201380028293 A CN 201380028293A CN 104350481 A CN104350481 A CN 104350481A
Authority
CN
China
Prior art keywords
equipment
usb2
main frame
signal
signal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380028293.8A
Other languages
English (en)
Other versions
CN104350481B (zh
Inventor
H·陈
K·H·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104350481A publication Critical patent/CN104350481A/zh
Application granted granted Critical
Publication of CN104350481B publication Critical patent/CN104350481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

在本文中描述了用于操作通用串行总线的系统和方法。所述方法包括:在信号线对上将分组数据从USB2设备发送到USB2主机，并且在发送所述分组数据之后，将分组结束(EOP)信号从所述USB2设备发送到所述USB2主机。所述方法还包括：在发送所述EOP信号之后，使所述USB2设备进入到空闲状态中。所述方法还包括：在空闲状态期间，将数字互联网分组探测从所述USB2设备发送到所述USB2主机，用于指示设备存在。

Description

设备断开检测
背景技术
在本文中公开的方法和系统涉及输入/输出(IO)信令协议。更加具体地，公开了用于通用串行总线2.0(USB2)的低电压、低功率解决方案。
USB是被设计用于使在计算机设备之间的接口标准化，以用于进行通信和供应电力的行业协议。USB2协议在几乎每台计算设备都中得到了广泛应用，并且利用已为大家接受的知识产权(IP)组合和标准化的软件基础设施在技术发展方面获得了巨大支持。
标准USB2规范使用3.3伏特的模拟信令用于两个USB2端口之间的通信。3.3伏特的信号强度倾向于引入集成挑战，这是因为一些前沿的半导体工艺正朝着非常低的几何形状发展，导致CMOS晶体管的栅极氧化层不再能够承受更高的电压，例如3.3伏特。此外，标准USB2规范在空闲和活动状态下均导致较高的功耗水平。结果，USB2可能不适用于在I/O功耗方面设置了严格规范的设备，例如移动平台。
附图说明
图1是根据实施例的通用串行总线架构的框图；
图2是具有高速(HS)、低速(LS)和全速(FS)能力的通用串行总线物理层的框图；
图3是具有低速或全速能力的eUSB2物理层的框图；
图4是在低速或全速模式下使用的SYNC模式的时序图；
图5是在低速或全速模式下的分组结束(EOP)模式的时序图；
图6A和图6B是示出了eUSB2信号时序的示例的时序图；
图7是低速保活信号的时序图；
图8是用于在L0期间全速或低速操作的设备断开检测技术的时序图；
图9是用于在L0状态期间高速模式的设备断开检测技术的时序图；
图10是示出了设备连接检测技术的示例的时序图；以及
图11是示出了设备在其中宣告了高速能力的设备连接检测方案的示例的时序图。
具体实施方式
在本文中所描述的实施例涉及改善的信令技术，与标准USB2相比，所述改善的信令技术提供了更低的信号电压以及减少的功耗。所述改善的信令技术可以用于新的USB协议，所述新的USB协议在本文中可以被称为嵌入式USB2(eUSB2)。在本文中所描述的信令技术可以用于支持协议级别的标准USB2操作。此外，在本文中所描述的信令技术可以使用与标准USB2物理层架构相比简化的物理层架构。在本文中公开的简化的物理层架构可以支持低速(LS)操作、全速(FS)操作或高速(HF)操作。在高速操作期间，链路使用低摆幅差分信令(例如，0.2伏特差分信令)(与在标准USB2中所使用的0.4伏特差分信令相反)，来进行操作。在低速或全速操作中，简化的PHY架构能够使用全数字化通信方案。例如，简化的PHY架构可以使用1伏特CMOS电路，这与在标准USB2中所使用的3.3伏特CMOS信令相反。在全数字化通信方案中，删除了通常在标准USB2中使用的模拟部件(例如，电流源和运算放大器)。
实施例可以支持本机模式和中继器模式。在本文中所指的本机模式描述了操作，在所述操作中，主机和设备端口均实现了eUSB2 PHY并且基于eUSB2信令来进行通信。本机模式可以用于不需要与标准USB2进行向后兼容的情况下。例如，本机模式可以用于其中两个芯片均焊接到母板的芯片到芯片通信。中继器模式允许eUSB2支持使用双半工中继器设备的标准USB2操作。2012年6月30日提交的标题为“A Clock-Less Half-DuplexRepeater”的共同待决专利申请No.涉及对操作的中继器模式进行进一步的描述，其中后者将其全部内容在此以引用的方式并入本文。
本文中所描述的实施例支持新的设备存在检测方案，该方案可以用于低电压信令协议并且当处于空闲模式时引起非常低的功耗。标准USB2规范利用设备无源上拉和主机无源下拉来检测设备连接并且确定操作模式。由此，当链路空闲时，USB2链路维持了由设备无源上拉和主机无源下拉形成的恒定直流(DC)路径。线电压由主机读出，用于确定设备的连接状态。由于上拉电阻器和下拉电阻器，当链路处于空闲模式下时，标准USB2消耗大约600μW的功率。在空闲(LPM-L1或暂停)期间，本文所描述的新的数字断开检测技术使用设备互联网分组探测而非设备上拉来指示设备存在。通过删除用于检测设备存在的设备上拉，可以消除在空闲状态下的链路功耗。例如，可以将由此导致的链路功耗减少到由泄露电流导致的功耗。
此外，根据实施例的eUSB2协议使用1伏特信令用于全速和低速操作而非3.3伏特。与具有更厚的栅极氧化层的3.3伏特的晶体管相比，1伏特的晶体管一般具有更高的引脚泄露电流。为了减少流过上拉电阻器和下拉电阻器的电流，可以增加下拉电阻器和上拉电阻器的电阻。然而，增加下拉电阻器和上拉电阻器的电阻可能会导致有源缓冲器不能够覆盖增强的上拉。根据实施例的新的设备检测方案在下游设备上使用有源缓冲驱动器而非上拉电阻来有源地驱动eD+或eD-信号线，，以用于指示设备存在。由此，可以消除用于覆盖增强的上拉的有源缓冲器的使用。在某些实施例中，可以删除上拉电阻器。
当前的USB2规范还利用边带线来检测“正在进行”(On-The-Go)(OTG)设备，所述OTG设备被路由到片上通用输入缓冲器(GIO)。根据实施例，对OTG设备的检测可以通过使用带内OTG检测机制来实现。由此，可以删除用于检测OTG能力的边带线，由此降低GIO引脚数。
图1是根据实施例的通用串行总线架构的框图。eUSB2架构可以在任何合适的电子设备中使用，所述合适的电子设备包括：桌上型计算机、便携式计算机、平板计算机和移动电话等。根据实施例，eUSB2架构100可以包含标准USB2段102和eUSB2段104。标准USB2段102可以包括协议层106和链路层108。协议层106用于管理在设备与主机之间的信息的传送。例如，协议层106用于确定如何构建信息分组。链路层108用于创建和维护在设备与主机之间的通信(或链路)信道。链路层108还控制信息的流动和链路的功率管理状态。在实施例中，协议层106和链路层二者均根据标准USB2通信协议进行操作。
eUSB2段104包含eUSB2架构100独有的物理层(PHY)110。物理层110可以通过任何合适的接口122(例如，USB2.0收发器宏单元接口(UTMI)和具有扩展的UTMI(UTMI+)等)与链路层108连接。
物理层110可以包括eUSB2数据线对114(在本文中称为eD+116和eD-118)。所述数据线用于在上游端口与下游端口之间传输信号。取决于特定的操作模式，物理层110被配置为：使用差分信号、单端数字通信、或上述的一些组合在数据线114上传输数据，如以下进一步所阐释的。例如，当在高速下操作时，差分信号可以用于传输数据，而单端数字通信可以用于传输控制信号。当在低速或全速下操作时，单端数字通信可以用于传输数据和控制信号。eD+和eD-的功能和行为可以取决于设备的数据率而变化。
物理层110还可以包括用于翻译由协议层106使用的USB信息分组的串行接口引擎(SIE)120。串行接口引擎120包括串入并出(SIPO)块122，用于将经由信号线114接收到的传入的串行数据转换为并行数据，以传输至链路层108。串行接口引擎120还包括并入串出(SIPO)块122，其用于将从链路层108接收到的传出的并行数据转换为串行数据，以传输到信号线114上。物理层110还可以包括数据恢复电路(DRC)126和锁相回路(PLL)128，用于覆盖经由数据线114接收到的数据。物理层110还包括用于控制信号线114的多个发射器130和接收器132。为简单起见，在图1中示出了单个发射器130和接收器132对。然而，应该理解，物理层110可以包括任何适当数量的发射器130和接收器132，来用于实现在本文中所描述的各个实施例。图2和图3以所附的说明书涉及对物理层100进行更全面地描述。
图2是具有高速(HS)、低速(LS)和全速(FS)能力的通用串行总线物理层的框图。在实施例中，HS、FS和LS数据率与由USB2协议规定的数据率相对应。例如，在LS操作期间，PHY可以提供大约1.5 Mbit/s的数据率，在FS操作期间，PHY可以提供大约12 Mbit/s的数据率，并且在HS操作期间，PHY可以提供大约480 Mbit/s的数据率。eUSB2 PHY 200可以包括低速/全速(LS/FS)收发器202和高速(HS)收发器204二者。在实施例中，PHY 200还包括用于设备连接检测的下拉电阻器对206。LS/FS收发器202和HS收发器204通信地耦合至包括eD+210和eD-212的eUSB2信号线208。HS收发器204和LS/FS收发器202可以被配置为取决于连接至PHY 200的上游设备的数据率能力来选择性地控制信号线208。对用于确定上游设备的数据率能力的技术在下面进行进一步地描述。
LS/FS收发器202可以包括单端数字发射器对214和单端数字接收器对216。这些部件相应地作为用于单端信令的输入和输出。在单端信令中，信号线eD+210和eD-212中的每一个都可以传输单独的信号信息。这与标准USB2实现相反，在标准USB2实现中LS/FS操作使用差分信令。在差分信令中，信息通过在信号线eD+210和eD-212对上传输的两个互补信号来传输。在信号线208上传输的物理信号到二进制信号数据的转译可以使用任何合适的技术(例如，反转不归零制(NRZI))来实现。
LS/FS收发器202可以是全数字的，这是指通常代表USB2 LS/FS电路(例如，运算放大器和电流源)的模拟部件被删除。单端数字发射器214和单端数字接收器216可以是数字CMOS(互补金属氧化物半导体)部件，与用于USB2的标准3.3伏特信令相比，所述数字CMOS部件利用1.0伏特的信令电压操作。低速/全速空闲状态(SE0)由在下游端口处实现的下拉电阻器206维持。为了确保迅速转换至空闲状态，端口应该在禁用其发射器之前将总线驱动至SE0。
HS收发器204可以是被配置用于低摆幅差分信令的模拟收发器。例如，与在USB2中使用的0.4伏特相比，HS收发器可以利用0.2伏特的信令电压操作，由此实现了在数据传输期间的功耗降低。HS收发器204可以包括用于数据传输的高速发射器230、用于数据接收的高速接收器232、和用于链路状态(即，HS活动和HS空闲)检测的静噪检测器234。此外，在某些实施例中，HS收发器204还可以包括HS接收器终端236，用于使接收器处的信号反射最小化，从而产生改善的信号完整性。在HS操作模式期间，其中，启用了HS收发器204，PHY 200使用差分信令来传递数据，并且还可以使用单端通信来传输控制信号。
HS收发器204和LS/FS收发器202二者均由链路层108控制，所述链路层108通过接口112与PHY 200连接。来自接口112的各种数据和控制线耦合至收发器202和204。例如，如图2所示，使用使能信号218、224、244、和238来选择性地分别启用LS/FS发射器214、LS/FS接收器216、HS接收器232、或HS发射器230。互补驱动器输入240和242耦合至HS发射器230，用于驱动HS发射器输出数据和/或控制信号至信号线208。接收器输出246耦合至HS接收器232，用于经由信号线208来接收传输到PHY200的数据。在检测到HS数据分组的开始之后，静噪检测器248禁用SE接收器246，启用HS接收器232和(可选地)接收器终端236。正接收器输出226和负接收器输出228耦合至LS/FS接收器216，用于经由信号线208接收传输至PHY 200的数据。正驱动输入220和负驱动输入222耦合至LS/FS发射器214，用于驱动LS/FS发射器输出数据和/或控制信号至信号线208。
在实施例中，设备端口(未示出)将具有eUSB接口，所述eUSB接口具有大体上与物理层200相似的物理层。在这样的实施例中，主机和设备二者均使用eUSB协议。在实施例中，设备端口可以是具有标准USB2物理层的标准USB2端口。在这样的实施例中，中继器可以用于将从主机发送的eUSB信号转译为标准USB2信号。例如，中继器可以被配置用于转译信号，例如，设备连接、设备断开、数据率协商等。中继器还可以用于将eUSB信号的电压复原为标准USB2中使用的电压。待决专利申请No.涉及进一步地描述中继器的操作。
图3是具有低速或全速能力的通用串行总线物理层的框图。如图3所示，eUSB2物理层300可以包括全数字单端收发器302，而不包括高速模拟收发器。所述eUSB2物理层300可以与在图2中示出的eUSB PHY 200的功能相似，但是不具有以高速(HS)操作的能力。LS/FS PHY 300可以包括SE收发器302、下拉电阻器的集合304、和eUSB2数据线对306。
图4是在低速或全速模式下使用的SYNC模式的时序图。SYNC模式400可以与PHY 200(图2)和PHY 300(图3)一起使用，用于标记从一个端口向另一端口发送的分组的开始。如图4所示，SYNC模式可以使用单端通信，所述单端通信适用于数字CMOS操作。根据实施例，eUSB2在eD-404上驱动SYNC模式，同时通过下拉电阻器206来维持eD+402上的逻辑‘0’。如图4所示，当数据线eD+402下拉至逻辑‘0’并且在此期间数据线eD-404传输KJKJKJKK模式时，指示SYNC。
在高速中，SYNC模式(未示出)与标准USB2的SYNC模式相似，都重新定义了电压摆幅。在高速中，数据线eD+402或eD-404均不保持在逻辑‘0’，这是因为高速利用了差分信令。相反，两个数据线均可以切换SYNC模式，例如，KJKJKJKK序列。
图5是在低速或全速模式下的分组结束(EOP)模式的时序图。EOP模式500用于表明从一个端口向另一端口发送的数据分组的结束。根据实施例，EOP模式500由eD+处的逻辑‘1’的两个UI和SE0的一个UI来指示，而eD-通过下拉电阻器304来维持逻辑‘0’。单端0(SE0)描述了eD-和eD+二者均处于逻辑‘0’的信号状态。在eD+上发送EOP连同SYNC，以及在eD-处传输的分组数据允许标准USB2分组可能的三种状态(J、K、SE0)表示。根据在本文中所描述的实施例的EOP模式与标准USB2不同，在标准USB2中，EOP模式由SE0的两个UI和随后的J的一个UI表示。
高速eUSB2的EOP模式(未示出)与标准USB2的EOP模式相似，除了电压摆幅重新定义之外。高速EOP由连续的J或K的八个UI指示。SOF EOP由连续的J或K的四十个UI指示。
图6A和图6B是示出了eUSB2信号时序的示例的时序图。在实施例中，单端信令在L0模式下用于LS/FS分组传输。术语L0描述了一种操作模式，在所述操作模式中，主机与设备之间的连接是活动的，这使得主机能够与设备进行通信。单端信令还可以用于在不同的链路状态(不包括L0)下的两个端口之间的交互，以及用于使主机在任何链路状态下发出控制消息。
当传输LS/FS分组时，SYNC模式400和分组数据在eD-604处传输而eD+保持为逻辑‘0’，并且EOP模式500的SE0在eD+处传输而eD-保持为逻辑‘0’。当主机发起控制消息时，所述控制消息可以从SE1开始。单端1(SE1)描述了eD-和eD+二者均为逻辑‘1’的信号。在开始时数据分组的传输与控制消息的传输之间的信号时序和格式中的差异允许设备在L0下在进行处理分组之前，区分接收到的分组是数据分组还是控制消息。在实施例中，下游端口基于其分组事务的之前的状态或链路状态来理解来自上游端口的信令。
图6A是从上游端口(主机)发送至下游端口(设备)的分组(SOP)模式602的LS/FS开始的时序图。如图6A所示，SOP模式602通过使用eD-604来传输SYNC模式和分组数据来指示，而eD+606保持为逻辑‘0’。当所有的分组都已经被传输时，eD+606可以用于传输EOP，而eD-604仍保持为逻辑‘0’。
图6B是从上游端口(主机)发送至下游端口(设备)的控制消息模式608的时序图。如图6B所示，当下游端口在明确的时间段驱动SE1脉冲610作为SOC消息的签名时，指示控制消息(SOC)模式608的开始。在SE1脉冲610之后，可以使用一系列的脉冲在活动窗口612中对控制消息进行编码。在该活动窗口612中，eD+606可以被驱动为逻辑‘1’，而多个脉冲614可以在eD-604上活动。脉冲614的数量可以确定控制消息的性质。在2012年6月30日提交的标题为“Explicit Control Message Signaling”的共同待决专利申请No.中对控制消息信令进行进一步描述，而前者的全部内容以引用的方式全部并入本文。
在实施例中，单端信令还可以在上电、复位、暂停和L1期间用于主机和设备的交互。如在本文中所使用的，“暂停”描述了从主机发送至设备的控制消息，所述控制消息用于暂时禁用链路活动，从而限制功耗。在暂停中，设备仍然可以接收来自主机的恢复控制消息或复位控制消息。如在本文中所用的，“L1”描述了在一些eUSB2和USB2实施例中可以与“暂停”相类似地执行的模式。如在本文中所用的，“恢复”描述了来自主机的向设备发送信号的控制消息，用于使设备从暂停或L1重新进入L0模式。如在本文中所用的，“复位”描述了从主机发送的控制消息，用于将设备设置在默认无配置的状态下。
图7是低速保活信号的时序图。LS保活700是在L0期间定期发送的控制消息，用于防止低速外围设备进入暂停。如图7所见，保活信号700可以包括SE1脉冲702、在eD-706上不具有脉冲的在eD+705上的活动窗口704、和EOP信号708。
设备断开机制
如上面所阐释的，当在LS/FS或在L1或在暂停中操作时，标准USB2使用设备上拉和主机下拉机制来检测设备连接或设备断开。来自由上拉电阻器和下拉电阻器206形成的分压器网络的线电压由主机读取，用于确定设备连接状态。这在LS/FS或在L1中、或在暂停中导致了恒定DC功率的浪费。
本发明通过在空闲期间使链路处于单端0(SE0)中，消除了空闲功率，在这种情况下，数据线、eD+和eD-二者均通过下游端口被保持接地。因此，在空闲状态期间，很少或无空闲功率消耗。在标准USB2空闲状态期间(称为“空闲J”)，上拉和下拉二者均被启用，这导致了功率浪费。在实施例中，可以消除来自设备的上拉。在从暂停恢复之后，主机请求设备传输设备互联网分组探测，以重新确认连通性。如果主机不接收来自设备的数字互联网分组探测信号，则将检测到断开事件。
图8是用于在L0期间全速或低速操作的设备断开检测技术的时序图。如图8所示，数字互联网分组探测机制800可以用于在L0期间，在LS/FS操作处实现设备断开检测。设备互联网分组探测802可以在FS或LS模式下，在eD-处被定义为1-UI逻辑‘1’。如图8所示，在分组之后在eD+上检测到EOP信号806后，在检测到EOP信号802开始之后，上游端口可以在具体的时间限制(例如，三个UI)内，在eD-804上传输设备互联网分组探测802。取决于远程位时钟与本地位时钟之间的相位和频率偏移，设备互联网分组探测802实际上可以早在一个UI或最晚多于两个UI而进行传输。在将数字互联网分组探测802发回主机之后，设备可以进入空闲模式812。为了确认联通性，上游端口可以在每个帧时间段定期地传输设备互联网分组探测802。按照定期的方式来传输设备互联网分组探测802，这允许主机知道设备的存在，即使在主机与设备之间无数据业务，由此防止设备断开。在L0期间，如果下游端口没有收到任何分组，并且也没有在三个连续的帧时间段内收到任何设备互联网分组探测，则下游端口可以宣告设备断开。
在实施例中，在从L1或暂停恢复期间，下游(主机)端口执行断开检测。作为响应，在L1或暂停期间，上游(设备)端口在恢复之后发送数字互联网分组探测，用于宣告已连接的状态。对于在L1或暂停期间发送数字互联网分组探测用于宣告连接的设备，设备驱动eD+用于发送数字互联网分组探测。对于在L1或暂停期间发送数字互联网分组探测用于宣告连接的设备，设备驱动eD-用于发送数字互联网分组探测。
图9是在L0状态期间用于高速模式的设备断开检测技术的时序图。标准USB2 HS使用模拟方法来检测设备断开。具体地，标准USB2在SOF(帧开始)的EOP(分组结束)期间使用包络检测，以用于断开检测。使用包络检测需要模拟比较器和准确的参考电压。为了有助于这种类型的断开检测，SOF的EOP被扩展为四十个UI，使得如果设备断开，所述包络检测器具有足够的时间来检测断开事件。在实施例中，在高速处的L0期间，eUSB使用模拟互联网分组探测机制900用于实现设备断开检测。设备互联网分组探测902可以在L0空闲期间由设备定期地传输，以通告其存在并且防止断开。通过使用数字互联网分组探测机制而非包络检测，可以移除各种模拟部件(例如，包络检测器)，这产生了简化的物理层架构。用于高速设备的在L1或暂停中进行断开检测的机制可以与全速相同。
如图9所示，数据的分组904在t0时结束了传输，并且由EOP信号906继续进行。在t1时，EOP信号906已经结束。在t2，如果其他活动没有发生，则设备可以发送设备互联网分组探测902，用于向下游(主机)端口通告其存在。设备互联网分组探测902可以包含连续的J或K的八个UI。在t3，设备互联网分组探测902已结束传输。而在L0中，如果上游端口的发射器处于L0空闲，则上游端口可以以具体的时间间隔(例如，每隔125μs的微帧时间段)传输至少一个设备互联网分组探测902。如果下游端口在三个连续微帧时间段都没有接收到来自设备的任何分组或互联网分组探测，那么，下游端口可以宣告设备的断开。
在本机模式下，上游设备在L1或暂停期间不要求报告设备断开。这允许设备在所述电源管理状态期间完全地使发射器下电，从而使功率节省最大化。在恢复之后，上游端口可以发送数字互联网分组探测，并且下游端口可以执行断开检测例程。
当在中继器模式下操作时，设备断开由中继器检测并且报告给主机。当在中继器模式下操作时，设备断开可以在暂停或L1中报告。当中继器检测到标准USB2设备的断开事件时，中继器将通过单端断开信令(SEDISC)来将消息传达给主机eUSB2端口，其中，信号线eD+和eD-二者均在具体的时间量内被驱动为逻辑‘1’。一旦主机观察到SEDISC，则链路状态机将从暂停/L1链路状态转换为连接链路状态。共同待决专利申请No.中涉及在中继器模式期间使用的连接断开过程的进一步描述。
应当理解，在本文中所描述的设备断开检测技术的实现不仅仅局限于eUSB2实现。在实施例中，上面所描述的断开检测技术可以应用到在先进的深亚微米工艺中所使用的任何输入/输出(I/O)标准或支持多数据率和操作模式的任何IO标准。
设备连接和操作模式检测
设备连接检测启用主机端口，用于确定设备何时耦合至主机端口。设备连接的检测还涉及使得主机和设备能够向另一个宣告其数据率能力的过程，例如，主机和/或设备是否具有LS能力、FS能力、和/或HS能力。
如上面所阐释的，使用3.3 V信令的标准USB2利用设备无源上拉和主机无源下拉来检测设备连接。主机端口可以具有默认启用的15kΩ下拉。当设备未连接时，数据线D+和D-二者均被下拉。当连接时，取决于设备的数据率，设备将在两个数据线的任何一个上具有15kΩ上拉。主机可以通过判断哪根线被拉高来确定设备的数据率。此外，标准USB2规范指示用于通过连接至片上GIO的边带线(称为ID引脚)来检测“正在进行”(OTG)设备的能力。对于使用更低信令电压的操作，标准连接检测方案可能不可行，这是因为下拉电阻器和上拉电阻器的电阻必须是显著加强的，使得有源缓冲区可能无法覆盖上拉电阻器。
在实施例中，通过使用设备端口的LS/FS发射器214(图2)将信号线(eD+210或eD-212二者之一)驱动至逻辑‘1’，来生成eUSB2连接事件。此外，在连接和连接检测期间，eD+210或eD-212形成双单工链路，用于允许主机和设备在不引起冲突的情况下彼此交互。例如，如果FS或HS设备被连接，则在设备侧通过FS发射器将eD+驱动至逻辑‘1’，而将eD-保持下拉至逻辑‘0’，并且在设备侧启用FS接收器，用于检测在主机侧由FS发射器驱动在eD-处的任何状态改变。在实施例中，可以删除在设备端口上的无源上拉电阻器。此外，设备检测方案1000可以包括带内机制，用于在不使用边带线的情况下来检测OTG能力，由此减少GIO引脚数。
图10是示出了设备连接检测技术的示例的时序图。在图10示出的示例中，在全速的本机模式下，在下游端口与上游端口之间发生交互。由该过程所考虑的其他实施例可以包括低速数据率或外围中继器模式下的下游端口与在双重角色设备上的上游端口之间的交互。
在t0或上电时，端口可以启用其下拉电阻器。下游端口可以在eD+和eD-二者处禁用其发射器并启用其接收器。
在t1时，取决于由上游端口宣告的速度，上游端口可以将eD+或eD-驱动至逻辑‘1’。例如，如图10所示，如果设备具有全速或高速能力，则其可以仅在eD+驱动逻辑‘1’并且启用在eD-处其接收器，所述接收器不由上游端口驱动。如果上游端口仅具有低速能力，则其可以在eD-处驱动逻辑‘1’并且在eD+处启用其接收器，所述接收器不由上游端口驱动。
在t2时，下游端口可以宣告设备连接并且确认该设备。在时刻t1，确认过程可以取决于上游设备所宣告的能力而变化。例如，在TATTDB期间，如果下游端口已经在eD+处检测到逻辑‘1’并且在eD-处检测到逻辑‘0’，如图10所示，则在TACK处下游端口在eD-处驱动逻辑‘1’。如果在TATTDB期间，下游端口已经在eD+处检测到逻辑‘0’并且在eD-处检测到逻辑‘1’，则在TACK驱动逻辑‘1’用于eD+，并且宣告低速设备连接。换言之，带内握手机制被配置为双单工链路，以确保该确认被驱动在与由上游设备使用来宣告其存在的信号线相反的信号线上。在图10示出的情况中，下游端口在eD+上接收设备存在信号。由此，握手信号横向通过D-。这样，链路伙伴不同时驱动信号线，由此避免线冲突。在标准USB2中，主机的有源驱动器被期望覆盖在上游设备处由无源上拉保持在弱高的线状态。
同样，在t2时，上游端口可以在接收到来自下游端口的确认之后进行响应。如果上游端口为全速或高速，则可以在eD-处检测到主机确认之后在eD+处驱动逻辑‘0’，禁用其发射器，并且还在eD+处启用其接收器，由此终止连接。
当在中继器模式下由中继器连接主机功能的情况下，可以继续地将eD+驱动至逻辑‘1’，直到中继器在eD-处检测到逻辑‘0’为止，这发生在双角色主机端口检测到连接至其微AB接受器的主机功能时。如果在TATTDB期间下游端口已经在eD+处检测到逻辑‘1’并且在eD-处检测到逻辑‘0’，那么，下游端口可以通过在eD-处驱动逻辑‘1’来开始确认，如在图10的t2时所示。在由TACK指示的时间段期间，下游端口可以继续监视eD+。如果在t3时确认结束，则eD+保持逻辑‘1’，则下游端口可以宣告主机功能被连接。如果在t3之前下游端口已经检测到eD+转换为逻辑‘0’，则其可以宣告FS或HS设备连接。
在t4时，下游端口可以发出复位消息。上游端口可以在SE1检测之后使其控制消息解码器复位。
在t5时，下游端口可以通过基于下拉电阻器来维持SE0，从而继续复位。上游端口可以完成复位解码并且进入复位。
在t6时，如果设备为低速或全速，则下游端口可以驱动EOP，以用于结束复位。如果设备仅为低速或全速，则设备对复位进行监视直到完成复位为止。在t7时，下游端口可以通过驱动SE0来结束复位并且进入复位恢复。在t8时，端口准备初始化。
返回到t6，如果设备宣告全速能力，则速度协商在t6开始，用于确定设备是否具有高速能力。图11涉及以下对高速协商进行描述。
图11是示出了设备连接检测方案的示例的时序图，在所述设备连接检测方案中，设备宣告了高速能力。从设备开始指示高速能力开始时，到下游端口确认时，并且到设备接收器终端导通并且准备好高速操作时，使用单端信令完成了速度协商。直到图11的t6，设备连接检测操作与参考图10进行描述的在低速/全速中的设备连接检测操作相同。
如果设备为高速，则以下操作发生。在t6时，在上游端口检测到复位之后，如果设备具有高速能力，则它在eD+处驱动逻辑‘1’，用于表示设备啁啾声信号。在下游端口和上游端口二者处禁用可选的接收器终端236(图2)直到t9为止。
在t7时，在下游端口检测到设备啁啾声信号之后，下游端口开始在eD-处驱动逻辑‘1’，用于表示主机啁啾声信号，并且准备将下游PHY 200用于高速操作。
在t8时，在检测到主机啁啾声信号之后，上游端口应该使其高速PHY200准备操作。为了准备将上游端口用于高速操作，上游端口将eD+驱动至逻辑‘0’，在TSE0–DR之后在eD+处禁用其单端发射器，并且在eD+处启用其单端接收器。
在t9时，下游端口在eD-处驱动逻辑‘0’，用于发送完成速度检测的信号，并且PHY准备用于高速操作。同样，在t9时，上游端口通过启用其可选的接收器终端和静噪检测器来进入L0。
在t10时，下游端口结束复位。此时，链路处于L0状态。
应当理解，在本文中所描述的设备连接和操作模式检测技术的实现不仅仅局限于eUSB2实现。在实施例中，上面所描述的断开检测技术可以应用到在先进的深亚微米工艺中所使用的输入/输出(I/O)标准或支持多数据率和操作模式的任何IO标准。
虽然参考特定的实现来对某些实施例进行了描述，但是根据某些实施例的其他实现是可能的。此外，电路元件的布置和顺序或在附图中示出或本文中所描述的其他特征不需要以所示出的和所描述的特定的方式来进行布置。根据某些实施例，许多其他布置是可能的。
在附图示出的每一个系统中，在一些情况下元件的每一个都可以具有相同的附图标记或不同的附图标记，用于表明所代表的元件可以是不同的或相似的。然而，元件可以足够灵活以具有不同的实现，并且与本文中所示出的或所描述的系统中的一些或所有共同工作。附图中示出的各种元件可以相同也可以不同。哪一个元件被称为第一元件并且哪一个被称为第二元件是任意的。
在说明书和权利要求书中，可以使用术语“耦合”和“连接”连同其派生词。应该理解，这些术语并不是要作为彼此的同义词。更合适地，在特定实施例中，“连接”可以用于指示两个或多个元件彼此直接物理接触或电接触。“耦合”可以指两个或多个元件直接物理接触或电接触。然而，“耦合”还可以指两个或多个元件彼此不直接接触而是彼此协作或交互。
实施例是本发明的实现或示例。在说明书中提及的“实施例”、“一个实施例”、“某些实施例”、或“其他实施例”是指结合实施例所描述的特定的特征、结构或特性包括在本发明的至少某些实施例中，而不必包括在本发明的所有实施例中。“实施例”、“一个实施例”、或“某些实施例”的各种出现并不一定全部指代相同的实施例。
并非在本文中所描述和示出的所有部件、特征、结构、特性等都必须包括在特定的实施例或实施例中。例如，如果说明书陈述部件、特征、结构或特性“可以”、“可能”、“能够”、“应该”被包括，那么不要求要包括所述特定的部件、特征、结构或特性。如果说明书或权利要求书提及“一”或“一个”元件，则并不是指仅有一个元件。如果说明书或权利要求书提及“附加的”元件，那么并不排除存在一个以上所述附加的元件。
虽然在本文中可以使用流程图或状态图来描述实施例，但是，本发明不限于这些图或相对应的本文的描述。例如，流程不需要移动通过每一个示出的框或状态，或完全按照如本文所示出和所描述的相同的顺序。
本发明不限于在本文中列出的特定细节。事实上，了解本公开益处的本领域的技术人员要理解，在本发明的范围内，可以根据上面的描述和附图来做出许多其他变型。因此，限定本发明的范围的下面的权利要求书包括由此而进行的任何修正。

Claims (20)

1.一种用于操作通用串行总线的方法，包括：
在信号线对上将分组数据从USB2主机发送到USB2设备，并且在发送所述分组数据之后，将分组结束(EOP)信号从所述USB2主机发送到所述USB2设备；
在发送所述EOP信号之后，使所述USB2设备进入到空闲状态中；以及，
在空闲状态期间，将数字互联网分组探测从所述USB2设备发送到所述USB2主机，用于指示设备存在。
2.根据权利要求1所述的方法，包括：所述USB2设备在指定的时间间隔上定期地发送附加的数字互联网分组探测，用于指示继续的设备存在。
3.根据权利要求1所述的方法，包括：如果所述USB2主机在指定的时间段内未从所述USB2设备接收到所述数字互联网分组探测，则所述USB2主机宣告设备断开。
4.根据权利要求1所述的方法，包括：如果所述USB2主机在三个连续帧内均未接收到所述数字互联网分组探测，则所述USB2主机宣告设备断开。
5.根据权利要求1所述的方法，其中，所述USB2设备不包括用于指示设备存在的无源上拉电阻器。
6.根据权利要求1所述的方法，所述EOP信号在所述信号线对的第一信号线上被从所述USB2主机发送到所述USB2设备，并且所述数字互联网分组探测在所述信号线对的第二信号线上被从所述USB2设备发送到所述USB2主机。
7.根据权利要求1所述的方法，包括：在空闲状态期间，所述USB2主机将所述信号线对的两条信号线保持接地。
8.一种USB2主机，包括：
主机端口，其包括用于在信号线对上向设备发送数据并且从设备接收数据的物理层，所述主机端口用于：
在传输分组数据之后，向所述设备发送分组结束(EOP)信号，其中，所述EOP信号使所述设备的端口进入空闲状态；以及
从所述设备接收数字互联网分组探测，用于确定所述设备的存在。
9.根据权利要求8所述的USB2主机，其中，所述主机端口在指定的时间间隔上定期地接收附加的数字互联网分组探测，这指示继续的设备存在。
10.根据权利要求8所述的USB2主机，其中，如果所述主机端口在指定的时间段内未从所述设备接收到所述数字互联网分组探测，则所述USB2主机宣告设备断开。
11.根据权利要求8所述的USB2主机，其中，如果所述主机端口在三个连续帧内均未接收到所述数字互联网分组探测，则所述USB2主机宣告设备断开。
12.根据权利要求8所述的USB2主机，其中，所述主机端口在所述信号线对的第一信号线上发送所述EOP信号，并且所述数字互联网分组探测在所述信号线对的第二信号线上被从所述设备接收。
13.根据权利要求8所述的USB2主机，其中，在空闲状态期间，所述主机端口将所述信号线对的两条信号线保持接地。
14.一种USB2设备，包括：
设备端口，其包括物理层，用于在第一信号线和第二信号线上驱动信号，用于与USB2主机进行通信；
其中，在进入空闲状态时，所述设备端口在所述信号线对中的一条信号线上向所述USB2主机发送数字互联网分组探测，用于指示设备存在。
15.根据权利要求14所述的USB2设备，其中，所述设备端口不包括用于指示存在的无源上拉电阻器。
16.根据权利要求14所述的USB2设备，其中，所述设备端口在指定的时间间隔上定期地发送附加的数字互联网分组探测，用于指示继续的设备存在。
17.根据权利要求14所述的USB2设备，其中，所述附加的数字互联网分组探测之间的时间间断小于三个帧。
18.根据权利要求14所述的USB2设备，其中，在所述信号线对的第一信号线上从所述USB2主机接收到EOP信号时，所述设备端口进入所述空闲状态，并且所述数字互联网分组探测在所述信号线对的第二信号线上被发送到所述USB2主机。
19.根据权利要求14所述的USB2设备，其中，所述USB2设备是与所述USB2主机设置在同一母板中的芯片。
20.根据权利要求19所述的USB2设备，其中，在L1或暂停状态期间，所述USB2设备使所述设备端口的发射器掉电，并且不向所述USB2主机发送数字互联网分组探测，同时仍维持设备存在。
CN201380028293.8A 2012-06-30 2013-06-27 设备断开检测 Active CN104350481B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/539,373 US8683091B2 (en) 2012-06-30 2012-06-30 Device disconnect detection
US13/539,373 2012-06-30
PCT/US2013/048356 WO2014004924A1 (en) 2012-06-30 2013-06-27 Device disconnect detection

Publications (2)

Publication Number Publication Date
CN104350481A true CN104350481A (zh) 2015-02-11
CN104350481B CN104350481B (zh) 2017-09-01

Family

ID=49779407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380028293.8A Active CN104350481B (zh) 2012-06-30 2013-06-27 设备断开检测

Country Status (5)

Country Link
US (3) US8683091B2 (zh)
EP (1) EP2867780B1 (zh)
CN (1) CN104350481B (zh)
TW (1) TWI624761B (zh)
WO (1) WO2014004924A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107643995A (zh) * 2016-07-22 2018-01-30 炬芯（珠海）科技有限公司 判断usb设备连接的方法、装置以及usb系统
CN109076031A (zh) * 2016-04-20 2018-12-21 索尼公司 接收装置、发送装置、通信系统、信号接收方法、信号发送方法和通信方法
CN111831602A (zh) * 2019-04-18 2020-10-27 精工爱普生株式会社 电路装置、电路装置的判定方法以及电子设备
CN114860520A (zh) * 2022-04-22 2022-08-05 珠海海奇半导体有限公司 一种usb从设备拔出检测电路

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8683091B2 (en) 2012-06-30 2014-03-25 Intel Corporation Device disconnect detection
US9811145B2 (en) * 2012-12-19 2017-11-07 Intel Corporation Reduction of idle power in a communication port
JP2014174792A (ja) * 2013-03-11 2014-09-22 Seiko Epson Corp バス中継装置、集積回路装置、ケーブル、コネクター、電子機器、及びバス中継方法
JP6190701B2 (ja) * 2013-11-25 2017-08-30 株式会社メガチップス データ受信装置およびフェイルセーフ回路
US9606955B2 (en) * 2014-02-10 2017-03-28 Intel Corporation Embedded universal serial bus solutions
US9483435B2 (en) * 2014-07-06 2016-11-01 Freescale Semiconductor, Inc. USB transceiver
US9225423B1 (en) * 2014-07-15 2015-12-29 Corning Optical Communications LLC Optical engines and optical cable assemblies capable of low-speed and high-speed optical communication
US9836420B2 (en) * 2014-12-09 2017-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity
US9727514B2 (en) 2014-12-09 2017-08-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuits with universal serial bus 2.0 and embedded universal serial bus 2 connectivity
JP6547674B2 (ja) * 2015-05-15 2019-07-24 信越化学工業株式会社 光硬化性組成物及びこれを含む硬化物
US9843436B2 (en) * 2015-06-27 2017-12-12 Intel Corporation Flexible interconnect architecture
MY191604A (en) * 2015-12-25 2022-07-01 Intel Corp State detection mechanism
US11029750B2 (en) * 2017-06-29 2021-06-08 Intel Corporation Apparatus for universal serial bus 2.0 (USB2) combined high speed squelch and disconnect detection
US10763841B2 (en) 2018-08-09 2020-09-01 Texas Instruments Incorporated Loss of signal detection circuit
US11281284B2 (en) * 2019-02-13 2022-03-22 Texas Instruments Incorporated Power consumption reduction in USB 2.0 redriver and in eUSB2 repeater
US11271416B2 (en) 2019-11-20 2022-03-08 Semiconductor Components Industries, Llc Methods and apparatus for a battery
US11378600B2 (en) * 2020-07-20 2022-07-05 Nxp B.V. Squelch and disconnect detector
JP2022034710A (ja) * 2020-08-19 2022-03-04 セイコーエプソン株式会社 回路装置、電子機器及び移動体
US11523178B2 (en) * 2020-11-20 2022-12-06 The Nielsen Company (Us), Llc Detecting an operational state of a media device
US11528095B2 (en) * 2020-12-11 2022-12-13 Cypress Semiconductor Corporation Methods to remove dribble introduced and regenerate sync bits lost due to squelch delays in USB high speed packet repeating
US11921651B2 (en) 2021-06-07 2024-03-05 AyDeeKay LLC Interface module with low-latency communication of electrical signals between power domains
US11671289B2 (en) * 2021-09-14 2023-06-06 Nxp Usa, Inc. End of packet detection
US20240104040A1 (en) * 2022-09-23 2024-03-28 Nxp Usa, Inc. Apparatus and method for determining a disconnection of a device from a bus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070130573A1 (en) * 2005-11-14 2007-06-07 Ncr Corporation Loss of universal serial bus communication
CN101208680A (zh) * 2005-06-29 2008-06-25 英特尔公司 对通用串行总线(usb)挂起和恢复操作的增强
CN102262435A (zh) * 2010-05-28 2011-11-30 Lsi公司 用于低功率带外通信的方法和装置
US20120017016A1 (en) * 2010-07-13 2012-01-19 Kenneth Ma Method and system for utilizing low power superspeed inter-chip (lp-ssic) communications

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308215B1 (en) * 1997-12-22 2001-10-23 Robert J. Kolbet Extender apparatus for USB connection of computer units
US6363085B1 (en) * 1998-03-23 2002-03-26 Multivideo Labs, Inc. Universal serial bus repeater
US7392061B2 (en) 2004-12-15 2008-06-24 Intel Corporation Methods and apparatus for operating transceiver systems of a wireless platform
JP2006344159A (ja) 2005-06-10 2006-12-21 Toshiba Information Systems (Japan) Corp 共通バス接続デバイス用通信制御装置
JP4973036B2 (ja) 2005-08-08 2012-07-11 セイコーエプソン株式会社 ホストコントローラ
WO2008097273A1 (en) 2006-08-10 2008-08-14 Avocent Huntsville Corporation Usb based virtual media system
US7761645B2 (en) 2007-06-19 2010-07-20 Standard Microsystems Corporation Physical device (PHY) support of the USB2.0 link power management addendum using a ULPI PHY interface standard
US8412873B2 (en) * 2007-12-21 2013-04-02 Gemalto Sa USB bridge
US8095698B2 (en) 2008-08-19 2012-01-10 Total Phase, Inc. Circuits and methods for reliable automatic USB speed detection
US8078768B2 (en) * 2008-08-21 2011-12-13 Qualcomm Incorporated Universal Serial Bus (USB) remote wakeup
US8432182B2 (en) * 2009-03-30 2013-04-30 Analog Devices, Inc. USB isolator with advanced control features
KR101884255B1 (ko) 2010-01-12 2018-08-01 래티스세미컨덕터코퍼레이션 홈 멀티미디어 네트워크에서의 비디오 관리 및 제어
US8924621B2 (en) * 2010-11-05 2014-12-30 Linear Technology Corporation Method and system for detecting and asserting bus speed condition in a USB isolating device
US8683091B2 (en) 2012-06-30 2014-03-25 Intel Corporation Device disconnect detection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101208680A (zh) * 2005-06-29 2008-06-25 英特尔公司 对通用串行总线(usb)挂起和恢复操作的增强
US20070130573A1 (en) * 2005-11-14 2007-06-07 Ncr Corporation Loss of universal serial bus communication
CN102262435A (zh) * 2010-05-28 2011-11-30 Lsi公司 用于低功率带外通信的方法和装置
US20120017016A1 (en) * 2010-07-13 2012-01-19 Kenneth Ma Method and system for utilizing low power superspeed inter-chip (lp-ssic) communications

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DANNY_QK: "Universal Serial Bus Specification", 《HTTP://WWW.DOCIN.COM/P-81247439.HTML》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109076031A (zh) * 2016-04-20 2018-12-21 索尼公司 接收装置、发送装置、通信系统、信号接收方法、信号发送方法和通信方法
US11063737B2 (en) 2016-04-20 2021-07-13 Sony Corporation Reception device, transmission device, communication system, signal reception method, signal transmission method, and communication method
CN109076031B (zh) * 2016-04-20 2021-11-12 索尼公司 接收装置、发送装置、通信系统和通信方法
CN107643995A (zh) * 2016-07-22 2018-01-30 炬芯（珠海）科技有限公司 判断usb设备连接的方法、装置以及usb系统
CN107643995B (zh) * 2016-07-22 2020-05-19 炬芯（珠海）科技有限公司 判断usb设备连接的方法、装置以及usb系统
CN111831602A (zh) * 2019-04-18 2020-10-27 精工爱普生株式会社 电路装置、电路装置的判定方法以及电子设备
CN111831602B (zh) * 2019-04-18 2023-04-25 精工爱普生株式会社 电路装置、电路装置的判定方法以及电子设备
CN114860520A (zh) * 2022-04-22 2022-08-05 珠海海奇半导体有限公司 一种usb从设备拔出检测电路

Also Published As

Publication number Publication date
US8683091B2 (en) 2014-03-25
US20140006652A1 (en) 2014-01-02
TWI624761B (zh) 2018-05-21
US20140156876A1 (en) 2014-06-05
EP2867780A4 (en) 2016-04-13
WO2014004924A1 (en) 2014-01-03
EP2867780A1 (en) 2015-05-06
US20140006655A1 (en) 2014-01-02
EP2867780B1 (en) 2018-02-28
US9129066B2 (en) 2015-09-08
TW201403336A (zh) 2014-01-16
CN104350481B (zh) 2017-09-01
US9348781B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
CN104350481A (zh) 设备断开检测
CN107924377B (zh) 极高频系统及操作其以建立usb数据传输协议的方法
US9767064B2 (en) Low power universal serial bus
TWI582603B (zh) 偵測輸入／輸出裝置連接的方法及週邊輸入／輸出裝置與其主計算裝置
US9575552B2 (en) Device, method and system for operation of a low power PHY with a PCIe protocol stack
US20120290761A1 (en) USB Converter and Related Method
CN111427828B (zh) 一种spi流控方法、系统、主设备、从设备及存储介质
US20090063717A1 (en) Rate Adaptation for Support of Full-Speed USB Transactions Over a High-Speed USB Interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant