TWI624761B - 裝置斷開之偵測的技術 - Google Patents

裝置斷開之偵測的技術 Download PDF

Info

Publication number
TWI624761B
TWI624761B TW102118621A TW102118621A TWI624761B TW I624761 B TWI624761 B TW I624761B TW 102118621 A TW102118621 A TW 102118621A TW 102118621 A TW102118621 A TW 102118621A TW I624761 B TWI624761 B TW I624761B
Authority
TW
Taiwan
Prior art keywords
usb
host
signal
signal lines
pair
Prior art date
Application number
TW102118621A
Other languages
English (en)
Other versions
TW201403336A (zh
Inventor
陳輝銘
陳國宏
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201403336A publication Critical patent/TW201403336A/zh
Application granted granted Critical
Publication of TWI624761B publication Critical patent/TWI624761B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

在此描述用以操作一通用串列匯流排(USB)之系統以及方法。該方法包含在一對信號線上，自一USB 2.0裝置在此描述送封包資料至一USB 2.0主機，以及在發送該封包資料之後，自該USB 2.0裝置傳送一封包結束(EOP)信號至該USB 2.0主機。該方法也包含，在發送該EOP信號之後，使該USB 2.0裝置進入閒置狀態。該方法也包含在閒置狀態期間，自該USB 2.0裝置發送一數位回音檢查指令(ping)至該USB 2.0主機以指示裝置存在。

Description

裝置斷開之偵測的技術
本發明係有關於裝置斷開之偵測的技術。
發明背景
此處揭示之方法以及系統係有關一輸入/輸出(IO)傳信協定。更明確地說，有關對於通用串列匯流排2.0(USB 2.0)之低電壓、低功率辦法被揭示。
USB是被設計以使用於通訊以及供應電力的電腦裝置之間的介面標準化之一工業協定。USB 2.0協定幾乎於每個計算裝置中享有廣泛延展之採用，並且就具有良好建立的智慧財產(IP)投資組合以及標準化軟體基礎建設之技術發展而論，已得到巨大支援。
標準USB 2.0規格使用3.3伏特類比傳信以供在二個USB 2.0埠之間的通訊。3.3伏特信號強度傾向於引介整合挑戰，因為一些先進的半導體處理程序正朝向非常低的幾何形移動而導致CMOS電晶體之閘氧化物不再能夠容忍較高的電壓，例如，3.3伏特。此外，標準USB 2.0規格導致在閒置以及致動兩狀態之相對高的功率消耗位準。因而，USB 2.0可能不適用於置放嚴厲規格在I/O功率消耗上之裝置，例如，移動式平臺。
依據本發明之一實施例，係特地提出一種一種操作一通用串列匯流排之方法，其包括下列步驟：在一對信號線上，自一USB 2.0主機發送封包資料至一USB 2.0裝置，以及在發送該封包資料之後，自該USB 2.0主機傳送一封包結束(EOP)信號至該USB 2.0裝置；在發送該EOP信號之後，使該USB 2.0裝置進入閒置狀態；以及在閒置狀態期間，自該USB 2.0裝置發送一數位回音檢查指令(ping)至該USB 2.0主機以指示裝置存在。
100‧‧‧eUSB 2.0
102‧‧‧標準USB 2.0片段
104‧‧‧eUSB 2.0片段
106‧‧‧協定層
108‧‧‧鏈路層
110‧‧‧實體層
112‧‧‧介面
114‧‧‧eUSB 2.0資料線
116‧‧‧eUSB 2.0資料線eD+
118‧‧‧eUSB 2.0資料線eD-
120‧‧‧串列介面引擎(SIE)
122‧‧‧串列輸入平行輸出(SIPO)區塊
124‧‧‧平行輸入串列輸出(PISO)區塊
126‧‧‧資料恢復電路(DRC)
128‧‧‧相位鎖定迴路(PLL)
130‧‧‧發送器
132‧‧‧接收器
200‧‧‧eUSB 2.0 PHY
202‧‧‧低速/全速收發器
204‧‧‧高速(HS)收發器
206‧‧‧拉降電阻器
208‧‧‧信號線
210‧‧‧信號線eD+
212‧‧‧信號線eD-
214‧‧‧單端數位發送器
216‧‧‧單端數位接收器
218、224‧‧‧引動信號
220‧‧‧正驅動器輸入
222‧‧‧負驅動器輸入
226‧‧‧正接收器輸出
228‧‧‧負接收器輸出
230‧‧‧高速發送器
232‧‧‧高速接收器
234‧‧‧鎮壓偵測器
236‧‧‧HS接收器終端
238‧‧‧引動信號
240、242‧‧‧互補驅動器輸入
244‧‧‧引動信號
246‧‧‧接收器輸出
248‧‧‧鎮壓偵測器
300‧‧‧eUSB 2.0實體層
302‧‧‧單端收發器
302‧‧‧低速/全速收發器
304‧‧‧拉降電阻器
306‧‧‧eUSB 2.0資料線
312‧‧‧單端發送器
314‧‧‧單端接收器
316‧‧‧SE驅動器引動信號
318‧‧‧SE驅動器輸入P
320‧‧‧SE驅動器輸入N
322‧‧‧SE接收器引動信號
324‧‧‧單端接收器輸出P
326‧‧‧SE接收器輸出N
400‧‧‧SYNC樣型
402‧‧‧資料線eD+
404‧‧‧資料線eD-
500‧‧‧封包結束(EOP)樣型
502‧‧‧資料線eD+
504‧‧‧資料線eD-
600‧‧‧封包開始(SOP)時序圖
602‧‧‧SOP樣型
604‧‧‧資料線eD-
606‧‧‧資料線eD+
608‧‧‧控制訊息樣型
610‧‧‧SE1脈波
612‧‧‧致動窗口
614‧‧‧脈波
700‧‧‧LS保持活動時序圖
702‧‧‧SE1脈波
704‧‧‧致動窗口
705‧‧‧資料線eD+
706‧‧‧資料線eD-
708‧‧‧EOP信號
800‧‧‧數位回音檢查指令機構
802‧‧‧裝置回音檢查指令
804‧‧‧資料線eD-
806‧‧‧EOP信號
810‧‧‧封包資料
812‧‧‧閒置模式
900‧‧‧類比回音檢查指令機構
902‧‧‧裝置回音檢查指令
904‧‧‧資料
906‧‧‧EOP信號
1000‧‧‧裝置偵測機構
1100‧‧‧偵測機構時序圖
圖1是依照實施例之通用串列匯流排結構的方塊圖；圖2是具有高速(HS)、低速(LS)、以及全速(FS)性能之通用串列匯流排實體層的方塊圖；圖3是具有低速或全速性能之eUSB 2.0實體層的方塊圖；圖4是被使用於低速或全速模式之SYNC樣型的時序圖；圖5是以低速或全速模式之封包結束(EOP)樣型的時序圖；圖6A以及6B是展示eUSB 2.0信號時序範例之時序圖；圖7是低速保持活動信號之時序圖；圖8是對於在L0期間之全速或低速操作的裝置斷開偵測技術之時序圖； 圖9是對於在L0狀態期間之高速模式的裝置斷開偵測技術之時序圖；圖10展示一裝置連接偵測技術範例之時序圖；以及圖11是展示裝置連接偵測機構範例的時序圖，於其中該裝置宣告高速性能。
較佳實施例之詳細說明
此處說明之實施例係關於改進的傳信技術，比較至標準USB 2.0，其提供一較低信號電壓以及降低的功率消耗。該改進的傳信技術可被使用於一新的USB協定中，其於此處可被稱為嵌進式USB 2.0(eUSB 2.0)。此處說明之傳信技術可被使用而支援協定位準之標準USB 2.0操作。更進一步地，當比較至標準USB 2.0實體層結構時，此處說明之傳信技術可使用簡化式實體層結構。此處揭示之簡化式實體層結構可支援低速(LS)操作、全速(FS)操作或高速(HS)操作。在高速操作期間，鏈路使用低擺動差動傳信被操作，例如，0.2伏特差動傳信，如相對於被使用在標準USB 2.0中之0.4伏特差動傳信。在低速或全速操作期間，簡化式PHY結構引動一完全數位通訊機構之使用。例如，簡化式PHY結構可使用1伏特CMOS電路，如相對於被使用在標準USB 2.0中之3.3伏特CMOS傳信。於一完全數位通訊機構中，一般被使用在標準USB 2.0中的類比構件，例如，電源以及運算放大器被排除。
實施例可支援一原始模式以及中繼器模式。原始 模式，如此處所提及的，說明其中主機以及裝置埠兩者實作一eUSB 2.0 PHY以及依據eUSB 2.0傳信而通訊之操作。原始模式可被使用於不需要具有標準USB 2.0的反向兼容性之情況中。例如，原始模式可被使用於其中兩晶片被銲接至主機板之晶片對晶片通訊。中繼器模式藉由半雙工(half-duplex)中繼器裝置之使用以允許eUSB 2.0支援標準USB 2.0操作。中繼器模式之操作進一步被說明在關聯於2012年6月30日建檔之待決專利申請序號13/539377案，其標題為“無時脈半雙工(half-duplex)中繼器”，為了所有目的之故，其內容將整體地配合此處作為參考。
此處說明之實施例支援一新的裝置存在偵測機構，其可被使用於低電壓傳信協定並且當於閒置模式中將導致非常低的功率消耗。標準USB 2.0規格採用裝置被動拉升以及主機被動拉降以偵測裝置連接並且決定操作模式。因此，當該鏈路是閒置時，USB 2.0鏈路維持固定直流電(DC)通路(其藉由裝置被動拉升以及主機被動拉降被形成)。接線電壓利用主機被讀取以決定裝置之連接狀態。當鏈路是在閒置模式時，由於拉升以及拉降電阻器，標準USB 2.0大約消耗600μW之功率。此處說明之新數位斷開偵測技術在閒置(LPM-L1或懸置)期間，使用一裝置回音檢查指令(ping)(而不是裝置拉升)以指示裝置存在。藉由排除用以偵測裝置存在之裝置拉升，在閒置狀態中之鏈路功率消耗可被排除。例如，產生的鏈路功率消耗可被降低至從漏損電流產生的功率消耗。
更進一步地，依照實施例之eUSB 2.0協定對於全速以及低速操作使用1伏特傳信以取代3.3伏特。比較至具有較厚的閘氧化物之3.3伏特電晶體，該1伏特電晶體一般通常具有較高的引線漏損電流。為降低電流通過拉升以及拉降電阻器，拉降電阻器以及拉升電阻器之電阻可被增加。但是，增加拉降電阻器以及拉升電阻器之電阻可能導致主動緩衝器不能操控增強的拉升。依照實施例之新裝置偵測機構在下游裝置上使用一主動緩衝器驅動器以取代該拉升電阻器，而主動地驅動eD+或eD-信號線，以指示裝置存在。因此，操控該增強的拉升之主動緩衝器的使用可被排除。於一些實施例中，拉升電阻器可被排除。
目前之USB 2.0規格也使用一邊帶(sideband)線以偵測一On-The-Go(OTG)裝置，其被引導至一晶片上一般用途輸入緩衝器(GIO)。依照實施例，OTG裝置之偵測可經由帶內(inband)OTG偵測機構之使用而被達成。因此，被使用以偵測OTG性能之邊帶接線可被排除，因此降低GIO引線總數。
圖1是依照實施例之通用串列匯流排結構的方塊圖。該eUSB 2.0結構可被使用於任何適當的電子式裝置中，其中包含桌上型電腦、膝上型電腦、平板電腦、以及移動式電話。eUSB 2.0結構100依照實施例可包含標準USB 2.0片段102以及eUSB 2.0片段104。標準USB 2.0片段102可包含協定層106以及鏈路層108。協定層106被使用以供管理在一裝置以及一主機之間的資訊之轉移。例如，協定層106 被使用以決定如何建構資訊封包。鏈路層108被使用以供在該裝置以及該主機之間產生以及維持一通訊通道(或鏈路)。鏈路層108也控制資訊流程以及鏈路之功率管理狀態。於實施例中，協定層106以及鏈路層兩者依照標準USB 2.0通訊協定而操作。
eUSB 2.0片段104包含唯一用於eUSB 2.0結構100之實體層(PHY)110。該實體層110可經由任何適當的介面112(例如，USB 2.0.0收發器巨胞介面(UTMI)，以及具有延展性之UTMI(UTMI+))而介面於鏈路層108。
實體層110可包含一對eUSB 2.0資料線114，於此處被稱為eD+ 116以及eD- 118。資料線被使用以在一上游埠以及一下游埠之間發送信號。依照特定操作模式，實體層110被組態以使用差動傳信、單端數位通訊或其一些組合而發送資料於資料線114上，如下面之進一步的說明。例如，當以高速操作時，差動傳信可被使用以發送資料，而單端數位通訊可被使用以發送控制信號。當以低速或全速操作時，單端數位通訊可被使用以發送資料以及控制信號。eD-以及eD+之功能以及性能可取決於裝置之資料率而變化。
實體層110也可包含一串列介面引擎(SIE)120，其用以轉譯將被協定層106所使用之USB資訊封包。該串列介面引擎120包含一串列輸入、平行輸出(SIPO)區塊122，其用以轉換經由信號線114接收之進入的串列資料成為用以發送至鏈路層108之平行資料。該串列介面引擎120也包含一平行輸入、串列輸出(PISO)區塊124，其用以轉換自鏈 路層108所接收之輸出的平行資料成為用以發送至信號線114上的串列資料。實體層110也可包含用以恢復經由信號線114所接收的資料之一資料恢復電路(DRC)126以及相位鎖定迴路(PLL)128。實體層110也包含一些發送器130以及接收器132以供控制信號線114。為簡明起見，單一之發送器130以及接收器132組對被展示於圖1中。但是，應了解，實體層110可包含被使用以實作此處說明的各種實施例之任何適當數量的發送器130以及接收器132。實體層100將於相關之圖2與3以及附加說明更完整地被說明。
圖2是具有高速(HS)、低速(LS)以及全速(FS)性能之通用串列匯流排實體層的方塊圖。於實施例中，該等HS、FS、以及LS資料率對應至利用USB 2.0協定所指定的資料率。例如，在LS操作期間，PHY可提供大約地1.5M位元/秒之資料率，在FS操作期間，PHY可提供大約地12M位元/秒之資料率以及在HS操作期間，PHY可提供大約地480M位元/秒之資料率。eUSB 2.0 PHY 200可包含低速/全速(LS/FS)收發器202以及高速(HS)收發器204兩者。於實施例中，PHY 200也包含被使用於裝置連接偵測之一對拉降電阻器206。LS/FS收發器202以及HS收發器204通訊地被耦合至eUSB 2.0信號線208，其包含eD+ 210以及eD- 212。HS收發器204以及LS/FS收發器202可被組態以依照連接到PHY 200之上游裝置的資料率能力而選擇地掌控信號線208。用以決定上游裝置之資料率能力的技術將在下面進一步地被說明。
LS/FS收發器202可包含一對單端數位發送器214 以及一對單端數位接收器216。這些構件作用分別地如同用於單端傳信之輸入以及輸出。於單端傳信中，信號線eD+ 210以及eD- 212各可發送分別之信號資訊。這是相對於標準USB 2.0實作例，於其中LS/FS操作使用差動傳信。於差動傳信中，資訊在該對信號線eD+ 210以及eD- 212上經由被發送的二個互補信號而被發送。在該等信號線208上被發送成為二進制信號資料之實際信號的轉發可使用任何適當的技術被達成，例如，不歸零反相(NRZI)技術。
LS/FS收發器202可以是完全地數位，意謂著一般提出以供用於USB 2.0 LS/FS電路之類比構件，例如，運算放大器以及電源，被排除。當比較至用於USB 2.0標準之3.3伏特傳信時，單端數位發送器214以及單端數位接收器216可以是藉由1.0伏特之傳信電壓而操作的數位CMOS(互補金屬-氧化物-半導體)構件。低速/全速閒置狀態(SE0)藉由被實作在下游埠之拉降電阻器206而被維持。為確保一即時轉變至閒置狀態，在使其之發送器失效之前，該埠將驅動匯流排至SE0。
HS收發器204可以是被組態以供用於低擺動差動傳信的一類比收發器。例如，如比較至在USB 2.0中所使用的0.4伏特時，HS收發器可藉由0.2伏特之傳信電壓而操作，因此在資料發送期間，一降低的功率消耗被達成。HS收發器204可包含用於資料發送之高速發送器230、用於資料接收之高速接收器232以及用於鏈接狀態(亦即，HS致動、以及HS閒置)之偵測的鎮壓偵測器234。另外地，於一 些實施例中，HS收發器204也可包含一HS接收器終端236以使在接收器之信號反射最小化而導致改進的信號整體性。在HS操作模式期間，其中該HS收發器204被引動，PHY 200使用差動傳信而通訊資料且也可使用單端通訊而發送控制信號。
HS收發器204以及LS/FS收發器202兩者皆藉由鏈路層108被控制，該鏈路層108經由介面112而介面於PHY200。各種資料以及控制線自介面112被耦合至收發器202以及204。例如，如於圖2之展示，引動信號218、224、244以及238被使用以選擇地分別地引動LS/FS發送器214、LS/FS接收器216、HS接收器232或HS發送器230。互補驅動器輸入240以及242被耦合至HS發送器230以供驅動HS發送器而輸出資料及/或控制信號至信號線208。一接收器輸出246被耦合至HS接收器232以供接收經由信號線208被發送至PHY 200的資料。一鎮壓偵測器248，當偵測到HS資料封包之開始時，使SE接收器216失效，而引動HS接收器232，以及選擇地引動接收器終端236。正的以及負的接收器輸出226以及228被耦合至LS/FS接收器216以供接收經由信號線208被發送至PHY 200的資料。正的以及負的驅動器輸入220以及222被耦合至LS/FS發送器214以供驅動LS/FS發送器而輸出資料及/或控制信號至信號線208。
於實施例中，裝置埠(未被展示)將具有一eUSB介面，其具有實質上相似於實體層200的一實體層。於此一實施例中，主機以及裝置兩者皆使用eUSB協定。於實施例 中，裝置埠可以是具有標準USB 2.0實體層之一標準USB 2.0埠。於此一實施例中，一中繼器可被使用以轉譯自主機被傳送至標準USB 2.0信號之eUSB信號。例如，中繼器可被組態以轉譯信號，例如，裝置連接、裝置斷開、資料率協商以及其類似者。中繼器也可被使用以重建eUSB信號之電壓至被使用於標準USB 2.0中之電壓。中繼器之操作將於相關之待決專利申請序號13/539377案中進一步被說明。
圖3是具有低速或全速性能之通用串列匯流排實體層的方塊圖。如於圖3之展示，eUSB 2.0實體層300可包含一完全數位單端收發器302而不必也包含高速類比收發器。其可相似於圖2中展示之eUSB PHY 200而作用，但是不具有以高速(HS)操作之性能。LS/FS PHY 300可包含SE收發器302，一組拉降電阻器304，以及一對eUSB 2.0資料線306。
圖4是以低速或全速模式被使用之SYNC樣型的時序圖。SYNC樣型400可被PHY 200(圖2)以及PHY 300(圖3)所使用以標記自一個埠至另一埠被傳送的封包之開始。如於圖4之展示，SYNC樣型可使用單端通訊，其是適用於數位CMOS操作。依照實施例，eUSB 2.0在eD- 404上驅動SYNC樣型，而經由拉降電阻器206在eD+ 402上維持邏輯‘0’。如於圖4之展示，當資料線eD+ 402被拉降至邏輯‘0’並且在那時間之期間資料線eD- 404發送一樣型KJKJKJKK時，SYNC被指示。
於高速時，SYNC樣型(未被展示)是相似於標準 USB 2.0的樣型，具有電壓擺動重新被界定。於高速時，因高速採用差動傳信，無任一的資料線eD+ 402或eD- 404被維持在邏輯‘0’。反而，兩資料線卻可觸動SYNC樣型，例如，串列KJKJKJKK。
圖5是以低速或全速模式之封包結束(EOP)樣型的時序圖。EOP樣型500被使用以表明自一個埠被傳送至另一埠的資料封包之結束。依照實施例，EOP樣型500利用在eD+之2個邏輯‘1’的UI以及一個SE0之UI被指示，而eD-則經由拉降電阻器304而維持邏輯‘0’。單端0(SE0)說明一信號狀態，於其中eD-以及eD+兩者皆是在邏輯‘0’。在eD+上傳送EOP，伴隨著SYNC以及封包資料在eD-被發送，允許標準USB 2.0封包可能的一個三狀態(J、K、SE0)表示。依照此處說明之實施例的EOP樣型相對於標準USB 2.0，於其中EOP樣型藉由2個SE0的UI後面接著1個J的UI被指示。
高速eUSB 2.0 EOP樣型(未被展示)是相似於標準USB 2.0之樣型，除了電壓擺動被重新界定之外。高速EOP利用8個連續的J或K之UI被指示。SOF EOP利用40個連續的J或K之UI被指示。
圖6A以及6B是展示eUSB 2.0信號時序範例之時序圖。於實施例中，單端傳信被使用於以L0模式之LS/FS封包發送。名稱L0說明一操作模式，於其中在主機以及裝置之間的連接是致動的，引動該主機通訊於該裝置。單端傳信也可被使用於在不同鏈接狀態(不包含L0)的二個埠之間的互動，以及供一主機在任何鏈接狀態發出控制訊息。
當一LS/FS封包被發送時，SYNC樣型400以及封包資料在eD- 604被發送，而eD+則被維持在邏輯‘0’，並且EOP樣型500之SE0在eD+被發送，而eD-則被維持在邏輯‘0’。當主機啟動一控制訊息時，該控制訊息可開始於SE1。單端1(SE1)說明一信號，於其中eD-以及eD+兩者皆是在邏輯‘1’。在資料封包的發送對控制訊息的發送之間之開始的信號時序以及格式中之差量，允許在L0中之一裝置在繼續處理一接收的封包之前辨認該接收的封包是否為一資料封包或一控制訊息。於實施例中，下游埠依據封包處理之先前的狀態或鏈接狀態而解讀來自一上游埠之傳信。
圖6A是自一上游埠(主機)被傳送至下游埠(裝置)之LS/FS封包開始(SOP)樣型602的之時序圖。如於圖6A之展示，該SOP樣型602藉由使用eD- 604被指示以發送SYNC樣型以及封包資料，而eD+ 606則維持在邏輯‘0’。當所有的封包已經被發送時，eD+ 606可被使用以發送EOP，而eD- 604則維持在邏輯‘0’。
圖6B是自一上游埠(主機)被傳送至下游埠(裝置)之控制訊息樣型608的時序圖。如於圖6B之展示，當一下游埠驅動一SE1脈波610經一限定時間週期作為用於該SOC訊息之一簽署時，控制訊息(SOC)樣型608之開始被指示。接在SE1脈波610之後，一控制訊息可使用一串列的脈波被編碼於一致動窗口612內。在這致動窗口612期間，eD+ 606可在邏輯‘1’被驅動，而一些脈波614則可在eD- 604上被致動。脈波614之數量可決定控制訊息之性質。控制訊息傳信 進一步被說明於待決專利申請序號13/539375案中，其建檔於2012年6月30日，其標題為“外在控制訊息傳信”，為了所有目的之故，其內容將整體地配合此處作為參考。
於實施例中，於供電、重設、懸置以及L1期間，單端傳信也被使用主機以及裝置互動。懸置，如此處之使用，說明一控制訊息自主機被傳送至裝置以暫時地使鏈路活動失效，以便限制功率消耗。雖然在懸置中，裝置仍然可自主機接受一恢復控制訊息或一重設控制訊息。L1，如此處之使用，說明相似地進行於一些eUSB 2.0以及USB 2.0實施例中懸置之一模式。恢復，如此處之使用，說明一控制訊息自主機發信給裝置以自懸置或L1再進入L0模式。重設，如此處之使用，說明一控制訊息自主機被傳送以設定該裝置於一原定未組態狀態中。
圖7是一低速保持活動信號之時序圖。LS保持活動700是在L0期間週期性地被傳送之一控制訊息以防止一低速週邊裝置進入懸置狀態。如於圖7中所見，保持活動信號700可包含一SE1脈波702、在eD- 706上不具有脈波之eD+ 705上的一致動窗口704、以及一EOP信號708。
裝置斷開機構
如上面之說明，標準USB 2.0使用一裝置拉升以及主機拉降機構以當在LS/FS之操作、或於L1或懸置中時，偵測裝置連接或裝置斷開。藉由拉升電阻器以及拉降電阻器206被形成之來自分壓器網絡的電線電壓利用主機被讀取以決定裝置連接狀態。這導致固定直流電源於LS/FS中或 L1中、或懸置中被浪費。
本發明藉由在閒置狀態期間具有單端0(SE0)之鏈路而排除閒置功率，於其情況中，資料線eD+以及eD-二者皆利用下游埠被維持至接地。因此，在閒置狀態期間，只稍微或沒有閒置功率被消耗。在被稱為“閒置J”之標準USB 2.0閒置狀態的期間，拉升以及拉降兩者皆被引動，產生被浪費之功率。於實施例中，來自裝置之拉升可被排除。當自懸置恢復時，主機要求裝置發送一裝置回音檢查指令(ping)以重新宣告連接。如果主機不自該裝置接收數位ping信號，則一斷開事件將被偵測。
圖8是用以在L0期間對於全速或低速操作之裝置斷開偵測技術的時序圖。如於圖8之展示，數位回音檢查指令(ping)機構800可在LS/FS操作之L0期間被使用以達成裝置斷開偵測。該裝置回音檢查指令(ping)802可被界定作為在FS或LS模式中之eD-的一個1-UI邏輯‘1’。如於圖8之展示，在一封包之後偵測到於eD+上的一EOP信號806之後，在偵測EOP信號802之開始時，上游埠可在一指定時間限制(例如，3UI)內於eD- 804上發送該裝置回音檢查指令(ping)802。依照在遠端位元時脈以及區域性位元時脈之間的相位以及頻率偏移，裝置回音檢查指令(ping)802實際上可如1個UI一般提前地以及如多於2個UI一般延遲地被發送。在傳送數位回音檢查指令(ping)802返回至主機之後，裝置可進入閒置模式812。為確認連接，上游埠可在每個訊框週期上週期性地發送該裝置回音檢查指令(ping)802。以 週期形式發送該裝置回音檢查指令(ping)802，將允許主機意識到裝置存在，即使當在主機以及裝置之間沒有資料交通時亦然，因此防止裝置被斷開。如果裝置對於三個連續的訊框週期未接收任何封包，並且未接收任何裝置回音檢查指令(ping)，則下游埠可在L0期間宣告裝置斷開。
於實施例中，在自L1或懸置恢復的期間，下游(主機)埠進行斷開偵測。當恢復時，回應地，上游(裝置)埠傳送數位回音檢查指令(ping)信號以宣告在L1或懸置期間之連接狀態。對於一裝置傳送一數位回音檢查指令(ping)以宣告於L1或懸置中之連接時，裝置驅動eD+以傳送該數位回音檢查指令(ping)。對於一裝置傳送一數位回音檢查指令(ping)以宣告於L1或懸置中之連接時，該裝置驅動eD-以傳送該數位回音檢查指令(ping)。
圖9是在L0狀態期間對於高速模式之裝置斷開偵測技術的時序圖。標準USB 2.0 HS使用類比方法以偵測裝置斷開。明確地說，標準USB 2.0對於斷開偵測在SOF(訊框之開始)的EOP(封包之結束)期間使用包迹偵測。包迹偵測之使用需要一類比比較器以及一精確參考電壓。為方便這型式之斷開偵測，SOF之EOP被延展至40個UI，以至於如果裝置被斷開，則該包迹偵測器具有足夠時間以偵測斷開事件。於實施例中，eUSB以高速在L0期間使用一類比回音檢查指令(ping)機構900以達成裝置斷開偵測。裝置回音檢查指令(ping)902可在L0閒置期間利用裝置而週期性地被發送，以宣佈其之存在以及防止被斷開。藉由使用一數位回 音檢查指令(ping)機構而不是包迹偵測，各種類比構件，例如，包迹偵測器，可被移除，導致一簡化式實體層結構。對於一高速裝置之於L1或懸置中的斷開偵測之機構，可以是相同如對於全速裝置之機構。
如於圖9之展示，資料之封包904在t0結束發送，並且接著一EOP信號906。在t1，EOP信號906結束。在t2，如果無其他活動發生，則裝置可傳送裝置回音檢查指令(ping)902以宣佈其之存在至下游(主機)埠。裝置回音檢查指令(ping)902可包含8個連續的J或K之UI。在t3，裝置回音檢查指令(ping)902結束發送。如果上游埠之發送器是在L0閒置中時，則該上游埠，當在L0中時，可於指定時間區間(例如，每個125μs之微訊框週期)發送至少一個裝置回音檢查指令(ping)902。如果其對於三個連續的微訊框週期不自裝置接收任何封包或回音檢查指令(ping)時，則下游埠可宣告裝置之斷開。
於原始模式中，上游裝置可能不需要對於在L1或懸置期間報告裝置斷開。這允許裝置在這功率管理狀態期間使發送器完全地斷電源以及最大化功率節省。當恢復時，上游埠可傳送一數位回音檢查指令(ping)並且下游埠可進行斷開偵測例行程序。
當以中繼器模式操作時，裝置斷開利用中繼器被偵測並且被報告至主機。當以中繼器模式操作時，裝置斷開可於懸置或L1中被報告。當中繼器偵測標準USB 2.0裝置之斷開事件時，該中繼器將經由單端斷開傳信(SEDISC)傳 播訊息至主機eUSB 2.0埠，其中對於一指定時間量，兩信號線，eD+以及eD-皆被驅動至邏輯‘1’。一旦主機注意到SEDISC，鏈接狀態機器將自懸置/L1鏈接狀態轉變至連接鏈接狀態。在中繼器模式期間被使用之斷開處理將進一步被說明於相關之待決專利申請序號13/539377案中。
應了解，此處說明之裝置斷開偵測技術實作例是不被限制於僅eUSB 2.0實作例。於實施例中，上述之斷開偵測技術可被應用至深次微米(submicron)製程被使用之任何輸入/輸出(I/O)標準或支援複數個資料率以及操作模式之任何IO標準。
裝置連接以及操作偵測模式
裝置連接偵測引動主機埠決定何時一裝置被耦合至主機埠。裝置連接之偵測也涉及引動主機以及裝置彼此宣告它們的資料率性能之一程序，例如，主機及/或裝置是否具有LS性能、FS性能、及/或HS性能。
如上面之說明，使用3.3V傳信之標準USB 2.0，採用裝置被動拉升以及主機被動拉降以偵測裝置連接。該主機埠可具有藉由原定值被引動之15kΩ拉降。當沒有裝置被連接時，資料線D+以及D-兩者皆被拉低。當連接時，依照裝置之資料率，一裝置將在任一線上具有1.5kΩ拉升。主機可藉由判斷那個線被拉高而決定裝置之資料率。另外地，標準USB 2.0規格指示性能，以經由被連接到一晶片上GIO的一邊帶接線(其被稱為一ID密碼)而偵測On-The-Go(OTG)裝置。對於使用較低傳信電壓之操作，由 於拉降電阻器以及拉升電阻器之電阻將必須明顯地被增強，標準連接偵測機構可能不是合適的，以至於一主動緩衝器可能無法操控該等拉升電阻器。
於實施例中，eUSB 2.0連接事件藉由使用裝置埠之LS/FS發送器214(圖2)被產生，以驅動eD+ 210或eD- 212信號線的任一者至邏輯‘1’。更進一步地，在連接以及連接偵測期間，eD+ 210以及eD- 212形成一雙簡單鏈路以允許一主機以及一裝置彼此互動而不會導致爭奪。例如，如果一FS或HS裝置被連接，則eD+將藉由在裝置側之FS發送器被驅動至邏輯‘1’，而eD-則維持拉降至邏輯‘0’，並且在裝置側之FS接收器則被引動以偵測在利用主機側之FS發送器被驅動的eD-之任何狀態改變。於實施例中，在裝置埠上之被動拉升電阻器可被排除。另外地，裝置偵測機構1000可包含一帶內(inband)機構以偵測OTG性能而不必使用一邊帶線，因此降低GIO引線數量。
圖10之時序圖展示裝置連接偵測技術之範例。於圖10展示之範例中，互動以全速的原始模式發生在一下游埠以及一上游埠之間。藉由這處理程序被考慮的其他實施例可包含在週邊中繼器模式上的一下游埠以及一雙作用裝置上的一上游埠之間的低速資料率或互動。
在t0，或供電時，接埠可引動它們的拉降電阻器。下游埠可在eD+以及eD-使其發送器失效以及引動其之接收器。
在t1，依據將藉由上游埠被宣告的速度，上游埠 可驅動eD+或eD-至邏輯‘1’。例如，如於圖10之展示，如果一裝置有可能是全速或高速時，其可能僅在eD+驅動邏輯‘1’以及在eD-引動其接收器，其不利用上游埠被驅動。如果上游埠僅具有低速性能，其可在eD-驅動邏輯‘1’以及在eD+引動其接收器，其不利用上游埠被驅動。
在t2，下游埠可宣告裝置連接以及認可裝置。該認可處理程序可依照在時間t1所宣告的上游裝置性能而變化。例如，如果下游埠已在eD+偵測邏輯‘1’以及在eD-偵測邏輯‘0’經TATTDB之持續，如於圖10之展示，則下游埠在eD-驅動邏輯‘1’經TACK之持續。如果已在eD+偵測邏輯‘0’以及在eD-偵測邏輯‘1’經TATTDB之持續，則在eD+驅動邏輯‘1’經TACK之持續並且宣告低速裝置連接。換言之，帶內交握機構被組態作為一雙單工鏈路以確保在相對被上游裝置所使用以宣告其之存在的信號線之信號線上被驅動之認可。於圖10展示之情節中，下游埠是在eD+上接收一裝置存在信號。因此，交握信號通過D-。以此方式，鏈路夥伴不同時地驅動信號線，因此避免接線爭奪。於標準USB 2.0中，主機之致動驅動器被預期操控在上游裝置利用一被動拉升被維持在微高的接線狀態。
同時在t2，上游埠也可回應於自下游埠接收之認可。如果上游埠是全速或高速，則當在eD-偵測主機認可時，其可在eD+驅動邏輯‘0’，使其之發送器失效，並且也在eD+引動其之接收器，因此結束連接。
於其中一主機功能以中繼器模式利用中繼器被 連接之情況中，eD+可連續地被驅動至邏輯‘1’，直至中繼器已在eD-偵測邏輯‘0’為止，其是當一雙作用主機埠已偵測一主機功能被連接到其之微AB接收器時。如果下游埠已在eD+偵測邏輯‘1’以及在eD-偵測邏輯‘0’經TATTDB之持續時，則下游埠可藉由在eD-驅動邏輯‘1’而開始認可，如在圖10的t2之展示。在利用TACK被指示之時間週期的期間，下游埠可繼續監控eD+。如果在t3認可結束，eD+維持邏輯‘1’，則下游埠可宣告一主機功能被連接。如果在t3之前下游埠已偵測eD+被轉變至邏輯‘0’，則其可宣告一FS或HS裝置被連接。
在t4，下游埠可發出一重設訊息。上游埠可在偵測SE1時重設其控制訊息解碼器。
在t5，下游埠可依據拉降電阻器藉由維持SE0而繼續重設。上游埠可完成重設解碼並且進入重設。
在t6，如果裝置是低速或全速，則下游埠可驅動一EOP以結束重設。如果裝置只是低速或全速，則裝置監視重設直至其完成為止。在t7，下游埠可藉由驅動SE0而結束重設並且進入重設恢復。在t8，接埠被備妥以供啟始化。
返回至t6，如果裝置已宣告全速性能，速率協商在t6開始以決定裝置是否有可能是高速。高速協商在下面關於圖11被說明。
圖11是展示其中裝置宣告高速性能之裝置連接偵測機構範例的時序圖。速度協商藉由單端傳信被達成，其是自當裝置開始指示有可能是高速時，至當下游埠認可 時，以及傳信至裝置，當其之接收器終端被導通並且備妥供高速操作時。關於圖11之t6，裝置連接偵測操作是相同於低速/全速之操作，其於相關之圖10中被說明。
如果裝置是高速，下面的操作發生。在t6，在一上游埠偵測重設之後，如果裝置有可能是高速，則裝置在eD+驅動邏輯‘1’以表示裝置發出唧唧聲(Chirp)。在下游以及上游兩埠之選用的接收器終端236(圖2)皆不被引動直至t9為止。
在t7，在下游埠偵測裝置發出唧唧聲(Chirp)之後，下游埠開始在eD-驅動邏輯‘1’以表示主機發出唧唧聲(Chirp)且備妥下游PHY 200以供高速操作。
在t8，在偵測主機發出唧唧聲(Chirp)之後，上游埠將準備好其之高速PHY 200以供操作。為了備妥上游埠以供高速操作，上游埠驅動eD+至邏輯‘0’，在TSE0_DR之後，在eD+使其之單端發送器失效，並且在eD+引動其之單端接收器。
在t9，下游埠在eD-驅動邏輯‘0’以發送速率偵測完成之信號，並且該PHY備妥以供高速操作。同時在t9，上游埠也藉由引動其之選用接收器終端以及鎮壓偵測器而進入L0。
在t10，下游埠結束重設。在這時，鏈路是在L0狀態。
應了解，此處說明之裝置連接以及操作偵測技術模式實作例是不受限制於僅eUSB 2.0實作例。於實施例 中，上述之斷開偵測技術可被應用至深次微米製程的任何輸入/輸出(I/O)標準或支援複數個資料率以及操作模式之任何IO標準。
雖然一些實施例已參考特定實作例被說明，依照一些實施例之其他實作例也是可能的。另外地，圖形中展示的或此處說明的電路元件之配置以及順序或其他特點不需要以所展示和被說明之特定方式被配置。依照一些實施例，許多其他配置是可能的。
於圖形中所展示之各個系統中，一些情況中之元件可各具有一相同參考號碼或一不同的參考號碼以暗示所表示的元件可以是不同的或相似的。但是，一元件可以是足以有彈性地具有不同的實作例並且與此處被展示或被說明之一些或所有的系統作用。圖形中被展示的各種元件可以是相同或不同的。哪一者被稱為一第一元件並且哪一者被稱為一第二元件是任意地。
於說明文以及申請專利範圍中，用語“耦合”以及“被連接”，與它們的衍生詞，可一起被使用。應了解，這些用語不是有意地作為彼此之同義字。反之，於特定實施例，“被連接”可被使用以指示二個或更多個元件是彼此直接實際或電氣接觸。“耦合”可表示二個或更多個元件是直接實際或電氣接觸。但是，“耦合”也可表示二個或更多個元件不是彼此直接接觸，但是仍然可協同操作或彼此互動。
一實施例是本發明之一實作例或範例。說明文中提及之“一實施例”、“一個實施例”、“一些實施例”、或“其 他實施例”意謂著關連於實施例中被說明之一特定的特點、結構或特性被包含在本發明之至少一些實施例中，但不必定得被包含在本發明的所有實施例中。各處出現之“一實施例”、“一個實施例”或“一些實施例”不必定都得參照至相同實施例。
不是所有於此處被說明以及被展示的構件、特點、結構、特性等等需要被包含在一特定實施例或多個實施例中。如果說明文描述一構件、特點、結構或特性“可以”、“可能”、“可”或“能”被包含，例如，那特定的構件、特點、結構或特性是不一定需要被包含。如果說明文或申請專利範圍提出“一”或“一個”元件，其不表示僅有一個元件。如果說明文或申請專利範圍提及“一另外的”元件，其不排除是有多於一個的另外元件。
雖然流程圖或狀態圖可能已於此處被使用以說明實施例，本發明是不受限於那些的圖形或受限於此處之對應的說明。例如，流程不需要經由各圖解說明的方塊或狀態或如此處被展示以及被說明之完全相同的順序而移動。
本發明是不受限於此處列出之特定的詳細說明。實際上，那些具有這揭示之利益而熟習本技術者應明白，自前面本發明範疇內之說明以及圖形可以有許多其他的變化。因此，下面的申請專利範圍可包含界定本發明範疇之任何修改。

Claims (20)

  1. 一種操作通用串列匯流排的方法，該方法包括下列步驟：在一對信號線上將封包資料從一通用串列匯流排2.0(USB 2.0)主機發送到一USB 2.0裝置，並在發送該封包資料之後，從該USB 2.0主機發送一封包結束(EOP)信號到該USB 2.0裝置；在發送該EOP信號之後，使該USB 2.0裝置進入閒置狀態；以及在閒置狀態期間，自該USB 2.0裝置發送一數位回音檢查指令到該USB 2.0主機以指示出裝置存在，其中，該USB 2.0裝置會維持閒置狀態而不需作裝置拉升。
  2. 如請求項1的方法，該方法包括下列步驟：該USB 2.0裝置在一指定時間區間內週期性地發送更多數位回音檢查指令以指示出裝置持續存在。
  3. 如請求項1的方法，該方法包括下列步驟：若該USB 2.0主機在一指定時間段內沒有從該USB 2.0裝置接收到該數位回音檢查指令，則該USB 2.0主機宣告裝置斷開。
  4. 如請求項1的方法，該方法包括下列步驟：若該USB 2.0主機在三個連貫的訊框中都沒有接收到該數位回音檢查指令，則該USB 2.0主機宣告裝置斷開。
  5. 如請求項1的方法，該方法包括下列步驟：該USB 2.0裝置無需使用被動拉升電阻器便可指示出裝置存在。
  6. 如請求項1的方法，其中，該EOP信號係在該對信號線之一第一信號線上被從該USB 2.0主機發送到該USB 2.0裝置，且該數位回音檢查指令係在該對信號線之一第二信號線上被從該USB 2.0裝置發送到該USB 2.0主機。
  7. 如請求項1的方法，該方法包括下列步驟：該USB 2.0主機在閒置狀態期間中將該對信號線之兩信號線皆保持為接地。
  8. 一種通用串列匯流排2.0(USB 2.0)主機，其包括：一主機埠，其包括一實體層，該實體層係用於在連至一裝置的一對信號線上發送資料以及接收資料，該主機埠可進行下列動作：在傳輸封包資料之後發送一封包結束(EOP)信號至該裝置，其中，該EOP信號致使該裝置之一埠進入閒置狀態，並且其中，該USB 2.0裝置會維持該閒置狀態而不需作裝置拉升；以及接收來自該裝置的一數位回音檢查指令以判定該裝置之存在。
  9. 如請求項8之USB 2.0主機，其中，該主機埠在一指定時間區間內週期性地接收指示裝置持續存在的更多數位回音檢查指令。
  10. 如請求項8之USB 2.0主機，其中，若該主機埠在一指定時間段內沒有從該裝置接收到該數位回音檢查指令，則該USB 2.0主機會宣告裝置斷開。
  11. 如請求項8之USB 2.0主機，其中，若該主機埠在三個連貫的訊框中都沒有接收到該數位回音檢查指令，則該USB 2.0主機會宣告裝置斷開。
  12. 如請求項8之USB 2.0主機，其中，該主機埠係在該對信號線之一第一信號線上發送該EOP信號，並且該數位回音檢查指令係在該對信號線之一第二信號線上從該裝置被接收。
  13. 如請求項8之USB 2.0主機，其中，該主機埠在閒置狀態期間會將該對信號線之兩信號線皆保持為接地。
  14. 一種通用串列匯流排2.0(USB 2.0)裝置，其包括：一裝置埠，其包括一實體層，該實體層係用於驅動在一第一信號線及一第二信號線上的信號以與一USB 2.0主機通訊；其中，在進入一閒置狀態後，該裝置埠會在該對信號線其中一者上發送一數位回音檢查指令到該USB 2.0主機以指示出裝置存在，並且其中，該USB 2.0裝置是可維持該閒置狀態而不需作裝置拉升。
  15. 如請求項14之USB 2.0裝置，其中，該裝置埠可指示出裝置存在而不需使用被動拉升電阻器。
  16. 如請求項14之USB 2.0裝置，其中，該裝置埠在一指定時間區間內週期性地發送更多數位回音檢查指令以指示出裝置持續存在。
  17. 如請求項14之USB 2.0裝置，其中，在該等更多數位回音檢查指令之間的時間間隔少於三個訊框。
  18. 如請求項14之USB 2.0裝置，其中，該裝置埠會在於該對信號線中之一第一信號線上接收到來自該USB 2.0主機的一EOP信號後進入閒置狀態，且該數位回音檢查指令係在該對信號線中之一第二信號線上被發送到該USB 2.0主機。
  19. 如請求項14之USB 2.0裝置，其中，該USB 2.0裝置是一晶片，該晶片被配置在與該USB 2.0主機相同的主機板中。
  20. 如請求項19之USB 2.0裝置，其中，在一休眠(L1)或懸置狀態期間，該USB 2.0裝置使得該裝置埠的一發送器被停止供電，並且在仍然維持裝置存在時不發送數位回音檢查指令到該USB 2.0主機。
TW102118621A 2012-06-30 2013-05-27 裝置斷開之偵測的技術 TWI624761B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/539,373 2012-06-30
US13/539,373 US8683091B2 (en) 2012-06-30 2012-06-30 Device disconnect detection

Publications (2)

Publication Number Publication Date
TW201403336A TW201403336A (zh) 2014-01-16
TWI624761B true TWI624761B (zh) 2018-05-21

Family

ID=49779407

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102118621A TWI624761B (zh) 2012-06-30 2013-05-27 裝置斷開之偵測的技術

Country Status (5)

Country Link
US (3) US8683091B2 (zh)
EP (1) EP2867780B1 (zh)
CN (1) CN104350481B (zh)
TW (1) TWI624761B (zh)
WO (1) WO2014004924A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8683091B2 (en) 2012-06-30 2014-03-25 Intel Corporation Device disconnect detection
US9811145B2 (en) * 2012-12-19 2017-11-07 Intel Corporation Reduction of idle power in a communication port
JP2014174792A (ja) * 2013-03-11 2014-09-22 Seiko Epson Corp バス中継装置、集積回路装置、ケーブル、コネクター、電子機器、及びバス中継方法
JP6190701B2 (ja) * 2013-11-25 2017-08-30 株式会社メガチップス データ受信装置およびフェイルセーフ回路
US9606955B2 (en) * 2014-02-10 2017-03-28 Intel Corporation Embedded universal serial bus solutions
US9483435B2 (en) * 2014-07-06 2016-11-01 Freescale Semiconductor, Inc. USB transceiver
US9225423B1 (en) * 2014-07-15 2015-12-29 Corning Optical Communications LLC Optical engines and optical cable assemblies capable of low-speed and high-speed optical communication
US9727514B2 (en) 2014-12-09 2017-08-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuits with universal serial bus 2.0 and embedded universal serial bus 2 connectivity
US9836420B2 (en) * 2014-12-09 2017-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity
JP6547674B2 (ja) * 2015-05-15 2019-07-24 信越化学工業株式会社 光硬化性組成物及びこれを含む硬化物
US9843436B2 (en) * 2015-06-27 2017-12-12 Intel Corporation Flexible interconnect architecture
MY191604A (en) * 2015-12-25 2022-07-01 Intel Corp State detection mechanism
JP6790435B2 (ja) 2016-04-20 2020-11-25 ソニー株式会社 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法
CN107643995B (zh) * 2016-07-22 2020-05-19 炬芯（珠海）科技有限公司 判断usb设备连接的方法、装置以及usb系统
US11029750B2 (en) * 2017-06-29 2021-06-08 Intel Corporation Apparatus for universal serial bus 2.0 (USB2) combined high speed squelch and disconnect detection
US10763841B2 (en) * 2018-08-09 2020-09-01 Texas Instruments Incorporated Loss of signal detection circuit
US11281284B2 (en) * 2019-02-13 2022-03-22 Texas Instruments Incorporated Power consumption reduction in USB 2.0 redriver and in eUSB2 repeater
JP2020177435A (ja) * 2019-04-18 2020-10-29 セイコーエプソン株式会社 回路装置、回路装置の判定方法および電子機器
US11271416B2 (en) 2019-11-20 2022-03-08 Semiconductor Components Industries, Llc Methods and apparatus for a battery
US11378600B2 (en) * 2020-07-20 2022-07-05 Nxp B.V. Squelch and disconnect detector
JP2022034710A (ja) * 2020-08-19 2022-03-04 セイコーエプソン株式会社 回路装置、電子機器及び移動体
US11523178B2 (en) 2020-11-20 2022-12-06 The Nielsen Company (Us), Llc Detecting an operational state of a media device
US11528095B2 (en) * 2020-12-11 2022-12-13 Cypress Semiconductor Corporation Methods to remove dribble introduced and regenerate sync bits lost due to squelch delays in USB high speed packet repeating
US11921651B2 (en) 2021-06-07 2024-03-05 AyDeeKay LLC Interface module with low-latency communication of electrical signals between power domains
US11671289B2 (en) * 2021-09-14 2023-06-06 Nxp Usa, Inc. End of packet detection
EP4318252A1 (en) * 2021-09-29 2024-02-07 Samsung Electronics Co., Ltd. Electronic device for communicating with external device via usb interface and operation method thereof
CN114860520B (zh) * 2022-04-22 2023-03-21 珠海海奇半导体有限公司 一种usb从设备拔出检测电路
US20240104040A1 (en) * 2022-09-23 2024-03-28 Nxp Usa, Inc. Apparatus and method for determining a disconnection of a device from a bus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834329A (en) * 2006-08-10 2008-08-16 Avocent Huntsville Corp USB based virtual media system
US7493422B2 (en) * 2005-11-14 2009-02-17 Ncr Corporation Loss of universal serial bus communication
TW201217956A (en) * 2010-05-28 2012-05-01 Lsi Corp Methods and apparatus for low power out-of-band communications

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308215B1 (en) * 1997-12-22 2001-10-23 Robert J. Kolbet Extender apparatus for USB connection of computer units
US6363085B1 (en) * 1998-03-23 2002-03-26 Multivideo Labs, Inc. Universal serial bus repeater
US7392061B2 (en) 2004-12-15 2008-06-24 Intel Corporation Methods and apparatus for operating transceiver systems of a wireless platform
JP2006344159A (ja) 2005-06-10 2006-12-21 Toshiba Information Systems (Japan) Corp 共通バス接続デバイス用通信制御装置
US7702825B2 (en) * 2005-06-29 2010-04-20 Intel Corporation Enhancements to universal serial bus (USB) suspend and resume operations
JP4973036B2 (ja) 2005-08-08 2012-07-11 セイコーエプソン株式会社 ホストコントローラ
US7761645B2 (en) 2007-06-19 2010-07-20 Standard Microsystems Corporation Physical device (PHY) support of the USB2.0 link power management addendum using a ULPI PHY interface standard
EP2225654A1 (en) * 2007-12-21 2010-09-08 Gemalto SA Usb bridge
US8095698B2 (en) 2008-08-19 2012-01-10 Total Phase, Inc. Circuits and methods for reliable automatic USB speed detection
US8078768B2 (en) * 2008-08-21 2011-12-13 Qualcomm Incorporated Universal Serial Bus (USB) remote wakeup
US8432182B2 (en) * 2009-03-30 2013-04-30 Analog Devices, Inc. USB isolator with advanced control features
CN102860030B (zh) 2010-01-12 2017-02-08 美国莱迪思半导体公司 家庭多媒体网络中的视频管理和控制
US8719475B2 (en) 2010-07-13 2014-05-06 Broadcom Corporation Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications
US8924621B2 (en) * 2010-11-05 2014-12-30 Linear Technology Corporation Method and system for detecting and asserting bus speed condition in a USB isolating device
US8683091B2 (en) 2012-06-30 2014-03-25 Intel Corporation Device disconnect detection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7493422B2 (en) * 2005-11-14 2009-02-17 Ncr Corporation Loss of universal serial bus communication
TW200834329A (en) * 2006-08-10 2008-08-16 Avocent Huntsville Corp USB based virtual media system
TW201217956A (en) * 2010-05-28 2012-05-01 Lsi Corp Methods and apparatus for low power out-of-band communications

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Universal Serial Bus Specification", Revision 2.0, April 27, 2000. *

Also Published As

Publication number Publication date
US20140006655A1 (en) 2014-01-02
CN104350481A (zh) 2015-02-11
EP2867780A4 (en) 2016-04-13
WO2014004924A1 (en) 2014-01-03
EP2867780B1 (en) 2018-02-28
US9129066B2 (en) 2015-09-08
EP2867780A1 (en) 2015-05-06
US8683091B2 (en) 2014-03-25
TW201403336A (zh) 2014-01-16
CN104350481B (zh) 2017-09-01
US9348781B2 (en) 2016-05-24
US20140156876A1 (en) 2014-06-05
US20140006652A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
TWI624761B (zh) 裝置斷開之偵測的技術
TWI506446B (zh) 計算裝置、通用序列匯流排埠以及操作通用序列匯流排的方法
TWI637273B (zh) 偵測輸入／輸出裝置連接的方法及週邊輸入／輸出裝置與其主計算裝置
EP3133796B1 (en) Providing a load/store communication protocol with a low power physical unit
JP5930025B2 (ja) Ｕｓｂ２．０高速モードを有するｕｓｂアイソレータ集積回路および自動速度検出
US9396152B2 (en) Device, system and method for communication with heterogenous physical layers
CN107408093B (zh) 高速隔离及光学usb
US20120290761A1 (en) USB Converter and Related Method
US9104817B2 (en) Explicit control message signaling
JP4722907B2 (ja) ユニバーサル・シリアル・バス送信機
CN114691576A (zh) 具有不同i/o信号的装置之间的基于帧的低功率接口
CN118132491A (zh) 中继器为具有eUSB中继器的主机生成的强制恢复
CN118132484A (zh) 用于eUSB中继器中的启动信令的检测器电路
CN118132483A (zh) 用于在差分总线和单端总线之间传递中继模式分组的eUSB中继器
WO2024112965A1 (en) Systems and methods for entering and exiting low power mode for aggregator-disaggregator