TWI637273B

TWI637273B - 偵測輸入／輸出裝置連接的方法及週邊輸入／輸出裝置與其主計算裝置

Info

Publication number: TWI637273B
Application number: TW106107051A
Authority: TW
Inventors: 陳惠珉; 陳國鴻
Original assignee: 英特爾股份有限公司
Priority date: 2012-06-30
Filing date: 2013-05-29
Publication date: 2018-10-01
Also published as: TW201619841A; CN104321757A; US8683097B2; TWI506447B; US20140006653A1; TWI582603B; TW201415235A; CN107688550A; CN104321757B; CN107688550B; WO2014004916A1; TW201727505A; US20140006654A1; US8977789B2

Abstract

於此說明偵測輸入/輸出(I/O)裝置連接的系統及方法。方法包含經由第一訊號線及第二訊號線而實體地耦合I/O裝置至主機埠。方法也包含經由I/O裝置的活躍緩衝器而將第一訊號線或第二訊號線驅動至高。方法也包含將確認訊號從主機經由未由I/O裝置的活躍緩衝器驅動至高的另一訊號線而提供至裝置。

Description

偵測輸入/輸出裝置連接的方法及週邊輸入/輸出裝置與其主計算裝置

此處揭示的方法及系統關於輸入/輸出(IO)訊號協定。更具體而言，揭示通用串列匯流排2.0(USB2)之低電壓、低功率解決之道。

USB是工業協定，設計成標準化用於通訊及供應電力之電腦裝置之間的介面。USB2協定廣泛地用於幾乎每一計算裝置中，以及，以良好建立的智慧財產權(IP)組合及標準化軟體基礎結構之技術開發之觀點而言，受到極大的支持。

標準的USB2規格使用3.3伏特類比發訊，用於在二USB2埠之間通訊。由於某些先進的半導體製程朝向很低的幾何形狀，導致CMOS電晶體的閘極氧化物不再能夠容忍更高的電壓，例如3.3伏特，所以，3.3伏特訊號強度趨向於導入整合挑戰。此外，標準的USB2規格在閒置及活躍狀態造成相當高程度的耗電。結果，USB2不適用於I/O耗電嚴刻規格之裝置，例如行動平台。

100‧‧‧eUSB2架構

102‧‧‧標準USB2區段

110‧‧‧實體層

112‧‧‧介面

114‧‧‧資料線

200‧‧‧實體層

202‧‧‧低速/全速收發器

204‧‧‧高速收發器

206‧‧‧下拉電阻器

208‧‧‧訊號線

300‧‧‧eUSB2實體層

302‧‧‧單端收發器

304‧‧‧下拉電阻器

306‧‧‧資料線

圖1是根據實施例之通用串列匯流排架構的方塊圖；圖2是具有高速(HS)、低速(LS)、及全速(FS)能力的通用串列匯流排實體層的方塊圖；圖3是具有低速(LS)、或全速(FS)能力的eUSB2實體層的方塊圖；圖4是低速或全速模式中使用的SYNC樣式的時序圖；圖5是低速或全速模式中分封結束(EOP)樣式的時序圖；圖6A及6B是顯示eUSB2訊號時序的實例的時序圖；圖7是低速保持活躍訊號的時序圖；圖8是在L0期間全速或低速操作之裝置斷接偵測技術的時序圖；圖9是L0狀態期間高速模式之裝置斷接偵測技術的時序圖；圖10是時序圖，顯示裝置連接偵測技術的實例；以及圖11是時序圖，顯示裝置連接偵測設計的實例之時序圖，其中，裝置宣告高速能力。

【發明內容與實施方式】

此處說明的實施例關於增進的發訊技術，其比標準的 USB2提供更低的訊號電壓及更低的耗電。增進的發訊技術可以用於此處稱為嵌入式USB2(eUSB2)之新的USB協定中。此處說明的發訊技術可以用以支援在協定級之標準的USB2操作。此外，此處說明的發訊技術可以使用比標準的USB2實體層架構更簡化的實體層架構。此處揭示之簡化的實體層架構支援低速(LS)操作、全速(FS)操作、或高速(HS)操作。在高速操作期間，使用例如0.2伏特之低擺幅差動發訊，操作鏈路，低擺幅差動發訊與標準USB2中使用的0.4伏特差動發訊相反。在低速或全速操作期間，簡化的PHY架構能夠使用全數位通訊設計。舉例而言，簡化的PHY架構使用1伏特的CMOS電路，與標準USB2中使用的3.3伏特COMS發訊相反。在全數位通訊設計中，例如電流源及運算放大器等典型用於標準USB2中的類比組件可消除。

實施例支援原生模式及轉發器模式。此處所稱的原生模式說明主機及裝置埠都實施eUSB2 PHY及根據eUSB2發訊而通訊之操作。在不需要對標準USB2之向後能力的情形中，使用原生模式。舉例而言，原生模式可以用於晶片對晶片通訊，其中，二晶片都銲接至主機板。藉由使用半雙工轉換器裝置，轉發器模式允許eUSB2支援標準USB2操作。在相關之2012年6月30日共同申請之專利申請序號＿＿＿＿「A Clock-Less Half-Duplex Repeater」中，進一步說明操作的轉發器模式，其整體內容於此一併列入參考。

此處所述的實施例支援新裝置存在偵測技術，能用於低電壓發訊協定及在閒置模式時造成很低的耗電。標準USB2規格利用裝置被動提升及主機下拉以偵測裝置連接及決定操作模式。因此，當鏈路閒置時，USB2鏈路維持由裝置被動提升及主機被動下拉形成的固定直流(DC)路徑。佈線電壓由主機讀取以決定裝置的連接狀態。因為提升及下拉電阻器，當鏈路處於閒置模式時，標準USB2消耗約600μW的功率。此處所述之新的數位斷接偵測技術使用裝置ICMP回音檢查以標示在閒置(LPM-L1或中止)期間裝置存在而非裝置提升。藉由消除用於偵測裝置存在的裝置提升，可以消除處於閒置狀態時的鏈路耗電。舉例而言，造成之鏈路耗電降低至導因於漏電流的耗電。

此外，根據實施例之eUSB2協定利用1伏特發訊取代3.3伏特，以用於全速及低速操作。相較於具有更厚的閘極氧化物之3.3伏特電晶體，1伏特電晶體通常具有更高的接腳漏電流。為了降低流經提升及下拉電阻器的電流，下拉電阻器及提升電阻器的電阻增加。但是，增加下拉電阻器及提升電阻器的電阻造成活躍緩衝器無法超越強化提升。根據實施例的新裝置偵測技術在下游裝置上使用活躍緩衝器驅動器以主動地驅動eD+或eD-訊號線以標示裝置存在，而取代提升電阻器。因此，可以不用使用活躍緩衝器來超越強化提升。在某些實施例中，可以免除提升電阻器。

目前的USB2規格也利用旁帶佈線以偵測隨插隨用 (On-The-Go)(OTG)裝置，OTG裝置被安排路徑至晶片上一般用途輸入緩衝器(GIO)。根據實施例，經由使用帶中OTG偵測機制，完成OTG裝置的偵測。因此，能夠免除用以偵測OTG能力的旁帶佈線，因而降低GIO接腳數。

圖1是根據實施例之通用串列匯流排架構的方塊圖。eUSB2架構可以用於任何適當的電子裝置，尤其包括桌上型電腦、膝上型電腦、平板電腦、及行動電話。根據實施例，eUSB2架構100含有標準的USB2區段102及eUSB2區段104。標準USB2區段102包含協定層106及鏈路層108。協定層106用於管理裝置與主機之間的資訊傳送。舉例而言，協定層106用於決定如何將資訊分封結構化。鏈路層108用於產生及維持裝置與主機之間的通訊(或鏈路)通道。鏈路層108也控制鏈路的電力管理裝置及資訊流動。在實施例中，協定層106及鏈路層都根據標準USB2通訊協定操作。

eUSB2區段104含有eUSB2架構100特有的實體層(PHY)110。實體層110經由例如USB 2.0收發器巨胞介面(UTMI)、及UTMI擴充(UTMI+)等任何適當的介面112而介接鏈路層108。

實體層110包含此處稱為eD+ 116及eD- 118之成對的eUSB2資料線114。資料線用以在上游埠與下游埠之間傳送訊號。取決於特定操作模式，如同下述將進一步說明般，實體層110配置成使用差動發訊、單端數位通訊、或是其某些組合，在資料線114上傳送資料。舉例而言，當以高速操作時，差動發訊可以用以傳送資料，而單端數位通訊可以用以傳送控制訊號。當以低速或全速操作時，單端數位通訊可以用以傳送資料及控制訊號。eD-及eD+的功能及表現視裝置的資料速率而變。

實體層110也包含序列介面引擎(SIE)120，用於將USB資訊轉譯成由協定層106使用的USB資訊分封。序列介面引擎120包含序列輸入平行輸出(SIPO)區塊122，用於將經由訊號線114收到的進入之序列資料轉換成用於傳送至鏈路層108之平行資料。序列介面引擎120也包含平行輸入序列輸出(SIPO)區塊122，用於將從鏈路層108收到的外離的平行資料轉換成用於傳送至訊號線114的序列資料。實體層110也包含資料恢復電路(DRC)126及鎖相迴路(PLL)128，用於恢復經由訊號線114收到的資料。實體層110也包含一些發送器130及接收器132，用於控制訊號線114。為了簡明起見，在圖1中顯示單對發送器130及接收器132。但是，將瞭解，實體層110可以包含任何數目的發送器130及接收器132，用以實施此處所述的各式各樣實施例。參考圖2及3以及伴隨的說明，更完整地說明實體層100。

圖2是具有高速(HS)、低速(LS)、及全速(FS)能力的通用串列匯流排實體層的方塊圖。在實施例中，HS、FS、及LS資料速率對應於USB2協定指定的資料速率。舉例而言，在LS操作期間，PHY可以提供約 1.5M位元/s之資料速率，在FS操作期間，PHY可以提供約12M位元/s之資料速率，在HS操作期間，PHY可以提供約480M位元/s之資料速率。eUSB2實體層(PHY)200包含低速/全速(LS/FS)收發器202以及高速(HS)收發器204。在實施例中，PHY 200也包含成對的下拉電晶體206，用於裝置連接偵測。LS/FS收發器202及HS收發器204通訊地耦合至eUSB2訊號線208，訊號線208包含eD+ 210及eD- 212。HS收發器204及LS/FS收發器202配置成視連接至PHY 200的上游裝置之資料速率能力而選擇性地控制訊號線208。於下進一步說明用於決定上游裝置之資料速率能力的技術。

LS/FS收發器202包含成對的單端數位發送器214及成對的單端數位接收器216。這些組件分別作為輸入及輸出，用於單端發訊。在單端發訊時，各訊號線eD+ 210及eD- 212傳送分別的訊號資訊。這與LS/FS操作使用不同發訊之標準USB2實施成對比。在差動發訊時，資訊經由成對訊號線eD+ 210及eD- 212上傳送的二互補訊號以傳送資訊。使用例如非返回零反相(NRZI)等任何適當技術，完成訊號線208上傳送的實體訊號轉譯成二進位訊號資料。

LS/FS收發器202可以是完全數位的，意指可免除例如運算放大器及電流源等典型上為了USB2 LS/FS而存在的類比組件。相較於用於USB2之標準3.3伏特發訊，單端數位發送器214及單端數位接收器216可以是以1.0伏特的發訊電壓操作之數位CMOS(互補金屬氧化物半導體)組件。在下游埠由下拉電阻器206實施低速/全速閒置狀態(SE0)的維持。為了確保快速轉換至閒置狀態，在使其發送器禁能之前，埠將驅動匯流排至SE0。

HS收發器204可以是配置成用於低擺幅差動發訊之類比收發器。舉例而言，相較於USB2中使用的0.4伏特，HS收發器可以以0.2伏特的發訊電壓操作，因而在資料傳輸期間降低耗電。HS收發器204包含用於資料傳送的高速發送器230、用於資料接收的高速接收器232、及用於偵測鏈路狀態(亦即，HS活躍、及HS閒置)之靜噪偵測器234。此外，在某些實施例中，HS收發器204也包含HS接收器終端器236以使在接收器之訊號反射最小，而導致增進的訊號完整性。在HS收發器204被賦能之HS操作模式期間，PHY 200使用差動發訊以傳輸資料以及使用單端通訊也能傳送控制訊號。

HS收發器204及LS/FS收發器202都由鏈路層108控制，鏈路層108經由介面112而介接PHY 200。來自介面112之各種資料及控制線耦合至收發器202和204。舉例而言，如圖2所示，賦能訊號218、224、244、及238用以分別地使LS/FS發送器214、LS/FS接收器216、HS接收器232、或是HS發送器230選擇性地賦能。互補驅動器輸入240及242耦合至HS發送器230，用於驅動HS發送器以輸出資料及/或控制訊號給訊號線208。接收器輸出246耦合至HS接收器232，用於接收經由訊號線208 傳送至PHY 200的資料。在偵測HS資料分封開始時，靜噪偵測器248使SE接收器216禁能、使HS接收器232賦能、及選加地使接收器終端器236賦能。正及負接收器輸出226和228耦合至LS/FS接收器216，用於接收經由訊號線208傳送至PHY 200的資料。正及負接收器輸出220和222耦合至LS/FS發送器214，用於驅動LS/FS發送器以輸出資料及/或控制訊號給訊號線208。

在實施例中，裝置埠(未顯示)將具有設有實質上類似於實體層200之eUSB介面。在此實施例中，主機及裝置都使用eUSB協定。在實施例中，裝置埠可以是設有標準USB2實體層的標準USB2埠。在此實施例中，轉發器可以用以將從主機送出的eUSB訊號轉譯成標準USB2訊號。舉例而言，轉發器可以配置成轉譯例如裝置連接、裝置斷接、資料速率協商、等等訊號。轉發器也用以將eUSB訊號的電壓調整至標準USB2中使用的電壓。在共同申請的專利申請序號＿＿＿＿中，又說明轉換器的操作。

圖3是具有低速或全速能力的通用串列匯流排實體層的方塊圖。如圖3所示，eUSB2實體層300包含全數位單端收發器302，也沒包含高速類比收發器。如圖2所示，其可以類似於eUSB PHY 200般地操作，但不具有高速(HS)操作的能力。LS/FS PHY 300包含SE收發器302、下拉電阻器304組及成對的eUSB2資料線306。

圖4是低速或全速模式中使用的SYNC樣式的時序圖。SYNC樣式400可以用於PHY 200(圖2)及PHY 300(圖3)，以標記從一埠送至另一埠的分封的開始。如圖4所示，SYNC樣式使用適用於數位CMOS操作之單端通訊。根據實施例，eUSB2驅動eD- 404上的SYNC樣式，並經由下拉電阻器206而在eD+ 402上維持邏輯「0」。如圖4中所示，當資料線eD+ 402被下拉至邏輯「0」及在資料線eD- 404傳送KJKJKJKK期間時，SYNC被標示。

在高速時，SYNC樣式(未顯示)類似於標準USB2，但電壓擺幅重界定。在高速時，隨著高速利用差動發訊，既不是eD+ 402，也不是eD- 404保持在邏輯「0」。取代地，二資料線都雙態觸發例如序列KJKJKJKK等SYNC樣式。

圖5是低速或全速模式中分封結束(EOP)樣式的時序圖。EOP樣式500用以標示從一埠送至另一埠之資料分封的結束。根據實施例，EOP樣式500在eD+以邏輯「1」的2 UI及SE0的一UI標示，而eD-維持邏輯「0」經過下拉電阻器304。單端0(SE0)說明訊號狀態，其中，eD-及eD+處於邏輯「0」。在eD+上傳送EOP，伴隨著SYNC及分封資料在eD-上傳送，允許標準USB2分封的三態(J,K,SE0)表示成為可能。根據此處所述的實施例的EOP樣式與標準USB2成對比，其中，EOP樣式將由SE0的2 UI標示，接著是J的1 UI。

高速eUSB2 EOP樣式(未顯示)類似於標準USB2，但是電壓擺幅重新界定除外。高速EOP由連續的J或K的8UI標示。SOF EOP由連續的J或K的40UI標示。

圖6A及6B是顯示eUSB2訊號時序的實例的時序圖。在實施例中，單端發訊用於L0模式之LS/FS分封傳輸。術語L0係說明操作的模式，其中，在主機與裝置之間的連接是活躍的，使主機能夠與裝置通訊。單端發訊也用於在不同鏈路狀態中(未包含L0)之二埠之間的互動，以及用於主機在任何鏈路狀態發出控制訊息。

當LS/FS分封被傳送時，SYNC樣式400及分封資料在eD- 604傳送而eD+保持在邏輯「0」，以及，EOP樣式500的SE0在eD+傳送而eD-保持在邏輯「0」。當主機發出控制訊息時，控制訊息始於SE1。單端1(SE1)說明eD-及eD+都處於邏輯「1」之訊號。在資料分封傳輸相對於控制訊息傳輸之間開始時的格式及訊號時序的差異，允許L0中的裝置在進行處理分封之前，區別收到的分封是資料分封或控制訊息。在實施例中，下游埠根據它先前的分封交易狀態或鏈路狀態而解譯來自上游埠的發訊。

圖6A是從上游埠(主機)送至下游埠(裝置)之LS/FS分封啟始(SOP)樣式602的時序圖。如圖6A所示，藉由使用eD- 604來傳送SYNC樣式及分封資料，而eD+ 606維持在邏輯「0」，以標示SOP樣式602。當所有分封已被傳送時，eD+ 606用以傳送EOP，而eD- 604維持在邏輯「0」。

圖6B是從上游埠(主機)送至下游埠(裝置)之控制訊息樣式608的時序圖。如圖6B所示，當下游埠驅動SE1脈衝610一段有限時間作為SOC訊息的識別特徵時，控制訊息(SOC)啟始樣式608被標示。跟隨在SE1脈衝610之後，使用系列脈衝，將控制訊息編碼在活躍窗612之內。在此活躍窗612期間，eD+ 606被以邏輯「1」驅動，而多個脈衝614在eD- 604上被致動。脈衝614的數目可以決定控制訊息的本質。在2012年6月30日共同申請之專利申請序號＿＿＿＿名稱為「Explicit Control Message Signaling」中，又說明控制訊息發訊，其整體內容於此一併列入參考。

在實施例中，在開機、重設、中止、及L1期間，單端發訊也用於主機及裝置互動。此處所使用的中止係說明從主機送至裝置的控制訊息使鏈路活動暫時禁能，以限制耗電。當在停止時，裝置仍然接受來自主機的恢復控制訊息或是重設控制訊息。此處使用之L1係說明在某些eUSB2及USB2實施例中類似於中止執行之模式。此處使用之恢復係說明來自主機的控制訊息，其通知裝置從中止或L1再進入L0模式。此處使用之重設係說明來自主機以將裝置設定在內定的未配置狀態的控制訊息。

圖7是低速保持活躍訊號的時序圖。低速保持活躍700是在L0期間週期地送出的控制訊息，以防止低速週邊裝置進入中止。如圖7所示，低速保持活躍700包含SE1脈衝702、在eD+ 705上而在eD- 706上無脈衝的活躍窗704、以及EOP訊號708。

裝置斷接機制

如上所述，當以LS/FS、或是在L1或中止中操作時，標準USB2使用裝置提升及主機下拉機制以偵測裝置連接或裝置斷接。來自提升電阻器及下拉電阻器206形成的分壓網路之佈線電壓由主機讀取以決定裝置連接狀態。這造成固定DC電力在LS/FS中或是在L1、或在中止中浪費。

本發明藉由在閒置狀態期間在單端0(SE0)中具有鏈路而消除閒置電力，在閒置狀態情形中，資料線eD+及eD-都被下游埠保持在接地。因此，在閒置狀態期間些微或沒有閒置電力被消耗。在稱為「閒置J」之標準USB2閒置狀態期間，提升及下拉都被賦能，結果是浪費電力。在實施例中，可以免除從裝置提升。在從中止恢復時，主機請求裝置傳送裝置ICMP回音檢查以再確認連接。假使主機未從裝置收到數位ICMP回音檢查訊號，則將偵測到斷接事件。

圖8是在L0期間全速或低速操作之裝置斷接偵測技術的時序圖。如圖8所示，數位ICMP回音檢測機制800以完成LS/FS操作時L0期間之裝置斷接偵測。裝置ICMP回音檢查802可以界定為在FS或LS模式中在eD-中為1-UI邏輯「1」。如圖8所示，在偵測到跟隨分封之eD+上的EOP訊號806之後，在偵測EOP訊號802啟始時，上游埠在特定時間限制(舉例而言，3UI)之內，在eD- 804上傳送裝置ICMP回音檢查802。取決於遠端位元時脈及本地位元時脈之間的相位及頻率偏移，裝置ICMP回音檢查802事實上如1 UI般早及如2 UI以上晚地被傳送。在將數位ICMP回音檢查802送回至主機之後，裝置進入閒置模式812。為確認連接，上游埠週期地以每一格週期傳送裝置ICMP回音檢查802。以週期方式傳送裝置ICMP回音檢查802允許即使主機與裝置之間沒有資料交通時，主機仍然知道裝置存在，因而防止裝置斷接。假使下游埠未收到任何分封、以及三個連續格週期未收到任何裝置ICMP回音檢查，則其宣告L0期間裝置斷接。

在實施例中，在從L1或中止恢復期間，下游(主機)埠執行斷接偵測。為回應，在恢復時，上游(裝置)埠發送數位ICMP回音檢查訊號，以宣告在L1或中止期間為連接狀態。對於傳送數位ICMP回音檢查以宣告在L1或中止中時是連接之裝置，裝置會驅動eD+以發送數位ICMP回音檢查。對於傳送數位ICMP回音檢查以宣告在L1或中止中時是連接之裝置，裝置會驅動eD-以發送數位ICMP回音檢查。

圖9是L0狀態期間高速模式之裝置斷接偵測技術的時序圖。標準USB2 HS使用類比方式以偵測裝置斷接。具體而言，為了斷接偵測，在SOF(格啟始)的EOP(分封結束)期間，標準USB2使用包絡偵測。包絡偵測的使用要求類比比較器以及準確的參考電壓。為了便於此型式的斷接偵測，SOF的EOP延伸至40 UI，以致於即使裝置斷接時，包絡偵測器仍然具有足夠時間以偵測斷接事件。在實施例中，eUSB使用類比ICMP回音檢查機制900以在高速的L0期間完成裝置斷接偵測。裝置ICMP回音檢查902在L0閒置期間由裝置週期地傳送，以宣告它的存在以及防止被斷接。藉由使用數位ICMP回音檢查機制而不是包絡偵測，例如包絡偵測器等各式各樣的類比組件可以移除，造成簡化的實體層架構。對於高速裝置之L1或中止中的斷接偵測機制與全速相同。

如圖9所示，資料分封904在t0完成傳送以及EOP訊號906接續在後。在t1，EOP訊號906完成。在t2，假使沒有其它活動發生，則裝置傳送裝置ICMP回音檢查902給下游(主機)埠，以宣告它的存在。裝置ICMP回音檢查902含有連續的J或K之8 UI。在t3，ICMP回音檢查902完成傳送。假使上游埠的發送器在L0閒置中時，上游埠當在L0中時以指定的時間間隔(舉例而言，125μs之每一微格週期)傳送至少一裝置ICMP回音檢查902。假使三個連續的微格週期下游埠未從裝置收到任何分封或ICMP回音檢查，則下游埠宣告裝置斷接。

在原生模式中，上游裝置未被要求在L1或停止期間報告裝置斷接。這允許裝置在此電力管理狀態期間將發送器完全地斷電以及最大化省電。在恢復時，上游埠傳送數位ICMP回音檢查及下游埠執行斷接偵測常式。

當在轉發器模式中操作時，由轉發器偵測裝置斷接及報告給主機。當在轉發器模式中操作時，在中止或L1中，報告裝置斷接。當轉發器偵測標準USB2裝置的斷接事件時，轉發器將經由單端斷接發訊(SEDISC)而傳送訊息給主eUSB2埠，其中，訊號線eD+及eD-都被驅動至邏輯「1」一段指定時間。一旦主機觀察SEDISC時，鏈路狀態機將從中止/L1鏈路狀態轉換至連接鏈路狀態。在共同申請的專利申請序號＿＿＿＿＿＿中，又說明在轉發器模式期間使用的斷接處理。

須瞭解，此處所述的裝置斷接偵測技術的實施不侷限於eUSB2實施。在實施例中，上述斷接偵測技術可以應用至先進的深次微米製程中使用的任何輸入/輸出(I/O)標準或是支援多資料速率及操作模式的任何IO標準。

裝置連接及操作模式偵測

裝置連接偵測使得主機埠能夠決定裝置何時耦合至主機埠。裝置連接的偵測也涉及使主機與裝置能夠向彼此宣告它們的資料速率能力之處理，舉例而言，宣告主機及/或裝置是否具有LS能力、FS能力、及/或HS能力。

如上所述，使用3.3V發訊之標準USB2利用裝置被動提升及主機下拉以偵測裝置連接。主機埠具有內定地賦能之15k Ω下拉。當沒有裝置連接時，資料佈線D+及D-都被拉低。當連接時，取決於裝置的資料速率，裝置將在任一佈線上具有1.5k Ω提升。藉由判斷那一佈線被拉高，主機決定裝置的資料速率。此外，標準USB2規格經由連接至晶片上GIO之稱為ID接腳之旁帶佈線，以表示偵測隨插隨用(OTG)裝置之能力。對於使用較低發訊電壓的操作，由於下拉電阻器及提升電阻器的電阻必須顯著地強化以致於活躍緩衝器無法超越提升電阻器，所以，標準連接偵測設計不是可行的。

在實施例中，藉由使用裝置埠的LS/FS發送器214(圖2)，產生eUSB2連接事件以將訊號線(eD+ 210或eD- 212)驅動至邏輯「1」。此外，在連接與連接偵測期間，eD+ 210及eD- 212形成雙單工鏈路以允許主機與裝置彼此互動，而不造成連接。舉例而言，假使FS或HS裝置連接時，eD+將由在裝置側的FS發送器驅動至邏輯「1」，而eD-維持下拉至邏輯「0」，以及，在裝置側的FS接收器被賦能以偵測在由主機側的FS發送器驅動之eD-的任何狀態改變。在實施例中，在裝置埠上的被動提升電阻器可以免除。此外，裝置偵測設計1000包含帶中機制以偵測OTG能力，而未使用旁帶佈線，因而減少GIO接腳計數。

圖10是時序圖，顯示裝置連接偵測技術的實例。在圖10中所示的實例中，在全速原生模式中，在下游埠與上游埠之間發生互動。由本處理考慮的其它實施例可以包含在週邊轉發器模式上的下游埠與雙角色裝置上的上游埠之間的互動或低速資料速率。

在t0、或開機時，埠使它們的下拉電阻器賦能。下游埠使在eD+及eD-之它的接收器賦能及使它的發送器禁能。

在t1，取決於要由上游埠宣告的速度，上游埠將eD+或eD-驅動至邏輯「1」。舉例而言，如圖10所示，假使裝置是能夠全速或高速時，則其僅在eD+驅動邏輯「1」以及使其在未由上游埠驅動之eD-的接收器賦能。假使上游埠僅具有低速能力時，則其在eD-驅動邏輯「1」以及使它在未被上游埠驅動之eD+的接收器賦能。

在t2，下游埠宣告裝置連接及確認裝置。確認處理視在時間t1之上游裝置的宣告能力而變。舉例而言，如圖10所示，假使下游埠在T_ATTDB持續時間時在eD+偵測到邏輯「1」以及在eD-偵測到邏輯「0」，則下游埠在eD-驅動邏輯「1」一段時間T_ACK。假使其在T_ATTDB持續時間時在eD+偵測到邏輯「0」以及在eD-偵測到邏輯「1」，則其對eD+驅動邏輯「1」一段時間T_ACK以及宣告低速裝置連接。換言之，帶中握手機制配置成雙工鏈路以確保在與上游裝置用以宣告它的存在之訊號線相反的訊號線上驅動確認。在圖10中所示的情境中，下游埠正接收eD+上的裝置存在訊號。因此，握手訊號穿越D-。依此方式，鏈路夥伴未同時地驅動訊號線，因而避免佈線爭用。在標準USB2中，主機的活躍驅動器被期望超越由在上游裝置之被動提升保持在弱高位準之佈線狀態。

也在t2，上游埠在從下游埠接收確認時回應。假使上游埠是全速或高速時，則在偵測eD-的主機確認時，其在eD+驅動邏輯「0」，使其發送器禁能，也使其在eD+的接收器賦能，因而作出連接的結論。

在主機功能在轉發器模式中由轉發器連接的情形中，eD+被連續地驅動至邏輯「1」直到轉發器在eD-偵測到邏輯「0」時為止，這是當雙角色主機埠偵測到連接至它的微-AB接受器之主機功能時為止。假使下游埠在T_ATTDB持續時間時在eD+偵測到邏輯「1」以及在eD-偵測到邏輯「0」時，則如在t2之圖10所示般，下游埠藉由在eD-驅動邏輯「1」而開始確認。在以T_ACK標示的時段期間，下游埠連續監視eD+。假使在t3之確認結束時，eD+維持邏輯「1」，下游埠宣告主機功能連接。假使下游埠偵測到eD+在t3之前轉換至邏輯「0」，則其宣告FS或HS裝置連接。

在t4，下游埠發出重設訊息。上游埠在偵測到SE1時重設它的控制訊息解碼器。

在t5，藉由根據下拉電阻器而維持SE0，下游埠繼續重設。上游埠完成重設解碼及進入重設。

在t6，假使裝置是低速或全速時，下游埠驅動EOP以結束重設。假使裝置僅是低速或全速時，則裝置監視重設直到它完成為止。在t7，下游埠藉由驅動SE0而總結重設以及進入重設恢復。在t8，埠準備好初始化。

回至t6，假使裝置宣告全速能力，則速度協商在t6開始以決定裝置是否能夠高速。於下參考圖11，說明高速協商。

圖11是時序圖，顯示裝置連接偵測設計的實例之時序圖，其中，裝置宣告高速能力。從裝置開始表示能夠高速時、至下游埠確認時，以及至當裝置的接收器終端器開啟及準備好高速操作時，以單端發訊完成速度協商。直到圖11的t6，裝置連接偵測操作與在參考圖10所述的低速/全速中相同。

假使裝置是高速時，下述操作發生。在t6，在上游埠偵測到重設時，假使其能夠高速時，則裝置在eD+驅動邏輯「1」以代表裝置啾頻(Chirp)。在上游及下游埠之選加接收器終端器236(圖2)被禁能直到t9為止。

在t7，在下游埠偵測到裝置啾頻之後，下游埠開始在eD-驅動邏輯「1」以代表主機啾頻及代表用於高速操作的下游PHY 200。

在t8，在偵測主機啾頻之後，上游埠將使它的高速PHY 200準備好用於操作。為了準備上游埠以用於高速操作，上游埠驅動eD+至邏輯「0」、在TSE0_DR之後使它在eD+的單端發送器禁能，以及使它在eD+的單端接收器賦能。

在t9，下游埠在eD-驅動邏輯「0」以發出速度偵測完成之訊息，以及，PHY準備好高速操作。也在t9，上游埠藉由使它的選加接收器終端器及靜噪偵測器賦能而進入L0。

在t10，下游埠總結重設。此時，鏈路處於L0狀態。

要瞭解，此處所述之裝置連接的實施及操作模式偵測技術不只侷限於eUSB2實施。在實施例中，上述斷接偵測技術可以應用至先進的深次微米製程中使用的任何輸入/輸出(I/O)標準或是支援多資料速率及操作模式的任何IO標準。

雖然已參考特定實施以說明某些實施例，但是，根據某些實施例之其它實施是可能的。此外，圖式中所示或此處說明的電路元件或其它特點之配置及次序無需以顯示及說明的及特別方式來安排。根據某些實施例，很多其它配置是可能的。

在圖式中所示的各系統中，某些情形中的元件均具有相同代號或不同代號以表示所代表的元件可以不同或類似。但是，元件可以足夠有彈性以與此處顯示或所述的某些或所有系統具有不同實施及工作。圖式中所示的各式各樣元件可以相同或不同。稱為第一元件或稱為第二元件是任意的。

在說明及申請專利範圍中，可以使用「耦合」及「連接」等詞以及它們的衍生。應瞭解，這些詞並非彼此是同義字。相反地，在特定實施例中，「連接」可以用以表示二或更多元件彼此直接實體的或電接觸。「耦合」意指二或更多元件直接實體的或電接觸。但是，「耦合」也意指二或更多元件未彼此直接接觸，而是仍然彼此協力或互動。

實施例是發明的實施或實例。在本說明書中述及「實施例」、「一實施例」、「某些實施例」或「其它實施例」是意指與實施例相關說明的特別特點、結構、或特徵包含在本發明的至少某些實施例中，但不一定在本發明的所有實施例中。出現在說明書中的不同處之「實施例」、「一實施例」、或「某些實施例」不一定意指相同實施例。

此處所述及顯示的所有組件、特點、結構、特徵、等等並非都需要包含在特定實施例或多個實施例中。舉例而言，假使說明書中陳述「可以(may)」、「可能(might)」、「能夠(can)」、或「可能(could)」包含組件、特點、結構、或特徵，則不一定要求包含特定組件、特點、結構、或特徵。假使說明書或申請專利範圍述及「一(a)」或「一(an)」元件，則並非意指僅有一個元件。假使說明書中述及「一增加元件」，則並非意指排除一個以上的增加元件。

雖然此處使用流程圖或狀態圖以說明實施例，但是，本發明不限於此處的圖形或對應說明。舉例而言，流程不需經過各說明的方塊或狀態或是與此處所示及說明之次序完全相同。

本發明不限於此處所述的特定細節。事實上，從本說明書得利之習於此技藝者將瞭解，在本發明的範圍之內，可作出很多上述說明及圖式的其它變化。因此，包含任何修正之下述申請專利範圍界定本發明的範圍。

Claims

一種具有下游埠的通用串列匯流排(USB)裝置，包含：予以耦接至第一訊號線及第二訊號線的實體層電路；檢測電路，用以藉由檢測該第一訊號線或者是該第二訊號線為上游埠所驅動而檢測與該上游埠的連接；提供電路，基於檢測到與該上游埠的連接，用以提供確認訊號給該上游埠，其中所述用以提供該確認訊號的提供電路，係用以：回應於檢測到該第一訊號線已被驅動，而驅動該第二訊號線；以及，回應於檢測到該第二訊號線已被驅動，而驅動該第一訊號線；及宣告裝置連接電路，用以宣告裝置連接該上游埠；其中所述用以宣告裝置連接該上游埠的宣告裝置連接電路係用以：回應於檢測到該第一訊號線已經被驅動，而宣告全速/高速裝置連接；及回應於檢測到該第二訊號線已經被驅動，而宣告低速裝置連接。
如申請專利範圍第1項之USB裝置，更包含：檢測電路，用於回應於宣告裝置連接該上游埠為全速/高速，而檢測來自該上游埠的數位訊號，以決定該上游埠是否具有高速能力。
如申請專利範圍第1項之USB裝置，更包含：接收電路，如果該上游埠為通用串列匯流排(USB)隨插隨用(OTG)裝置，則在該第一訊號線或該第二訊號線上，接收來自該上游埠的帶內訊息。
如申請專利範圍第1項之USB裝置，更包含發送器、接收器、及禁能/賦能電路，用以於開機時禁能該發送器與賦能該接收器。
如申請專利範圍第1項之USB裝置，其中該宣告裝置連接電路，用以當轉發器操作於週邊模式或準備下游埠或上游埠重設時，藉由宣告主機功能被連接，而宣告裝置連接。
如申請專利範圍第1項之USB裝置，其中該用以宣告裝置連接該上游埠的宣告裝置連接電路係用以：根據在該第一訊號線檢測到邏輯‘1’，而在該第二訊號線上提供另一確認訊號一持續時間T_ACK；及如果在該持續時間T_ACK結束，該第一訊號線已經轉換至邏輯‘0’，則宣告該全速/高速裝置連接。
如申請專利範圍第1項之USB裝置，更包含宣告隨插隨用(OTG)裝置連接電路，用以回應於在時段期間到期前檢測到該第一訊號線被驅動，宣告隨插隨用(OTG)裝置連接。
如申請專利範圍第1項之USB裝置，其中該下游埠為USB主機。
如申請專利範圍第1項之USB裝置，其中該檢測電路與該提供電路係被包含於該實體層電路中。
如申請專利範圍第1項之USB裝置，更包含該上游埠，該上游埠包含：驅動電路，用以驅動該第一訊號線或該第二訊號線，以識別將在該上游埠與該下游埠間完成的連接的資料速率；及接收電路，用以透過該第一訊號線或該第二訊號線，自該下游埠接收該確認訊號。
一種具有下游埠的通用串列匯流排(USB)裝置，包含：予以耦接至第一訊號線及第二訊號線的實體層電路；檢測電路，用以藉由檢測在該第一訊號線或者是該第二訊號線為邏輯‘1’而檢測與上游埠的連接；提供電路，基於檢測到與該上游埠的連接，用以提供第一確認訊號給該上游埠，其中所述用以提供該第一確認訊號的提供電路，係用以：回應於在該第一訊號線檢測到邏輯‘1’，而驅動該第二訊號線至邏輯‘1’；以及，回應於在該第二訊號線檢測到邏輯‘1’，而驅動該第一訊號線至邏輯‘1’；及宣告裝置連接電路，用以宣告裝置連接該上游埠；其中所述用以宣告裝置連接該上游埠的宣告裝置連接電路係用以：如果在該第一訊號線檢測到邏輯‘1’，則提供第二確認訊號給該第二訊號線一持續時間T_ACK；及如果在該持續時間T_ACK結束時，該第一訊號線已經由邏輯‘1’轉換到邏輯‘0’，則宣告全速/高速裝置連接。
如申請專利範圍第11項之USB裝置，更包含檢測電路，用以回應於宣告裝置連接該上游埠為全速/高速，而檢測來自該上游埠的數位訊號，以決定該上游埠是否具有高速能力。
如申請專利範圍第11項之USB裝置，更包含接收電路，用以如果該上游埠為通用串列匯流排(USB)隨插隨用(OTG)裝置，則在該第一訊號線或該第二訊號線上，接收來自該上游埠的帶內訊息。
如申請專利範圍第11項之USB裝置，更包含發送器、接收器、及禁能/賦能電路，用以於開機時禁能該發送器與賦能該接收器。
如申請專利範圍第11項之USB裝置，其中該宣告裝置連接電路，用以當轉發器操作於週邊模式或準備下游埠或上游埠重設時，藉由宣告主機功能被連接，而宣告裝置連接。
如申請專利範圍第11項之USB裝置，其中該下游埠為USB主機。
如申請專利範圍第11項之USB裝置，其中該檢測電路與該提供電路係被包含於該實體層電路中。
如申請專利範圍第11項之USB裝置，更包含該上游埠，該上游埠包含：驅動電路，用以驅動該第一訊號線或該第二訊號線，以識別將在該上游埠與該下游埠間完成的連接的資料速率；及接收電路，用以透過該第一訊號線或該第二訊號線，自該下游埠接收該第一確認訊號。