CN111427828B - 一种spi流控方法、系统、主设备、从设备及存储介质 - Google Patents

一种spi流控方法、系统、主设备、从设备及存储介质 Download PDF

Info

Publication number
CN111427828B
CN111427828B CN202010137639.XA CN202010137639A CN111427828B CN 111427828 B CN111427828 B CN 111427828B CN 202010137639 A CN202010137639 A CN 202010137639A CN 111427828 B CN111427828 B CN 111427828B
Authority
CN
China
Prior art keywords
flow control
equipment
slave
data
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010137639.XA
Other languages
English (en)
Other versions
CN111427828A (zh
Inventor
戴瑜
吴闽华
孟庆晓
秦金昆
刘文清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN202010137639.XA priority Critical patent/CN111427828B/zh
Publication of CN111427828A publication Critical patent/CN111427828A/zh
Application granted granted Critical
Publication of CN111427828B publication Critical patent/CN111427828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明所提供的一种SPI流控方法、系统、主设备、从设备及存储介质，SPI总线上设置有流控信号线，所述SPI流控方法包括：主设备与从设备之间通过SPI总线建立连接，并进行数据传输；判断所述从设备中的接收空间是否足够，若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态；若主设备中检测到流控信号，则延迟第一预定时间，并将MOSI置为阻态。本发明通过在SPI总线上设置流控信号线，主设备和从设备进行SPI数据传输，当从设备芯片不能及时接收数据时，主设备收到从设备发送的流控信号，从而暂停发送数据，直到有剩余空间时才继续传输数据，避免了出现通讯错误或者数据丢失的问题。

Description

一种SPI流控方法、系统、主设备、从设备及存储介质
技术领域
本发明涉及嵌入式驱动技术领域，尤其涉及的是一种SPI流控方法、系统、主设备、从设备及存储介质。
背景技术
SPI(Serial Peripheral Interface)，串行外围设备接口，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。
但是，SPI最大时钟频率已达到50Mbps，比串口速率要快很多；不同芯片处理SPI的能力可能不尽相同，如果主设备是高性能的CPU，从设备是低性能的外围专用芯片，两者通过SPI通讯，可能主设备CPU连续一系列很长的数据发出去，从设备芯片却不能及时接收，这样就可能出现通讯错误或者数据丢失的问题。
因此，现有技术存在缺陷，有待改进与发展。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种 SPI流控方法、系统、主设备、从设备及存储介质，旨在解决现有的SPI通信时，从设备若不能及时接受，就会造成通讯错误或者数据丢失的问题。
本发明解决技术问题所采用的技术方案如下：
一种SPI流控方法，其中，SPI总线上设置有流控信号线，所述SPI流控方法包括：
主设备与从设备之间通过SPI总线建立连接，并进行数据传输；
判断所述从设备中的接收空间是否足够，若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态；
若主设备中检测到流控信号，则延迟第一预定时间，并将MOSI置为阻态。
进一步地，所述SPI总线还包括：MISO、MOSI、CLK和CS信号线。
进一步地，判断所述从设备中的接收空间是否足够，若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态的步骤具体包括：
若从设备中片选有效且时钟为高电平，则判断所述从设备中的接收空间是否足够；
若所述从设备中的接收空间不足，则向主设备发送流控信号，并将 MISO置为高阻态；
继续判断时钟是否为高电平。
进一步地，所述若从设备中片选有效且时钟为高电平，则判断所述从设备中的接收空间是否足够的步骤之后还包括：
若所述从设备中的接收空间足够，则读取主设备传输的数据，并反馈至主设备数据；
继续判断时钟是否为高电平。
进一步地，所述若主设备中检测到流控信号，则延迟第一预定时间，并将MOSI置为阻态的步骤具体包括：
若主设备中片选有效且时钟有效，判断是否出现流控信号；
若出现流控信号，则延迟第一预设时间，将MOSI置为阻态，且时钟无效；
延迟第二预定时间，直至时钟有效。
进一步地，所述若主设备中片选有效且时钟有效，判断是否出现流控信号的步骤之后还包括：
若没有流控信号，则延迟第三预定时间，并进行发送数据和读取数据的处理；
当时钟无效时，则延迟第四预定时间，并判断数据是否传输完毕；
若数据传输完毕，则片选无效；
若数据没有传输完毕，则继续判断时钟是否有效。
本发明还提供一种SPI流控系统，其中，所述SPI流控系统包括：主设备和从设备，所述主设备与从设备之间通过SPI总线建立连接，并进行数据传输；
所述从设备用于判断所述从设备中的接收空间是否足够，若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态；
所述主设备用于在检测到流控信号时，延迟第一预定时间，并将MOSI 置为阻态；
所述SPI总线包括MISO、MOSI、CLK、CS和flow ctrl信号线。
本发明还提供了一种主设备，其中，所述主设备包括：
第一连接模块，用于与从设备通过SPI总线建立连接；
第一数据传输模块，用于向从设备进行数据传输；
第一检测模块，用于检测流控信号，延迟第一预定时间，并将MOSI 置为阻态。
本发明还提供了一种从设备，其中，所述从设备包括：
第二连接模块，用于与主设备通过SPI总线建立连接；
第二数据传输模块，用于向主设备进行数据传输；
判断模块，用于判断所述从设备中的接收空间是否足够；
第二检测模块，用于在所述从设备中的接收空间不足时，向主设备发送流控信号，并将MISO置为高阻态。
本发明还提供了一种存储介质，其中，所述存储介质存储有计算机程序，所述计算机程序能够被执行以用于实现如上所述的SPI流控方法。
本发明所提供的一种SPI流控方法、系统、主设备、从设备及存储介质，SPI总线上设置有流控信号线，所述SPI流控方法包括：主设备与从设备之间通过SPI总线建立连接，并进行数据传输；判断所述从设备中的接收空间是否足够，若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态；若主设备中检测到流控信号，则延迟第一预定时间，并将MOSI置为阻态。本发明通过在SPI总线上设置流控信号线，主设备和从设备进行SPI数据传输，当从设备芯片不能及时接收数据时，主设备收到从设备发送的流控信号，从而暂停发送数据，直到有剩余空间时才继续传输数据，避免了出现通讯错误或者数据丢失的问题。
附图说明
图1是本发明中SPI流控方法较佳实施例的流程图。
图2是现有技术中SPI协议波形图。
图3是本发明中SPI协议波形图。
图4是本发明中SPI流控方法较佳实施例中从设备的数据传输流程图。
图5是本发明中SPI流控方法较佳实施例中主设备的数据传输流程图。
图6是本发明中SPI流控系统的较佳实施例的功能原理框图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以(单向传输时)。也是所有基于SPI的设备共有的，它们是MISO(主设备数据输入)、 MOSI(主设备数据输出)、CLK(时钟)、CS(片选)。
(1)MISO–Master Input Slave Output，主设备数据输入，从设备数据输出；
(2)MOSI–Master Output Slave Input，主设备数据输出，从设备数据输入；
(3)CLK–Serial Clock，时钟信号，由主设备产生；
(4)CS–Chip Select，从设备使能信号，由主设备控制。
如图2所示，是一个典型的SPI协议波形图。
SPI最大时钟频率已达到50Mbps，比串口速率要快很多。不同芯片处理 SPI的能力可能不尽相同，如果一个高性能的CPU与一个低性能的外围专用芯片通过SPI通讯，也许CPU连续一系列很长的数据发出去，对端芯片却不能及时接收，这样就可能出现通讯错误或者丢数据的问题。如果能像串口或者网口一样，在SPI协议中增加流控功能，那么就不会出现丢数据的问题。本发明提出一种用GPIO管脚实现SPI流控的方法。
请参见图1，图1是本发明中一种SPI流控方法的流程图。如图1所示，本发明实施例所述的SPI流控方法包括以下步骤：
S100、主设备与从设备之间通过SPI总线建立连接，并进行数据传输。
具体的，在SPI总线上设置有流控信号线，所述流控信号线用于由从设备向主设备发送流控信号。主设备与从设备中的芯片上均具有与流控信号线相连接的GPIO管脚。将两者之间多增加一根流控信号线来发送流控信号flow ctrl，其实由从设备(SPI从机)发送给主设备(SPI主机)的；也就是说，本发明的SPI总线包括5根线：MISO、MOSI、CLK(SCLK)、 CS，及flow ctrl。
如图3所示，图3为SPI增加流控信号线之后的波形图。
S200、判断所述从设备中的接收空间是否足够，若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态。
在一种实现方式中，所述步骤S200具体包括：
S210、若从设备中片选有效且时钟为高电平，则判断所述从设备中的接收空间是否足够；
S220a、若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态；
S230a、继续判断时钟是否为高电平。
其中，将MISO置为高阻态，即停止主设备数据输入以及从设备数据输出。
进一步地，所述步骤S210之后还包括：
S220b、若所述从设备中的接收空间足够，则读取主设备传输的数据，并反馈至主设备数据；
S230b、继续判断时钟是否为高电平。
下面具体举例说明，如图4所示，从设备传输数据具体包括步骤：
A1、从设备数据传输开始；
A2、判断片选是否有效，即CS＝0是否成立；若是，则执行步骤A3；若否，则执行步骤A7；
A3、判断时钟是否为高，即CLK＝1是否成立；若是，则执行A4；若否，则继续执行A3；
A4、判断接收空间是否足够；若是，则执行A5；若否，则执行A5’；
A5、读取主设备数据，即读MOSI；
A6、反馈主设备数据，即写MISO，并返回至步骤A3；
A5’、向主设备发送流控信号，即flow ctrl＝1；
A6’、将MISO置为高阻态，并返回至步骤A3；
A7、传输完毕。
也就是说，SPI从机的时钟是SPI主机提供的，为高电平有效。在每传输一个bit数据时，先检查本身有没有足够空间存储当前数据。如果空间不足，就发送流控信号，让SPI主机先暂停发送，将数据线MISO置为高阻态，直到有剩余空间的时候才继续传输下一个比特的数据。
S300、若主设备中检测到流控信号，则延迟第一预定时间，并将MOSI 置为阻态。
在一种实现方式中，所述步骤S300具体包括：
S310、若主设备中片选有效且时钟有效，判断是否出现流控信号；
S320a、若出现流控信号，则延迟第一预设时间，将MOSI置为阻态，且时钟无效；
S330a、延迟第二预定时间，直至时钟有效。
其中，将MOSI置为阻态即停止主设备数据输出以及从设备数据输入。
进一步地，所述步骤S310之后还包括：
S320b、若没有流控信号，则延迟第三预定时间，并进行发送数据和读取数据的处理；
S330b、当时钟无效时，则延迟第四预定时间，并判断数据是否传输完毕；
S340b、若数据传输完毕，则片选无效；
S350b、若数据没有传输完毕，则继续判断时钟是否有效。
下面具体举例说明，如图5所示，主设备传输数据具体包括步骤：
B1、主设备数据传输开始；
B2、片选有效，即CS＝0；
B3、时钟有效，即CLK＝1；
B4、判断是否有流控信号，即flow ctrl＝1是否成立；若是，则执行步骤B5，若否，则执行步骤B5’；
B5、延时50纳秒；
B6、将MOSI置为阻态；
B7、时钟无效CLK＝0；
B8、延时50纳秒，并返回至步骤B3；
B5’、延时50纳秒；
B6’、发送数据MOSI；
B7’、读取数据MISO；
B8’、时钟无效CLK＝0；
B9’、延时50纳秒；
B10’、判断数据是否传输完毕；若是，则执行步骤B11’，若否，则返回步骤B3。
B11’、片选无效，即CS＝1。
其中延时2个50纳秒，那么时钟的宽度为100纳秒，对应10MHZ的 SPI时钟频率。
如图6所示，本发明还提供了一种SPI流控系统，其中，所述SPI流控系统包括：主设备10和从设备20，所述主设备10与从设备20之间通过 SPI总线建立连接，并进行数据传输；
所述从设备20用于判断所述从设备中的接收空间是否足够，若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态；
所述主设备10用于在检测到流控信号时，延迟第一预定时间，并将 MOSI置为阻态；
所述SPI总线包括MISO、MOSI、CLK、CS和flow ctrl信号线；具体如上所述。
本发明还提供了一种主设备，其中，所述主设备包括：
第一连接模块，用于与从设备通过SPI总线建立连接；
第一数据传输模块，用于向从设备进行数据传输；
第一检测模块，用于检测流控信号，延迟第一预定时间，并将MOSI 置为阻态；
具体如上所述。
本发明还提供了一种从设备，其中，所述从设备包括：
第二连接模块，用于与主设备通过SPI总线建立连接；
第二数据传输模块，用于向主设备进行数据传输；
判断模块，用于判断所述从设备中的接收空间是否足够；
第二检测模块，用于在所述从设备中的接收空间不足时，向主设备发送流控信号，并将MISO置为高阻态；具体如上所述。
本发明还提供了一种存储介质，其中，所述存储介质存储有计算机程序，所述计算机程序能够被执行以用于实现如上所述的SPI流控方法；具体如上所述。
综上所述，本发明公开的一种SPI流控方法、系统、主设备、从设备及存储介质，SPI总线上设置有流控信号线，所述SPI流控方法包括：主设备与从设备之间通过SPI总线建立连接，并进行数据传输；判断所述从设备中的接收空间是否足够，若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态；若主设备中检测到流控信号，则延迟第一预定时间，并将MOSI置为阻态。本发明通过在SPI总线上设置流控信号线，主设备和从设备进行SPI数据传输，当从设备芯片不能及时接收数据时，主设备收到从设备发送的流控信号，从而暂停发送数据，直到有剩余空间时才继续传输数据，避免了出现通讯错误或者数据丢失的问题。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (7)

1.一种SPI流控方法，其特征在于，SPI总线上设置有流控信号线，所述SPI流控方法包括：
主设备与从设备之间通过SPI总线建立连接，并进行数据传输；
判断所述从设备中的接收空间是否足够，若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态；
若主设备中检测到流控信号，则延迟第一预定时间，并将MOSI置为阻态；
判断所述从设备中的接收空间是否足够，若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态的步骤具体包括：
若从设备中片选有效且时钟为高电平，则判断所述从设备中的接收空间是否足够；
若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态；
继续判断时钟是否为高电平；
所述流控信号线用于由从设备向主设备发送流控信号；
将MISO置为高阻态是指停止主设备数据输入以及从设备数据输出，将MOSI置为阻态是指停止主设备数据输出以及从设备数据输入；
所述若从设备中片选有效且时钟为高电平，则判断所述从设备中的接收空间是否足够的步骤之后还包括：
若所述从设备中的接收空间足够，则读取主设备传输的数据，并反馈至主设备数据，继续判断时钟是否为高电平；
所述SPI总线包括MISO、MOSI、CLK、CS和flow ctrl信号线；
从设备的时钟是主设备提供的，为高电平有效；从设备在每传输一个比特数据时，先检查本身有没有足够空间存储当前数据；若空间不足，则发送流控信号，主设备则暂停发送，将数据线MISO置为高阻态，直到有剩余空间时才继续传输下一个比特数据。
2.根据权利要求1所述的SPI流控方法，其特征在于，所述若主设备中检测到流控信号，则延迟第一预定时间，并将MOSI置为阻态的步骤具体包括：
若主设备中片选有效且时钟有效，判断是否出现流控信号；
若出现流控信号，则延迟第一预设时间，将MOSI置为阻态，且时钟无效；
延迟第二预定时间，直至时钟有效。
3.根据权利要求2所述的SPI流控方法，其特征在于，所述若主设备中片选有效且时钟有效，判断是否出现流控信号的步骤之后还包括：
若没有流控信号，则延迟第三预定时间，并进行发送数据和读取数据的处理；
当时钟无效时，则延迟第四预定时间，并判断数据是否传输完毕；
若数据传输完毕，则片选无效；
若数据没有传输完毕，则继续判断时钟是否有效。
4.一种SPI流控系统，其特征在于，所述SPI流控系统包括：主设备和从设备，所述主设备与从设备之间通过SPI总线建立连接，并进行数据传输；
所述从设备用于判断所述从设备中的接收空间是否足够，若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态；
所述主设备用于在检测到流控信号时，延迟第一预定时间，并将MOSI置为阻态；
所述SPI总线包括MISO、MOSI、CLK、CS和flow ctrl信号线；
若从设备中片选有效且时钟为高电平，则判断所述从设备中的接收空间是否足够；
若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态；
继续判断时钟是否为高电平；
将MISO置为高阻态是指停止主设备数据输入以及从设备数据输出，将MOSI置为阻态是指停止主设备数据输出以及从设备数据输入；
若所述从设备中的接收空间足够，则读取主设备传输的数据，并反馈至主设备数据，继续判断时钟是否为高电平；
从设备的时钟是主设备提供的，为高电平有效；从设备在每传输一个比特数据时，先检查本身有没有足够空间存储当前数据；若空间不足，则发送流控信号，主设备则暂停发送，将数据线MISO置为高阻态，直到有剩余空间时才继续传输下一个比特数据。
5.一种用于SPI流控系统的主设备，其特征在于，所述主设备包括：
第一连接模块，用于与从设备通过SPI总线建立连接；
第一数据传输模块，用于向从设备进行数据传输；
第一检测模块，用于检测流控信号，延迟第一预定时间，并将MOSI置为阻态；
若从设备中片选有效且时钟为高电平，则判断所述从设备中的接收空间是否足够；若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态；继续判断时钟是否为高电平；
将MOSI置为阻态是指停止主设备数据输出以及从设备数据输入；
若所述从设备中的接收空间足够，则读取主设备传输的数据，并反馈至主设备数据，继续判断时钟是否为高电平；
从设备的时钟是主设备提供的，为高电平有效；从设备在每传输一个比特数据时，先检查本身有没有足够空间存储当前数据；若空间不足，则发送流控信号，主设备则暂停发送，将数据线MISO置为高阻态，直到有剩余空间时才继续传输下一个比特数据。
6.一种用于SPI流控系统的从设备，其特征在于，所述从设备包括：
第二连接模块，用于与主设备通过SPI总线建立连接；
第二数据传输模块，用于向主设备进行数据传输；
判断模块，用于判断所述从设备中的接收空间是否足够；
第二检测模块，用于在所述从设备中的接收空间不足时，向主设备发送流控信号，并将MISO置为高阻态；
若从设备中片选有效且时钟为高电平，则判断所述从设备中的接收空间是否足够；若所述从设备中的接收空间不足，则向主设备发送流控信号，并将MISO置为高阻态；继续判断时钟是否为高电平；
将MISO置为高阻态是指停止主设备数据输入以及从设备数据输出；
若所述从设备中的接收空间足够，则读取主设备传输的数据，并反馈至主设备数据，继续判断时钟是否为高电平；
从设备的时钟是主设备提供的，为高电平有效；从设备在每传输一个比特数据时，先检查本身有没有足够空间存储当前数据；若空间不足，则发送流控信号，主设备则暂停发送，将数据线MISO置为高阻态，直到有剩余空间时才继续传输下一个比特数据。
7.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序能够被执行以用于实现如权利要求1-3任一项所述的SPI流控方法。
CN202010137639.XA 2020-03-02 2020-03-02 一种spi流控方法、系统、主设备、从设备及存储介质 Active CN111427828B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010137639.XA CN111427828B (zh) 2020-03-02 2020-03-02 一种spi流控方法、系统、主设备、从设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010137639.XA CN111427828B (zh) 2020-03-02 2020-03-02 一种spi流控方法、系统、主设备、从设备及存储介质

Publications (2)

Publication Number Publication Date
CN111427828A CN111427828A (zh) 2020-07-17
CN111427828B true CN111427828B (zh) 2022-08-09

Family

ID=71547394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010137639.XA Active CN111427828B (zh) 2020-03-02 2020-03-02 一种spi流控方法、系统、主设备、从设备及存储介质

Country Status (1)

Country Link
CN (1) CN111427828B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112506846B (zh) * 2020-12-15 2023-12-19 深圳大普微电子科技有限公司 一种芯片内部模块间通信系统及方法
CN116636183A (zh) * 2021-05-31 2023-08-22 华为技术有限公司 计算机系统及总线流量控制方法
CN113419985A (zh) * 2021-06-15 2021-09-21 珠海市一微半导体有限公司 Spi系统自动读取数据的控制方法及spi系统
CN114968876B (zh) * 2022-07-27 2022-10-04 福思(杭州)智能科技有限公司 数据通信方法、系统、电子装置和存储介质
CN116795764B (zh) * 2023-08-23 2024-01-02 北京紫光芯能科技有限公司 Spi的主设备读取从设备中数据的控制方法及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921447A (zh) * 2006-09-06 2007-02-28 华为技术有限公司 一种消息流控方法和系统
CN103460201A (zh) * 2011-02-15 2013-12-18 北欧半导体公司 串行接口
CN205038640U (zh) * 2015-09-25 2016-02-17 河南思维自动化设备股份有限公司 一种解决spi总线通信延时的spi设备
CN109450912A (zh) * 2018-11-26 2019-03-08 北京旷视科技有限公司 数据传输方法、装置和设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064665A (ja) * 2002-07-31 2004-02-26 Canon Inc データ転送装置及び送信装置及び受信装置及びそれらの制御方法
CN101047615B (zh) * 2006-05-14 2010-05-12 华为技术有限公司 一种以太网数据流量控制方法
JP4232802B2 (ja) * 2006-08-23 2009-03-04 セイコーエプソン株式会社 データ受信装置、データ受信方法及びそのプログラム
CN105468563B (zh) * 2015-12-28 2018-06-01 杭州士兰控股有限公司 Spi从设备、spi通信系统及spi通信方法
CN108227614A (zh) * 2018-01-25 2018-06-29 郑州云海信息技术有限公司 一种基于fpga的数据流控制模块、控制方法及电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921447A (zh) * 2006-09-06 2007-02-28 华为技术有限公司 一种消息流控方法和系统
CN103460201A (zh) * 2011-02-15 2013-12-18 北欧半导体公司 串行接口
CN205038640U (zh) * 2015-09-25 2016-02-17 河南思维自动化设备股份有限公司 一种解决spi总线通信延时的spi设备
CN109450912A (zh) * 2018-11-26 2019-03-08 北京旷视科技有限公司 数据传输方法、装置和设备

Also Published As

Publication number Publication date
CN111427828A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
CN111427828B (zh) 一种spi流控方法、系统、主设备、从设备及存储介质
US10339093B2 (en) USB interface using repeaters with guest protocol support
JP5055489B2 (ja) 通信バス用双方向単線式割り込みライン
US7757020B2 (en) Point-to-point link negotiation method and apparatus
US9747237B2 (en) Methods and apparatus for reliable detection and enumeration of devices
US7000057B1 (en) Method and apparatus for adding OTG dual role device capability to a USB peripheral
CN104350481A (zh) 设备断开检测
US20140006654A1 (en) Device connect detection
JP2017525200A (ja) リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース
US20070250652A1 (en) High speed dual-wire communications device requiring no passive pullup components
CN112041827B (zh) 自动usb主机检测和端口配置方法及装置
CN107908589B (zh) I3c验证从设备、主从设备的通信验证系统及方法
EP3001323A1 (en) Serial peripheral interface
CN112799985B (zh) Usb接口控制方法、usb控制电路及智能网联设备主板
CN102073611A (zh) 一种i2c总线控制系统及方法
US7124235B2 (en) USB apparatus with switchable host/hub functions and control method thereof
US6523071B1 (en) Process and apparatus for configuring the direct memory access transfer mode of a motherboard or host computer
US6389568B1 (en) Method and apparatus for detecting handshaking protocol errors on an asynchronous data bus
EP0501489A1 (en) Advanced functionality parallel port interface
US20200285602A1 (en) eUSB2 to USB 2.0 Data Transmission with Surplus Sync Bits
TW202236107A (zh) 數據傳輸系統、數據傳輸裝置以及數據傳輸方法
EP1311960B1 (en) Multiple port i2c-hub
CN112445744A (zh) I2c通信
US11714771B2 (en) USB signal transmission device, operation method thereof, and USB cable
CN111913904B (zh) 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant