CN205038640U - 一种解决spi总线通信延时的spi设备 - Google Patents
一种解决spi总线通信延时的spi设备 Download PDFInfo
- Publication number
- CN205038640U CN205038640U CN201520750526.1U CN201520750526U CN205038640U CN 205038640 U CN205038640 U CN 205038640U CN 201520750526 U CN201520750526 U CN 201520750526U CN 205038640 U CN205038640 U CN 205038640U
- Authority
- CN
- China
- Prior art keywords
- spi
- interface
- equipment
- main
- owner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型提供一种解决SPI总线通信延时的SPI设备,包括SPI的主设备和从设备,?SPI主设备包括一个SPI主设备主接口和一个SPI主设备从接口,所述SPI主设备主接口和SPI主设备从接口通过内部总线接口进行通信;SPI从设备从接口通过MOSI数据线接收SPI主设备主接口的数据,SPI主设备从接口通过MISO数据线接收SPI从设备从接口的数据,SPI主设备从接口和SPI从设备从接口通过MCLK数据线接收SPI主设备主接口的时钟信号,SPI主设备从接口和SPI从设备从接口通过MCS数据线接收SPI主设备主接口的片选信号。本实用新型可以SPI通信中的时延问题,提高通信的准确度。
Description
技术领域
本实用新型涉及通信延时的解决领域,具体涉及在SPI通信总线进行通信时主设备与从设备之间的通信延时问题的解决。
背景技术
现有的SPI主从设备连接关系如图2,SPI通信的主要特点是:一是无论是主设备还是从设备,都需要时钟进行数据同步,二是时钟总是由SPI主设备提供,三是双向通信功能,四是存在通信信号的时延问题。
针对双向通信和通信信号的时延问题分析如下:
1、双向通信:主发从收和主收从发
主发从收:SPI主设备通过MCLK和MOSI信号总线发送数据至从设备;
主收从发:SPI从设备通过MCLK和MISO信号总线发送数据至主设备;
2、通信信号时延:
由于SPI主设备的发送(MOSI)和接收(MISO)都是由系统内部MCLK推送移位寄存器实现数据移位,当两个设备同时存在时,就决定了信号的时延存在,当主从设备间的物理连线相对比较长时,这种时延就会对通信就会产生不可忽视的影响,尤其是在高速SPI总线通信中。
通信过程中时延的影响分析:
SPI主设备发射时,通过MCLK和MOSI发送数据或命令到从设备,假设MCLK和MOSI物理连线为C至C1和A至A1,信号传输时延记为Tcc1,Taa1;如果Tcc1,Taa1时延相等或近似,时延对从设备的接收基本没有影响。
SPI主设备接收时,通过MISO的物理连线B1至B,时延延记为Tb1b,由于此时主设备接收时的MCLK为内部系统时钟,时延则记为T0=0。当主设备接收到从设备的MISO信号时,相对T0的时延记为Tb,则Tb=Taa1Tb1b=2*Tcc1。
当SPI通信速率较高时,时延Tb相对于SPI系统时钟周期Tmclk就变得不可忽略,严重时将影响SPI主设备接收数据同步错误,无法通信。
实用新型内容
为解决上述现有技术中的问题,本实用新型提出一种可以解决当SPI通信速率较高时主从设备之间的时延问题造成的通信错误,具体方案如下:
为解决上述技术问题,本实用新型采用以下技术方案:
一种解决SPI总线通信延时的SPI设备,包括SPI的主设备和从设备,其特征在于:SPI主设备包括一个SPI主设备主接口和一个SPI主设备从接口,所述SPI主设备主接口和SPI主设备从接口通过内部总线接口进行通信;SPI从设备从接口通过MOSI数据线接收SPI主设备主接口的数据,SPI主设备从接口通过MISO数据线接收SPI从设备从接口的数据,SPI主设备从接口和SPI从设备从接口通过MCLK数据线接收SPI主设备主接口的时钟信号,SPI主设备从接口和SPI从设备从接口通过MCS数据线接收SPI主设备主接口的片选信号。
本实用新型在SPI主设备中采用双SPI总线架构,即包括一个SPI主接口和一个SPI从接口,SPI从设备从接口发出的信号首先进入SPI主设备从接口中,SPI主设备从接口通过内部总线与SPI主设备主接口进行通信,使得主设备接收到从设备发出的MISO信号的物理时延相同或者相近,解决时延问题,提高通信的准确度。
附图说明
图1为现有SPI主设备控制器的内部框图。
图2为现有SPI主从设备连接图。
图3为本实用新型实施例的双SPI主从设备连接图。
具体实施方式
下面结合附图1~3和具体实施方式对本实用新型作进一步详细说明。
本实用新型提供一种解决SPI总线通信延时的SPI设备,该设备的解决方法为在SPI主设备中增加一个SPI从设备接口,与SPI从设备连接,使数据传输中的延时相同或者相近。具体来说,SPI主设备包括一个SPI主设备主接口和一个SPI主设备从接口,SPI主设备主接口和SPI主设备从接口通过内部总线接口进行通信;SPI从设备从接口通过MOSI数据线接收SPI主设备主接口的数据,SPI主设备从接口通过MISO数据线接收SPI从设备从接口的数据,SPI主设备从接口和SPI从设备从接口通过MCLK数据线接收SPI主设备主接口的时钟信号,SPI主设备从接口和SPI从设备从接口通过MCS数据线接收SPI主设备主接口的片选信号。
在现有的技术中,如图2所示,在物理连线时,A与A1相连,B与B1相连,C与C1相连。如图1所示,在SPI控制器中,无论是有MOSI数据线发送数据还是有MISO接收数据,均是由内部的MCLK推送位移寄存器实现数据位移,具体来说,数据发送时,数据在SCLK的推送移位寄存器中将数据移位至MOSI;接收数据时,数据在SCLK的推送移位寄存器中将数据移位写入到接收缓存区。在SPI主设备与SPI从设备的通信过程中,时钟信号由SPI主设备提供,输入的数据在时钟的上升或下降沿被采样,输出数据在紧接着的下降或上升沿被发出(具体由SPI的时钟相位和极性的设置而决定)。
SPI主设备发射时,通过MCLK和MOSI发送数据或命令到从设备,假设MCLK和MOSI物理连线为C至C1和A至A1,信号传输时延记为Tcc1,Taa1;如果Tcc1,Taa1时延相等或近似,时延对从设备的接收基本没有影响。
SPI主设备接收时,通过MISO的物理连线B1至B,信号传输时延记为Tb1b,由于此时主设备接收时的MCLK为主设备的内部系统时钟,因此时钟信号的时延记为T0=0。当主设备接收到从设备的MISO信号时,相对与上面T0的时延记为Tb,则Tb=Taa1+Tb1b=2*Tcc1。
当SPI通信速率较高时,时延Tb相对于SPI系统时钟周期就变得不可忽略,严重时将影响SPI主设备接收数据同步错误,无法通信。
如图3所示,为本实用新型的一个实施例的主从设备连接图。SPI主设备包括SPI主接口和SPI从接口,它们通过内部总线接口进行数据交换。SPI主设备的SPI主接口的MOSI输出接口标记为A,MISO输入接口标记为B,MCLK的输出接口标记为C,MCS的输出接口标记为D,SPI主设备的从接口的MISO输出接口标记为B2,SLCK输入接口标记为C2,SCS输入接口标记为D2,SPI从设备的从接口的MOSI输入接口标记为A1,MISO输出接口标记为B1,SLCK输入接口标记为C1,SCS输入接口标记为D1。物理连线时,A与A1相连,C与C1和C2相连,D与D1和D2相连,B1与B2相连。
在SPI主设备接收数据时,通过MISO的物理连线为BI至B2,时钟信号的物理连线为C1至C2,它们的物理连线延时相等或者相近,有效的解决了现有技术中的时延问题。
Claims (1)
1.一种解决SPI总线通信延时的SPI设备,包括SPI的主设备和从设备,其特征在于:SPI主设备包括一个SPI主设备主接口和一个SPI主设备从接口,所述SPI主设备主接口和SPI主设备从接口通过内部总线接口进行通信;SPI从设备从接口通过MOSI数据线接收SPI主设备主接口的数据,SPI主设备从接口通过MISO数据线接收SPI从设备从接口的数据,SPI主设备从接口和SPI从设备从接口通过MCLK数据线接收SPI主设备主接口的时钟信号,SPI主设备从接口和SPI从设备从接口通过MCS数据线接收SPI主设备主接口的片选信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520750526.1U CN205038640U (zh) | 2015-09-25 | 2015-09-25 | 一种解决spi总线通信延时的spi设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520750526.1U CN205038640U (zh) | 2015-09-25 | 2015-09-25 | 一种解决spi总线通信延时的spi设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205038640U true CN205038640U (zh) | 2016-02-17 |
Family
ID=55297524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520750526.1U Active CN205038640U (zh) | 2015-09-25 | 2015-09-25 | 一种解决spi总线通信延时的spi设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205038640U (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109634883A (zh) * | 2017-10-05 | 2019-04-16 | 印芯科技股份有限公司 | 主从式系统、指令执行方法与数据存取方法 |
CN111427828A (zh) * | 2020-03-02 | 2020-07-17 | 深圳震有科技股份有限公司 | 一种spi流控方法、系统、主设备、从设备及存储介质 |
CN112965927A (zh) * | 2021-03-18 | 2021-06-15 | 深圳市航顺芯片技术研发有限公司 | 一种基于spi设备的信号驱动系统及方法 |
CN113204514A (zh) * | 2021-05-29 | 2021-08-03 | 郑州信大捷安信息技术股份有限公司 | 一种提高芯片的spi接口频率的方法 |
CN113590520A (zh) * | 2021-06-15 | 2021-11-02 | 珠海一微半导体股份有限公司 | Spi系统自动写入数据的控制方法及spi系统 |
-
2015
- 2015-09-25 CN CN201520750526.1U patent/CN205038640U/zh active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109634883A (zh) * | 2017-10-05 | 2019-04-16 | 印芯科技股份有限公司 | 主从式系统、指令执行方法与数据存取方法 |
CN111427828A (zh) * | 2020-03-02 | 2020-07-17 | 深圳震有科技股份有限公司 | 一种spi流控方法、系统、主设备、从设备及存储介质 |
CN111427828B (zh) * | 2020-03-02 | 2022-08-09 | 深圳震有科技股份有限公司 | 一种spi流控方法、系统、主设备、从设备及存储介质 |
CN112965927A (zh) * | 2021-03-18 | 2021-06-15 | 深圳市航顺芯片技术研发有限公司 | 一种基于spi设备的信号驱动系统及方法 |
CN113204514A (zh) * | 2021-05-29 | 2021-08-03 | 郑州信大捷安信息技术股份有限公司 | 一种提高芯片的spi接口频率的方法 |
CN113204514B (zh) * | 2021-05-29 | 2022-03-25 | 郑州信大捷安信息技术股份有限公司 | 一种提高芯片的spi接口频率的方法 |
CN113590520A (zh) * | 2021-06-15 | 2021-11-02 | 珠海一微半导体股份有限公司 | Spi系统自动写入数据的控制方法及spi系统 |
CN113590520B (zh) * | 2021-06-15 | 2024-05-03 | 珠海一微半导体股份有限公司 | Spi系统自动写入数据的控制方法及spi系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN205038640U (zh) | 一种解决spi总线通信延时的spi设备 | |
CN102023956B (zh) | 集成电路芯片中串行外设从器件接口结构及数据读写方法 | |
CN102868584B (zh) | 一种采用串行通信接口的同步时分多路复用总线通信方法 | |
CN104142900A (zh) | 一种通信接口转换装置 | |
CN201532575U (zh) | 分布式工业监控装置校时系统 | |
CN102262572A (zh) | 一种带crc校验功能的iic总线接口控制器 | |
CN102243619A (zh) | 一种基于fpga实现多路i2c总线端口扩展的方法 | |
GB201202504D0 (en) | Serial interface | |
CN103678209A (zh) | 基于串行外围设备接口总线的数据传输方法和系统 | |
CN103346977A (zh) | 一种数据资源的动态分配方法 | |
CN102722462A (zh) | 一种同步通信装置及其控制方法 | |
CN104135413A (zh) | 一种适用于多点互联应用场合的高速串行总线采样系统 | |
CN102103564A (zh) | 用于实现总线连接的方法及系统 | |
CN102546033A (zh) | 采用脉冲调制结合串口方式实现的多机通信装置 | |
CN100389413C (zh) | 串行通信总线外部设备接口 | |
CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
CN201708806U (zh) | 时钟同步信号传输电路 | |
CN108983036B (zh) | 一种基于电子式互感器的行波测距系统 | |
CN103678208B (zh) | 航天器同步数据传输方法 | |
CN107066419A (zh) | 可扩展的自适应n×n通道数据通信系统 | |
CN203982361U (zh) | 一种多路串口通信测试装置 | |
CN206363300U (zh) | 一种电池管理芯片菊花链通信系统 | |
CN203054827U (zh) | 基于串行外围设备接口总线的数据传输系统 | |
CN102541788A (zh) | Apb桥以及利用apb桥执行读取或写入的方法 | |
CN103268301A (zh) | 一种自动流的半双工uart接口电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |