CN113204514A - 一种提高芯片的spi接口频率的方法 - Google Patents

一种提高芯片的spi接口频率的方法 Download PDF

Info

Publication number
CN113204514A
CN113204514A CN202110595651.XA CN202110595651A CN113204514A CN 113204514 A CN113204514 A CN 113204514A CN 202110595651 A CN202110595651 A CN 202110595651A CN 113204514 A CN113204514 A CN 113204514A
Authority
CN
China
Prior art keywords
spi
tdelay
clock
delay
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110595651.XA
Other languages
English (en)
Other versions
CN113204514B (zh
Inventor
苏庆会
冯驰
李银龙
王斌
王中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Xinda Jiean Information Technology Co Ltd
Original Assignee
Zhengzhou Xinda Jiean Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Xinda Jiean Information Technology Co Ltd filed Critical Zhengzhou Xinda Jiean Information Technology Co Ltd
Priority to CN202110595651.XA priority Critical patent/CN113204514B/zh
Publication of CN113204514A publication Critical patent/CN113204514A/zh
Application granted granted Critical
Publication of CN113204514B publication Critical patent/CN113204514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种提高芯片的SPI接口频率的方法。该方法包括：步骤1：分别确定SPI主设备的建立时间Tds、保持时间Tdh和MISO信号的路径延时Tdelay；步骤2：采用延迟时钟采样的方法，根据不同的采样时钟周期延迟数量，结合MISO信号的路径延时Tdelay，计算出SPI时钟频率的可调整区间；步骤3：在所述SPI时钟频率的可调整区间中选取一个稳定的时钟频率，以实现SPI接口高效数据传输。本发明的SPI主设备延迟采样时钟对MISO信号进行准确采样，可以提高SPI的时钟频率，有效提高SPI接口的传输效率；同时SPI主设备调整延迟采样时钟数量，可以适配出不同频率的SPI时钟，具有很好的灵活性。

Description

一种提高芯片的SPI接口频率的方法
技术领域
本发明涉及SPI接口技术领域，尤其涉及一种提高芯片的SPI接口频率的方法。
背景技术
SPI接口一种全双工同步串行通信接口，采用主-从模式（Master-Slave）控制方式，主设备可以通过提供时钟信号以及对从设备进行片选来控制多个从设备。从设备本身并不产生时钟信号，其时钟信号由主设备提供。SPI接口协议在CPHA为1时，时钟周期的前一边沿发送数据，后一边沿采集数据；从设备采用主设备的时钟返回MISO，如图1所示，SPI从设备在看到SCLK的下降沿后开始返回数据，由于芯片内部存在路径延时，主设备经过Tdelay延时后看到MISO的电平反转，后在SCLK的上升沿对MISO进行采样，只有当Tsclk/2 –Tdelay>= Tds时，主设备才能对MISO进行准确的采样，也就是说，SPI主设备想要准确采样从设备返回的MISO信号，那么SPI时钟周期/2>= 路径延时Tdelay + 芯片寄存器的建立时间Tds，这样就会导致SPI的时钟频率不会很高，一般的SPI设备的时钟频率在40Mhz内。
发明内容
针对目前芯片的SPI的时钟频率较低的问题，本发明提供一种提高芯片的SPI接口频率的方法。
本发明提供的一种提高芯片的SPI接口频率的方法，包括以下步骤：
步骤1：分别确定SPI主设备的建立时间Tds、保持时间Tdh和MISO信号的路径延时Tdelay；
步骤2：采用延迟时钟采样的方法，根据不同的采样时钟周期延迟数量，结合MISO信号的路径延时Tdelay，计算出SPI时钟频率的可调整区间；
步骤3：在所述SPI时钟频率的可调整区间中选取一个稳定的时钟频率，以实现SPI接口高效数据传输。
进一步地，步骤2具体包括：
步骤2.1：延迟N1个时钟周期后对SPI从设备返回的MISO信号进行采样，设定此时的MISO信号恰好满足保持时间Tdh，则得到关于SPI时钟频率的第一不等式：
(N1+ 0.5) * Tsclk + Tdh<= Tdelay + Tsclk
步骤2.2：延迟N2个时钟周期后对SPI从设备返回的MISO信号进行采样，设定此时的MISO信号恰好满足建立时间Tds，则得到关于SPI时钟频率的第二不等式：
(N2+ 0.5) * Tsclk - Tds>= Tdelay
步骤2.3：结合所述第一不等式和第二不等式，得到SPI时钟周期的可调整区间：
(Tdelay + Tds)/( N2 + 0.5) <= Tsclk<= (Tdelay – Tdh)/( N1 – 0.5)
其中，Tsclk为时钟周期，N1为正整数，N2为正整数。
进一步地，步骤2中，在步骤2.3之后还包括：
根据SPI时钟频率f与时钟周期Tsclk的反比例关系，即得到式：Tsclk=1/f；
将式：Tsclk=1/f代入式：(Tdelay + Tds)/(N2 + 0.5) <= Tsclk<= (Tdelay –Tdh)/( N1 – 0.5)，得到SPI时钟频率f的可调整区间：
(N1– 0.5)/(Tdelay – Tdh) <= f <=( N2+ 0.5)/(Tdelay + Tds)。
本发明的有益效果：
本发明的SPI主设备延迟采样时钟对MISO信号进行准确采样，可以提高SPI的时钟频率，有效提高SPI接口的传输效率；同时SPI主设备调整延迟采样时钟数量，可以适配出不同频率的SPI时钟，具有很好的灵活性。
附图说明
图1为现有技术中标准的SPI时序图；
图2为本发明实施例提供的一种提高芯片的SPI接口频率的方法流程图；
图3为本发明实施例提供的SPI主设备延迟N1个时钟周期后对MISO信号进行采样的时序图，此时的MISO信号恰好满足保持时间；
图4为本发明实施例提供的SPI主设备延迟N2个时钟周期后对MISO信号进行采样的时序图，此时的MISO信号恰好满足建立时间。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2示出了本发明一种提高芯片的SPI接口频率的方法流程图。如图2所示，该方法包括以下步骤：
S101：分别确定SPI主设备的建立时间Tds、保持时间Tdh和MISO信号的路径延时Tdelay；
建立时间（Tds）是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立时间不满足要求那么数据将不能在这个时钟上升沿被稳定地打入触发器；保持时间（Tdh）是指数据稳定后的稳定持续时间，如果保持时间不满足要求那么数据同样也不能被稳定地打入触发器。
S102：采用延迟时钟采样的方法，根据不同的采样时钟周期延迟数量，结合MISO信号的路径延时Tdelay，计算出SPI时钟频率的可调整区间；
S103：在所述SPI时钟频率的可调整区间中选取一个稳定的时钟频率，以实现SPI接口高效数据传输。
需要说明的是，本发明通过采用延迟时钟采样的方法提高SPI时钟频率，通过延迟时钟采样规避掉路径延时带来的影响，根据不同的采样时钟延迟数量，结合芯片内部路径延时的时间，计算出SPI时钟频率的可调整区间，设计人员可以选取出稳定的时钟频率，有效提高SPI的时钟频率。
在上述各实施例的基础上，作为一种可实施方式，上述步骤S102具体包括：
S1021：如图3所示，延迟N1个时钟周期后对SPI从设备返回的MISO信号进行采样，设定此时的MISO信号恰好满足保持时间Tdh，则得到关于SPI时钟频率的第一不等式：
(N1+ 0.5) * Tsclk + Tdh<= Tdelay + Tsclk
S1022：如图4所示，延迟N2个时钟周期后对SPI从设备返回的MISO信号进行采样，设定此时的MISO信号恰好满足建立时间Tds，则得到关于SPI时钟频率的第二不等式：
(N2+ 0.5) * Tsclk - Tds>= Tdelay
S1023：结合所述第一不等式和第二不等式，得到SPI时钟周期的可调整区间：
(Tdelay + Tds)/( N2 + 0.5) <= Tsclk<= (Tdelay – Tdh)/( N1 – 0.5)
其中，Tsclk为时钟周期，N1为正整数，N2为正整数。
S1024：根据SPI时钟频率f与时钟周期Tsclk的反比例关系，即得到式：Tsclk=1/f；将式：Tsclk=1/f代入式：(Tdelay + Tds)/(N2 + 0.5) <= Tsclk<= (Tdelay – Tdh)/( N1– 0.5)，得到SPI时钟频率f的可调整区间：(Tdelay + Tds)/( N2 + 0.5) <= 1/f <=(Tdelay – Tdh)/( N1 – 0.5)；然后将该式进行移位处理，即可得到SPI时钟频率f的可调整区间： (N1– 0.5)/(Tdelay – Tdh) <= f <=( N2+ 0.5)/(Tdelay + Tds)。
可以理解，时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行，这就要求时钟信号时延差要非常小，否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量减小时钟的延时对保证设计的稳定性有非常重要的意义。
可以理解，由于建立时间Tds、保持时间Tdh和MISO信号的路径延时Tdelay已定，当N1或N2越大，则选取的SPI时钟频率f将提高。这就证明了，通过延迟采样时钟个数，可以有效利用路径延时，根据延迟采样时钟的数量，适当的提高时钟的频率，灵活的提高了SPI接口的传输效率。
基于上述，本发明的SPI主设备延迟采样时钟对MISO信号进行准确采样，可以提高SPI的时钟频率，有效提高SPI接口的传输效率；同时SPI主设备调整延迟采样时钟数量，可以适配出不同频率的SPI时钟，具有很好的灵活性。
在实际应用中，本发明可以有效提高安全芯片的SPI接口时钟频率，提高数据传输效率，可以有效提高对称加密算法的性能，且设计灵活，可以根据不同的使用环境，设置不同的延迟采样时钟数量，选用不同的时钟频率进行数据传输。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (3)

1.一种提高芯片的SPI接口频率的方法，其特征在于，包括：
步骤1：分别确定SPI主设备的建立时间Tds、保持时间Tdh和MISO信号的路径延时Tdelay；
步骤2：采用延迟时钟采样的方法，根据不同的采样时钟周期延迟数量，结合MISO信号的路径延时Tdelay，计算出SPI时钟频率的可调整区间；
步骤3：在所述SPI时钟频率的可调整区间中选取一个稳定的时钟频率，以实现SPI接口高效数据传输。
2.根据权利要求1所述的一种提高芯片的SPI接口频率的方法，其特征在于，步骤2具体包括：
步骤2.1：延迟N1个时钟周期后对SPI从设备返回的MISO信号进行采样，设定此时的MISO信号恰好满足保持时间Tdh，则得到关于SPI时钟频率的第一不等式：
(N1+ 0.5) * Tsclk + Tdh<= Tdelay + Tsclk
步骤2.2：延迟N2个时钟周期后对SPI从设备返回的MISO信号进行采样，设定此时的MISO信号恰好满足建立时间Tds，则得到关于SPI时钟频率的第二不等式：
(N2+ 0.5) * Tsclk - Tds>= Tdelay
步骤2.3：结合所述第一不等式和第二不等式，得到SPI时钟周期的可调整区间：
(Tdelay + Tds)/( N2 + 0.5) <= Tsclk<= (Tdelay – Tdh)/( N1 – 0.5)
其中，Tsclk为时钟周期，N1为正整数，N2为正整数。
3.根据权利要求2所述的一种提高芯片的SPI接口频率的方法，其特征在于，步骤2中，在步骤2.3之后还包括：
根据SPI时钟频率f与时钟周期Tsclk的反比例关系，即得到式：Tsclk=1/f；
将式：Tsclk=1/f代入式：(Tdelay + Tds)/(N2 + 0.5) <= Tsclk<= (Tdelay – Tdh)/( N1 – 0.5)，得到SPI时钟频率f的可调整区间：
(N1– 0.5)/(Tdelay – Tdh) <= f <=( N2+ 0.5)/(Tdelay + Tds)。
CN202110595651.XA 2021-05-29 2021-05-29 一种提高芯片的spi接口频率的方法 Active CN113204514B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110595651.XA CN113204514B (zh) 2021-05-29 2021-05-29 一种提高芯片的spi接口频率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110595651.XA CN113204514B (zh) 2021-05-29 2021-05-29 一种提高芯片的spi接口频率的方法

Publications (2)

Publication Number Publication Date
CN113204514A true CN113204514A (zh) 2021-08-03
CN113204514B CN113204514B (zh) 2022-03-25

Family

ID=77023585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110595651.XA Active CN113204514B (zh) 2021-05-29 2021-05-29 一种提高芯片的spi接口频率的方法

Country Status (1)

Country Link
CN (1) CN113204514B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114328347A (zh) * 2021-12-17 2022-04-12 上海爱信诺航芯电子科技有限公司 一种提高spi总线频率的方法
CN114817109A (zh) * 2022-04-06 2022-07-29 合肥市芯海电子科技有限公司 通信电路、芯片、通信装置及通信方法
CN118689831A (zh) * 2024-08-27 2024-09-24 苏州萨沙迈半导体有限公司 数据采样方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090167383A1 (en) * 2007-03-26 2009-07-02 Keymile Gmbh Method for Generating a Clock Frequency
CN101996149A (zh) * 2009-08-12 2011-03-30 炬力集成电路设计有限公司 一种数据采集方法及装置
CN102567272A (zh) * 2010-12-27 2012-07-11 北京中电华大电子设计有限责任公司 一种提高spi接口电路工作频率的方法
CN205038640U (zh) * 2015-09-25 2016-02-17 河南思维自动化设备股份有限公司 一种解决spi总线通信延时的spi设备
US9442512B1 (en) * 2015-11-20 2016-09-13 International Business Machines Corporation Interface clock frequency switching using a computed insertion delay
CN105975691A (zh) * 2016-05-05 2016-09-28 福州瑞芯微电子股份有限公司 Spi自动调整采样相位的方法及装置
CN111290987A (zh) * 2020-03-04 2020-06-16 武汉精立电子技术有限公司 一种超高速spi接口实现装置及方法
US20210081529A1 (en) * 2019-09-16 2021-03-18 Nuvoton Technology Corporation Data-Sampling Integrity Check using Gated Clock

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090167383A1 (en) * 2007-03-26 2009-07-02 Keymile Gmbh Method for Generating a Clock Frequency
CN101996149A (zh) * 2009-08-12 2011-03-30 炬力集成电路设计有限公司 一种数据采集方法及装置
CN102567272A (zh) * 2010-12-27 2012-07-11 北京中电华大电子设计有限责任公司 一种提高spi接口电路工作频率的方法
CN205038640U (zh) * 2015-09-25 2016-02-17 河南思维自动化设备股份有限公司 一种解决spi总线通信延时的spi设备
US9442512B1 (en) * 2015-11-20 2016-09-13 International Business Machines Corporation Interface clock frequency switching using a computed insertion delay
CN105975691A (zh) * 2016-05-05 2016-09-28 福州瑞芯微电子股份有限公司 Spi自动调整采样相位的方法及装置
US20210081529A1 (en) * 2019-09-16 2021-03-18 Nuvoton Technology Corporation Data-Sampling Integrity Check using Gated Clock
CN111290987A (zh) * 2020-03-04 2020-06-16 武汉精立电子技术有限公司 一种超高速spi接口实现装置及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨森: "《一种l0GSPS采样率的宽带采集系统设计》", 《中国优秀硕士学位论文全文数据库(信息科技辑)》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114328347A (zh) * 2021-12-17 2022-04-12 上海爱信诺航芯电子科技有限公司 一种提高spi总线频率的方法
CN114817109A (zh) * 2022-04-06 2022-07-29 合肥市芯海电子科技有限公司 通信电路、芯片、通信装置及通信方法
CN114817109B (zh) * 2022-04-06 2024-06-14 合肥市芯海电子科技有限公司 通信电路、芯片、通信装置及通信方法
CN118689831A (zh) * 2024-08-27 2024-09-24 苏州萨沙迈半导体有限公司 数据采样方法及装置

Also Published As

Publication number Publication date
CN113204514B (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
CN113204514B (zh) 一种提高芯片的spi接口频率的方法
US7702945B2 (en) Semiconductor device and communication control method
JP4995325B2 (ja) クロック乗せ換え回路およびそれを用いた試験装置
CN109032498B (zh) 一种多fpga的多通道采集系统的波形量化同步方法
US7134035B2 (en) Method for generating a synchronization signal based on the clock ratio between two clock domains for data transfer between the domains
US6949955B2 (en) Synchronizing signals between clock domains
CN111510277B (zh) 一种多通道信号同步系统、电路及方法
US9525403B2 (en) Clock frequency modulation method and clock frequency modulation apparatus
CN110366822A (zh) 满足用于相对于时钟的重复信号的设置/保持时间
US7500132B1 (en) Method of asynchronously transmitting data between clock domains
CN111446960B (zh) 一种时钟输出电路
CN114328347A (zh) 一种提高spi总线频率的方法
CN111290987B (zh) 一种超高速spi接口实现装置及方法
Kinali et al. Fault-tolerant clock synchronization with high precision
CN113491082B (zh) 一种数据处理装置
CN104348465A (zh) 一种控制方法和控制电路
CN116126766A (zh) 异步通信数据采样方法、装置、设备及介质
US10873443B1 (en) Generating lower frequency multi-phase clocks using single high-frequency multi-phase divider
CN109155798B (zh) 一种异步fifo电路及时延确定方法
KR102265187B1 (ko) 클럭 복구 회로
EP4436047A1 (en) Sampling circuit, use method of sampling circuit, storage medium, and electronic device
CN112230710B (zh) 一种对任意时钟频率进行时钟计数的方法和装置
CN103248343A (zh) 用于校正时钟占空比的边沿选择技术
CN107104749A (zh) 时钟同步方法及装置
JP2018074413A (ja) 伝送装置、及び信号処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A method to increase the SPI interface frequency of chips

Granted publication date: 20220325

Pledgee: Bank of Zhengzhou Co.,Ltd. Zhongyuan Science and Technology City Sub branch

Pledgor: ZHENGZHOU XINDA JIEAN INFORMATION TECHNOLOGY Co.,Ltd.

Registration number: Y2024980007004