KR100428524B1 - 차동버스를통한데이터전송을위한시스템 - Google Patents

Abstract

이중 신호로 차동 버스(differential bus)를 통해 데이터를 전송하는 시스템을 개시한다. 이러한 시스템은 간섭을 피할 수 있을 뿐만 아니라, 다양한 단일 장해(fault), 즉 두 라인 중 하나에만 관련된 장해나 차동 버스의 두 라인이 단락 회로화되는 장해가 발생하는 경우에 신뢰성이 줄어들기는 하지만 데이터 전송이 가능한 이점을 제공한다. 이를 위해 두 개의 라인(line) 모두가 다른 한계값들을 갖는 다수의 비교기에 연결되어, 발생된 장해의 형태가 확립되어 결정될 수 있게 되고 비교기 출력으로부터 회복된 데이터 신호가 유도될 수 있게 된다.

Description

차동 버스를 통한 데이터 전송을 위한 시스템

데이터 전송을 위해 이러한 시스템에 사용되는 라인들은, 전송된 이진수 데이터의 논리값이 두 라인상의 전위간 차이에 의해 나타나게 되므로, 상기 차이의 부호를 고려하여 종종 차동 버스(difference bus)라 칭한다. 이러한 차동 버스에는 외부 전자기파 교란(extraneous electromagnetic disturbances)이 기본적으로 동일한 방식으로 두 라인상의 전위에 영향을 주므로 전위간 차이가 실질적으로 동일하게 유지되는 이점이 있다. 그 결과로 매우 확실하게 데이터가 전송된다. 더욱이, 전위 전이(potential transitions)시 두 라인에 의해 방사되는 전자기파 교란은 본질적으로 서로 보상된다.

두 라인에 현저한 기계적인 부하가 가해져 이들이 손상되기 쉬운 환경에서는차동 버스를 통해 상호 연결된 다수의 스테이션을 구비하는 시스템이 종종 이용된다. 이러한 관점에서의 한 예가 이러한 시스템을 자동차에서 사용하는 것이다. 더욱이, 그러한 두 라인은 또한 접지된 금속 성분에 적어도 부분적으로 매우 근접하게 확장된다.

EP 0 529 602 A3은 라인 중 하나가 교란되더라도 신호가 수신되고 평가될 수 있는 수신기 회로를 개시한다. 이를 위해 각각이 카운터와 AND-게이트로 연결된 3개의 비교기가 사용된다. 한 비교기는 두 라인상의 신호를 서로 비교하여 교란이 없는 경우에 동작되게 하며, 다른 두 비교기는 각 라인상의 신호를 고정된 한계값과 비교하여 라인 중 하나에 교란이 있는 경우 다른 라인상의 신호만이 여전히 평가될 수 있다. 카운터는 관련된 AND-게이트를 구동하는 타이머로 동작하여, 기간이 소정의 시간을 넘으면 비교기의 고출력 신호의 통과를 금지시킨다. AND-게이트에 후속하는 선택회로는, 그 출력에서, 두 라인간의 신호 차이의 평가에 대해 한 비교기의 출력 신호가 발생되면 즉, 라인들이 교란되지 않으면 그 출력 신호를 공급하고, 그렇지 않은 경우 다른 비교기의 출력 신호를 반송한다. 일정한 라인 장해와 신호가 있는 경우, AND-게이트들의 지연된 차단(blocking)과 장해 발생에 응답한 선택 회로에서의 스위칭 동작으로 인해 일부 신호가 손실, 즉 평가되지 않을 수 있으므로, 전체 메시지가 반복되어야 한다.

본 발명은 제 1 공통라인과 제 2 공통라인을 통해 상호연결된 다수의 스테이션간에 이진수 데이터를 전송하기 위한 시스템에 관한 것으로, 이진수 데이터의 한 논리값에 대해 제 1 라인은 저전위, 제 2 라인은 고전위를 갖는 반면 이진수 데이터의 다른 논리값에 대해서는 제 1 라인이 고전위, 제 2 라인이 저전위를 갖고, 이진수 데이터의 논리값은 데이터 출력에서 출력을 위한 적어도 한 라인의 전위로부터 유도된다.

도1은 다수의 스테이션(station)과 그에 대한 라인 연결을 포함하는 시스템을 도시한 도면.

도2는 스테이션의 기본적인 부분에 대한 블록도.

도3은 두 개의 장해 검출 회로 중 하나의 블록도.

도4는 또 다른 장해 검출 회로의 블록도.

도5는 단말 저항기와 데이터 출력의 제어를 설명한 도면.

도6은 대기 상태에 대한 스테이션의 회로도.

도7은 대기 상태에 대한 또 다른 장해 검출 회로를 도시한 도면.

그러므로, 본 발명의 목적은 다소 낮은 전송 신뢰성을 갖지만 두 라인 중 적어도 하나에 손상이 있는 경우에도 데이터 손실이 없이 데이터 전송이 가능한 상술된 종류의 시스템을 제공하는 것이다.

이러한 목적은 적어도 제 1 스테이션에 제 1 라인상의 전위를 제 2 라인상의 전위로부터 감산하고 감산으로 형성된 차이가 제 1 한계값을 넘으면 제 1 비교기 출력을 통해 제 1 값의 출력 신호를 출력하기 위해 두 라인 모두에 연결된 적어도 하나의 제 1 비교기가 제공되고, 전위 전이가 두 라인 중 하나에만 발생되고 다른 라인은 이진수 데이터의 한 논리값에 대응하는 전위를 가지면 제 1 비교기의 출력 신호가 또한 그 값을 변경하도록 상기 제 1 한계값이 선택된 본 발명에 따라 이루어진다.

두 라인상의 전위간 차이를 형성할 뿐만 아니라 이러한 차이를 또한 미리설정된 제 1 한계값과 비교하는 비교기를 사용한 결과로서, 두 라인 중 하나가 인터럽트되더라도 전송된 데이터 신호는 상기 비교기의 출력에서 재생된다. 상기 라인들에 신호를 인가하는 스테이션이 없다면 라인상의 전위들이 이진수 데이터의 한 논리값에 대응하도록 하는 방식으로 각 라인이 저항기를 통해 저전위 또는 고전위에 연결되기 때문에, 또한 이러한 저항기가 양호하게 각 스테이션에 대해 제공되기 때문에, 인터럽트된 라인은 실질적으로 정의된 전위를 갖게되어 인터럽트된 라인은 데이터 전송을 위해 전혀 사용되지 않는다. 본 발명에 따라 취해진 단계들로 인해, 단지 한 라인의 방해는 데이터 전송을 교란하지 못한다. 제 1 라인과 접지된 금속 성분간의 연결, 즉 제 1 라인의 접지 단락 회로도 또한 데이터 전송을 교란하지 못한다.

상술된 장해, 특히 두 라인 중 한 라인의 인터럽션은 가장 가능성있는 장해로 고려될 수 있다. 그러나, 다른 장해도 또한 가능하다. 즉, 제 2 라인이 접지된 금속 성분과 접촉되거나, 두 라인이 서로 단락 회로화될 수도 있다. 이러한 경우에도 원칙적으로 데이터 전송을 가능하게 하기 위해, 본 발명의 실시예에서는, 제 1 스테이션 각각에 제 1 라인에 연결된 제 2 비교기가 제공되어, 제 1 라인상의 전위가 제 2 한계값을 넘으면 제 1 값의 출력 신호를 제 2 비교기 출력에 발생시키고, 제 1 지연 시간을 갖는 제 1 지연 소자를 통해 제 1 비교기 출력에 연결된 제 1 메모리가 제공되며, 제 1 비교기 출력상의 출력 신호가 제 1 지연 시간에 대응하는 시간 기간 동안 제 1 값을 연속적으로 가지면 데이터 출력을 제 1 비교기 출력으로부터 제 2 비교기 출력으로 전환하도록 상기 메모리의 출력이 스위치에 연결되는 것을 특징으로 한다.

그러나, 이러한 장해들의 경우에 있어서, 장해 발생 순간에는 교란되지 않은 데이터 전송(non-disturbed data transmission)이 일어날 수 없다. 즉, 필요한 스위칭 처리를 실행하기 위해 소정의 시간 기간이 요구된다. 이는 클럭 신호가 데이터 신호로부터 유도될 수 있거나 모든 스테이션에 대해 주어지는 방식으로 클럭 신호의 동시 전송없이 데이터 신호의 전송이 일어나야하기 때문이다. 이러한 목적으로 정규 데이터 신호의 장애가 약간의 클럭 주기 후에 이미 인식될 수 있도록 하는 다수의 다른 코드(예를 들면, NRZ 변조)가 있다. 이러한 경우에, 지연 시간이 짧게 되도록 선택될 수 있어 스위칭 처리가 신속히 일어날 수 있다. 그러나, 다른 코드들의 경우에는, 데이터 신호들의 논리값이 연속 신호에 의해 형성되어, 동일한 논리값의 연속적인 데이터가 신호의 전이들 없이 일정한 신호를 형성하게 되며, 신호의 전이들은 수신기 단부에서 클럭 발생기를 동기화하는데만 사용된다. 특정한 부호화 단계들이 동일한 논리값의 연속적인 데이터 수가 최대수를 넘지않도록 보장한다. 이러한 경우, 제 1 지연 시간은 최저 전송 주파수에서 연속적인 동일한 데이터의 최대수의 지속기간보다 더 길게 선택되어야 한다. 상기한 두 장해 중 하나가 두 라인상의 전위 전이 또는 신호 전이 직후에 발생되면, 제 1 지연 시간동안 연속적으로 전송된 데이터는 실질적으로 손실된다. 그러나, 대부분의 경우에 있어서, 예컨대, 수신기가 교란이 없는 데이터 블록의 수신을 인지하지 않았기 때문에, 장해가 발생될 때 수신된 데이터 블록의 전송을 반복함으로써 보상될 수 있다.

가능하다면, 데이터를 전송하는 동안 장해의 제거로 인하여 교란을 야기하지 않는 것이 바람직하다. 예를 들면, 라인들 중 한 라인내의 연결이 불량하게 접촉되거나 두 라인간의 연결 또는 접지 단락 회로가 기계적인 충격으로 인해 다시 소실되기 때문에 장해가 소실될 수 있다. 먼저 세 가지 장해들 첫 번째에 대해 장해의 소실 및 생성은 데이터 전송 자체에 거의 아무런 영향도 갖지 않으므로, 이러한 장해의 소실 이후에는 다시 신뢰성만이 증진된다. 나중 두 가지 장해의 소실은 메모리를 다시 전환시킨다. 그러나, 라인상에서의 간단한 교란 신호로 인해 메모리를 과도하게 다시 전환시키는 것을 방지하기 위해서, 제 1 스테이션 각각의 제 1 메모리는 또한 제 2 지연 시간을 갖는 제 2 지연 소자를 통해 제 1 비교기 출력에 양호하게 연결되어, 제 1 비교기 출력상의 출력 신호가 제 2 지연 시간에 대응하는 시간 기간 동안 제 1 값을 갖지 않으면 데이터 출력을 제 2 비교기 출력으로부터 제 1 비교기 출력으로 다시 전환하는 방식으로, 스위치를 통해 제 1 메모리가 전환되도록 한다.

이와 같이, 제 1 메모리가 교란 신호들에 의해 정규의 상태로 과도하게 다시 전환되지 않는 것을 보장한다.

많은 경우에 있어서, 상술된 시스템의 일부 스테이션만이 또는 어떠한 스테이션도 자체 전원을 구비하지 않으며, 그 대신에, 데이터 전송용의 두 라인과 유사한 적어도 하나의 또 다른 라인이 제공되며, 상기 라인은 제 1 및 제 2 라인을 구동하도록 스테이션내의 전기 회로 동작을 위해 각 스테이션에서 더 낮은 동작 전입이 유도되는 공급 전압을 반송한다. 이때 장해로 인하여 제 1 또는 제 2 라인들이 제 3 라인과 접촉하게 될 수 있게 되어, 관련된 라인상의 전위가 공급 전압과 동일하게 될 수 있다. 이러한 경우에도 교란되지 않은 라인을 통해 데이터 전송을 가능하게 하기 위하여, 본 발명의 또 다른 실시예는, 이와 같이 전원이 공급된 스테이션들에 속하는 제 1 스테이션 각각에 제 3, 제 4 및 제 5 비교기가 제공되어, 제 2 라인상의 전위가 제 3 한계값을 초과하면 제 3 비교기 출력에 상기 제 1 값의 출력 신호를 발생시키도록 제 3 비교기가 제 2 라인에 연결되며, 제 4 비교기는 제 1 라인에 연결되고, 제 5 비교기는 제 2 라인에 연결되어, 제 4 및 제 5 비교기들 각각은 관련된 비교기에 연결된 라인상의 전위가 동작 전압과 공급 전압 사이에서 값이 정해진 제 4 한계값을 초과하면 제 4 및 제 5 비교기 출력에서 각각 제 1 값의 출력 신호를 발생시키며, 제 1 및 제 2 입력 및 출력을 각각 구비하는 제 2 및 제 3 메모리가 제공되고, 제 2 메모리의 제 1 입력은 제 1 비교기 출력에 연결되고, 제 2 메모리의 제 2 입력은 제 4 비교기 출력에 연결되고, 제 3 메모리의 제 1 입력은제 5 비교기 출력에 연결되고, 제 3 메모리의 제 2 입력은 제 3 지연 시간을 갖는 제 3 지연 소자를 통해 제 5 비교기 출력에 연결되며, 제 2 메모리의 출력은 제 3 비교기 출력을 데이터 출력에 연결시키도록 스위치에 연결되고, 제 3 메모리의 출력은 제 2 비교기 출력을 데이터 출력에 연결시키도록 스위치에 연결되는 것을 특징으로 한다.

제 4 및 제 5 비교기는 두 라인 중 하나가 더 높은 동작 전압에 단락 회로화되는가 여부를 즉시 검출할 수 있다. 제 1 라인의 경우, 이러한 단락 회로의 효과는 이 라인이 적어도 이진수 데이터 신호의 제 2 논리값에 대응하는 전위를 반송하는 것과 같아, 제 1 비교기는 제 1 값의 출력 신호를 연속적으로 공급한다. 그러므로, 이러한 경우 데이터 출력은 동작되는 것으로 가정되는 제 2 라인상의 신호를 평가하는 제 3 비교기 출력에 연결된다. 그러나, 제 2 라인이 공급 전압으로 단락 회로화되면, 이 전위와 손상되지 않은 제 1 라인상의 전위간 차이는 음의 값이 되어, 제 1 비교기의 한계값을 결코 넘지않고 제 1 비교기 출력상의 신호는 제 1 값이 되지 못한다. 그러므로, 이러한 경우에는 데이터 출력은 손상되지 않은 것으로 가정되는 제 1 라인상의 전위를 평가하는 제 2 비교기 출력에 연결된다. 간단한 교란 신호로 인한 오동작을 방지하기 위해 메모리들의 입력들을 지연 소자들을 통해 대응하는 비교기 출력들에 연결시키는 것이 또한 효과적이다.

일반적으로, 장해 데이터 전송이 차동 버스의 두 라인 중 하나에서 가능하다는 것만으로는 만족스럽지 못하며, 장해 표시 출력을 통해 이러한 장해가 주변에 반송되어 장해가 제거될 수 있도록 해야 한다. 세 가지 장해들 중 첫 번째 경우를제외하면, 장해에 응답하여 메모리가 전화되어 그 출력 신호들을 통해 장해 표시에 이용될 수 있다. 그러나, 첫 번째 장해에 대해서는 부가적인 장해 검출이 필요하다. 이를 위해 본 발명의 또 다른 실시예는, 제 1 및 제 2 카운터가 제 1 스테이션 각각에 제공되고, 제 1 및 제 2 카운터 각각은 카운터 입력, 재설정 입력 및 카운터 출력을 구비하여, 두 카운터 모두의 카운터 입력은 제 1 비교기 출력에 연결되고, 제 1 카운터의 재설정 입력은 제 2 비교기 출력에 연결되고, 제 2 카운터의 재설정 입력은 제 3 비교기 출력에 연결되고, 두 카운터 모두의 카운터 출력과 메모리들의 출력은 장해 지시 출력에 연결되는 것을 특징으로 한다. 그래서, 각 카운터는 제 1 비교기 출력의 신호 전이의 수를 카운트하고 장해가 없는 경우 각각의 이러한 신호 전이에 제 2 및 제 3 비교기 출력에서 대응하는 신호 전이와 관련되므로, 카운터는 초기 위치를 넘어서는 카운트할 수 없다. 그러나, 두 라인 중 하나가 교란된다면, 대응하는 제 2 또는 제 3 비교기 출력에는 신호 전이가 없으므로 관련된 카운터는 장해 신호가 발행되는 장해 위치에 이를 수 있다.

적어도 데이터를 수신할 수 있을 뿐만 아니라 전송할 수 있는 스테이션에서 각 라인은 관련된 스위치를 통해 이진수 데이터의 다른 논리값에 대한 전위에 연결된다. 더욱이, 장해가 없는 경우에 상기 이진수 데이터의 상기 다른 논리값을 전송하기 위해 두 스위치 모두를 폐쇄하는 구동 회로가 제공된다. 그러나, 두 라인 중 적어도 하나가 상기 이진수 데이터의 상기 다른 논리값에 대응하는 전위로부터 적어도 벗어나게 되는 전압에 연결된 저 임피던스가 되는 장해의 경우, 관련된 스위치는 이 전위와 그 라인이 연결된 전압 사이에 단락 회로를 이루게 된다. 이러한것은 시스템 또는 적어도 일부 스테이션에 전원을 공급하는 전압원의 더 높은 부하와 스위치에서의 더 높은 전력 손실을 발생시킨다. 이러한 상황을 피하기 위해 구동 회로가 구성되어 적어도 일부의 장해 경우에서 관련 스위치의 폐쇄를 방지한다.

상술된 바와 같이, 두 라인 각각은 각각의 저항기를 통해 라인들상에서 이진수 데이터의 한 값을 정의하는 또 다른 전압 또는 또 다른 전위에 연결된다. 한 라인이 이진수 데이터의 다른 값에 대응하는 전압, 또는 공급 전압, 또는 다른 라인에 단락 회로화되는 한 장해의 경우에서, 전류는 관련된 저항기 또는 양쪽 저항기들을 통해 연속적으로 흘러 전력 손실을 증가시키고 시스템에 대한 전력 공급의 부하를 더 높인다. 이러한 상황을 피하기 위해 각 스테이션에서 스위치들이 두 저항기들과 바람직하게 직렬로 연결되고, 상기 스위치들은 주어진 장해 경우에서 개방된다. 스위치를 구동하기 위해 비교기들 또는 이러한 비교기들에 후속하는 메모리들의 출력 신호들이 간단히 이용될 수 있다.

제한된 전력을 갖는 시스템, 예를 들면 자동차에서 사용되는 바와 같이 배터리 전력 시스템에서는, 예를 들면 각 스테이션에서 회로의 주요 부분을 스위치 차단함으로써 전력 소모를 실질적으로 줄이는 스테이션 대기 상태를 제공하는 것이 유리하다. 그러나, 이러한 상태에서의 라인들은, 스테이션이 라인들상에서의 전위 변화에 의해 활성 상태로 설정될 수 있는 것을 보장하기 위해 활성 상태에서와 동일한 전위들을 가져야 한다. 즉, 라인들은 저항기들을 통해 대응하는 전위들에 계속 연결되어야 한다. 이제는 장해의 경우에 증가된 전력 손실이 더 큰 문제가 되므로, 소정의 장해들에 대해 관련된 저항기를 차단하는 것이 절대적으로 필요하다.이를 위해 대기 상태에서 활성화되고 저항기들와 직렬로 연결된 스위치를 제어하는 적어도 두 개의 또 다른 비교기가 제공된다.

본 발명은 또한 본 발명에 따른 시스템에서 사용되는 스테이션에도 관련된다.

도1은 세 개의 라인(11, 12 및 13)을 통해 상호 연결된 세 개의 스테이션(1, 2 및 3)을 도시한다. 이 경우에서는 라인(13)이 더 높은 공급 전압에 연결되고, 그로부터 각 스테이션은 그에 축적된 전자 회로에 대한 동작 전압을 유도한다. 라인들(11 및 12)은 데이터가 전송되는 차동 버스를 구성한다.

명확한 설명을 위해 더 상세한 내용은 스테이션들(1 및 3)에 대해서는 생략되고 스테이션(2)에 대해서만 도시된다. 라인(11)은 저항기(14)와 스위치를 통해접지된다. 라인(12)은 저항기(15)와 또 다른 스위치를 통해 스테이션에서 라인(13)상의 공급 전압으로부터 유도되는 동작 전압(Vc)에 연결된다. 두 개의 정상적으로 닫히는 스위치의 기능이 이후 상세히 설명된다. 더욱이, 스테이션(2)은 두 개의 스위치(6 및 7)를 함께 구동하는 제어 장치(5)를 구비하여, 스위치(6)는 라인(11)을 동작 전압(Vc)에 연결시키고 스위치(7)는 라인(12)을 접지시킨다. 스위치(6 및 7)가 개방될 때, 라인(11)은 저항기(14)를 통해 저전위를 반송하고, 라인(12)은 저항기(15)를 통해 동작 전압(Vc)을 반송한다. 동시에 이는 전송되는 이진수 데이터 신호의 한 논리값에 대응한다. 다른 논리값이 전송되면, 제어 유닛(5)은 라인(11)이 고전위를 반송하고 라인(12)이 저전위를 반송하도록 스위치들(6 및 7) 모두를 닫는다. 이와 같이 각 스테이션(1 내지 3)은 라인(11 및 12)을 통해 데이터를 전송할 수 있다. 그러므로, 스위치들(6 및 7)이 개방된 경우에는 라인들(11 및 12)상의 상태 또는 전위는 이후, 열성 상태(recessive state)라 칭하고, 스위치들(6 및 7)이 폐쇄된 경우의 상태는 우성 상태(dominant state)라 칭한다. 접지와 동작 전압(Vc)에 연결되는 대신에, 라인들(11 및 12)은 또한 두 전압간의 차이가 충분히 크게 유지되는 한, 스위치들을 통해 접지보다 약간 더 높은 전압과 Vc보다 약간 더 낮은 전압에 각각 연결될 수 있음을 알 수 있다.

도2는 스테이션에서 라인들(11 및 12)을 통해 전송되는 데이터를 평가하기 위한 회로를 도시한다. 라인들(11 및 12)은 라인들(11 및 12)상의 전위간 차이를 형성하는 제 1 비교기(21)에 연결된다. 보다 정확하게 설명하면, 라인(11)상의 전위로부터 라인(12)상의 전위를 감산하여 정확한 부호의 차이를 제 1 한계값과 비교한다. 이 한계값은 라인들(11 및 12) 모두의 열성 상태에서만 라인(31)에서 저출력 신호가 발생되도록 선택된다. 라인(31)은 장해가 없는 경우와 소정의 장해 경우에서 라인(31)을 데이터 출력(40)으로 전환하는 멀티플렉서(29)에 연결된다. 라인(31)은 또한 추후 상세히 설명될 두 개의 장해 검출 회로(26 및 27)에 연결된다.

라인(11)은 또한 라인상의 전위를 라인(11)상의 우성 및 열성 전위간 공차를 고려해 값이 지정된 한계값과 비교하는 비교기(22)에 연결된다. 비교기(22)는 라인(11)상의 전위가 한계값을 넘으면 라인(32)에 고레벨 신호(high signal)를 발생한다. 라인(32)은 소정의 장해 경우에서 이 라인을 데이터 출력(40)에 연결시키는 회로(29) 뿐만 아니라 장해 검출 회로(26)에 연결된다.

라인(11)은 또한 도1에서 라인(13)상의 더 높은 공급 전압과 회로의 동작 전압 사이에서 값이 지정된 전압과 이 라인상의 전위를 비교하고 라인(11)상의 전위가 동작 전압을 넘으면 라인(34)에 신호를 발생시키는 또 다른 비교기(24)에 연결된다. 라인(34)은 하단 장해 검출 회로(27)에 연결된다.

유사하게, 라인(12)은 또한 우성 및 열성 전위 사이에서 값이 지정된 한계값과 이 라인상의 전위를 비교하는 비교기(23)에 연결된다. 비교기(23)는 라인(12)상의 전위가 한계값 이하이면 라인(33)에 고레벨 신호를 발생시킨다. 라인(33)은 추후 상세히 기술될 바와 같이 소정의 장해 경우에서 이 라인을 데이터 출력에 연결시키는 회로(29)와 상단 장해 검출 회로(26)에 연결된다.

라인(12)은 또한 라인(11)상의 전위에 대해 비교기(24)에서 설명한 바와 같은 방법으로 동작 전압과 더 높은 공급 전압 사이에서 값이 지정된 한계값과 이 라인상의 전위를 비교하는 비교기(25)에 연결된다. 비교기(25)의 출력라인은 또한 하단 장해 검출 회로(27)에 연결된다. 라인(13)상의 더 높은 공급 전압 대신에 동작 전압이 각 스테이션에 직접 인가되는 경우, 라인(12)과 동작 전압간의 단락 회로는 이와 같이 또한 다루어질 수 있는 라인(12)의 방해 효과를 갖게 된다.

상단 장해 검출 회로(26)는 라인(11)이 인터럽트되거나 접지로 단락 회로화되면 출력 라인(36a)에 장해 신호를 발생시킨다. 장해 신호는 라인(12)이 인터럽트되면 라인(36b)에서 발생된다.

하단 장해 검출 회로(27)는 두 라인(11 및 12)이 서로 단락 회로화되거나 라인(12)이 접지로 단락 회로화되거나, 또는 라인(11)이 공급 전압에 단락 회로화되면 출력 라인(37)에 신호를 발생시킨다. 이러한 경우에도 장해 신호가 라인(38)에 또한 발생된다. 장해 신호는 라인(12)이 공급 전압에 단락 회로화되면 라인(39)에서 발생된다.

라인들(36a, 36b, 37 내지 39)상의 모든 장해 신호들은 장해 표시 출력(41)을 통해 출력되도록 조합 소자(30)에 의해 조합된다.

소정의 장해 경우에서 하나 이상의 라인이 고레벨 신호를 반송하지만 그럼에도 명확한 제어 신호가 회로(29)에 대해 요구되기 때문에 라인들(37 내지 39)은 또한 우선 회로(priority circuit)(28)에 연결된다. 라인(38)은 가장 높은 우선권을 갖고, 라인(39)은 그 다음의 우선권을 갖고, 또한 라인(37)은 가장 낮은 우선권을 갖는다. 이러한 우선 회로(28)의 구성은 일반적으로 공지되어 있다. 라인들(37 내지 39)상의 신호는 라인들(37a 내지 39a)상의 우선권에 따라 나타내진다.

회로(29)는 또한 스테이션(2)에 나타내진 바와 같이 라인(11)에 연결된 저항기(14)를 접지시키고 라인(12)에 연결된 저항기(15)를 동작 전압(Vc)에 연결시키는 스위치를 포함한다.

라인들(37a 내지 39a)의 신호들은 또한 도1에서 스위치들(6 또는 7)의 구동을 저지하는데 사용될 수 있다. 예를 들어, 라인(11 또는 12)이 라인(13)상의 공급 전압에 단락 회로화되면, 스위치(6 또는 7)의 구동은 공급 전압과 접지 또는 작동 전압간의 연결을 이루게 된다. 스위치의 스위치-온 저항에 대한 단락 회로 저항의 비에 따라 고전력 손실이 발생된다. 그러므로, 라인(38a)(공급 전압에 대한 라인(11)의 단락 회로화)상의 신호는 스위치(6)의 구동을 저지한다. 유사하게, 라인(37a)(라인(11)에 대해 단락 회로화된 라인(12)) 또는 라인(39a)(공급 전압에 대해 단락 회로화된 라인(12))상의 신호는 스위치(7)의 구동을 저지한다. 신호는 또한 스위치(7)에 결정적이지 않은 경우, 즉 라인(12)이 접지로 단락 회로화된 경우에 라인(37a)에서 발생되지만, 이러한 경우 스위치(7)의 구동 저지는 결함이 되지 않는다. 한편, 라인(11)이 접지로 단락 회로화되는 경우에는 라인(36a)에 신호를 발생시켜 더 높은 전력 손실이 스위치(6)에서 일어나므로, 이러한 장해가 있는 경우 이 스위치는 오프 상태로 전환되어야 한다. 그러나, 라인(11)의 인터럽션이 있는 경우 라인(36a)에 신호가 또한 발생되어 스위치(6)는 이러한 장해의 제거가 직접적으로 확실히 인식되도록 또한 구동되어야 한다. 라인(11)의 이러한 두 장해가 구별되지 않으면, 추가의 지출을 필요로 하며, 라인(11)이 접지로 단락 회로화될때 스위치(6)의 구동이 저지되지 않아야 한다.

도3은 도2의 장해 검출 회로(26) 구성을 보다 상세히 도시한다. 이는 두 개의 카운터(51 및 54), 두 개의 미분 회로(52 및 55), 또한 두 개의 카운팅 메모리(53 및 56)를 포함한다. 카운터(51 및 54)의 입력은 라인(31)에 함께 연결된다. 미분기(52)의 입력은 라인(32)에 연결되고, 미분기(52)는 라인(11)상의 신호 전이로 인해 신호 에지가 라인(32)에 발생되면 간단한 출력 신호를 출력하고, 또한 미분기(52)로부터의 신호는 카운터(51)를 초기 위치로 재설정하고 카운팅 메모리(53)를 휴지 상태로 또한 설정한다. 미분 회로(55)는 라인(33)으로부터 신호를 수신하고, 라인(12)에서의 전이에 응답하여 라인(33)에서 발생하는 신호 전이를 근거로, 카운터(54)를 초기 위치로 설정하고 카운팅 메모리(56)를 휴지 상태로 설정하는 간단한 출력 신호를 발생한다.

라인(11 또는 12)이 인터럽트되면 라인(31)에서 신호 전이가 발생하고 두 카운터(51 및 54)에 의해 카운트되지만, 인터럽트된 라인에 따라 라인(32) 또는 라인(33)에 대응하는 신호 전이가 발생하지 않으므로, 관련된 카운터(51 또는 54)는 재설정되는 것이 아니라 카운팅 메모리(53 또는 56)가 설정된 카운트에 이르게 된다. 그래서, 장해 신호가 대응하는 라인(36a 또는 36b)에 발생된다. 카운팅 메모리(53 및 56)를 이용하는 대신에 대응하는 카운트에 이를 때 카운터에 의해 또 다른 카운팅을 저지하는 것이 또한 가능하다. 장해가 소실되거나 제거되면, 그런 경우에서는 라인(32 및 33) 모두에 신호 에지가 다시 발생되기 때문에 설정 상태에 있는 카운팅 메모리나 저지된 카운터는 자동적으로 재설정된다.

도2의 장해 검출 회로(27)의 구조가 도4에 보다 상세하게 도시된다. 이는 세 개의 메모리(61, 62 및 63)를 포함하고, 이들 각각은 두 개의 교차 연결된 NOR-게이트로 구성되어 NOR-게이트의 입력이 메모리의 입력을 구성한다. 그러나, 명확하게 하기 위해 메모리(61)에 대해서만 구조가 도시된다. 또한 다른 소자, 즉 R-S 플립플롭이 사용될 수도 있다.

메모리(61)의 상단 입력은 제 1 지연 소자(64)를 통해 라인(31)에 연결된다. 라인(31)이 제 1 지연 소자의 지연 시간보다 긴 연속적인 시간의 주기동안 고레벨 신호를 반송하자마자, 지연 소자(64)의 출력은 고레벨 상태가 되고 고레벨 신호가 출력 라인(37)에서 발생된다. 이러한 끊임없는 고레벨 신호는 장해로 인해 두 라인 중 하나가 연속적으로 우성 상태에 있는 경우 라인(31)상에 나타난다. 이는 두 라인이 서로 단락 회로화된 상태로, 그런 경우 두 라인이 순간적으로 동시에 열성 상태를 갖지 않고 라인(31)상의 신호가 저레벨 상태로 되지 않기 때문이다. 그러므로, 지연 소자(64)의 지연 시간은 동일한 값을 갖는 전송 데이터의 최대수의 최대 기간보다 더 길어야 한다.

라인(11 및 12) 모두에서 열성 상태인 경우 이러한 장해가 제거되고 신호가 라인(31)에 나타나면, 메모리(61)는 메모리(61)의 하단 입력에 연결된 또 다른 지연 소자(66)와 인버터(65)를 통해 다시 재설정되고, 라인(37)상의 신호는 저레벨 상태로 된다. 지연 소자(66)는 장해의 경우에서 간단한 방해 신호에 의해 메모리(61)를 부적절하게 재설정하는 것을 방지하도록 동작한다.

메모리(62)의 한 입력은 지연 소자(67)를 통해 라인(34)에 연결되고, 다른입력은 지연 소자(66)에 연결된다. 두 개의 지연 소자는 양호하게 대략 동일한 지연 시간을 갖는다. 라인(11)이 공급 전압에 단락 회로화 되자마자 라인(34)에는 고레벨 신호가 나타나고, 이 신호가 지연 소자(67)의 지연 시간 보다 긴 시간 기간 동안 공급되면, 메모리(62)가 설정되고 라인(38)에는 고레벨 신호가 발생된다. 이러한 상태는 라인(11)의 우성 상태가 되며, 이러한 상태가 지속되는한 라인(31)에는 신호 전이가 발생되지 않으므로, 메모리(62)는 설정된 상태로 남아있다. 이는 단지 장해가 제거되고 메모리(62)가 재설정된 라인(31)에 다시 신호가 나타난 후이므로, 라인(38)상의 신호는 다시 저레벨 상태로 된다. 그러나, 메모리(62)의 재설정은 인버터(도시되지 않음)를 통한 라인(34)상의 신호에 의해 다른 방법으로 실현될 수 있다.

메모리(63)의 한 입력은 지연 소자(68)를 통해 라인(12)이 공급 전압에 단락 회로화되면 고레벨 신호를 반송하는 라인(35)에 연결된다. 이러한 단락 회로의 기간이 양호하게 지연 소자들(67 및 66)의 지연 시간과 대략 같고 지연 소자(68)의 지연 시간 보다 길면, 메모리(63)가 설정되고 라인(39)에는 고레벨 신호가 나타난다.

메모리(63)의 다른 입력은 또 다른 지연 소자(69)와 인버터(60)를 통해 라인(35)에 연결된다. 지연 소자(69)의 지연 시간은 실질적으로 더 길고, 추후 상세히 기술될 전체 시스템의 대기 상태 동안의 환경에 의존한다. 이러한 대기 상태에서는 장해가 없어도 라인(12)에 동작 전압 보다 높은 전위가 발생되어 메모리(63)는 항상 대기 상태에서 설정되는 것을 알 수 있다. 그러나, 이러한 경우에는 데이터 전송이 일어나지 않고 장해 신호는 또한 평가되지 않는다.

도5는 도2의 회로(29)의 구조를 보다 상세히 도시한다. 상술된 바와 같이 라인(12)이 접지 또는 라인(11)에 단락 회로화되면 신호를 반송하는 라인(37a)은 OR-게이트(71 및 72)의 입력에 연결된다. 라인(79)에서 OR-게이트(72)의 출력 신호는 스위치(73)를 개방시켜 라인(31)과 데이터 출력(40)간의 연결을 방해하므로, 데이터 출력(40)상의 신호는 더 이상 도2의 비교기(21)로부터 유도되지 않는다. 라인(78)에서 OR-게이트(71)는 라인(32)이 데이터 출력(40)에 연결되도록 스위치(74)를 닫는 신호를 발생하므로 데이터 출력상의 신호는 도2의 비교기(22)로부터 유도된다. 더욱이, 라인(78)상의 신호는 저항기(15)를 통해 라인(12)을 동작 전압(Vc)에 연결시키는 스위치(77)를 개방시킨다. 그래서, 라인(12)이 접지로 단락 회로화되는 경우 전류는 저항기(15)를 통해 동작 전압으로부터 연속적으로 방산(dissipate)될 수 없고, 또한 라인(12)이 라인(11)에 단락 회로화되는 경우 두 라인상의 열성 전위가 과도하게 상승될 수 없다. 단지 라인(12)이 장해 제거 이후 정의되지 않은 전위로 가정되지 않는 것을 보장하기 위해 저항기(15)와 매우 높은 값의 저항기(17)를 통한 라인(12)과 동작 전압(Vc)간의 연결만이 유지된다.

라인(11)이 더 높은 공급 전압에 단락 회로화되면 신호를 반송하는 라인(38a)은 또한 OR-게이트(72)의 입력에 연결되므로, 이러한 경우 라인(31)과 데이터 출력(40)간의 연결이 또한 인터럽트된다. 더욱이, 라인(38a)상의 신호는 라인(33)을 데이터 출력(40)에 연결시키는 스위치(75)를 구동하고, 또한 스위치(76)는 라인(11)이 더 이상 저항기(14)를 통해 접지되지 않도록 개방되므로저항기(14)를 통하는 불필요한 전류가 피해진다. 라인(11)은 단지 저항기(14)와 매우 높은 값의 저항기(16)의 직렬 연결을 통해 접지된다. 즉, 이는 라인(12)과 저항기(15 및 17)에 대해 상술된 바와 같은 이유로 행해진다. 처음에 접지로 연결된 저항기(16) 때문에 공급 전압에 대한 라인(11)의 단락 회로가 매우 낮은 임피던스를 갖지 않고 라인(11)에 연결된 모든 스테이션에서 전압 분할이 발생되어, 스테이션에서 비교기(24)의 한계 전압의 공차로 인해 이러한 비교기 중 단 하나만이 전환되고 저항기(16)를 단절시키면, 전압 분할은 라인(11)상의 전압이 더 높아지는 방식으로 변화한다. 결과적으로, 적어도 하나의 다른 스테이션에서 비교기(24)는 모든 스테이션이 단절된 저항기(16)와 동일한 상태를 가질 때까지 상기 스테이션 등에서 활성화되고 저항기(16)를 단절한다. 라인(11)과 공급 전압간의 단락 회로가 더 높은 저항인 것으로 가정되면 역효과가 발생되어, 적어도 한 스테이션 내의 비교기(24)가 반대 방향으로 활성화된다. 그런 경우 모든 스테이션은 다시 연속적으로 같은 상태인 것으로 가정된다. 두 경우 모두에서 상술된 효과로 인해 일종의 자기 이력 현상이 발생한다.

라인(12)이 더 높은 공급 전압에 단락 회로화되면 신호를 반송하는 라인(39a)은 라인(37a)에서와 같은 방법으로 OR-게이트(71 및 72)의 입력에 연결되므로, 스위치(73 및 77)는 개방되고 스위치(74)는 폐쇄되어 라인(32)이 데이터 출력(40)에 연결된다.

라인(11 및 12)상의 상태는 관련된 스테이션의 저항기(14 및 15)에 의해서 뿐만 아니라 다른 스테이션의 대응하는 저항기에 의해서도 결정됨을 알 수 있다.

기술된 종류의 시스템은 때때로 더 높은 공급 전압을 반송하는 소스가 제한된 양의 에너지만을 포함하는 환경에서 사용된다. 이는 명확하게 기술된 시스템이 자동차에서 사용되는 경우이다. 그러므로, 이러한 종류의 시스템에 대해서는 정규의 전송 모드뿐만 아니라 데이터의 정확한 수신 및 전송이 불가능하더라도 소정의 기준이 만족되면 정규의 전송 모드로 변경되는 요구에 따라 다른 스테이션에 의해 전송된 데이터가 해석될 수 있는 대기 상태가 제공된다. 이러한 변경은 또한 프롬프팅(prompting)이라 칭한다. 예를 들어, 소정의 시간 기간 동안 데이터가 전송되지 않으면, 스테이션은 매우 낮은 전력 소모의 상태, 즉 대기 상태로 설정될 수 있다. 그러나, 이는 전송 라인의 제어하에서 언제든지 정규의 전송 상태로 복귀될 수 있다. 대기 상태에서의 전력 소모는 전체적인 에너지 소모가 시스템내의 스테이션의 수에 비례해 증가하기 때문에 가능한한 낮아야 한다.

그러나, 대기 상태에서 바람직한 최소 전력 소모는 각 스테이션에서 전자 회로에 대한 동작 전압이 더 높은 공급 전압, 즉 자동차의 경우 배터리로부터 유도되고 이를 위해 요구되는 전압 안정화 회로가 각 스테이션에서의 또 다른 회로와 같이 대기 상태에서 바람직한 전류보다 더 큰 최소 전류를 필요로 한다는 사실에 반대된다. 그러므로, 대기 상태에서는 전압 안정화 회로가 완전히 스위치 오프(switch off) 상태로 되어 동작 전압이 더 이상 제공되지 않게 된다. 결과적으로, 대기 상태에서는 라인(12)이 더 이상 각 스테이션내의 저항기(15)를 통해 열성 고전위를 수신하지 않는다. 이는 스위치 오프된 다른 스테이션에서 장해를 일으키지 않게 되지만, 예를 들면 스위치와 같은 국부 장치에 의해 정규의 전송 상태로설정된 스테이션이 두 버스라인을 구동함으로써 모든 다른 스테이션을 프롬프팅하는 것이 더 이상 가능하지 않게 된다. 다른 스테이션의 프롬프팅을 위해 두 라인 모두가 구동되어야 하는 조건은 한 라인에 장해가 있는 경우 모든 다른 스테이션을 프롬프팅하는 것이 가능하다는 사실을 근거로 한다.

도6은 이러한 환경에서 장해가 없는 동작을 또한 가능하게 하는 회로를 도시한다. 이 도면은 라인(13)을 통해 공급 전압을 수신하는 스테이션을 도시한다. 스테이션은 라인(11 및 12)을 통한 데이터의 전송 및 수신 뿐만 아니라 대기 상태 또는 전송 상태로 설정하는 것을 제어하는 제어 유닛(81)을 구비한다. 라인(13)은 제어 유닛(81)으로의 공급을 위해 그로부터 안정화된 동작 전압(Vc)을 유도하는 전압 제어 회로(82)에 연결된다. 더욱이, 전압 제어 회로(82)는 동작 전압(Vc)이 실질적으로 소실되는 대기 상태로 스테이션을 설정하기 위해 라인(85)을 통해 단절될 수 있다. 라인(11 및 12)을 통한 데이터 전송 처리는 매우 적은 전류만을 요구하는 회로 일부를 위해 대기상태에서 동작되어야 하기 때문에 라인(13)은 또한 제어 유닛(81)에 직접 연결된다.

모든 스테이션의 대기 상태에서 프롬프팅된 스테이션에 대한 데이터 전송이 즉시 시작될 수 있도록 보장하기 위해 대기 상태에서 라인(12)에 열성 고전위가 주어짐이 보장되어야 한다. 이는 대기 상태에서 전압(Vc)이 없으면 더 이상 저항기(15)를 통해 간단히 가능하지 않다. 그러므로, 더 높은 공급 전압을 반송하는 라인(13)은 저항기(84)를 통해 제어 유닛(81)의 제어하에 대기 상태에서 직렬로 두 저항기(84 및 15)를 연결시키는 스위치(83)에 연결되므로, 라인(13)상의 공급전압과 대략 같은 라인(12)상의 전위를 제공한다. 이러한 전압은 정규의 전송 상태에서 보다 더 높지만, 대기 상태에서는 데이터 전송이 바람직하지 않다. 도4의 메모리(63)는 동작 전압이 없기 때문에 대기 상태에서 설정되지 않는다.

국부 조건에 의해 프롬프팅되어 전송을 개시한 스테이션은 먼저 스위치(83)를 다시 전환하므로, 이 스테이션내의 라인(12)은 저항기(15)를 통해 스위치 온(switch on)된 동작 전압(Vc)에 연결된다. 그러나, 다른 스테이션내의 라인(12)이 저항기(84)를 통해 더 높은 공급 전압에 계속 연결되기 때문에 라인(12)은 먼저 정상적인 전송 상태에서 보다 더 높은 전위를 반송하고, 그 결과 먼저 프롬프팅된 스테이션에서 메모리(63)(도4)가 설정된다. 그러나, 각 스테이션에서 지연 소자(69)의 지연 시간에 대응하는 충분히 긴 시간 기간 동안 라인(1)이 정규의 전송 상태에 대응하는 전위를 반송하자마자 모든 메모리(63)는 결국 다시 재설정된다. 메모리(63)의 설정 상태에서 정규의 데이터 전송이 또한 가능하기 때문에 그에 의해 방해는 도입되지 않게 된다.

그러나, 모든 스테이션의 대기 상태에서 라인(11 및 12)에 장해가 나타나거나 주어질 수 있지만, 이러한 장해는 증가되는 전력 소모를 일으키지는 않는다. 그러므로, 도7에 도시되고 대기 상태에서 동작되는 장해 검출 회로가 제공된다. 여기서, 라인(11)은 라인(11)상의 전위를 다양한 한계값과 비교하는 두 개의 비교기(91 및 92)에 연결된다. 비교기(91)는 라인(11)상의 전위가 라인(13)상의 공급 전압 약간 아래의 값을 넘는가 여부를 점검한다. 이는 라인(11)이 공급 전압에 단락 회로화되는 경우이다. 이때 라인(101)에 발생된 신호는 지연 소자(95)를 통해 AND-게이트(96)의 입력에 인가된다. 상기 게이트의 출력은 도5의 스위치(76)에 연결되고 저항기(14)를 접지로부터 격리하여, 모든 스테이션이 같은 장해를 검출하고 저항기(14)를 접지로부터 격리하기 때문에 장해가 있는 경우 전류가 공급 전압에서 저항기(14) 또는 모든 스테이션내의 저항기(14)를 통해 흐를 수 없게 된다.

상술된 바와 같이 라인(12)은 열성 상태에서 고전위를 반송한다. 그러나, 이 라인이 접지로 단락 회로화되면, 각 스테이션에서 전류는 저항기(15 및 84)를 통하고 공급 전압으로부터 저항기(15)를 통해 접지로 흐르게 된다. 비교기(93)는 라인(12)상의 전위를 우성 전위와 열성 전위간의 한계값과 비교하고, 라인(12)상의 전위가 이 한계값 이하로 하강하면 신호를 출력한다. 이 신호는 OR-게이트(97)와 지연 소자(98)를 통해 도5의 스위치(77)에 인가되어, 저항기(15)가 더 이상 도6의 저항기(84)에 연결되지 않게 되고, 그에 따라 전류가 공급 전압으로부터 접지로 흐르지 않는다.

두 라인(11 및 12)이 서로 단락 회로화되면, 이들은 확실하게 얼마나 많은 스테이션이 이미 이러한 장해에 이르렀는가에 의존해 접지와 공급 전압 이하의 전압 사이에서 값이 지정되는 공통 전위를 갖는다. 검출을 위해 라인(11)상의 전위를 우성 및 열성 전위 사이에서 또한 값이 지정되지만 비교기(93)의 한계값 보다는 작은 한계값과 비교하는 비교기(92)가 제공된다. 그래서, 두 라인(11 및 12)간에 단락 회로화되는 경우 비교기(92 또는 93) 중 적어도 하나가 신호를 출력하는 것이 보장된다. 비교기(92)의 출력 신호는 AND-게이트(94)에 인가되고, 이 게이트의 억제 입력(inhibit input)은 라인(11)이 공급 전압에 단락 회로화되면 비교기(92)가또한 출력 신호를 공급하고 이 경우 비교기(92)의 출력 신호는 활성화되지 말아야 하기 때문에 비교기(91)의 출력에 연결된다. 그래서, 라인(11 및 12)만이 서로 단락 회로화되면, AND-게이트(94)는 인에이블되고 두 비교기(92 및 93)의 출력 신호는 OR-게이트에서 조합되어 지연 소자(98)를 통해 도5의 스위치(77)에 인가된다. 더욱이, 지연 소자(98)의 출력 신호는 두 저항기(14 및 15)의 단절을 방지하기 위해 AND-게이트(96)의 억제 입력에 또한 인가된다. 그러나, 이러한 상황은 단지 다중 장해의 경우에만 발생될 수 있으므로, AND-게이트(96)의 이러한 연결 및 게이트 그 자체마저도 생략될 수 있다.

이와 같이 기술된 회로의 기능이 이후 상세히 설명된다.

열거

다음의 장해 상태가 고려되어야 한다:

1. 인터럽트된 라인(11)

2. 인터럽트된 라인(12)

3. Vbat(공급 전압)으로의 단락 회로라인(11)

4. 접지된 단락 회로라인(12)

5. 접지된 단락 회로라인(11)

6. 접지된 단락 회로라인(11)

7. 라인(12)으로의 단락 회로라인(11).

이러한 장해는 검출되어야 하고, 그럼에도 불구하고 데이터 전송이 가능해야 한다. 장해 (1) 및 (2)의 출현 또는 제거는 수신된 데이터 스트림에서 아무런 장해도 발생시키지 말아야 한다. 장해 (3) 내지 (7)에 대해 데이터 장해는 라인 장해의 출현 또는 제거 동안 일시적으로 허용할 만 하지만, 실질적으로 데이터 전송이 다시 보장되어야 한다. 전류의 증가와 그에 부가되는 고온이 또한 피해져야 한다.

대기 상태에서 라인(12)은 전위(Vbat)를 반송한다. 그래서, 소정의 환경에서는 다른 장해 상황이 발생한다. 대기 상태에서 전류를 증가시키기 쉬운 장해는 장해 (3), (4), 및 (7)이다.

신호 상태들

두 개의 다른 신호 전위를 이용해 데이터 전송이 일어난다. 열성 상태에서, 스위치(6 또는 7)는 어떠한 스테이션에서도 폐쇄되지 않으므로 다음의 신호 전위가 발생한다:

라인(11): 접지 + △U(0 . . . 0.25V)

라인(12): 동작 상태에서 Vc - △U(4.5 . . . 5.25V),

대기 상태에서 Vbat - △U(6 . . . 27V).

우성 상태에서, 라인에 연결된 스위치(6 및 7)는 적어도 하나의 스테이션에서 폐쇄되므로, 다음의 신호 전위가 발생한다:

라인(11): Vc - △U1(최소 3.35V; 전형적으로 4V)

라인(12): 접지 + △U1(최대 1.4V; 전형적으로 1V).

여기서, △U1은 종단 저항기를 통하는 전류로 인해 폐쇄된 스위치(6 및 7)에 걸쳐 강하하는 전압을 나타낸다. 두 라인의 종단은 시스템내의 모든 스테이션에 걸쳐 분포된다. 모든 종단 저항기의 동일한 저항은 대략 라인 임피던스를 산출한다.

장해 검출에서 부딪치는 문제점

장해 상태에서의 라인 전위는 정상적인 데이터 전송 동안 전위로부터 항상 명확히 구별될 수 있는 것은 아니다. 예를 들면, 장해(5)의 경우 라인(11)은 정상적인 열성 상태에서와 같은 방법으로 접지 전위에 연결된다. 장해(4)의 경우에는 라인(12)이 우성 상태에서와 같은 방법으로 접지 전위에 연결된다. 시스템의 스테이션간에 발생될 수 있는 큰 접지 오프셋(offset)은 구별의 부족성에 대한 문제점을 보다 심각하게 만든다. 장해 (3) 과 (6)의 경우에만 정규의 데이터 전송 동안 발생되는 것과 확실히 구별될 수 있는 라인 전위가 된다. 그러나, 휴지 상태, 즉 데이터 전송이 없는 상태에서 구별될 수 없는 다른 장해는 신중하게 고려되어야 한다. 예를 들어 장해(1)가 있을 때 데이터 스트림의 시작이 전송되면, 두 라인이 먼저 열성적으로 되고 라인(12)만이 우성적으로 되어, 그후에 전송은 비장해 라인(12)을 통해서만 일어날 수 있다. 한편, 두 라인이 열성 상태인 동안 장해(4)가 일어나면, 라인(12)은 다시 우성 상태로 되지만, 또 다른 데이터 전송이 라인(11)을 통해 일어나야 된다. 그러므로, 두 장해를 서로 구별하는 것이 가능해야 하지만, 이는 추가의 지출에 의해서만 이루어질 수 있다.

장해 분석

데이터 수신을 위해서는 세 개의 비교기(21, 22, 및 23)가 사용된다. 비교기(21)의 미분 한계 전압은 -2.8V로 고정되므로, 두 라인 모두 뿐만 아니라 두 라인 중 하나의 우성 상태가 비교기 출력에서 우성 신호를 발생한다. 비교기(22)는 라인(11)의 상태만을 평가하고 1.8V의 한계 전압을 갖는 반면, 비교기(23)는라인(12)의 상태만을 평가하고 3.0V의 한계 전압을 갖는다.

장해가 없는 상태에서, 데이터는 비교기(21)를 통해 수신되거나 평가된다. 미분적 수신으로 전자기파 적합성 교란과 스테이션들간의 접지 오프셋의 경우에 데이터 전송의 신뢰성을 강화한다.

비교기(21)의 한계 전압을 상술한 바와 같이 선택하기 때문에, 또 다른 단계가 요구되지 않고 장해 (1), (2), 및 (5)가 처리된다. 이는 정적 장해(static faults)의 경우에서도 장해 (1) 및 (2)가 재발되는 장해로서 나타날 수 있기 때문에 중요하다. 이는 장해 위치에 대해 순간적으로 전송하는 스테이션의 위치가 시간에 따라 다른 사실에 인한 것이다. 그럼에도 장해에 대해 신호로 알릴 수 있게 하기 위해서는 그 위치가 검출되어야 한다. 이는 두 라인에 의해 제공된 비교기(22 및 23)의 출력 신호를 두 라인의 미분 신호를 평가하는 비교기(21)의 신호 출력과 비교함으로써 이루어진다. 이를 위해, 비교기(21)에서의 신호 에지는 두 개의 분리된 카운터에서 카운트된다. 즉, 비교기(22 또는 23)에서의 에지는 항상 관련된 카운터를 즉시 재설정한다.

그래서, 비교기(21)가 예를 들어 연속하여 7개의 에지를 출력하고 비교기(22 또는 23) 중 하나가 같은 시간 기간 동안 아무런 에지도 출력하지 않으면, 장해가 검출된다. 이는 관련된 비교기가 다시 에지를 출력할 때 제거되는 것으로 고려된다.

장해(3)의 경우에서는 라인(11)이 공급 전압의 전위를 반송한다. 즉, 이는 접지에 대한 7.3V의 한계 전압을 통해 비교기에 의해 확실히 검출된다. 비교기의출력 신호는 간단히 한계 전압을 넘는 가능한 장해 신호로 인한 활성화를 피하기 위해 10 내지 60㎛의 지연 시간을 갖는 필터를 통해 관련된 메모리에 저장된다. 장해가 제거될 때, 비교기가 적어도 소정의 시간 기간 동안 신호를 출력하지 않으면, 즉 라인(11)이 상기 한계 전압 이하의 전위를 반송하면, 또는 보다 양호하게 라인(11)이 열성 전위를 반송하므로 비교기(21)에서의 신호에 의해 메모리는 재설정된다.

장해(6)의 경우, 라인(12)은 비교기(25)에 의해 검출되고, 또한 접지에 대해 7.3V의 한계 전압을 갖는 공급 전압의 전위를 반송한다. 출력 신호는 다시 필터를 통해 장해가 제거되면 재설정되는 관련 메모리를 설정하므로, 비교기(25)의 출력 신호가 종료되면 실질적으로 더 긴 150 내지 100μs의 지연 시간을 갖는 필터를 통과한다. 이렇게 더 긴 지연 시간은 대기 상태에서 정상적인 모드로 전환되는 동안 데이터 전송에 의해 메모리를 불필요하게 전환하는 것을 피하도록 동작한다.

장해(4)의 경우에 라인(12)은 연속적으로 우성 신호를 반송하도록 접지로 단락 회로화되고, 장해(7)의 경우에는 두 라인 모두가 단락 회로화되어 두 라인 중 한 라인은 항상 우성 신호를 반송하므로 비교기(21)가 연속적으로 우성 신호를 출력한다. 이 신호가 소정의 시간 기간 동안 이어지면, 또 다른 메모리가 설정된다. 이 소정의 시간 기간은 데이터 전송 동안 우성 비트의 최대수의 기간보다 더 길어야 한다. 장해 (4) 또는 (7)의 끝은 비교기(21)에서 충분히 긴 열성 출력 신호를 통해 검출되므로, 관련된 메모리가 재설정된다.

장해는 서로 독립적으로 검출되지만, 많은 장해들은, 한 장해가 발생되면,또는 모든 시간 조건이 만료된 후 정상 상태에서 수 개의 장해가 동시에 검출되는 현상을 발생시킨다. 우선 순위, 장해(3), 장해(6), 장해(4), 또는 (7)을 갖는 우선 회로는 실행 가능한 장해 중 정확히 하나를 신호로 보낸다.

장해 처리

장해 발생의 경우, 또 다른 데이터 전송을 위해서는 가능한 교란되지 않은 라인이 사용된다. 그러므로, 검출된 장해에 따라, 라인(11 또는 12)상의 전위 전이를 평가하는 비교기(22 또는 23)의 출력이 비교기(21)의 출력 대신 데이터 출력에 연결된다. 더욱이, 일부 장해들의 경우에서는 단말 저항기들 중 하나가 단절되고, 전송기 스위치들 중 하나의 구동이 방지되다.

장해(3)의 경우, 라인(11)은 동작되지 않게 되어 라인(12)에 대한 비교기(23)가 데이터 출력에 연결된다. 라인(11)의 단말 저항기는 단절되고 라인(11)에 대한 전송 스위치의 구동이 방지된다.

장해(6)의 경우, 라인(12)이 교란되므로 라인(11)을 평가하는 비교기(22)의 출력이 데이터 출력에 연결되고, 라인(12)의 단말 저항기는 단절되고 라인(12)에 대한 전송 스위치의 구동이 방지된다.

장해(7)의 경우, 두 라인은 모두 단락 회로화되므로, 두 라인 중 하나의 신호에 대한 구동 및 평가가 인터럽트된다. 이러한 것은 라인(12)을 효과적으로 처리하여, 라인(11)을 통해 또 다른 데이터 전송이 일어나도록 하고, 라인(12)에 대한 단말 저항기가 단절되고 라인(12)에 대한 전송 스위치의 구동이 방지된다. 이러한 단계는 장해(6)에 대응하고, 비교기(22)의 출력은 데이터 출력에 연결된다. 동일한단계들이 라인(12)이 교란되는 장해(4)에 대해 취해진다.

대기 상태에서의 장해 처리

대기 상태에서는 데이터 전송이 가능하지 않고 시스템은 저전력 소모상태에 있다. 이러한 상태에서, 장해 (1), (2), (5), 및 (6)은 전력 소모를 증가시키지 않는다. 단지 장해 (3), (4), 및 (7)만이 전력 소모 증가를 피하도록 검출되어야 한다. 이를 위해, 세 개의 비교기(91, 92 및 93)가 사용되고, 비교기(91 및 92)는 라인(11)의 상태를 평가하고 비교기(93)는 라인(12)의 상태를 평가한다. 비교기(91)는 공급 전압 이하에 있는 대략 2V인 한계값을 갖고, 비교기(92)는 라인(11)에서 우성 상태를 검출하기 위해 대략 2V인 한계값을 갖고, 또한 비교기(23)는 라인(12)에서 우성 상태를 검출하기 위해 대략 3V인 한계 전압을 갖는다.

장해(3)의 경우, 라인(11)은 공급 전압에 단락 회로화되므로, 비교기(91)가 활성화된다. 라인(11)의 단말 저항기는 시간 지연을 통해 단절된다.

장해(4)의 경우, 라인(12)은 접지로 단락 회로화되므로, 비교기(93)가 활성화된다. 그러므로, 라인(12)의 단말 저항기는 또한 시간 지연 이후에 단절된다.

장해(7)가 검출될 때는 더 큰 공급 전압의 전압 범위가 고려되어야 한다. 시스템내의 스테이션 수에 따라, 합성적인 단말 저항은 접지에 대한 라인(11)에서 약 100 내지 200옴이 되고, 공급 전압에 대한 라인(12)에서 250 내지 5000옴이 된다. 그 결과로, 장해(7)의 경우, 즉 라인(11)과 라인(12)간에 단락 회로화된 경우에는 약 0.3 내지 8V의 전압에 이른다. 결과적으로, 비교기(92 또는 93) 중 적어도 하나는 출력 신호를 발생시킨다. 이들 비교기 출력의 OR-조합은 시간 지연을 통해 단말저항기를 단절시킨다. 시스템에서 이들 단말 저항기의 단절이 제공됨으로써 두 개의 단락 회로화된 라인(11 및 12)상의 전위는 접지에 대해 증가된다. 비교기(92 및 93)에서 한계 전압이 중복되기 때문에 전압 범위를 가로지르는 동안 세 비교기 중 적어도 하나가 출력 신호를 출력하는 것을 보장한다. 모든 단말 저항기들이 단절된 후, 비교기(93)가 최종적으로 출력 신호를 공급한다.

장해(3)의 경우에서는 라인(11)의 단말 저항기가 단절되더라도 비교기(92)가 또한 출력 신호를 발생시키는 것을 알 수 있다. 그러므로, 비교기(92)의 출력 신호는 비교기(91)의 출력 신호에 의해 래치(latch)된다. 라인(11)에 대한 단말 저항기의 단절에 대한 신호에 의해 라인(12)의 단말 저항기에 대한 단절 신호의 부가적인 래치는, 두 단말 저항기가 어떠한 장해의 경우에도 또는 전이 상태에서도 동시에 단절되지 않는 것을 보장한다.

그래서, 동작 상태에서 논리적으로 계속 존재하는 데이터 전송에 대한 가능성은 어떠한 장해의 경우에서도 유용하며, 또한 대기 상태에서 전력 소모의 증가는 어떠한 장해 경우에서도 확실히 방지됨이 보장된다.

Claims (10)

1. 제 1 공통라인과 제 2 공통라인을 통해 상호 연결된 다수의 스테이션간에 이진수 데이터를 전송하기 위한 시스템으로서, 상기 이진수 데이터의 한 논리값에 대해 상기 제 1 라인은 저전위를 갖고 상기 제 2 라인은 고전위를 갖는 반면, 상기 이진수 데이터의 다른 논리값에 대해 상기 제 1 라인은 고전위를 갖고 상기 제 2 라인은 저전위를 가지며, 상기 이진수 데이터의 논리값은 데이터 출력상에 출력을 위해 적어도 한 라인의 전위로부터 유도되는, 상기 시스템에 있어서,

   두 라인 모두에 연결된 적어도 하나의 제 1 비교기가 적어도 제 1 스테이션에 제공되어, 상기 제 1 라인상의 전위를 상기 제 2 라인상의 전위로부터 감산하고 감산에 의해 형성된 차가 제 1 한계값을 초과하면 제 1 비교기 출력을 통해 제 1 값의 출력 신호를 출력하도록 하고, 상기 두 라인 중 한 라인에만 전위 전이(potential transition)가 발생하고 다른 라인은 상기 이진수 데이터의 한 논리값에 대응하는 전위를 갖는다면 상기 제 1 비교기의 출력 신호도 역시 그 값을 변경하도록 상기 제 1 한계값이 선택되는 것을 특징으로 하는 이진 데이터 전송 시스템.
2. 제 1 항에 있어서,

   상기 제 1 라인에 연결된 제 2 비교기가 제 1 스테이션 각각에 제공되어, 상기 제 1 라인상의 전위가 제 2 한계값 이하이면 제 2 비교기 출력에 상기 제 1 값의 출력 신호를 발생시키도록 하고; 제 1 지연 시간을 갖는 제 1 지연 소자를 통해 상기 제 1 비교기 출력에 연결된 제 1 메모리가 제공되고; 상기 제 1 비교기 출력상의 출력 신호가 상기 제 1 지연 시간에 대응하는 시간 기간 동안 상기 제 1 값을 연속적으로 가지면, 상기 제 1 비교기 출력으로부터 상기 제 2 비교기 출력으로 데이터 출력을 전환하도록 상기 제 1 메모리의 출력이 스위치에 연결되는 것을 특징으로 하는 이진 데이터 전송 시스템.
3. 제 2 항에 있어서,

   제 1 스테이션 각각의 상기 제 1 메모리는 또한 제 2 지연 시간을 갖는 제 2 지연 소자를 통해 상기 제 1 비교기 출력에 연결되어, 상기 제 1 비교기 출력상의 출력 신호가 상기 제 2 지연 시간에 대응하는 시간 기간 동안 상기 제 1 값을 갖지 않으면 데이터 출력이 상기 제 2 비교기 출력으로부터 상기 제 1 비교기 출력으로 다시 전환되는 방식으로 상기 제 1 메모리가 상기 스위치를 전환하는 것을 특징으로 하는 이진 데이터 전송 시스템.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   상기 제 1 및 제 2 라인들을 구동하기 위한 스테이션들내 전자 회로의 동작을 위해 적어도 수 개의 스테이션들에서 낮은 동작 전압이 유도되는 공급 전압을 이용하고,

   상기 스테이션들 중 적어도 일부는 상기 공급 전압을 반송하는 제 3 라인을통해 연결되고,

   상기 스테이션들에 속하는 제 1 스테이션 각각에 제 3, 제 4 및 제 5 비교기가 제공되어, 상기 제 2 라인상의 전위가 제 3 한계값을 초과하면 제 3 비교기 출력에 상기 제 1 값의 출력 신호를 발생시키도록 상기 제 3 비교기가 상기 제 2 라인에 연결되고, 상기 제 4 비교기는 상기 제 1 라인에 연결되고, 상기 제 5 비교기는 상기 제 2 라인에 연결되며, 상기 제 4 및 제 5 비교기들 각각은 관련된 비교기에 연결된 라인상의 전위가 상기 동작 전압과 상기 공급 전압 사이에서 값이 정해진 제 4 한계값을 초과하면 상기 제 4 및 제 5 비교기 출력에서 각각 제 1 값의 출력 신호를 발생시키며,

   제 1 및 제 2 입력 및 하나의 출력을 각각 구비하는 제 2 및 제 3 메모리가 제공되고, 상기 제 2 메모리의 제 1 입력은 상기 제 1 비교기 출력에 연결되고, 상기 제 2 메모리의 제 2 입력은 상기 제 4 비교기 출력에 연결되고, 상기 제 3 메모리의 제 1 입력은 상기 제 5 비교기 출력에 연결되고, 상기 제 3 메모리의 제 2 입력은 제 3 지연 시간을 갖는 제 3 지연 소자를 통해 상기 제 5 비교기 출력에 연결되며, 상기 제 2 메모리의 출력은 상기 제 3 비교기 출력을 상기 데이터 출력에 연결시키도록 상기 스위치에 연결되고, 상기 제 3 메모리의 출력은 상기 제 2 비교기 출력을 상기 데이터 출력에 연결시키도록 상기 스위치에 연결되는 것을 특징으로 하는 이진 데이터 전송 시스템.
5. 제 4 항에 있어서,

   장해 지시 출력(fault indication output)을 더 구비하고,

   제 1 및 제 2 카운터가 제 1 스테이션 각각에 제공되고, 상기 제 1 및 제 2 카운터 각각은 카운터 입력, 재설정 입력 및 카운터 출력을 구비하여, 상기 두 카운터 모두의 카운터 입력은 상기 제 1 비교기 출력에 연결되고, 상기 제 1 카운터의 재설정 입력은 상기 제 2 비교기 출력에 연결되고, 상기 제 2 카운터의 재설정 입력은 상기 제 3 비교기 출력에 연결되고, 상기 두 카운터 모두의 카운터 출력과 상기 메모리들의 출력은 상기 장해 지시 출력에 연결되는 것을 특징으로 하는 이진 데이터 전송 시스템.
6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   각 스테이션내의 각 라인이 관련된 스위치를 통해 상기 이진수 데이터의 상기 다른 논리값에 대한 전위에 연결되고, 장해가 없는 경우에 상기 이진수 데이터의 상기 다른 논리값을 전송하기 위해 두 스위치 모두를 폐쇄하는 구동 회로가 제공되며,

   상기 두 라인 중 적어도 하나가 상기 이진수 데이터의 상기 다른 논리값에 대응하는 전위로부터 적어도 벗어나는 전압에 연결된 저 임피던스인 장해의 경우, 상기 구동 회로가 상기 관련 라인과 관련된 상기 스위치의 폐쇄를 방지하는 것을 특징으로 하는 이진 데이터 전송 시스템.
7. 제 4 항에 있어서,

   각각의 제 1 스테이션내의 상기 제 1 라인이 제 1 저항기를 통해 저전위에 연결되고, 상기 제 2 라인이 제 2 저항기를 통해 고전위에 연결되며,

   제 1 스위치가 상기 제 1 저항기와 직렬로 연결되고 제 2 스위치가 상기 제 2 저항기와 직렬로 연결되며, 또한 상기 제 2 메모리의 출력이 상기 제 1 스위치에 연결되고 상기 제 1 및 제 3 메모리의 출력들이 상기 제 2 스위치에 함께 연결되는 것을 특징으로 하는 이진 데이터 전송 시스템.
8. 제 7 항에 있어서,

   상기 스테이션의 적어도 일부의 소자들인, 특히 비교기들, 메모리들 및 카운터들에 대한 동작 전압을 확실히 스위치 오프(switch off)함으로써 전력 소모가 실질적으로 줄어든 대기 상태(standby state)에서, 상기 제 2 라인은 보다 큰 저항기인 제 3 저항기를 통해 보다 높은 공급 전압에만 연결되고,

   대기 상태에서 활성화되는 두 개의 추가 비교기가 제공되어, 상기 제 1 라인상의 전위가 미리설정된 제 5 한계값을 초과하면 제 1 추가 비교기 출력에 상기 제 1 값의 출력 신호를 발생시키도록 상기 제 1 추가 비교기가 상기 제 1 라인에 연결되고, 상기 제 1 추가 비교기 출력은 제 1 스위치에 연결되며, 상기 제 2 라인상의 전위가 미리 설정된 제 6 한계값 이하로 강하되면 제 2 추가 비교기 출력에 상기 제 1 값의 출력 신호를 발생시키도록 상기 제 2 추가 비교기가 제 2 라인에 연결되고, 또한 상기 제 2 추가 비교기 출력이 상기 제 2 스위치에 연결되는 것을 특징으로 하는 이진 데이터 전송 시스템.
9. 제 8 항에 있어서,

   대기 상태에서 활성화되는 제 3 추가 비교기가 제공되어, 상기 제 1 라인상의 전위가 미리설정된 제 7 한계값을 초과하면 상기 제 3 추가 비교기 출력에 상기 제 1 값의 출력 신호를 발생시키도록 상기 제 3 추가 비교기가 상기 제 1 라인에 연결되고, 상기 제 1 추가 비교기 출력이 상기 제 1 값의 출력 신호를 발생시키지 않으면 상기 제 3 추가 비교기 출력이 상기 제 1 스위치에 연결되는 것을 특징으로 하는 이진 데이터 전송 시스템.
10. 제 1 항 내지 제 3 항 중 어느 한 항에 청구된 이진 데이터 전송 시스템을 위한 스테이션.

Images