CN1132305C - 用于具有陡沿的输入信号的输入放大器 - Google Patents
用于具有陡沿的输入信号的输入放大器 Download PDFInfo
- Publication number
- CN1132305C CN1132305C CN98106134A CN98106134A CN1132305C CN 1132305 C CN1132305 C CN 1132305C CN 98106134 A CN98106134 A CN 98106134A CN 98106134 A CN98106134 A CN 98106134A CN 1132305 C CN1132305 C CN 1132305C
- Authority
- CN
- China
- Prior art keywords
- transistor
- input
- terminal
- differential amplifier
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008676 import Effects 0.000 claims description 2
- 101001038535 Pelodiscus sinensis Lysozyme C Proteins 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
本发明涉及一种用于具有陡沿的输入信号的输入放大器，其具有一MOS晶体管(7)，它的源极或漏极位于一个与输出级相连的节点(QN)处。输出信号的反馈通过这种输入信号阻止了该MOS晶体管(7)的关断，以使一旦施加了输入信号节点(QN)处的电压就升高到工作电压(VCC)。
Description
技术领域
本发明涉及一用于具有陡沿的输入信号的输入放大器(尤其是“高-低-沿”)，其具有至少一个晶体管，该晶体管含有一与一输出端相连的电极。
背景技术
CMOS输入放大器已经公知很久并且可以用于许多种电路。所以开头所述类型的输入放大器例如叙述在P.E.Allen和D.R.Holberg所著的“CMOS模拟电路设计”的381页中。
图2示出了一个如此类型的差分放大器1中的输入放大器，该差分放大器具有N沟道MOS晶体管2、3和P沟道MOS晶体管6、7以及一个P沟道MOS晶体管9和一个N沟道MOS晶体管10。晶体管9、10的栅极和差分放大器1的输入端IN与具有输入信号XIN的输入端子5相连，而晶体管9的源极-漏极段与提供工作电压VCC的端子8相连。另外该差分放大器1通过基准电压XREF加载并且与用于提供输出信号OUT的输出端子20相连。
这种公知输入放大器可能应用在例如LVTTL电路(LVTTL＝低电压-晶体管-晶体管-逻辑)和SSTL逻辑电路(SSTL＝抽头-串联-终接-逻辑)中，在VLTTL逻辑电路中所出现的电压上升沿和下降沿大约为0.8V到2.0V，而SSTL逻辑电路中的相应上升和下降沿大约与参考值相比为400mV。
在两个逻辑电路中，即LVTTL逻辑电路和SSTL逻辑电路中电压下降沿非常陡，所以产生相应快的输入边沿。现在在一芯片上有足够数量的输入放大器，所以在一节省电流的工作模式中应使此模式中的一些能被去激活，以此不消耗电流。从此产生一希望值，该值是保持激活的输入接收器通过输入信号在无电流状态中取得。在可能的情况下，只能应该是该被控制的电路具有实际意义上的激活。
但是现在显示了，在输入放大器的输入信号具有陡沿的情况下，作到非常快地进入无电流的终端状态，以致阻止了输出信号的接通。
为了解决这个问题，目前考虑了使用不对称的输入放大器，以此实现了足够快的接通过程，该过程在区别终端状态之前是关断的。但是这种设计的缺点是，在不利的情况下该整流消耗升高。
发明内容
因此上述发明的任务在于提供一输入放大器，其能在很快的输入边沿的情况下实现接通。
为了解决此任务上述发明提供了开头所述类型的输入放大器。
本发明用于具有陡沿的输入信号的输入放大器具有：
用于具有陡沿的输入信号的输入放大器，具有
-一个用于输入输入信号的输入端子和一个用于提供输出信号的输出端子；
-一个差分放大器，具有第一和第二差分放大器支路，其中所述两个差分放大器支路的一端被相互耦合到耦合节点上；
-一个第一晶体管和一个第二晶体管，该两种晶体管相互耦合并被布置在所述的第一差分放大器支路中，其中所述的第二晶体管与所述的输出端子相连接，且所述第一晶体管的控制端与所述的输入端子相连接；
-一个延迟单元，其输入侧与所述的输出端子相连接；
-一个电流源晶体管，该晶体管连接在所述的耦合节点和一个供电电位端子之间，并且由所述延迟单元的输出进行控制；
-一个电流镜，它包含有所述的第二晶体管和一个第三晶体管，其中所述的第三晶体管布置在所述的第二差分放大器支路中；
-其中所述的电流镜通过一个第四晶体管与另一个供电电位端子相连接，所述的耦合节点通过一个第五晶体管与所述的一个供电电位端子相连接，所述第四和第五晶体管的控制端与所述的输入端子相连，而且所述第五晶体管和所述电流源晶体管的被控路段相互并联。
按照本发明的输入放大器表现为，
-在静止状态，在足够低或足够高的输入电平的情况下没有电流流过该放大器，
-在从一个输出状态切换到另一输出状态之后，流过放大器的电流在输入信号被评估之后才借助于输出信号的反馈被关断。
该装置优选地为一延迟单元，通过它为该放大器进行电流供电的输出信号被反馈。
附图说明
下面本发明借助附图进行详细描述。
图1按照本发明的输入放大器的电路图，和
图2传统输入放大器的电路图。
具体实施方式
图2在开头已作解释。在图1中具有与图2相类似的具有相同参考符号的相应器件。
差分放大器1是由一个在其栅极通过基准电压XREF加载的N沟道MOS晶体管2和一个相应地接到节点4的N沟道MOS晶体管3构成。一输入信号XIN输到与晶体管3的栅极相连输入端子5。晶体管2、3的漏极与电流镜象P沟道MOS晶体管6、7相连。工作电压VCC从端子8接到P沟道MOS晶体管9，而在其栅极接入输入信号XIN。作为变换器的晶体管9和N沟道MOS晶体管10的源极或漏极与节点4相连并且在其栅极存在引自输入端子5的输入信号XIN。晶体管6的栅极与位于晶体管2和6之间的节点Q并与晶体管7的栅极相连。另外，晶体管3和7之间的节点QN与输出端子20相连以提供一输出信号OUT。
晶体管9、10在高电压上升的情况下可关断差分放大器1中流过的横向电流。
晶体管3、7对称于晶体管2、6。晶体管6、7的电流镜向也能够通过N沟道晶体管实现，相似的，输入晶体管2、3也能是P沟道MOS晶体管。
在输入端子5例如存在一输入信号，其在LVTTL逻辑电路中陡然地从大约高于2.0下降到低于0.8V。
在如上所述的电路中，该类型的“高-低-电压边沿”关断晶体管10，以此，节点Q的电压通过晶体管6上升，因此晶体管7被再一次关断，该晶体管应该使节点QN的电压相应上升。换句话说，目前所描述的输入放大器在具有陡沿的输入信号的情况下不能正常地工作。
在具有陡沿的输入信号的情况下为了保证这种正常的工作，按照本发明的输入放大器另外还具有一装置X(与图2中的划线11相比较)，其阻止差分放大器1或晶体管7的早期的完全关断。
此装置X是由一起变换作用的延迟单元构成，通过该单元由输入放大器评估的并用于给放大器进行电流供电的信号被反馈。该装置X能如图1中所示的接在作为电流源的N沟道MOS晶体管21之后，该晶体管在栅极通过延迟的输出信号加载并且其通过漏极-源极段接在节点4和大地之间。
在本发明的输入放大器中，晶体管21通过反馈回路由输入信号XIN激活。以此产生一流过晶体管21的电流。这再一次表明，节点Q处的电压缓慢上升，所以节点Q处的电压通过晶体管7能向上升高。
以此方式，按照本发明的输入放大器能够导通具有非常快的边沿的信号，所以能够实现允许的关断。要求附加到输入放大器上的电路的费用是极小的，因为只需要延迟单元X和另外一个晶体管21。
Claims (1)
1.用于具有陡沿的输入信号的输入放大器，具有
-一个用于输入输入信号(XIN)的输入端子(5)和一个用于提供输出信号(OUT)的输出端子(20)；
-一个差分放大器，具有第一和第二差分放大器支路(3，7；2，6)，其中所述两个差分放大器支路的一端被相互耦合到耦合节点(4)上；
-一个第一晶体管(3)和一个第二晶体管(7)，该两种晶体管相互耦合并被布置在所述的第一差分放大器支路中，其中所述的第二晶体管(7)与所述的输出端子(20)相连接，且所述第一晶体管(3)的控制端与所述的输入端子(5)相连接；
-一个延迟单元(X)，其输入侧与所述的输出端子(20)相连接；
-一个电流源晶体管(21)，该晶体管连接在所述的耦合节点(4)和一个供电电位端子之间，并且由所述延迟单元(X)的输出进行控制；
-一个电流镜(6，7)，它包含有所述的第二晶体管(7)和一个第三晶体管(6)，其中所述的第三晶体管(6)布置在所述的第二差分放大器支路中；
-其中所述的电流镜(6，7)通过一个第四晶体管(9)与另一个供电电位(VCC)端子(8)相连接，所述的耦合节点(4)通过一个第五晶体管(10)与所述的一个供电电位端子相连接，所述第四和第五晶体管的控制端与所述的输入端子(5)相连，而且所述第五晶体管(10)和所述电流源晶体管(21)的被控路段相互并联。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19713832.2 | 1997-04-03 | ||
| DE19713832A DE19713832C1 (de) | 1997-04-03 | 1997-04-03 | Eingangsverstärker für Eingangssignale mit steilen Flanken |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1199955A CN1199955A (zh) | 1998-11-25 |
| CN1132305C true CN1132305C (zh) | 2003-12-24 |
Family
ID=7825374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98106134A Expired - Fee Related CN1132305C (zh) | 1997-04-03 | 1998-04-03 | 用于具有陡沿的输入信号的输入放大器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6008695A (zh) |
| EP (1) | EP0869614B1 (zh) |
| JP (1) | JP3927312B2 (zh) |
| KR (1) | KR19980081060A (zh) |
| CN (1) | CN1132305C (zh) |
| DE (2) | DE19713832C1 (zh) |
| TW (1) | TW406472B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202699B1 (en) * | 2003-09-15 | 2007-04-10 | Cypress Semiconductor Corporation | Voltage tolerant input buffer |
| DE102005007579A1 (de) * | 2005-02-18 | 2006-08-24 | Infineon Technologies Ag | Empfängerschaltung |
| JP2009267558A (ja) * | 2008-04-23 | 2009-11-12 | Nec Electronics Corp | 増幅回路 |
| JP5215356B2 (ja) * | 2010-07-14 | 2013-06-19 | 株式会社半導体理工学研究センター | レベルコンバータ回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2790496B2 (ja) * | 1989-11-10 | 1998-08-27 | 富士通株式会社 | 増幅回路 |
| JP2628785B2 (ja) * | 1990-10-19 | 1997-07-09 | シャープ株式会社 | 出力回路 |
| JPH04301921A (ja) * | 1991-03-28 | 1992-10-26 | Nec Corp | インバータ回路 |
| JPH0562481A (ja) * | 1991-08-30 | 1993-03-12 | Nec Corp | 半導体記憶装置 |
| JP2813103B2 (ja) * | 1992-06-15 | 1998-10-22 | 富士通株式会社 | 半導体集積回路 |
| JP2894897B2 (ja) * | 1992-07-06 | 1999-05-24 | 富士通株式会社 | 半導体集積回路 |
| KR100284628B1 (ko) * | 1992-11-17 | 2001-03-15 | 요트.게.아. 롤페즈 | 모스 기술 증폭기 회로 |
| US5378943A (en) * | 1993-04-20 | 1995-01-03 | International Business Machines Corporation | Low power interface circuit |
| US5440248A (en) * | 1994-01-31 | 1995-08-08 | Texas Instruments Incorporated | Power-saver differential input buffer |
| DE4419892C1 (de) * | 1994-06-07 | 1995-06-01 | Siemens Ag | Schaltungsanordnung zur Pegelumsetzung |
| US5488322A (en) * | 1994-08-29 | 1996-01-30 | Kaplinsky; Cecil H. | Digital interface circuit with dual switching points for increased speed |
-
1997
- 1997-04-03 DE DE19713832A patent/DE19713832C1/de not_active Expired - Fee Related
-
1998
- 1998-03-20 EP EP98105129A patent/EP0869614B1/de not_active Expired - Lifetime
- 1998-03-20 DE DE59801145T patent/DE59801145D1/de not_active Expired - Lifetime
- 1998-03-26 TW TW087104533A patent/TW406472B/zh not_active IP Right Cessation
- 1998-03-31 JP JP10333698A patent/JP3927312B2/ja not_active Expired - Fee Related
- 1998-04-03 US US09/054,926 patent/US6008695A/en not_active Expired - Lifetime
- 1998-04-03 CN CN98106134A patent/CN1132305C/zh not_active Expired - Fee Related
- 1998-04-03 KR KR1019980011758A patent/KR19980081060A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0869614B1 (de) | 2001-08-08 |
| EP0869614A1 (de) | 1998-10-07 |
| KR19980081060A (ko) | 1998-11-25 |
| CN1199955A (zh) | 1998-11-25 |
| US6008695A (en) | 1999-12-28 |
| DE19713832C1 (de) | 1998-11-12 |
| DE59801145D1 (de) | 2001-09-13 |
| JPH1188136A (ja) | 1999-03-30 |
| JP3927312B2 (ja) | 2007-06-06 |
| TW406472B (en) | 2000-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4958089A (en) | High output drive FET buffer for providing high initial current to a subsequent stage | |
| US6646469B2 (en) | High voltage level shifter via capacitors | |
| US4695744A (en) | Level shift circuit including source follower output | |
| US7504862B2 (en) | Level shifter translator | |
| KR101130143B1 (ko) | Ｄ급 증폭 회로 | |
| US7659754B2 (en) | CMOS power switching circuit usable in DC-DC converter | |
| US5675278A (en) | Level shifting circuit | |
| JPH11274912A (ja) | レベルシフト回路 | |
| CN1477772A (zh) | 用于脉冲频率调制控制电荷泵的突流限制电路 | |
| CN1216880A (zh) | 延迟电路 | |
| CN111917408B (zh) | 高压电平转换电路及高压电平转换系统 | |
| US20090212825A1 (en) | High speed comparator | |
| CN1258132A (zh) | 具有用于模拟开关的背栅电压控制器的半导体器件 | |
| CN1770621A (zh) | 能够减少电流消耗的差分放大器电路 | |
| CN1132305C (zh) | 用于具有陡沿的输入信号的输入放大器 | |
| CN1236956A (zh) | 电平检测电路 | |
| US6268755B1 (en) | MOSFET predrive circuit with independent control of the output voltage rise and fall time, with improved latch immunity | |
| JP2006295322A (ja) | レベルシフタ回路 | |
| CN1173464C (zh) | 可低电压工作的运算放大器 | |
| JP2000164730A (ja) | Ｍｏｓ型半導体集積回路 | |
| CN1087522C (zh) | 双cmos的ecl－cmos电平转换器 | |
| JP3962383B2 (ja) | 電圧シフト回路 | |
| CN113179095B (zh) | 一种基于氮化镓工艺集成电路的输出级电路及其级联应用 | |
| CN1144368C (zh) | 驱动电路 | |
| JPS62256531A (ja) | デジタル論理駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT Effective date: 20130226 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130226 Address after: German Neubiberg Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG Effective date of registration: 20130226 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: German Neubiberg Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151228 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031224 Termination date: 20160403 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |