CN1236956A - 电平检测电路 - Google Patents

电平检测电路 Download PDF

Info

Publication number
CN1236956A
CN1236956A CN99105938A CN99105938A CN1236956A CN 1236956 A CN1236956 A CN 1236956A CN 99105938 A CN99105938 A CN 99105938A CN 99105938 A CN99105938 A CN 99105938A CN 1236956 A CN1236956 A CN 1236956A
Authority
CN
China
Prior art keywords
level
voltage
circuit
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99105938A
Other languages
English (en)
Inventor
竹岛俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1236956A publication Critical patent/CN1236956A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

一种能消除对电源电压波动和器件容差的依赖的在低电压下高速运行的电平检测器。其通过电阻型的分压执行从负载电压产生电路输入的信号电压电平的预定电平改变,分压是用独立于提供给电路本身的电源电压的一参考电源电压经分压电阻元件得到的。差分放大器馈送电平改变器输出的电平改变信号和预定参考电压之间的差别的一输出以作为检测输出。由于参考电源电压独立于电源电压,所以能够限制电源电压波动的影响实现稳定的操作。

Description

电平检测电路
本发明涉及一种电平检测电路。尤其是涉及用于快速存储器的写操作或擦除操作的负电压电平检测电路。
在作为非易失存储器的快速存储器的写操作或擦除操作中，采用负电压与正电压结合实现低电位的运行已变成了一种趋势。在用于这种目的的产生负电压的变换电路中，重要的是在宽的电源电压范围稳定地控制其输出电压。
在日本专利特开平6-68690中公开了用于这样一种控制的常规负电压电平检测电路，下面将参照图4A和4B对该电路作一简单描述。
在图4A中，电平检测电路10是由电平改变器1和信号放大器部分2构成，电平改变器1用于输入来自负电压产生电路的电压Vn，信号放大器部分2用于基于电平变换器1的输出在节点N0切换电压电平。
图4A所示的电平改变器1是由一MOS(金属氧化物)场效应晶体管TN2，P型MOS场效应晶体管TP2和P型MOS场效应晶体管TP3构成。
在另一方面，信号放大器部分2由P型MOS场效应晶体管TP1和N型MOS场效应晶体管TN1所构成。信号放大器部分2接收电平改变器1的输出并检测被降低到低于所需要的电压电平Vx的电压Vn(即，电压Vn Vx)(时间tx)，以将在节点N0的电压从二进制信号的高电平(基本上等于电源电压Vcc)切换成一低电平(几乎为0伏)。
在节点N0出现的电压通常被输入到一逻辑门，例如反相器INV或类似电路用于波形整形，并且被变换为完整的CMOS(互补金属氧化物半导体)逻辑信号电平。这个逻辑电平信号如图4中的信号OUT所示。
在另一方面，在图4B中，当电压Vn＞Vx时，N型MOS晶体管TN2的漏-源电压变为足够地高以使N型MOS晶体管TN1导通，P型MOS晶体管TP1的导通电阻变为小于N型MOS晶体管TN1的导通电阻。因此，在节点N0的电压变成高电平(信号OUT是地(GND)电平)。在另一方面，当电压VnVx建立时，N型MOS晶体管TN2的漏-源电压变为足够地高以使N型MOS晶体管TN1导通，N型MOS晶体管TN1的导通电阻变为小于P型MOS晶体管TP1的导通电阻。因此，在节点N0的电压变成低电平(信号OUT是电源电压Vcc电平)。
在前面所述的电路中，电压电平检测(检测信号生成)是根据N型MOS晶体管和P型MOS晶体管的导通电阻率进行的，而且信号放大器部分2的电压放大率降低。因此，信号放大部分2的反相转换操作输出(在节点N0的电压)变慢以致降低了运行速度。另一方面，存在的一个问题是转化期(tx)明显地受电源电压波动或器件特性的影响。
应看到在日本未审查的专利特开平5-175801中也公开了一包括电平改变器和信号放大器部分的电路。然而，其中所公布的电路中，其对存储器芯片将提供电源电压(正电压)。由该变换电路使前述的缺陷导致一个问题，即在存储器芯片中产生的电压电平(负电压)。相应的其也不能解决上述的问题。
本发明为解决上述已有技术存在的问题而提出。因此本发明的目的是提供被用于快速存储器等器件中产生负电压的变换电路的输出电平检测的一种电平检测电路，其能够不考虑电源电压波动和器件容差影响而在高速和低电压情况下稳定地操作。
为实现上述的和其他的目的，根据本发明一个方面的电平检测电路包括：
电平改变装置，用于通过电阻型的分压执行从负载电压产生电路输入的信号电压电平的预定电平改变，该分压是通过采用独立于将被提供给电路本身的电源电压的一参考电源电压经分压电阻元件得到的，以及
差分放大器，其馈送基于来自电平改变器的电平改变信号和预定参考电压之间的差别的一输出，以便导致其输出作为一检测输出。
在最佳结构中，在电平改变装置中的分压电阻元件可以串联地连接在独立于将提供到电路本身的电源电压的参考电源电压和输入信号之间，而改变的电位信号可以从串联连接的电阻元件的一端引出。电平改变装置可以进行输入信号的电平改变，致使输入信号的电压电平变成在预定电压电平的预定的参考电压。
在另一方面，差分放大器可以包括一对形成差分对的晶体管和将为该对晶体管的负载的电流镜象电路，而检测输出可以从晶体管和电流镜像电路的结合处引出。在这种情况下，差分放大器还可以包括一恒流源，并可以将晶体管对提供于恒流源和电流镜像电路之间。
差分电路还可以有一将为恒流源的晶体管，该恒流源将被独立于提供到电路自身的电源电压的一恒定电压控制在导通状态，所述的晶体管对可以设置在该晶体管和电流镜像电路之间。
电平检测电路还可以包括与该晶体管并联，并根据该晶体管的输出导通的另一晶体管。预定的参考电压可以等于地电位。
电平检测电路可以还包括一逻辑电平变换装置，用于将检测输出转换成CMOS逻辑电平信号。该逻辑电平转换装置可以是由CMOS逻辑电路构成的反相器电路。
分压电阻元件可以是多晶硅构成的。另外，分压电阻元件还可以是由组合的多个MOS晶体管构成。
通过下面结合附图对本发明实施例的详细描述，将对本发明能够得到更全面的理解。然而，该描述不是对本发明的限制，只是用于说明和帮助理解。
图1A本发明电平检测电路的第一实施例的结构方块图；
图1B是图1A电平检测电路的第一实施例的工作过程的波形图；
图2A本发明电平检测电路的第二实施例的结构方块图；
图2B是图2A电平检测电路的第二实施例的工作过程的波形图；
图3A本发明电平检测电路的第三实施例的结构方块图；
图3B是图3A电平检测电路的第三实施例的工作过程的波形图；
图4A一常规电平检测电路的结构方块图；
图4B是图4A所述常规电平检测电路的工作过程的波形图。
下面将结合附图通过本发明的实施例对本发明作一详细描述。在下面的描述中，给出了许多特定的细节以便于提供对本发明的更清楚的理解。然而，显然对于本领域的熟练者来说，没有这些具体的细节也是能够实施本发明的。另一方面，对于已公知的结构则没有详细地描述，以避免对本发明造成不必要的混淆。
图1A是本发明电平检测电路的第一实施例的结构方块图。在图1A中，与图4A中元件相同的元件使用了相同的标号。在图1A中，根据本发明第一实施例的电平检测电路10的构成包括：电平改变器1和信号放大器电路2，电平改变器1用于通过电阻型的分压执行从负电压产生电路输入的输入信号电压电平的预定电平改变，信号放大电路2馈送有基于电平改变的信号和预定的参考电压之间的差值的一输出。信号放大部分2有一差分放大器，差分放大器具有形成差分对的一对晶体管和将作为该对晶体管的负载的一电流镜像电路。差分放大器的输出被作为检测输出。
在电平改变器1中的分压电阻可以串联地连接在独立于将提供到电路本身的电源电压的参考电源电压和输入信号之间。改变的电位信号可以从电阻的一端引出。在另一方面，电平改变器1可以使输入信号的电平改变，致使输入信号的电压电平变成在预定电压电平的预定的参考电压。
下面将给出本发明电平检测电路的第一至第三实施例的描述。
首先，本发明电平检测电路的第一实施例的电路结构如图1A所示，该电平检测电路各部分的工作波形如图1B所示。图1A所示的电平检测电路10是由电平改变器1和电流镜像型差分放大器构成。电平改变器1是由电阻R1和R2构成，电阻R2用负电压产生电路的输出电压Vn(＜0伏)作为输入；该电流镜像型差分放大器接收电平改变器1的输出，检测被降低到低于预定电压电平Vx(Vn Vx)(时间tx1)，将节点N0的二进制信号从低电平(近似为0V)切换到高电平(基本等于电源电压Vcc的值)，并且是由P型MOS晶体管TP11、P型MOS晶体管TP12、N型MOS晶体管TN11、N型MOS晶体管TN12和恒流源CC1构成。
也就是，当负的输入电压Vn是采用参考电源电压Vr1时的预定电压电平Vx时，电位改变器1输出将等于参考电压Vr0的一输出信号Vs。在另一方面，差分放大器被馈送有到作为输入端的N型MOS晶体管TN11和N型MOS晶体管TN12的栅极的自电平改变器1输出的信号Vs和该参考电压Vr0，以驱动作为电流镜像型负载的两个MOS晶体管，即，P型MOS晶体管TP11和P型MOS晶体管TP12。输出信号是从N型MOS晶体管TN11的漏极端在节点N0获得的。应看到参考电压Vr0和Vr1与提供到电路自身的电源电压Vcc无任何关系。
在前面所述的结构中，输出信号(节点N0的输出电压)通常被输入到反相器INV1、INV2等的逻辑门用于波形整形，并被变换成完整的CMOS逻辑电平信号。这个CMOS逻辑电平信号是在图中的信号OUT。
当电压Vn＞Vx时，形成电压Vs＞Vr0，电平改变器1的电阻值设定为
R2/R1=(Vr0-Vx)/(Vr1-Vr0)。
在节点N0的电压变为低电平(信号OUT是地电平)。在另一方面，当电压Vn Vx，建立了电压Vs Vr0。在节点N0的电压变为高电平(信号OUT变成Vcc电平)。应看到电压Vr0和Vr1是与电源电压Vcc无关的恒定电压，而且满足Vr1＞Vr0＞Vtn的数值关系。
在所示的实施例中，电平改变器1的输出信号Vs的电平检测是利用采用两个MOS晶体管的栅极作为差分信号的输入端的电流镜像型放大器执行的，即，N型MOS晶体管TN11和N型MOS晶体管TN12。因此，信号放电腔2的电压放大率变高。另一方面，器件特性的波动的影响变小。另外，由于在电平改变器1中使用参考电源Vr1，则消除了电平改变操作对电源电压的依赖性。
也就是，信号放大器部分2的输出(节点N0的电压)转换操作变快。此外，电源电压(Vcc)的依赖性或在转换时间(tx1)的器件特性波动变低。
本发明电平检测电路的第二实施例的电路结构如图2A所示，该电平检测电路各部分的工作波形如图2B所示。图2A所示的电平检测电路10是由电平改变器1和电流镜像型差分放大器构成。电平改变器1是由电阻R1和R2构成，电阻R1和R2用负电压产生电路的输出电压Vn(＜0伏)作为输入；该电流镜像型差分放大器接收电平改变器1的输出，检测被降低到低于预定电压电平Vx(Vn Vx)(时间tx2)，并且是由P型MOS晶体管TP21、P型MOS晶体管TP22、N型MOS晶体管TN21、N型MOS晶体管TN22和用于提供恒流/恒压的N型MOS晶体管TN23构成，以便将节点N0的二进制信号从低电平(近似为0伏)切换到高电平(近似为Vp)。
也就是，当负的输入电压Vn是采用参考电源电压Vr21的预定电压电平Vx时，电平改变器1适于输出等于参考电压Vr20(也可能为0伏)的一信号Vs。在另一方面，差分放大器被馈送有到P型MOS晶体管TP21和P型MOS晶体管TP22的栅极的来自电平改变器1输出的信号Vs和该参考电压Vr20，以驱动作为电流镜像型负载的两个MOS晶体管，即，N型MOS晶体管TN21和N型MOS晶体管TN22。此外，一参考电压Vr22被馈送到N型MOS晶体管TN23的栅极。N型MOS晶体管TN23向两个MOS晶体管的源极，即P型MOS晶体管TP21和P型MOS晶体管TP22的源极提供恒定电压/电流。然后得到从P型MOS晶体管TP21的漏极到节点N0的输出信号。应看到参考电压Vr20、Vr21和Vr22与电源电压Vcc无依赖关系。
在前面所述的结构中，输出信号(节点N0的输出电压)通常被输入到反相器INV1、INV2等的逻辑门用于波形整形，并被变换成完整的CMOS逻辑电平信号。这个CMOS逻辑电平信号是在图中的信号OUT。
当电压Vn＞Vx时，形成电压Vs＞Vr0，电平改变器1的电阻值设定为
R2/R1=(Vr20-Vx)/(Vr21-Vr20)。
在节点N0的电压变为低电平(信号OUT是地电平)。在另一方面，当电压Vn Vx，形成电压Vs Vr20。在节点N0的电压变为高电平(信号OUT变成Vp电平)。应看到电压Vr20、Vr21和Vr22是与电源电压Vcc无依赖性的恒定电压，而且它们的值满足Vr21＞Vr20，Vr22＞Vr20+Vtn+Vtp。在另一方面，电压Vtn和Vtp是N型MOS晶体管TP23和P型MOS晶体管TP22的阈值电压。
应注意到，前面的Vr20所需要的0伏(地电位)。这是因为越接近0伏的电源电压的依赖性越低。
在所示的实施例中，电平改变器1的输出信号Vs的电平检测是利用采用两个MOS晶体管的栅极作为差分信号的输入端的电流镜像型放大器执行的，即，P型MOS晶体管TP21和P型MOS晶体管TP22。因此，信号放大器2的电压放大率变高。在另一方面，对器件特性波动的依赖性可以做得很小。参考电压Vr20可以设置为0伏。此外，由于在电平改变器1中使用了参考电源Vr21，电平改变操作对电源Vcc的依赖性可以消除。
也就是，信号放大器部分2的输出(节点N0的电压)转换操作变快。此外，电源电压(Vcc)的依赖性或在转换时间(tx2)的器件特性波动变低。并允许在低电压工作。另外，由于利用N型MOS晶体管TN23取代第一实施例中的恒流源CC1来提供恒压/恒流源，电路结构变得简单利于集成到半导体芯片。
本发明电平检测电路的第三实施例的电路结构如图3A所示，该电平检测电路各部分的工作波形如图3B所示。
在此，当负电压输入Vn利用参考电源Vr21的所需的电平Vx时，电平改变器1输出将等于参考电压Vr20(也可能为0)的信号Vs。在另一方面，差分放大器将从电平改变器1输出的信号Vs和参考信号Vr20馈送到两个MOS晶体管(即P型MOS晶体管TP21和P型MOS晶体管TP22)的作为输入端的栅极，以驱动作为电流镜像型负载的两个MOS晶体管，即，N型MOS晶体管TN21和N型MOS晶体管TN22。差分放大器还包括栅极被加有参考电压Vr22并向两个P型MOS晶体管的源极提供恒定电压/电流的N型MOS晶体管TN23，和与N型MOS晶体管TN23并联设置用作恒流源的P型MOS晶体管TP33。那么就得到从P型MOS晶体管TP21的漏极到节点N0的输出信号。应看到参考电压Vr20、Vr21和Vr22与电源电压Vcc无任何依赖性。
在前面所述的第二实施例中，电压Vp是恒定在电压Vr22-Vtn的电平上。因此，由于在一个区域电源电压Vcc为低位的优化，所以在电压为高位的一区域工作变成不可能的。当电源电压Vcc变为高电位时，反相器INV1、INV2等的逻辑阈值变为高以致错误地认为节点N0的高电位Vp为低电平。在所示的实施例中，这个问题已被如下面所述的方法解决。
即，增加了与N型MOS晶体管TN23并联的作为恒流源的P型MOS晶体管TP33，以便提供确定节点N0的二进制信号的高电平(近似为Vp)的恒流/恒压。据此，电压Vp对电源电压Vcc有轻微的依赖性，节点N0的高电平变为略高。因此，可以提供电平检测电路的电源电压Vcc的宽的工作范围。
在所示的实施例中，电平改变器1的输出信号Vs的电平检测是利用采用两个MOS晶体管的栅极作为差分信号的输入端的电流镜像型放大器执行的，即，P型MOS晶体管TP21和P型MOS晶体管TP22。因此，信号放大器2的电压放大率变高。在另一方面，对器件特性波动的依赖性可以做得很小。参考电压Vr20可以设置为0伏。此外，由于在电平改变器1中使用了参考电源Vr21，电平改变操作对电源电压Vcc的依赖性可以消除。由于用于对电源电压具有轻微依赖性的恒流源的P型MOS晶体管TP33是与N型MOS晶体管TN23并联设置的，所以变成能够在宽电压范围内工作。
也就是，信号放大器部分2的输出(节点N0的电压)转换操作变快。此外，转换时间(tx2)对电源电压(Vcc)或在的器件特性波动的依赖性变低。并允许在低电压和宽范围电源电压下工作。还有，由于采用利用N型MOS晶体管TN23的恒压/恒流源代替第一实施例中的恒流源CC1，电路结构变得简单利于集成到半导体芯片。另外，通过增加与N型MOS晶体管TN23并联的用于恒流源的P型MOS晶体管TP33，可以设置宽的电平检测电路的工作范围。
应看到，当电平检测电路集成在半导体芯片中时，电阻可以用已知的多晶硅构成。电阻还可以用多个晶体管的组合构成。即，可以用能够形成在芯片上的在较宽范围内的各种电阻元件。
如上面所述，由于本发明采用了利用不依赖于电源电压的参考电压通过电阻型分压，进行输入信号的电压电平的预定电平的改变，所以信号的输出转换操作变快。还有，转换时间对电源电压波动或器件特性波动的依赖性可以变小。此外，由于采用利用晶体管的恒压/恒流源代替恒流源，所以电路结构变得简单。另外，通过增加与提供恒压/恒流的晶体管并联的晶体管，此晶体管基于前面的晶体管的输出导通，所以可以设置宽的工作范围。
虽然已经与实施例相对应的对本发明进行了描述，应认识到对于本领域的熟练者来说，在没有脱离本发明的范围的情况下是能够做出各种改变增删的。所以，不应将特定的实施例理解成对本发明的一种限制，而本发明是对应于包含和等同于在所附权利要求中的特征范围内的所有可能的实施例。

Claims (12)

1、一种电平检测电路，其中包括：
电平改变装置，用于通过电阻型的分压执行从负载电压产生电路输入的信号电压电平的预定电平改变，该分压是其采用独立于将被提供给电路本身的电源电压的一参考电源电压经分压电阻元件得到的，以及
差分放大器，其馈送基于电平改变器输出的电平改变信号和预定参考电压之间的差别的一输出，以便使其输出作为一检测输出。
2、根据权利要求1所述的电平检测装置，其特征在于在所述电平改变装置中的所述分压电阻元件可以串联地连接在独立于将提供到电路本身的电源电压的参考电源电压和输入信号之间，而所述改变的电位信号可以从上述串联连接的电阻元件的一端引出。
3、根据权利要求1所述的电平检测装置，其特征在于所述电平改变装置进行所述输入信号的电平改变，致使所述输入信号的电压电平变为在一预定电压电平的所述预定的参考电压。
4、根据权利要求1所述的电平检测装置，其特征在于所述差分放大器包括一对形成差分对的晶体管和将为所述晶体管对的负载的电流镜象电路，而所述检测输出是从所述晶体管和所述电流镜像电路的接合处引出。
5、根据权利要求4所述的电平检测装置，其特征在于所述差分放大器还包括一恒流源，并且所述晶体管对设置在所述恒流源和所述电流镜像电路之间。
6、根据权利要求4所述的电平检测装置，其特征在于所述差分电路有一作为恒流源的晶体管，该恒流源将被独立于提供到所述电路自身的所述电源电压的一恒定电压控制在导通状态，所述的晶体管对设置在所述晶体管和所述电流镜像电路之间。
7、根据权利要求6所述的电平检测装置，其特征在于所述电平检测电路还包括与所述晶体管并联的并根据所述晶体管的输出而导通的另一晶体管。
8、根据权利要求1所述的电平检测装置，其特征在于所述的预定的参考电压等于地电位。
9、根据权利要求1所述的电平检测装置，其特征在于所述电平检测电路还包括一逻辑电平变换装置，用于将所述检测输出转换成CMOS逻辑电平信号。
10、根据权利要求9所述的电平检测装置，其特征在于所述逻辑电平转换装置是由CMOS逻辑电路构成的反相器电路。
11、根据权利要求2所述的电平检测装置，其特征在于所述分压电阻元件是多晶硅构成的。
12、根据权利要求2所述的电平检测装置，其特征在于所述分压电阻元件是由组合的多个MOS晶体管构成。
CN99105938A 1998-04-28 1999-04-26 电平检测电路 Pending CN1236956A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP117653/98 1998-04-28
JP11765398A JPH11312392A (ja) 1998-04-28 1998-04-28 レベル検出回路

Publications (1)

Publication Number Publication Date
CN1236956A true CN1236956A (zh) 1999-12-01

Family

ID=14717001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99105938A Pending CN1236956A (zh) 1998-04-28 1999-04-26 电平检测电路

Country Status (4)

Country Link
US (1) US6236243B1 (zh)
JP (1) JPH11312392A (zh)
KR (1) KR19990083520A (zh)
CN (1) CN1236956A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431053C (zh) * 2002-12-12 2008-11-05 松下电器产业株式会社 电压产生电路
CN101023642B (zh) * 2004-07-07 2010-05-26 Nxp股份有限公司 使用差分放大器接收差分信号的装置
CN105788634A (zh) * 2015-01-14 2016-07-20 旺宏电子股份有限公司 电源压降检测电路及其操作方法
CN103124173B (zh) * 2011-11-18 2016-09-07 瑞昱半导体股份有限公司 使用可配置整流器的信号电平检测装置及其方法
CN107968644A (zh) * 2017-11-23 2018-04-27 上海华力微电子有限公司 差分转换输出电路及其构成的pll电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3943790B2 (ja) 2000-02-24 2007-07-11 株式会社東芝 負電位検知回路及びこの負電位検知回路を備えた半導体記憶装置
JP2001332696A (ja) * 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路
JP2002133863A (ja) 2000-10-19 2002-05-10 Mitsubishi Electric Corp 電位検出回路
JP4301760B2 (ja) * 2002-02-26 2009-07-22 株式会社ルネサステクノロジ 半導体装置
US6992489B2 (en) * 2004-02-11 2006-01-31 Agere Systems Inc. Multiple voltage level detection circuit
US7049876B2 (en) * 2004-10-25 2006-05-23 Delphi Technologies, Inc. Level shift circuits and related methods
JP4942979B2 (ja) 2004-11-17 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
JP4807192B2 (ja) * 2006-09-01 2011-11-02 セイコーエプソン株式会社 正電位変換回路、強誘電体記憶装置および電子機器
JP5009113B2 (ja) * 2007-09-27 2012-08-22 シャープ株式会社 カレントミラー型比較器、半導体装置および電子機器
KR100925392B1 (ko) 2008-07-28 2009-11-09 주식회사 하이닉스반도체 음 전압 생성 회로 및 이를 이용한 반도체 메모리 장치
TW201443446A (zh) * 2013-05-03 2014-11-16 Hawyang Semiconductor Corp 負電壓檢知裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6370609A (ja) 1986-09-12 1988-03-30 Honda Motor Co Ltd 半導体装置
JP2883625B2 (ja) * 1989-03-30 1999-04-19 株式会社東芝 Ｍｏｓ型充電回路
JP2761687B2 (ja) 1991-12-19 1998-06-04 三菱電機株式会社 電圧レベル検出回路
JP2905666B2 (ja) 1992-05-25 1999-06-14 三菱電機株式会社 半導体装置における内部電圧発生回路および不揮発性半導体記憶装置
JP3362873B2 (ja) * 1992-08-21 2003-01-07 株式会社東芝 半導体装置
JP2666759B2 (ja) 1995-02-28 1997-10-22 日本電気株式会社 半導体集積回路の入力バッファ回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431053C (zh) * 2002-12-12 2008-11-05 松下电器产业株式会社 电压产生电路
CN101023642B (zh) * 2004-07-07 2010-05-26 Nxp股份有限公司 使用差分放大器接收差分信号的装置
US8189691B2 (en) 2004-07-07 2012-05-29 Nxp B.V. Apparatus for receiving differential signal using a differential amplifier
CN103124173B (zh) * 2011-11-18 2016-09-07 瑞昱半导体股份有限公司 使用可配置整流器的信号电平检测装置及其方法
CN105788634A (zh) * 2015-01-14 2016-07-20 旺宏电子股份有限公司 电源压降检测电路及其操作方法
CN105788634B (zh) * 2015-01-14 2020-02-21 旺宏电子股份有限公司 电源压降检测电路及其操作方法
CN107968644A (zh) * 2017-11-23 2018-04-27 上海华力微电子有限公司 差分转换输出电路及其构成的pll电路

Also Published As

Publication number Publication date
JPH11312392A (ja) 1999-11-09
KR19990083520A (ko) 1999-11-25
US6236243B1 (en) 2001-05-22

Similar Documents

Publication Publication Date Title
CN1236956A (zh) 电平检测电路
US6191615B1 (en) Logic circuit having reduced power consumption
KR100432652B1 (ko) 레벨 시프터 및 평판 표시 장치
JP4921106B2 (ja) バッファ回路
US20020079545A1 (en) High-voltage switching device and application to a non-volatile memory
KR930000970B1 (ko) 반도체 집적회로의 출력회로
CN1365540A (zh) 带栅极氧化物保护的快速高压电平移位器
KR100336236B1 (ko) 반도체집적회로장치
JP3487510B2 (ja) 半導体装置
US6072354A (en) Semiconductor device output buffer circuit for LSI
KR100308208B1 (ko) 반도체집적회로장치의입력회로
US4587446A (en) Field effect transistor output circuit operable by a reduced amount of current
CN1093339C (zh) 半导体器件及其输出电路
US5864245A (en) Output circuit with overvoltage protection
US7737735B2 (en) Output circuit for outputting a signal with a high-voltage amplitude
CN1096749C (zh) 能容许5伏的输入/输出电路
CN213152036U (zh) 电平移位电路以及集成电路
KR930009151B1 (ko) 화합물 반도체 논리회로와 바이폴라 트랜지스터회로 사이에 설치된 인터페이스 회로
CN115225078A (zh) 电平检测电路和电平转换电路
US5361006A (en) Electrical circuitry with threshold control
JP5024760B2 (ja) 信号レベル変換回路
CN1167188C (zh) 放大器
CN1624486A (zh) 电压检测电路
WO1989000361A1 (en) Level conversion circuit
CN114498589B (zh) 一种输出级限流电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication