JP5009113B2 - カレントミラー型比較器、半導体装置および電子機器 - Google Patents

Description

この発明は、２つの入力信号の電圧の高低を判定するカレントミラー型比較器、このカレントミラー型比較器を有する半導体装置、および、この半導体装置を有する電子機器に関する。

近年、液晶パネルなどのガラス基板上に、トランジスタを含む半導体回路が搭載されている。将来は、プラスチックス基板などの、低温プロセスで処理できるフレキシブルな基板上に、トランジスタ等を含む回路が形成されると考えられる。

このようなガラス基板上やプラスチックス基板上等に形成されたトランジスタは、シリコン基板上に形成されたトランジスタと比べ、電流のばらつきが大きく、製品の歩留まりを下げるという問題が生じる。

特に、メモリの読み出し回路や、センサからのアナログ入力信号をデジタル値に変換する回路などに多く用いられているカレントミラー型比較器においては、複数のトランジスタのゲート電圧を共通にすることで、それらのトランジスタに同じ電流が流れること（カレントコピー）を利用しているため、これらのトランジスタ間で、電流ばらつきがあると、比較器としての精度が不足し、回路が誤った動作をすることになる。

従来のこのようなトランジスタ特性のばらつきに対する代表的な解決手法としては、例えば、判定結果をフィードバックして、カレントミラーを行う２個のトランジスタの電流値が同じになるように、キャパシタに電荷を蓄積するカレントミラー型比較器がある（特開平５−５５８８０号公報：特許文献１参照）。

しかしながら、上記従来のカレントミラー型比較器は、回路が複雑であり、チップ面積を増大させる。また、ノイズマージンの観点から、比較器を動作させるたびに、事前に別途判定結果をフィードバックして、キャパシタへの電荷の蓄積を行う必要があるため、全体の動作時間が長くなってしまうという問題があった。
特開平５−５５８８０号公報

そこで、この発明の課題は、カレントミラーを行うトランジスタの電流にばらつきがあっても、より正確に比較動作ができる小面積で、高速なカレントミラー型比較器を提供することにある。

上記課題を解決するため、この発明のカレントミラー型比較器は、
入出力端子の一方が、第１の電流源に接続される第１のトランジスタと、
入出力端子の一方が、第１の電流源に接続される第２のトランジスタと、
制御端子に、第１の入力信号が入力され、入出力端子の一方が、上記第１のトランジスタの制御端子および入出力端子の他方に接続されると共に、入出力端子の他方が、第２の電流源に接続される第３のトランジスタと、
制御端子に、第２の入力信号が入力され、入出力端子の一方が、上記第２のトランジスタの入出力端子の他方に接続されると共に、入出力端子の他方が、第２の電流源に接続される第４のトランジスタと、
入出力端子の一方が、上記第２のトランジスタの制御端子に接続されると共に、入出力端子の他方が、上記第２のトランジスタの入出力端子の他方に接続される第５のトランジスタと、
入出力端子の一方が、上記第１のトランジスタの制御端子に接続されると共に、入出力端子の他方が、上記第２のトランジスタの制御端子に接続されるキャパシタと
を備え、
上記第１のトランジスタの制御端子と上記第３のトランジスタの入出力端子の一方との間に接続される第６のトランジスタを有し、
上記第６のトランジスタの入出力端子の一方は、上記第１のトランジスタの制御端子に接続され、上記第６のトランジスタの入出力端子の他方は、上記第１のトランジスタの入出力端子の他方および上記第３のトランジスタの入出力端子の一方に接続されることを特徴としている。

この発明のカレントミラー型比較器によれば、上記第５のトランジスタおよび上記キャパシタを有するので、カレントミラーを行う上記第１のトランジスタおよび上記第２のトランジスタの電流にばらつきがあっても、より正確に比較動作ができる小面積で、高速な回路を実現できる。

また、上記第６のトランジスタを有するので、回路の対称性を上げ、左右の各ノードの容量を等しくして、回路動作をより厳密にすることができる。

また、一実施形態のカレントミラー型比較器では、
上記第１の電流源と上記第１のトランジスタおよび上記第２のトランジスタとの間に接続される第７のトランジスタを有し、
この第７のトランジスタの入出力端子の一方は、上記第１の電流源に接続され、上記第７のトランジスタの入出力端子の他方は、上記第１のトランジスタの入出力端子の一方、および、上記第２のトランジスタの入出力端子の一方に接続されている。

この実施形態のカレントミラー型比較器によれば、上記第７のトランジスタを有するので、充電の開始を正確に制御できるため、より厳密な回路動作が可能となる。

また、一実施形態のカレントミラー型比較器では、
入出力端子の一方が、上記第１のトランジスタの制御端子に接続されると共に、入出力端子の他方が、上記第２の電流源に接続される第８のトランジスタと、
入出力端子の一方が、上記第２のトランジスタの制御端子に接続されると共に、入出力端子の他方が、上記第２の電流源に接続される第９のトランジスタと
を有している。

この実施形態のカレントミラー型比較器によれば、上記第８のトランジスタおよび上記第９のトランジスタを有するので、充電ノードをリセットすることができるため、より厳密な回路動作が可能となる。

また、この発明の半導体装置は、上記カレントミラー型比較器を備えることを特徴としている。

この発明の半導体装置によれば、上記カレントミラー型比較器を備えるので、トランジスタ特性のばらつきが大きくても、２つの入力信号の電圧の高低を、正確に比較することができる。

また、この発明の電子機器は、上記半導体装置を備えることを特徴としている。

この発明の電子機器によれば、上記半導体装置を備えるので、トランジスタばらつきが大きなプロセスにおいても高い歩留まりが実現でき、低コスト化、高機能化、高信頼性化を達成することができる。

この発明のカレントミラー型比較器によれば、上記第５のトランジスタおよび上記キャパシタを有するので、カレントミラーを行う上記第１のトランジスタおよび上記第２のトランジスタの電流にばらつきがあっても、より正確に比較動作ができる小面積で、高速な回路を実現できる。

この発明の半導体装置によれば、上記カレントミラー型比較器を備えるので、トランジスタ特性のばらつきが大きくても、２つの入力信号の電圧の高低を、正確に比較することができる。

この発明の電子機器によれば、上記半導体装置を備えるので、トランジスタばらつきが大きなプロセスにおいても高い歩留まりが実現でき、低コスト化、高機能化、高信頼性化を達成することができる。

以下、この発明を図示の実施の形態により詳細に説明する。

（第１の実施形態）
図１は、この発明のカレントミラー型比較器の第１実施形態である回路図を示している。このカレントミラー型比較器は、第１のトランジスタ１０１、第２のトランジスタ１０２、第３のトランジスタ１０３、第４のトランジスタ１０４、第５のトランジスタ１０７およびキャパシタ１０６を有する。

上記第１のトランジスタ１０１および上記第２のトランジスタ１０２は、カレントミラーを行うトランジスタである。上記第３のトランジスタ１０３および上記第４のトランジスタ１０４は、比較すべき入力信号ＶＩＮ１，ＶＩＮ２が入力されるトランジスタである。

上記第１のトランジスタ１０１と上記第３のトランジスタ１０３とは、直列に接続され、上記第２のトランジスタ１０２と上記第４のトランジスタ１０４とは、直列に接続されている。

上記第１のトランジスタ１０１の入出力端子の一方は、第１の電流源に接続され、上記第２のトランジスタ１０２の入出力端子の一方は、第１の電流源に接続されている。この第１の電流源は、第１の電源（ここではＶＣＣ）である。

上記第１のトランジスタ１０１の制御端子と、上記第１のトランジスタ１０１の入出力端子の他方（ノードＯＵＴ＃）とは、直接接続されている。ここで、トランジスタの制御端子とは、ゲート端子をいう。

上記第３のトランジスタ１０３の制御端子に、第１の入力信号ＶＩＮ１が入力され、上記第３のトランジスタ１０３の入出力端子の一方は、上記第１のトランジスタ１０１の制御端子および入出力端子の他方に接続され、上記第３のトランジスタ１０３の入出力端子の他方は、第２の電流源に接続されている。

上記第４のトランジスタ１０４の制御端子に、第２の入力信号ＶＩＮ２が入力され、上記第４のトランジスタ１０４の入出力端子の一方は、上記第２のトランジスタ１０２の入出力端子の他方に接続され、上記第４のトランジスタ１０４の入出力端子の他方は、第２の電流源に接続されている。

この第２の電流源は、電流側トランジスタ１０５である。この電流側トランジスタ１０５の入出力端子の一方は、上記第３のトランジスタ１０３の入出力端子の他方、および、上記第４のトランジスタ１０４の入出力端子の他方に接続され、上記電流側トランジスタ１０５の入出力端子の他方は、第２の電源（ここではＧＮＤ）に接続されている。

上記第５のトランジスタ１０７の入出力端子の一方は、上記第２のトランジスタ１０２の制御端子に接続され、上記第５のトランジスタ１０７の入出力端子の他方は、上記第２のトランジスタ１０２の入出力端子の他方（出力ノードＯＵＴ）に接続されている。

上記キャパシタ１０６の入出力端子の一方は、上記第１のトランジスタ１０１の制御端子に接続され、上記キャパシタ１０６の入出力端子の他方は、上記第２のトランジスタ１０２の制御端子に接続されている。

次に、上記構成のカレントミラー型比較器の動作を説明する。

まず、上記第５のトランジスタ１０７の制御端子に入力される信号ＳＷをＨｉｇｈにすると同時に、第１の電源ＶＣＣを立ち上げる。この時、上記電流側トランジスタ１０５の制御端子に入力されるＳＡＮはＬｏｗのままとする。すると、上記第１のトランジスタ１０１および上記第２のトランジスタ１０２に電流が流れ、出力ノードＯＵＴおよびノードＯＵＴ＃が充電される。

ここで、上記第１のトランジスタ１０１および上記第２のトランジスタ１０２の電流にばらつきがあると、同時刻における出力ノードＯＵＴおよびノードＯＵＴ＃の電圧に差が生じ、その電位差が上記キャパシタ１０６に記憶される。

一定時間後、ＳＷをＬｏｗに立ち下げ、比較すべき第１の入力信号ＶＩＮ１および第２の入力信号ＶＩＮ２を入力する。続いて、ＳＡＮをＨｉｇｈに立ち上げると、比較動作が行われ、出力ノードＯＵＴの電圧がＨｉｇｈかＬｏｗに確定する。

上記第１のトランジスタ１０１および上記第２のトランジスタ１０２の電流が多く流れる方のゲート電圧が、他方より高くなるため、上記第１のトランジスタ１０１および上記第２のトランジスタ１０２にＰチャネル型を用いれば、ＳＷがＨｉｇｈの期間とキャパシタ１０６の容量を調整することで、上記第１のトランジスタ１０１および上記第２のトランジスタ１０２の電流をほぼ等しくできる。

次に、図２に、比較例の回路の特性と本発明の回路の特性とを示す。

ここで、本発明の回路としては、図１に示す回路を用い、比較例の回路としては、図８に示す回路を用いる。図８に示す回路は、図１に示す回路のキャパシタ１０６および第５のトランジスタ１０７の構成がなく、その他は、図１に示す回路と同じである。

図２では、第１の入力信号ＶＩＮ１の電圧を２．４Ｖに固定し、第２の入力信号ＶＩＮ２の電圧を横軸のように変化させたときの、出力ノードＯＵＴの電圧を縦軸に示した。

グラフ線２０１、２０２は、本発明の回路の特性を示し、グラフ線２０３、２０４は、比較例の回路の特性を示す。また、グラフ線２０１、２０３は、上記第１のトランジスタ１０１の電流より、上記第２のトランジスタ１０２の電流が少ない場合を示し、グラフ線２０２、２０４は、上記第１のトランジスタ１０１の電流より、上記第２のトランジスタ１０２の電流が多い場合を示す。

このように、比較例の回路では、ＶＩＮ１＝２．４Ｖに対して、ＶＩＮ２＜約１．２ＶあるいはＶＩＮ２＞約３．２Ｖでないと、正しい判定ができなかった。つまり、不感帯は、約２．０Ｖである。

一方、本発明の回路では、ＶＩＮ１＝２．４Ｖに対して、ＶＩＮ２＜約２．２ＶあるいはＶＩＮ２＞約２．８Ｖで、正しい判定ができている。つまり、不感帯は、約０．６Ｖである。

上記構成のカレントミラー型比較器によれば、上記第５のトランジスタ１０７および上記キャパシタ１０６を有するので、カレントミラーを行う上記第１のトランジスタ１０１および上記第２のトランジスタ１０２の電流にばらつきがあっても、より正確に比較動作ができる小面積で、高速な回路を実現できる。

（第２の実施形態）
図３は、この発明のカレントミラー型比較器の第２の実施形態を示している。上記第１の実施形態と相違する点を説明すると、この第２の実施形態では、上記第１のトランジスタ１０１の制御端子と上記第３のトランジスタ１０３の入出力端子の一方との間に、第６のトランジスタ１０８が接続されている。なお、その他の構造は、上記第１の実施形態と同じであるため、その説明を省略する。

つまり、上記第６のトランジスタ１０８の入出力端子の一方は、上記第１のトランジスタ１０１の制御端子に接続され、上記第６のトランジスタ１０８の入出力端子の他方は、上記第１のトランジスタ１０１の入出力端子の他方および上記第３のトランジスタ１０３の入出力端子の一方に接続されている。

上記第６のトランジスタ１０８は、常に、オン状態でよいので、第６のトランジスタ１０８の制御端子には、第１の電源（ＶＣＣ）を接続している。

上記構成のカレントミラー型比較器によれば、上記第６のトランジスタ１０８を用いているので、回路の左右対称性を上げて、出力ノードＯＵＴとノードＯＵＴ＃とを等しくすると共に、上記第１のトランジスタ１０１および上記第２のトランジスタ１０２の制御端子のノードの容量を等しくして、回路動作をより厳密にすることができる。

（第３実施形態）
図４は、この発明のカレントミラー型比較器の第３の実施形態を示している。上記第２の実施形態と相違する点を説明すると、この第３の実施形態では、上記第１のトランジスタ１０１および上記第２のトランジスタ１０２の入出力端子の一方を、第１の電源（ＶＣＣ）に直接接続せず、第７のトランジスタ１０９を介していると共に、上記第１のトランジスタ１０１および上記第２のトランジスタ１０２の制御端子のノードを、第２の電源（ＧＮＤ）に引き落とすための第８のトランジスタ１１０および第９のトランジスタ１１１が設けられている。

つまり、上記第７のトランジスタ１０９は、上記第１の電流源と上記第１のトランジスタ１０１および上記第２のトランジスタ１０２との間に接続されている。この第７のトランジスタ１０９の入出力端子の一方は、上記第１の電流源に接続され、上記第７のトランジスタ１０９の入出力端子の他方は、上記第１のトランジスタ１０１の入出力端子の一方、および、上記第２のトランジスタ１０２の入出力端子の一方に接続されている。

上記第８のトランジスタ１１０の入出力端子の一方は、上記第１のトランジスタ１０１の制御端子に接続され、上記第８のトランジスタ１１０の入出力端子の他方は、上記第２の電流源に接続されている。

上記第９のトランジスタ１１１の入出力端子の一方は、上記第２のトランジスタ１０２の制御端子に接続され、上記第９のトランジスタ１１１の入出力端子の他方は、上記第２の電流源に接続されている。

次に、図５に、各信号のタイミングチャートを示す。

図５に示すように、時刻ｔ１で、ＲＳＴを立ち下げて、出力ノードＯＵＴおよびノードＯＵＴ＃のＧＮＤへのリセットを終了する。そして、時刻ｔ２で、ＳＡＰを立ち下げることで充電を開始し、時刻ｔ３で、ＳＷを立ち下げることでキャパシタ１０６の電位差を固定する。その後、時刻ｔ４で、ＳＡＮを立ち上げて、比較器の比較動作を開始する。時刻ｔ３、ｔ４の動作は、上記第１および上記第２の実施形態と同じである。

上記構成のカレントミラー型比較器によれば、上記第７のトランジスタ１０９を有するので、充電の開始をＳＡＰで正確に制御できるため、より厳密な回路動作が可能となる。

また、上記第８のトランジスタ１１０および上記第９のトランジスタ１１１を有するので、充電ノード（出力ノードＯＵＴおよびノードＯＵＴ＃）をＧＮＤにリセットすることができるため、より厳密な回路動作が可能となる。

（第４実施形態）
図６は、この発明の半導体装置としての半導体記憶装置を示している。この半導体記憶装置は、上記第１から上記第３の実施形態の何れか一つのカレントミラー型比較器３０１を有している。

この半導体記憶装置は、複数の不揮発性メモリセルＭＣ０、ＭＣ１、・・・を並べて形成されたメモリセルアレイ３０４を有し、行デコーダ３０５で、不揮発性メモリセルのゲートに接続されるワード線ＷＬ０〜ＷＬｎを駆動し、ビット線充放電回路３０６でビット線ＢＬ０、ＢＬ１、・・・を駆動する。

不揮発性メモリセルから読み出されたデータは、ビット線選択回路３０３を経て、本発明のカレントミラー型比較器３０１に入力され、基準電圧発生回路３０２から入力される電圧と比較することで、不揮発性メモリセルの情報を判定する。

上記構成の半導体装置によれば、上記カレントミラー型比較器３０１を備えるので、トランジスタ特性のばらつきが大きくても、２つの入力信号の電圧の高低を、正確に比較することができて、正確に不揮発性メモリセルの情報を読み出すことができる。

（第５実施形態）
図７は、この発明の電子機器としてのデジタルカメラを示している。このデジタルカメラは、上記第１から上記第３の実施形態の何れか一つのカレントミラー型比較器を用いた半導体装置としてのＡ／Ｄコンバータ４２０や不揮発性メモリ４０８，４１９を備えている。

図７に示すように、このデジタルカメラ４００は、操作者によりパワースイッチ４０１がオンされると、電池４０２から供給される電力が、ＤＣ／ＤＣコンバータ４０３で所定電圧に変圧されて、各部品に供給される。

光学系駆動部４１７で駆動されるレンズ４１６から入った光は、ＣＣＤ４１８で電流に変換され、Ａ／Ｄコンバータ４２０でデジタル信号となり、映像処理部４１０のデータバッファ４１１に入力される。

データバッファ４１１に入力された信号は、ＭＰＥＧ処理部４１３で動画処理され、ビデオエンコーダ４１４を経てビデオ信号となり、液晶ドライバ４２１を経て、液晶パネル４２２に表示される。このとき、液晶ドライバ４２１は、内蔵の不揮発性メモリ４１９のデータを用いて、液晶パネル４２２のばらつき（例えば液晶パネル毎に異なる色合いのばらつきなど）を補正している。

操作者によりシャッター４０４が押下されると、データバッファ４１１の情報が、ＪＰＥＧ処理部４１２を経て静止画として処理され、不揮発性メモリ４０８に記録される。この不揮発性メモリ４０８には、撮影画像情報の他、システムプログラム等も記録されている。

ＤＲＡＭ４０７は、ＣＰＵ４０６や映像処理部４１０の様々な処理過程で発生するデータの一時記憶用に利用される。

ここで、本実施形態のＡ／Ｄコンバータ４２０や不揮発性メモリ４０８，４１９は、小面積で高速な本発明のカレントミラー型比較器を用いることで、トランジスタ特性のばらつきが大きくても、正しく２つの入力信号の電圧比較ができるので、正確にＡ／Ｄ変換したり、不揮発性メモリセルの情報を読み出すことができる。

上記構成の電子機器によれは、本発明のカレントミラー型比較器を有する半導体装置を備えるので、トランジスタばらつきが大きなプロセスにおいても高い歩留まりが実現でき、低コスト化、高機能化、高信頼性化を達成することができる。

なお、この発明は上述の実施形態に限定されない。例えば、本発明のカレントミラー型比較器としては、上記第１の実施形態または上記第２の実施形態に、上記第３の実施形態に記載の第７のトランジスタ１０９の構成を加えてもよい。また、上記第１の実施形態または上記第２の実施形態に、上記第３の実施形態に記載の第８のトランジスタ１１０および第９のトランジスタ１１１の構成を加えてもよい。また、上記第１の実施形態に、上記第３の実施形態に記載の第７のトランジスタ１０９、第８のトランジスタ１１０および第９のトランジスタ１１１の構成を加えてもよい。

また、本発明の電子機器としては、デジタルカメラや携帯電話に限らず、デジタル音声レコーダや音楽録音再生機器等のあらゆる電子機器を用いてもよい。

本発明のカレントミラー型比較器の第１実施形態を示す回路図である。 比較例の回路の特性と本発明の回路の特性とを示すグラフである。 本発明のカレントミラー型比較器の第２実施形態を示す回路図である。 本発明のカレントミラー型比較器の第３実施形態を示す回路図である。 カレントミラー型比較器を動作させるタイミングを示すタイミングチャートである。 本発明の半導体装置としての半導体記憶装置を示すブロック図である。 本発明の電子機器としてのデジタルカメラを示すブロック図である。 比較例としてのカレントミラー型比較器を示す回路図である。

１０１ 第１のトランジスタ
１０２ 第２のトランジスタ
１０３ 第３のトランジスタ
１０４ 第４のトランジスタ
１０５ 電流側トランジスタ
１０６ キャパシタ
１０７ 第５のトランジスタ
１０８ 第６のトランジスタ
１０９ 第７のトランジスタ
１１０ 第８のトランジスタ
１１１ 第９のトランジスタ
２０１〜２０４ グラフ線
３０１ カレントミラー型比較器
３０２ 基準電圧発生回路
３０３ ビット線選択回路
３０４ メモリセルアレイ
３０５ 行デコーダ
３０６ ビット線充放電回路
４００ デジタルカメラ
４０１ パワースイッチ
４０２ 電池
４０３ ＤＣ／ＤＣコンバータ
４０４ シャッター
４０６ ＣＰＵ
４０７ ＤＲＡＭ
４０８ 不揮発性メモリ
４１０ 映像処理部
４１１ データバッファ
４１２ ＪＰＥＧ処理部
４１３ ＭＰＥＧ処理部
４１４ ビデオエンコーダ
４１６ レンズ
４１７ 光学系駆動部
４１８ ＣＣＤ
４１９ 不揮発性メモリ
４２０ Ａ／Ｄコンバータ
４２１ 液晶ドライバ
４２２ 液晶パネル

Claims (5)

1. 入出力端子の一方が、第１の電流源に接続される第１のトランジスタと、
   入出力端子の一方が、第１の電流源に接続される第２のトランジスタと、
   制御端子に、第１の入力信号が入力され、入出力端子の一方が、上記第１のトランジスタの制御端子および入出力端子の他方に接続されると共に、入出力端子の他方が、第２の電流源に接続される第３のトランジスタと、
   制御端子に、第２の入力信号が入力され、入出力端子の一方が、上記第２のトランジスタの入出力端子の他方に接続されると共に、入出力端子の他方が、第２の電流源に接続される第４のトランジスタと、
   入出力端子の一方が、上記第２のトランジスタの制御端子に接続されると共に、入出力端子の他方が、上記第２のトランジスタの入出力端子の他方に接続される第５のトランジスタと、
   入出力端子の一方が、上記第１のトランジスタの制御端子に接続されると共に、入出力端子の他方が、上記第２のトランジスタの制御端子に接続されるキャパシタと
   を備え、
   上記第１のトランジスタの制御端子と上記第３のトランジスタの入出力端子の一方との間に接続される第６のトランジスタを有し、
   上記第６のトランジスタの入出力端子の一方は、上記第１のトランジスタの制御端子に接続され、上記第６のトランジスタの入出力端子の他方は、上記第１のトランジスタの入出力端子の他方および上記第３のトランジスタの入出力端子の一方に接続されることを特徴とするカレントミラー型比較器。
2. 請求項１に記載のカレントミラー型比較器において、
   上記第１の電流源と上記第１のトランジスタおよび上記第２のトランジスタとの間に接続される第７のトランジスタを有し、
   この第７のトランジスタの入出力端子の一方は、上記第１の電流源に接続され、上記第７のトランジスタの入出力端子の他方は、上記第１のトランジスタの入出力端子の一方、および、上記第２のトランジスタの入出力端子の一方に接続されることを特徴とするカレントミラー型比較器。
3. 請求項１または２に記載のカレントミラー型比較器において、
   入出力端子の一方が、上記第１のトランジスタの制御端子に接続されると共に、入出力端子の他方が、上記第２の電流源に接続される第８のトランジスタと、
   入出力端子の一方が、上記第２のトランジスタの制御端子に接続されると共に、入出力端子の他方が、上記第２の電流源に接続される第９のトランジスタと
   を有することを特徴とするカレントミラー型比較器。
4. 請求項１から３の何れか一つに記載のカレントミラー型比較器を備えることを特徴とする半導体装置。
5. 請求項４に記載の半導体装置を備えることを特徴とする電子機器。

Images