KR100633508B1 - 불휘발성 반도체 기억 장치 - Google Patents
불휘발성 반도체 기억 장치 Download PDFInfo
- Publication number
- KR100633508B1 KR100633508B1 KR1020040053069A KR20040053069A KR100633508B1 KR 100633508 B1 KR100633508 B1 KR 100633508B1 KR 1020040053069 A KR1020040053069 A KR 1020040053069A KR 20040053069 A KR20040053069 A KR 20040053069A KR 100633508 B1 KR100633508 B1 KR 100633508B1
- Authority
- KR
- South Korea
- Prior art keywords
- write
- voltage
- memory cell
- control circuit
- writing
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
소거 | 제1 단계 기입 | 제2 단계 기입 | 기입 금지 | "10" 판독 | "01" 판독 | "00" 판독 | "10" 제1 단계 기입 | "10" 제2 단계 기입 | "01" 제1 단계 기입 | "01" 제2 단계 기입 | "00" 제1 단계 기입 | "00" 제2 단계 기입 | |
BLe | Floa ting | 0V | VBL | Vdd | H or L | H or L | H or L | H or L | H or L | H or L | H or L | H or L | H or L |
BLo | Floa ting | Vdd | Vdd | Vdd | 0V | 0V | 0V | 0V | 0V | 0V | 0V | 0V | 0V |
SGD | Floa ting | Vdd | Vdd | Vdd | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V |
WL3 | 0V | 10V | 10V | 10V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V |
WL2 | 0V | Vpgm | Vpgm | Vpgm | 0V | 1V | 2V | 0.2V | 0.4V | 1.2V | 1.4V | 2.2V | 2.4V |
WL1 | 0V | 0V | 0V | 0V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V |
WL0 | 0V | 10V | 10V | 10V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V |
SGS | Floa ting | 0V | 0V | 0V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V | 4.5V |
C- sour ce | Floa ting | 0V | 0V | 0V | 0V | 0V | 0V | 0V | 0V | 0V | 0V | 0V | 0V |
C-p- well | 20V | 0V | 0V | 0V | 0V | 0V | 0V | 0V | 0V | 0V | 0V | 0V | 0V |
Claims (23)
- 게이트 및 드레인을 갖고, 게이트에 워드선이 접속되고, 드레인에 비트선이 접속되며, 전기적으로 데이터의 재기입이 가능한 불휘발성 반도체 메모리 셀과,상기 워드선에 기입 전압을 공급하는 로우 제어 회로와,상기 비트선에 기입 제어 전압을 공급하는 컬럼 제어 회로와,상기 로우 제어 회로로부터 상기 메모리 셀에 상기 기입 전압을 공급시키고 또한 상기 컬럼 제어 회로로부터 상기 메모리 셀에 상기 기입 제어 전압을 공급시켜 상기 메모리 셀에 기입을 행하여 상기 메모리 셀의 기입 상태를 변화시키고, 상기 기입 제어 전압의 공급 상태를 변화시켜 상기 기입 상태의 변화 속도를 완화하고, 상기 기입 제어 전압의 공급 상태를 다시 변화시켜 상기 완화된 기입 상태의 변화 속도를 제어하고, 상기 기입 상태의 변화 속도가 제어되어 있는 동안에 상기 메모리 셀에 대한 기입을 종료시키는 기입 제어 회로를 구비한 불휘발성 반도체 기억 장치.
- 제1항에 있어서,상기 기입 제어 회로는, 상기 메모리 셀에 대하여 기입을 행할 때에 상기 기입 전압의 값을 순차적으로 증가하도록 변화시켜 기입을 행하는 불휘발성 반도체 기억 장치.
- 제2항에 있어서,상기 기입 제어 회로는, 상기 기입 제어 전압의 값을 순차적으로 증가시켜 상기 완화된 기입 상태의 변화 속도를 제어하는 불휘발성 반도체 기억 장치.
- 제3항에 있어서,상기 기입 전압의 값의 증가율은, 상기 기입 제어 전압의 값의 증가율보다 큰 불휘발성 반도체 기억 장치.
- 제1항에 있어서,상기 기입 제어 회로는, 상기 메모리 셀의 기입 상태가 제1 레벨에 도달하였는지를 검출하고, 상기 메모리 셀의 기입 상태가 제1 레벨에 도달하였다고 검출하면 상기 기입 제어 전압의 공급 상태를 변화시켜 상기 기입 상태의 변화 속도를 완화하는 불휘발성 반도체 기억 장치.
- 제3항에 있어서,상기 기입 제어 회로는, 상기 메모리 셀의 기입 상태가 제2 레벨에 도달하였는지를 검출하고, 상기 메모리 셀의 기입 상태가 제2 레벨에 도달하였다고 검출하면 상기 메모리 셀에 대한 기입을 종료시키는 불휘발성 반도체 기억 장치.
- 삭제
- 제1항에 있어서,상기 메모리 셀은 1 비트보다 많은 데이터를 기억하는 불휘발성 반도체 기억 장치.
- 제1항에 있어서,상기 기입 제어 회로는, 상기 기입 제어 전압의 공급 상태를 변화시켜 상기 기입 상태의 변화 속도를 완화한 후의 일정 시간 후에, 상기 메모리 셀에 대한 기입을 종료시키는 불휘발성 반도체 기억 장치.
- 게이트 및 드레인을 갖고, 게이트에 워드선이 접속되고, 드레인에 비트선이 접속되며, 전기적으로 데이터의 재기입이 가능한 불휘발성 반도체 메모리 셀과,상기 워드선에 기입 전압 및 검증 전압을 공급하는 로우 제어 회로와,상기 비트선에 기입 제어 전압을 공급하는 컬럼 제어 회로와,상기 로우 제어 회로로부터 상기 메모리 셀에 제1 검증 전압을 공급시켜 상기 메모리 셀의 기입 상태가 제1 레벨에 도달하였는지를 검출하고, 상기 메모리 셀의 기입 상태가 상기 제1 레벨에 도달해 있지 않으면 상기 로우 제어 회로로부터 상기 메모리 셀에 상기 기입 전압을 공급시키고 또한 상기 컬럼 제어 회로로부터 상기 메모리 셀에 제1 실효 전압을 갖는 기입 제어 전압을 공급시켜 상기 메모리 셀에 기입을 행하고, 상기 메모리 셀의 기입 상태가 상기 제1 레벨에 도달하였으면 상기 로우 제어 회로로부터 상기 메모리 셀에 상기 기입 전압을 공급시키고 또한 상기 컬럼 제어 회로로부터 상기 메모리 셀에 제2 실효 전압을 갖는 기입 제어 전압을 공급시켜 상기 메모리 셀에 기입을 행하고, 상기 로우 제어 회로로부터 상기 메모리 셀에 제2 검증 전압을 공급시켜 상기 메모리 셀의 기입 상태가 제2 레벨에 도달하였는지를 검출하고, 상기 메모리 셀의 기입 상태가 상기 제2 레벨에 도달하였으면 상기 로우 제어 회로로부터 상기 메모리 셀에 상기 기입 전압을 공급시키고 또한 상기 컬럼 제어 회로로부터 상기 메모리 셀에 제3 실효 전압을 갖는 기입 제어 전압을 공급시켜 기입을 금지하는 기입 제어 회로를 구비하고,상기 제2 실효 전압은 시간과 함께 값이 변화되는 불휘발성 반도체 기억 장치.
- 제10항에 있어서,상기 메모리 셀에 판독 전압을 인가하여 상기 메모리 셀에 기억되어 있는 데이터를 판독하는 판독 회로를 구비하고,상기 판독 전압과 상기 제2 검증 전압과의 차는, 상기 제1 검증 전압과 상기 제2 검증 전압과의 차보다 큰 불휘발성 반도체 기억 장치.
- 제10항에 있어서,상기 기입 제어 회로는, 상기 메모리 셀에 대하여 기입을 행할 때에 상기 기입 전압의 값을 순차적으로 증가하도록 변화시켜 기입을 행하는 불휘발성 반도체 기억 장치.
- 제12항에 있어서,상기 기입 제어 회로는, 상기 메모리 셀에 대하여 기입을 행할 때에 상기 제2 실효 전압을 순차적으로 증가시켜 기입을 행하는 불휘발성 반도체 기억 장치.
- 제13항에 있어서,상기 기입 전압의 값의 증가율이 상기 제2 실효 전압의 증가율보다 큰 불휘발성 반도체 기억 장치.
- 제10항에 있어서,상기 기입 제어 회로는, 상기 메모리 셀에 상기 제2 실효 전압을 인가한 후의 일정 시간 후에, 상기 메모리 셀에 대한 기입을 금지하는 불휘발성 반도체 기억 장치.
- 제10항에 있어서,상기 메모리 셀은 1비트보다 많은 데이터를 기억하는 불휘발성 반도체 기억 장치.
- 제10항에 있어서,상기 기입 제어 회로는, 상기 메모리 셀에 대하여 기입을 행할 때에 상기 기입 전압의 값을 계단 형상으로 일정한 값씩 증가하도록 변화시켜 기입을 행하고, 상기 일정한 값은 상기 제1 검증 전압과 상기 제2 검증 전압과의 차보다 큰 불휘발성 반도체 기억 장치.
- 게이트 및 드레인을 갖고, 게이트에 워드선이 접속되고, 드레인에 비트선이 접속되며, 전기적으로 데이터의 재기입이 가능한 불휘발성 반도체 메모리 셀과,상기 워드선에 기입 전압을 공급하는 로우 제어 회로와,상기 비트선에 기입 제어 전압을 공급하는 컬럼 제어 회로와,상기 로우 제어 회로로부터 상기 메모리 셀에 상기 기입 전압을 공급시키고 또한 상기 컬럼 제어 회로로부터 상기 메모리 셀에 상기 기입 제어 전압을 공급시켜 상기 메모리 셀에 데이터를 기입시키고, 상기 메모리 셀의 기입 상태가 제1 레벨에 도달해 있지 않으면 상기 로우 제어 회로로부터 상기 메모리 셀에 상기 기입 전압을 공급시키고 또한 상기 컬럼 제어 회로로부터 상기 메모리 셀에 제1 실효 전압을 갖는 기입 제어 전압을 공급시켜 기입을 행하고, 상기 메모리 셀의 기입 상태가 상기 제1 레벨에 도달하였으면 상기 로우 제어 회로로부터 상기 메모리 셀에 상기 기입 전압을 공급시키고 또한 상기 컬럼 제어 회로로부터 상기 메모리 셀에 제2 실효 전압을 갖는 기입 제어 전압을 공급시켜 기입을 행하고, 상기 메모리 셀의 기입 상태가 상기 제2 레벨에 도달하였으면 상기 로우 제어 회로로부터 상기 메모리 셀에 상기 기입 전압을 공급시키고 또한 상기 컬럼 제어 회로로부터 상기 메모리 셀에 제3 실효 전압을 갖는 기입 제어 전압을 공급시켜 기입을 금지하는 기입 제어 회로를 구비하고,상기 제2 실효 전압의 값은 시간과 함께 변화되는 불휘발성 반도체 기억 장치.
- 제18항에 있어서,상기 기입 제어 회로는, 상기 메모리 셀에 대하여 기입을 행할 때에 상기 기입 전압의 값을 순차적으로 증가하도록 변화시켜 기입을 행하는 불휘발성 반도체 기억 장치.
- 제19항에 있어서,상기 기입 제어 회로는, 상기 메모리 셀에 대하여 기입을 행할 때에 상기 제2 실효 전압의 값을 순차적으로 증가시켜 기입을 행하는 불휘발성 반도체 기억 장치.
- 제20항에 있어서,상기 기입 전압의 값의 증가율은, 상기 제2 실효 전압의 증가율보다 큰 불휘 발성 반도체 기억 장치.
- 제18항에 있어서,상기 기입 제어 회로는, 상기 메모리 셀에 상기 제2 실효 전압을 인가한 후의 일정 시간 후에, 상기 메모리 셀에 대한 기입을 금지하는 불휘발성 반도체 기억 장치.
- 제18항에 있어서,상기 메모리 셀은 1비트보다 많은 데이터를 기억하는 불휘발성 반도체 기억 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003410237A JP3977799B2 (ja) | 2003-12-09 | 2003-12-09 | 不揮発性半導体記憶装置 |
JPJP-P-2003-00410237 | 2003-12-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050056114A KR20050056114A (ko) | 2005-06-14 |
KR100633508B1 true KR100633508B1 (ko) | 2006-10-16 |
Family
ID=34731373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040053069A KR100633508B1 (ko) | 2003-12-09 | 2004-07-08 | 불휘발성 반도체 기억 장치 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7224615B2 (ko) |
JP (1) | JP3977799B2 (ko) |
KR (1) | KR100633508B1 (ko) |
CN (1) | CN1627447A (ko) |
TW (1) | TWI245289B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150031381A (ko) * | 2013-09-13 | 2015-03-24 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3631463B2 (ja) | 2001-12-27 | 2005-03-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3977799B2 (ja) * | 2003-12-09 | 2007-09-19 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4170952B2 (ja) * | 2004-01-30 | 2008-10-22 | 株式会社東芝 | 半導体記憶装置 |
US7949845B2 (en) | 2005-08-03 | 2011-05-24 | Sandisk Corporation | Indexing of file data in reprogrammable non-volatile memories that directly store data files |
WO2007043133A1 (ja) * | 2005-10-04 | 2007-04-19 | Spansion Llc | 半導体装置およびその制御方法 |
EP1966802A2 (en) * | 2005-12-29 | 2008-09-10 | SanDisk Corporation | Methods and device for improved program-verify operations in non-volatile memories |
JP4521366B2 (ja) * | 2006-02-22 | 2010-08-11 | 株式会社東芝 | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
KR100809333B1 (ko) * | 2006-09-04 | 2008-03-05 | 삼성전자주식회사 | 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치 |
KR101448851B1 (ko) | 2008-02-26 | 2014-10-13 | 삼성전자주식회사 | 비휘발성 메모리 장치에서의 프로그래밍 방법 |
ITRM20080114A1 (it) * | 2008-02-29 | 2009-09-01 | Micron Technology Inc | Compensazione della perdita di carica durante la programmazione di un dispositivo di memoria. |
JP5365028B2 (ja) | 2008-03-03 | 2013-12-11 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
KR101412974B1 (ko) | 2008-05-28 | 2014-06-30 | 삼성전자주식회사 | 메모리 장치 및 메모리 프로그래밍 방법 |
JP2010218623A (ja) | 2009-03-17 | 2010-09-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8391068B2 (en) * | 2010-12-20 | 2013-03-05 | Texas Instruments Incorporated | Adaptive programming for flash memories |
JP5153895B2 (ja) * | 2011-01-12 | 2013-02-27 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置の書込方法 |
JP5755909B2 (ja) * | 2011-03-09 | 2015-07-29 | ラピスセミコンダクタ株式会社 | 半導体不揮発性メモリ及びデータ書き込み方法 |
JP2011204356A (ja) * | 2011-07-19 | 2011-10-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR101775660B1 (ko) | 2011-09-29 | 2017-09-07 | 삼성전자주식회사 | 워드 라인 전압의 변화없이 상이한 문턱 전압들을 갖는 메모리 셀들을 읽는 방법 및 그것을 이용한 불 휘발성 메모리 장치 |
US8830760B2 (en) | 2012-08-16 | 2014-09-09 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
KR102504295B1 (ko) | 2017-11-24 | 2023-02-27 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 이의 프로그램 방법 |
JP2020047330A (ja) | 2018-09-18 | 2020-03-26 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5361227A (en) * | 1991-12-19 | 1994-11-01 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system using the same |
US5555204A (en) | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
JP2922116B2 (ja) * | 1993-09-02 | 1999-07-19 | 株式会社東芝 | 半導体記憶装置 |
JP3512833B2 (ja) * | 1993-09-17 | 2004-03-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR0169267B1 (ko) * | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
JP3199989B2 (ja) * | 1994-09-30 | 2001-08-20 | 株式会社東芝 | 不揮発性半導体記憶装置とその過書込み救済方法 |
US5694356A (en) | 1994-11-02 | 1997-12-02 | Invoice Technology, Inc. | High resolution analog storage EPROM and flash EPROM |
JP3153730B2 (ja) * | 1995-05-16 | 2001-04-09 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3392604B2 (ja) * | 1995-11-14 | 2003-03-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3200012B2 (ja) * | 1996-04-19 | 2001-08-20 | 株式会社東芝 | 記憶システム |
US6134148A (en) | 1997-09-30 | 2000-10-17 | Hitachi, Ltd. | Semiconductor integrated circuit and data processing system |
JPH10228786A (ja) | 1997-02-17 | 1998-08-25 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置及びその閾値制御方法 |
JP3905990B2 (ja) * | 1998-12-25 | 2007-04-18 | 株式会社東芝 | 記憶装置とその記憶方法 |
JP2001093288A (ja) * | 1999-09-20 | 2001-04-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP3776307B2 (ja) * | 2000-04-26 | 2006-05-17 | 沖電気工業株式会社 | 不揮発性メモリアナログ電圧書き込み回路 |
JP3922516B2 (ja) | 2000-09-28 | 2007-05-30 | 株式会社ルネサステクノロジ | 不揮発性メモリと不揮発性メモリの書き込み方法 |
JP3631463B2 (ja) | 2001-12-27 | 2005-03-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4282248B2 (ja) | 2001-03-30 | 2009-06-17 | 株式会社東芝 | 半導体記憶装置 |
US6522580B2 (en) | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
JP3977799B2 (ja) * | 2003-12-09 | 2007-09-19 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7301806B2 (en) * | 2001-12-27 | 2007-11-27 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device adapted to store a multi-valued in a single memory cell |
JP4004811B2 (ja) * | 2002-02-06 | 2007-11-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2003242787A (ja) * | 2002-02-14 | 2003-08-29 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP4086583B2 (ja) | 2002-08-08 | 2008-05-14 | シャープ株式会社 | 不揮発性半導体メモリ装置およびデータ書き込み制御方法 |
JP4270832B2 (ja) * | 2002-09-26 | 2009-06-03 | 株式会社東芝 | 不揮発性半導体メモリ |
US6657891B1 (en) * | 2002-11-29 | 2003-12-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device for storing multivalued data |
US6882567B1 (en) | 2002-12-06 | 2005-04-19 | Multi Level Memory Technology | Parallel programming of multiple-bit-per-cell memory cells on a continuous word line |
JP4287222B2 (ja) * | 2003-09-03 | 2009-07-01 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4322686B2 (ja) * | 2004-01-07 | 2009-09-02 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2003
- 2003-12-09 JP JP2003410237A patent/JP3977799B2/ja not_active Expired - Lifetime
-
2004
- 2004-06-24 TW TW093118312A patent/TWI245289B/zh active
- 2004-07-08 KR KR1020040053069A patent/KR100633508B1/ko active IP Right Grant
- 2004-07-08 CN CNA2004100633335A patent/CN1627447A/zh active Pending
-
2006
- 2006-01-24 US US11/337,613 patent/US7224615B2/en not_active Expired - Lifetime
-
2007
- 2007-10-30 US US11/929,152 patent/US7468908B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150031381A (ko) * | 2013-09-13 | 2015-03-24 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
KR102118979B1 (ko) | 2013-09-13 | 2020-06-05 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN1627447A (zh) | 2005-06-15 |
US20060120158A1 (en) | 2006-06-08 |
US20080068893A1 (en) | 2008-03-20 |
JP3977799B2 (ja) | 2007-09-19 |
TWI245289B (en) | 2005-12-11 |
US7468908B2 (en) | 2008-12-23 |
JP2005174414A (ja) | 2005-06-30 |
KR20050056114A (ko) | 2005-06-14 |
US7224615B2 (en) | 2007-05-29 |
TW200519947A (en) | 2005-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100633508B1 (ko) | 불휘발성 반도체 기억 장치 | |
KR100632330B1 (ko) | 불휘발성 반도체 기억 장치 | |
KR100642187B1 (ko) | 불휘발성 반도체 기억 장치, 전자 카드 및 전자 장치 | |
US7869280B2 (en) | Semiconductor memory device realizing a channel voltage control scheme adopting dummy cells with threshold voltage higher than threshold voltage of erased memory cells and method thereof | |
KR100744256B1 (ko) | 반도체 기억 장치 | |
US7764542B2 (en) | Method for programming a semiconductor memory device | |
KR100632329B1 (ko) | 불휘발성 반도체 기억 장치 | |
KR100597914B1 (ko) | 불휘발성 반도체 기억 장치 및 이것을 이용한 전자 장치 | |
US7630251B2 (en) | Semiconductor memory device and method for erasing the same | |
US7349249B2 (en) | Semiconductor memory device | |
US8023327B2 (en) | Non-volatile semiconductor memory device | |
US7257032B2 (en) | Method of writing data to a semiconductor memory device | |
KR100619201B1 (ko) | 불휘발성 반도체 기억 장치 및 이것을 이용한 전자 장치 | |
KR100874527B1 (ko) | 비휘발성 반도체 메모리 장치 | |
KR20030057259A (ko) | 하나의 메모리 셀에 다중치 데이터를 기억시키는 불휘발성반도체 기억 장치 | |
KR100624590B1 (ko) | 불휘발성 반도체 기억 장치 | |
US7974135B2 (en) | Non-volatile semiconductor memory device and erasing method thereof | |
US7301806B2 (en) | Non-volatile semiconductor memory device adapted to store a multi-valued in a single memory cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130925 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150918 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160901 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170919 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180903 Year of fee payment: 13 |