JPS6215910A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS6215910A JPS6215910A JP60154042A JP15404285A JPS6215910A JP S6215910 A JPS6215910 A JP S6215910A JP 60154042 A JP60154042 A JP 60154042A JP 15404285 A JP15404285 A JP 15404285A JP S6215910 A JPS6215910 A JP S6215910A
- Authority
- JP
- Japan
- Prior art keywords
- mos
- amplifier circuit
- circuit
- gate
- complementary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は相補型ＭＯ８増幅回路に係り、特に高利得で集
積回路化に好適な反転増幅回路に関する。
積回路化に好適な反転増幅回路に関する。
本発明に関連する相補型ＭＯ８反転増幅回路を使った電
圧比較器が特開昭５９−１３３７２５に記載され、その
回路構成は第１図の如くである。この電圧比較器の動作
は初めにスイッチＳＷＩ〜３が閉じ、ＳＷ４は開いて一
方の入力Ｖ ｉＩＩ Ｌが取り込まれる。
圧比較器が特開昭５９−１３３７２５に記載され、その
回路構成は第１図の如くである。この電圧比較器の動作
は初めにスイッチＳＷＩ〜３が閉じ、ＳＷ４は開いて一
方の入力Ｖ ｉＩＩ Ｌが取り込まれる。
次に、ＳＷ２が開きつづいてＳＷ３、ＳＷＩが開く、そ
してＳＷ４が閉じて他方の入力ｖ１．２が入力されて電
圧比較が行なわれる。このコンパレータには、ＳＷ２と
ＳＷ３が開く時にクロックフィードスルーエラーと呼ば
れる雑音によるオフセット電圧が発生する。このオフセ
ット電圧は、増幅回路の利得が大きいほど小さくなるこ
とが知られている。
してＳＷ４が閉じて他方の入力ｖ１．２が入力されて電
圧比較が行なわれる。このコンパレータには、ＳＷ２と
ＳＷ３が開く時にクロックフィードスルーエラーと呼ば
れる雑音によるオフセット電圧が発生する。このオフセ
ット電圧は、増幅回路の利得が大きいほど小さくなるこ
とが知られている。
本発明の目的は集積回路化に好適でかつ高利得な相補型
ＭＯ８反転増幅回路を提供することにある。
ＭＯ８反転増幅回路を提供することにある。
第２図は従来の相補型ＭＯＳ反転増幅回路を示す。ＰＭ
Ｏ５の相互コンダクタンス及びチャネル抵抗をそれぞれ
ｇ ａ＃ｆ ｒ？ｅ＋ａとする。また、ＮＨＯ２につい
てもそれぞれｇ□＠ｒ＠＋＋ｍとすると、利得Ａ０は次
式で表わされる。
Ｏ５の相互コンダクタンス及びチャネル抵抗をそれぞれ
ｇ ａ＃ｆ ｒ？ｅ＋ａとする。また、ＮＨＯ２につい
てもそれぞれｇ□＠ｒ＠＋＋ｍとすると、利得Ａ０は次
式で表わされる。
Ａｏ＝ （ｇ、、＋ｇ、ｙ） ・ （ｒ、、、／／ｒ
ｙ、、）＝１１）利得を大きるするには相互コンダクタ
ンス、出力抵抗を大きくする必要がある。
ｙ、、）＝１１）利得を大きるするには相互コンダクタ
ンス、出力抵抗を大きくする必要がある。
第３図に高利得化を図った相補型ＭＯ５反転増幅回路を
示す。ＰＭＯ３２，４、ＮＭＯ３３，５が各２個カスコ
ード接続されている。ＭＯＳトランジスタ４．５は増幅
回路の出力抵抗を大きくすることを目的とした回路であ
る。これらのＭＯＳのゲートには一定のバイアス電圧を
印加するために、ゲートに対して並列に抵抗７とＭＯＳ
６が接続されている。バイアス電圧は抵抗値とＭＯＳ６
のサイズから定まる。
示す。ＰＭＯ３２，４、ＮＭＯ３３，５が各２個カスコ
ード接続されている。ＭＯＳトランジスタ４．５は増幅
回路の出力抵抗を大きくすることを目的とした回路であ
る。これらのＭＯＳのゲートには一定のバイアス電圧を
印加するために、ゲートに対して並列に抵抗７とＭＯＳ
６が接続されている。バイアス電圧は抵抗値とＭＯＳ６
のサイズから定まる。
ＭＯＳトランジスタ４．５の相互コンダクタンスとチャ
ネル抵抗をそれぞれｇ ｗａｓｈ Ｆ ｇ ＊ｐｂ ＊
ｒｍｍｍｂ ｔｒ ｌ ｍ ｍ ｂとすると、この増
幅回路の利得Ａ１は、Ａｔ ” （ｇａｓ” ｇ−Ｐ）
” （ｒｓ、ａ’ ｒ ａｒａｂ” ｇ＋ａａｂ／／
ｒ ＰｌｌＭ” ｒ、８１１６ ” ｇ−ｐＪとなる。
ネル抵抗をそれぞれｇ ｗａｓｈ Ｆ ｇ ＊ｐｂ ＊
ｒｍｍｍｂ ｔｒ ｌ ｍ ｍ ｂとすると、この増
幅回路の利得Ａ１は、Ａｔ ” （ｇａｓ” ｇ−Ｐ）
” （ｒｓ、ａ’ ｒ ａｒａｂ” ｇ＋ａａｂ／／
ｒ ＰｌｌＭ” ｒ、８１１６ ” ｇ−ｐＪとなる。
これは従来の増幅回路の利得をＡ、とすると、
ｒ、。ｒ ａｍｍｂ ｇｍｍｈ＋ ｒ ｐｅｌｌ” ｒ
Ｐｅｌ１ｋ’ ｇｌｌｓｈで、Ａ、＞ Ａ、と大きく
することができる。
Ｐｅｌ１ｋ’ ｇｌｌｓｈで、Ａ、＞ Ａ、と大きく
することができる。
以下１本発明の実施例を第４図より説明する。
第４図は本発明の増幅回路を使った電圧比較器の構成を
示す。キャパシタと本発明の増幅回路が直列接続され、
増幅回路の入出力端を短絡するスイッチが接続された回
路をさらに直列接続した比較回路に、入力電圧ｖ 、、
、 ｖ 、２を交互に切替えるスイッチＳＷＩ、ＳＷ
４が接続されている。増幅回路の高利得化を図るための
ＭＯＳトランジスタ４゜５のゲート入力のバイアス電圧
は抵抗とＭＯＳトランジスタで決められる。抵抗及びＭ
ＯＳの各端子は所定の電源電圧に接続されている。
示す。キャパシタと本発明の増幅回路が直列接続され、
増幅回路の入出力端を短絡するスイッチが接続された回
路をさらに直列接続した比較回路に、入力電圧ｖ 、、
、 ｖ 、２を交互に切替えるスイッチＳＷＩ、ＳＷ
４が接続されている。増幅回路の高利得化を図るための
ＭＯＳトランジスタ４゜５のゲート入力のバイアス電圧
は抵抗とＭＯＳトランジスタで決められる。抵抗及びＭ
ＯＳの各端子は所定の電源電圧に接続されている。
スイッチＳＷ１〜３が閉じて一方の入力ｖ１、が入力さ
れる。次に、ＳＷ２．ＳＷ３．ＳＷＩの順にスイッチが
開き、ＳＷ４が閉じてもう一方の入力Ｖ、が入力される
。そして、ｖｔｌとｖｉ２の差が増幅されて出力される
。高利得増幅回路を用いたことにより電圧比較器のオフ
セット電圧を低減化することができる。
れる。次に、ＳＷ２．ＳＷ３．ＳＷＩの順にスイッチが
開き、ＳＷ４が閉じてもう一方の入力Ｖ、が入力される
。そして、ｖｔｌとｖｉ２の差が増幅されて出力される
。高利得増幅回路を用いたことにより電圧比較器のオフ
セット電圧を低減化することができる。
第５図は本発明の増幅回路を用いた高利得トライステー
トバッファである。制御信号φがロー（Ｌｏｗ）レベル
の時、増幅回路は入力信号を伝達する。φがハイ（Ｈｉ
ｇｈ）レベルの時、ＭＯＳトランジスタ４，５がオフ状
態となり、増幅回路の出力はハイインピーダンス状態と
なる０本発明のこの実施例によれば、集積回路化に好適
で高利得なトライステートバッファを提供できる。
トバッファである。制御信号φがロー（Ｌｏｗ）レベル
の時、増幅回路は入力信号を伝達する。φがハイ（Ｈｉ
ｇｈ）レベルの時、ＭＯＳトランジスタ４，５がオフ状
態となり、増幅回路の出力はハイインピーダンス状態と
なる０本発明のこの実施例によれば、集積回路化に好適
で高利得なトライステートバッファを提供できる。
本発明によれば、相補型ＭＯＳ増幅回路の高利得化を図
ることができ、増幅回路の性能向上の効果がある。また
、集積回路化に好適であるため、ＩＣによる低価格化が
図れるなど、その効果は大である。
ることができ、増幅回路の性能向上の効果がある。また
、集積回路化に好適であるため、ＩＣによる低価格化が
図れるなど、その効果は大である。
第１図は反転増幅回路を用いた電圧比較器の構成図、第
２図は従来の相補型ＭＯＳ増幅回路のＭＯＳ回路図、第
３図は本発明のＭＯＳ増幅回路のＭＯ５回路図、第４図
は本発明の増幅回路を使った電圧比較器のＭＯＳ回路図
、第５図は本発明の増幅回路を使ったトライステートバ
ッファを示す図である。 １・・・反転増幅回路、２，４・・・Ｐ型ＭＯ８，３，
５・・・Ｎ型ＭＯＳ、６・・・ＭＯＳ、７・・・抵抗。 第 ４ 日 第 ５ 田
２図は従来の相補型ＭＯＳ増幅回路のＭＯＳ回路図、第
３図は本発明のＭＯＳ増幅回路のＭＯ５回路図、第４図
は本発明の増幅回路を使った電圧比較器のＭＯＳ回路図
、第５図は本発明の増幅回路を使ったトライステートバ
ッファを示す図である。 １・・・反転増幅回路、２，４・・・Ｐ型ＭＯ８，３，
５・・・Ｎ型ＭＯＳ、６・・・ＭＯＳ、７・・・抵抗。 第 ４ 日 第 ５ 田
Claims (1)
- 直列接続された少なくとも２つの第一種のＭＯＳトラン
ジスタの一端と直列接続された少なくとも２つの第二種
のＭＯＳトランジスタの一端を接続し、該第一種、第二
種のＭＯＳトランジスタの他端を電源端としＭＯＳトラ
ンジスタのゲートを入力端とし、第一種トランジスタと
第二種トランジスタの接続端を出力端とする増幅回路に
おいて、該回路の入力端とならないＭＯＳトランジスタ
のゲートに抵抗とＭＯＳトランジスタを接続したことを
特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154042A JPS6215910A (ja) | 1985-07-15 | 1985-07-15 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154042A JPS6215910A (ja) | 1985-07-15 | 1985-07-15 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6215910A true JPS6215910A (ja) | 1987-01-24 |
Family
ID=15575647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60154042A Pending JPS6215910A (ja) | 1985-07-15 | 1985-07-15 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6215910A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE37593E1 (en) | 1988-06-17 | 2002-03-19 | Hitachi, Ltd. | Large scale integrated circuit with sense amplifier circuits for low voltage operation |
| US6425638B1 (en) * | 2000-02-10 | 2002-07-30 | Shiga Sangyo Kabushiki Kaisha | Pavement cutter |
| JP2003500883A (ja) * | 1999-05-12 | 2003-01-07 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 高調波成分を抑えたカスコード信号ドライバ |
| JP2007525886A (ja) * | 2004-01-19 | 2007-09-06 | サムスン エレクトロニクス カンパニー リミテッド | 増幅器と、これを有するデータドライバ及び表示装置 |
| USRE40132E1 (en) | 1988-06-17 | 2008-03-04 | Elpida Memory, Inc. | Large scale integrated circuit with sense amplifier circuits for low voltage operation |
-
1985
- 1985-07-15 JP JP60154042A patent/JPS6215910A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE37593E1 (en) | 1988-06-17 | 2002-03-19 | Hitachi, Ltd. | Large scale integrated circuit with sense amplifier circuits for low voltage operation |
| USRE40132E1 (en) | 1988-06-17 | 2008-03-04 | Elpida Memory, Inc. | Large scale integrated circuit with sense amplifier circuits for low voltage operation |
| JP2003500883A (ja) * | 1999-05-12 | 2003-01-07 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 高調波成分を抑えたカスコード信号ドライバ |
| US6425638B1 (en) * | 2000-02-10 | 2002-07-30 | Shiga Sangyo Kabushiki Kaisha | Pavement cutter |
| JP2007525886A (ja) * | 2004-01-19 | 2007-09-06 | サムスン エレクトロニクス カンパニー リミテッド | 増幅器と、これを有するデータドライバ及び表示装置 |
| US7683897B2 (en) | 2004-01-19 | 2010-03-23 | Samsung Electronics, Co., Ltd. | Data driver capable of an offset compensation and display apparatus having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100245902B1 (ko) | 캐스코드 상보형 금속 산화물 반도체 증폭기의 안정화 과도 응답 | |
| US4760287A (en) | Voltage comparator circuit | |
| EP0478297B1 (en) | Wide-band differential amplifier using GM-cancellation | |
| JPH0559605B2 (ja) | ||
| US5486788A (en) | Chopper stabilized operational transconductance amplifier | |
| JPS63240126A (ja) | ＢｉＭＯＳ論理回路 | |
| JPH11103227A (ja) | 出力振幅調整回路 | |
| JPS6215910A (ja) | 増幅回路 | |
| JPS6119134B2 (ja) | ||
| JPH0155769B2 (ja) | ||
| JPS59216306A (ja) | 増幅回路 | |
| US5982234A (en) | Low noise arrangement or an amplifier | |
| JPH0618306B2 (ja) | 演算増幅回路 | |
| JPH0574962B2 (ja) | ||
| JP2927112B2 (ja) | テスト回路 | |
| JP3052039B2 (ja) | 入力アンプ回路 | |
| JPH06101650B2 (ja) | 半導体集積回路装置 | |
| JPH03238919A (ja) | 出力回路 | |
| JP3305407B2 (ja) | Ｇｍ−Ｃフィルタ | |
| JPS61252707A (ja) | ラツチ回路 | |
| JPH07154166A (ja) | 演算増幅回路 | |
| JPH06268457A (ja) | 演算増幅回路 | |
| JPH0312325B2 (ja) | ||
| JPS62222713A (ja) | 遅延用ｃｍｏｓインバ−タ回路 | |
| JPS63100810A (ja) | 差動型コンパレ−タ |