JP3305407B2 - Ｇｍ−Ｃフィルタ - Google Patents
Ｇｍ−ＣフィルタInfo
- Publication number
- JP3305407B2 JP3305407B2 JP10222493A JP10222493A JP3305407B2 JP 3305407 B2 JP3305407 B2 JP 3305407B2 JP 10222493 A JP10222493 A JP 10222493A JP 10222493 A JP10222493 A JP 10222493A JP 3305407 B2 JP3305407 B2 JP 3305407B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- mosfet
- value
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、良好な線形性能を有し
て低消費電流動作が可能な、Ｇｍ−Ｃフィルタに関する
ものである。
て低消費電流動作が可能な、Ｇｍ−Ｃフィルタに関する
ものである。
【０００２】
【従来の技術】近年、Ｇｍ−ＣフィルタはＬＳＩ化可能
・高速動作可能であって、かつ時間連続系の特徴を生か
したフィルタとして注目を浴びている。このＧｍ−Ｃフ
ィルタは、Ｇｍアンプと、容量と、Ｇｍ値をコントロー
ルするための回路とから構成されている。
・高速動作可能であって、かつ時間連続系の特徴を生か
したフィルタとして注目を浴びている。このＧｍ−Ｃフ
ィルタは、Ｇｍアンプと、容量と、Ｇｍ値をコントロー
ルするための回路とから構成されている。
【０００３】図１０は、従来から知られているＧｍ−Ｃ
フィルタの構成を示す。図示したＧｍアンプ（トランス
コンダクタンス・アンプ）Ｇｍ1 〜Ｇｍ4 のＧｍ値は、
図７に示すようなＧｍアンプを用いたとき、次の（１）
式に示すように入力電圧Ｖinによって変動する。
フィルタの構成を示す。図示したＧｍアンプ（トランス
コンダクタンス・アンプ）Ｇｍ1 〜Ｇｍ4 のＧｍ値は、
図７に示すようなＧｍアンプを用いたとき、次の（１）
式に示すように入力電圧Ｖinによって変動する。
【０００４】
【数１】
【０００５】
【数２】 Ｋ＝（Ｗ／Ｌ）・（μＣOX／２） …（２） ここで、Ｗ：ＭＯＳＦＥＴのチャネル幅。
【０００６】Ｌ：ＭＯＳＦＥＴのチャネル長。
【０００７】μ：キャリアの移動度。
【０００８】ＣOX：ゲートの単位容量。
【０００９】Ｉ：一方の入力ＭＯＳＦＥＴに流れるソー
ス・ドレイン電流。
ス・ドレイン電流。
【００１０】
【発明が解決しようとする課題】しかしながら、（１）
式に示したＧｍ値は入力電圧Ｖinに依存して変化するこ
とから、このＧｍアンプを用いてフィルタを構成する
と、入力電圧によって周波数特性が変動するという欠点
があった。
式に示したＧｍ値は入力電圧Ｖinに依存して変化するこ
とから、このＧｍアンプを用いてフィルタを構成する
と、入力電圧によって周波数特性が変動するという欠点
があった。
【００１１】また、バイアス電圧を不要としたＧｍアン
プとして、図８に示す回路構成が知られている。この図
に示したアンプのＧｍ値は、次の（３）式に示すよう
に、入力電圧Ｖinによっては変動することがない（ＩＥ
ＥＥ １９９１、ＣＩＣＣ，９．２．１、Ｍ．ＳＮＥＬ
ＧＲＯＶＥ）
プとして、図８に示す回路構成が知られている。この図
に示したアンプのＧｍ値は、次の（３）式に示すよう
に、入力電圧Ｖinによっては変動することがない（ＩＥ
ＥＥ １９９１、ＣＩＣＣ，９．２．１、Ｍ．ＳＮＥＬ
ＧＲＯＶＥ）
【００１２】
【数３】 Ｇｍ（Ｖin）＝２Ｋ（Ｖcm−Ｖth） …（３） ここで、Ｖcm：コモン電圧であり、差動入力電圧Ｖd が
零のときには、ゲート・ソース間の電圧に相当する。
零のときには、ゲート・ソース間の電圧に相当する。
【００１３】Ｖth：ＭＯＳＦＥＴ Ｍ1 ，Ｍ2 のしきい
値電圧。
値電圧。
【００１４】そして、図８に示したＧｍアンプを用いて
フィルタを構成する場合には、図１０に示したような回
路となる。
フィルタを構成する場合には、図１０に示したような回
路となる。
【００１５】ところが（３）式に示されているように、
このＧｍアンプのＧｍ値は（Ｖcm−Ｖth）で決まること
から、前段のＧｍアンプの出力動作点レベルでＧｍ値が
一義的に決まってしまうことになる。
このＧｍアンプのＧｍ値は（Ｖcm−Ｖth）で決まること
から、前段のＧｍアンプの出力動作点レベルでＧｍ値が
一義的に決まってしまうことになる。
【００１６】そこで、Ｇｍ値制御のためには図９に示す
ように、抵抗Ｒ1 ，Ｒ2 を用いて入力動作点を制御する
という方法が知られているが、抵抗が用いられているこ
とに起因して、前段のＧｍアンプおよび静電容量によっ
て形成される積分器にはリークが生じて（より具体的に
は、コンデンサの電荷が抵抗を介して放電されるので）
周波数特性の劣化が招来されるという欠点があった。
ように、抵抗Ｒ1 ，Ｒ2 を用いて入力動作点を制御する
という方法が知られているが、抵抗が用いられているこ
とに起因して、前段のＧｍアンプおよび静電容量によっ
て形成される積分器にはリークが生じて（より具体的に
は、コンデンサの電荷が抵抗を介して放電されるので）
周波数特性の劣化が招来されるという欠点があった。
【００１７】よって本発明の目的は、入力電圧依存性が
少なく、かつアンプの出力側に抵抗を接続する必要がな
いＧｍ−Ｃフィルタを提供することにある。
少なく、かつアンプの出力側に抵抗を接続する必要がな
いＧｍ−Ｃフィルタを提供することにある。
【００１８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係るＧｍ−Ｃフィルタは、差動入力型Ｍ
ＯＳＦＥＴ対と、同相レベル制御用のゲート入力端を有
するＭＯＳＦＥＴ対が直列に接続され、一対の差動出力
端から出力電流を供給する第１のＧｍアンプと、前記一
対の差動出力端に接続された第２のＧｍアンプと、３個
の入力端を有し、第１および第２の入力端については前
記第１のＧｍアンプの一対の差動出力端に接続され、第
３の入力端については、前記第２のＧｍアンプのＧｍ値
を制御するためのバイアス電圧源に接続され、前記第１
のＧｍアンプに含まれる前記同相レベル制御用のゲート
入力端に制御電圧を印加する出力端を有する同相レベル
制御用アンプと、を有するＧｍ−Ｃフィルタであって、
前記同相レベル制御用アンプは、入力部と出力部が並列
に接続された折り返しカスコード型とされており、前記
入力部の入力ＭＯＳＦＥＴの極性が前記第１のＧｍアン
プの入力ＭＯＳＦＥＴ対と反対の極性であり、かつ、前
記出力部のロード用ＭＯＳＦＥＴの極性が前記第１のＧ
ｍアンプの同相レベル制御用ＭＯＳＦＥＴの極性と同一
であるよう構成した。
めに、本発明に係るＧｍ−Ｃフィルタは、差動入力型Ｍ
ＯＳＦＥＴ対と、同相レベル制御用のゲート入力端を有
するＭＯＳＦＥＴ対が直列に接続され、一対の差動出力
端から出力電流を供給する第１のＧｍアンプと、前記一
対の差動出力端に接続された第２のＧｍアンプと、３個
の入力端を有し、第１および第２の入力端については前
記第１のＧｍアンプの一対の差動出力端に接続され、第
３の入力端については、前記第２のＧｍアンプのＧｍ値
を制御するためのバイアス電圧源に接続され、前記第１
のＧｍアンプに含まれる前記同相レベル制御用のゲート
入力端に制御電圧を印加する出力端を有する同相レベル
制御用アンプと、を有するＧｍ−Ｃフィルタであって、
前記同相レベル制御用アンプは、入力部と出力部が並列
に接続された折り返しカスコード型とされており、前記
入力部の入力ＭＯＳＦＥＴの極性が前記第１のＧｍアン
プの入力ＭＯＳＦＥＴ対と反対の極性であり、かつ、前
記出力部のロード用ＭＯＳＦＥＴの極性が前記第１のＧ
ｍアンプの同相レベル制御用ＭＯＳＦＥＴの極性と同一
であるよう構成した。
【００１９】ここで、前記同相レベル制御用アンプの入
力ＭＯＳＦＥＴの（Ｖｇｓ−Ｖｔｈ）値が一定で、かつ
前記ロード用ＭＯＳＦＥＴの電流値が前記第１のＧｍア
ンプの差動入力型ＭＯＳＦＥＴ対を流れる電流値に比例
するよう構成することができる。
力ＭＯＳＦＥＴの（Ｖｇｓ−Ｖｔｈ）値が一定で、かつ
前記ロード用ＭＯＳＦＥＴの電流値が前記第１のＧｍア
ンプの差動入力型ＭＯＳＦＥＴ対を流れる電流値に比例
するよう構成することができる。
【００２０】
【作用】本発明の上記構成によれば、第２のＧｍアンプ
におけるＧｍ値は、同相レベル制御用アンプの第３の入
力端に印加されるバイアス電圧によって制御される。
におけるＧｍ値は、同相レベル制御用アンプの第３の入
力端に印加されるバイアス電圧によって制御される。
【００２１】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【００２２】図１は本発明を適用したＧｍ−Ｃフィルタ
に含まれるＧｍアンプおよびその制御回路を示す。本図
において、Ｍ1 ，Ｍ2 は入力用ＭＯＳＦＥＴである。Ｍ
3 ，Ｍ4 は同相レベル制御用のＭＯＳＦＥＴである。Ｍ
5 ，Ｍ6 はＤＣゲインを増加させるためのカスコード用
ＭＯＳＦＥＴである。このように第一のＧｍアンプＧｍ
1 はＭ1 〜Ｍ6 で示す６個のＭＯＳＦＥＴから構成され
ている。
に含まれるＧｍアンプおよびその制御回路を示す。本図
において、Ｍ1 ，Ｍ2 は入力用ＭＯＳＦＥＴである。Ｍ
3 ，Ｍ4 は同相レベル制御用のＭＯＳＦＥＴである。Ｍ
5 ，Ｍ6 はＤＣゲインを増加させるためのカスコード用
ＭＯＳＦＥＴである。このように第一のＧｍアンプＧｍ
1 はＭ1 〜Ｍ6 で示す６個のＭＯＳＦＥＴから構成され
ている。
【００２３】また、ＣＭＣは同相レベル制御用アンプ、
Ｂ11は同相レベルを決めるための基準電圧入力端子、Ｂ
12は同相レベルを制御するＭＯＳＦＥＴ Ｍ3 ，Ｍ4 の
入力端子、Ｂ13はカスコード用ＭＯＳＦＥＴのバイアス
端子である。さらにＧｍ2 は第二のＧｍアンプであり、
その回路構成はＧｍ1 と同一である。
Ｂ11は同相レベルを決めるための基準電圧入力端子、Ｂ
12は同相レベルを制御するＭＯＳＦＥＴ Ｍ3 ，Ｍ4 の
入力端子、Ｂ13はカスコード用ＭＯＳＦＥＴのバイアス
端子である。さらにＧｍ2 は第二のＧｍアンプであり、
その回路構成はＧｍ1 と同一である。
【００２４】次に、図１に示した回路の動作を説明す
る。
る。
【００２５】まず、初期値として入力端子Ｉn1，Ｉn2に
入力電圧Ｖinが印加されているとき、その出力レベルが
バイアス端子Ｂ11に印加されている電圧値ＶB11 に一致
していると仮定する。ここで入力端Ｉn1，Ｉn2に印加す
る同相電圧が上昇する場合を考える。
入力電圧Ｖinが印加されているとき、その出力レベルが
バイアス端子Ｂ11に印加されている電圧値ＶB11 に一致
していると仮定する。ここで入力端Ｉn1，Ｉn2に印加す
る同相電圧が上昇する場合を考える。
【００２６】このとき出力レベルはインバータ動作によ
り上記ＶB11 より下がろうとする。また、同相レベル制
御用アンプＣＭＣの出力端子Ｂ12からは、次の（４）式
に示す電圧が出力される。
り上記ＶB11 より下がろうとする。また、同相レベル制
御用アンプＣＭＣの出力端子Ｂ12からは、次の（４）式
に示す電圧が出力される。
【００２７】
【数４】
【００２８】これにより、端子Ｂ12の電圧は初期値レベ
ルより下がることになり、出力電圧は再び上がろうとす
る。そして、制御用アンプＣＭＣのゲインがＧｍ1 のゲ
インに比べて十分高いときには、出力レベル（Ｖout11
＋Ｖout12 ）／２は常にＶB11と等しくなる。
ルより下がることになり、出力電圧は再び上がろうとす
る。そして、制御用アンプＣＭＣのゲインがＧｍ1 のゲ
インに比べて十分高いときには、出力レベル（Ｖout11
＋Ｖout12 ）／２は常にＶB11と等しくなる。
【００２９】この結果として、次段のＧｍアンプである
Ｇｍ2 のＧｍ値は制御用アンプＣＭＣの第３の入力端子
に印加された電圧ＶB11 によって制御されることにな
る。
Ｇｍ2 のＧｍ値は制御用アンプＣＭＣの第３の入力端子
に印加された電圧ＶB11 によって制御されることにな
る。
【００３０】図２は、ＧｍアンプＧｍ1 の同相ゲインを
計算するための等価回路を示している。ここでＡ1 はＧ
ｍ1 の入力端子から出力端子に至るゲイン値（Ｍ1 ，Ｍ
2 に対応する）、Ａ2 はＧｍ1 のロードトランジスタの
入力端子から出力端子に至るゲイン値（Ｍ3 ，Ｍ4 に対
応する）、Ａ3 は同相レベル制御用アンプＣＭＣのゲイ
ン値を示す。
計算するための等価回路を示している。ここでＡ1 はＧ
ｍ1 の入力端子から出力端子に至るゲイン値（Ｍ1 ，Ｍ
2 に対応する）、Ａ2 はＧｍ1 のロードトランジスタの
入力端子から出力端子に至るゲイン値（Ｍ3 ，Ｍ4 に対
応する）、Ａ3 は同相レベル制御用アンプＣＭＣのゲイ
ン値を示す。
【００３１】この図２に基づいて端子Ｎ1 ，Ｎ2 につい
ての電圧の式を導くと、次の式（５），（６）式が得ら
れる。
ての電圧の式を導くと、次の式（５），（６）式が得ら
れる。
【００３２】
【数５】 Ｖout ＝−Ａ1 ・Ｖin−Ａ2 ・ＶB12 …（５）
【００３３】
【数６】 ＶB12 ＝Ａ3 ・Ｖout …（６） 上記（５），（６）式よりＶout を求めると、次の
（７）式が得られる。
（７）式が得られる。
【００３４】
【数７】
【００３５】一般に上記Ａ1 ，Ａ2 は殆ど同じ値である
ので、Ａ3 の値が十分大きければＶout は小さくなり、
その結果として出力同相レベルは入力信号に関係なく常
に同一レベルを保つことができ、次段のＧｍアンプであ
るＧｍ2 のＧｍ値を決定できる。
ので、Ａ3 の値が十分大きければＶout は小さくなり、
その結果として出力同相レベルは入力信号に関係なく常
に同一レベルを保つことができ、次段のＧｍアンプであ
るＧｍ2 のＧｍ値を決定できる。
【００３６】図３は、図１に示した回路を含んだＧｍ−
Ｃフィルタの回路構成例である。本図においては、破線
で囲んだ部分が、図１の回路に相当する。
Ｃフィルタの回路構成例である。本図においては、破線
で囲んだ部分が、図１の回路に相当する。
【００３７】図３に示したＧｍ−Ｃフィルタの回路で
は、３個のＧｍアンプＧｍ1 ，Ｇｍ3，Ｇｍ4 の出力端
子がＶout 端子に接続されている。
は、３個のＧｍアンプＧｍ1 ，Ｇｍ3，Ｇｍ4 の出力端
子がＶout 端子に接続されている。
【００３８】そして、Ｖout 端子に対する出力動作点を
決める同相レベル制御用アンプＣＭＣ２は本図に示すよ
うに共通にすることができる。ここでＢＧはバイアス発
生器である。
決める同相レベル制御用アンプＣＭＣ２は本図に示すよ
うに共通にすることができる。ここでＢＧはバイアス発
生器である。
【００３９】なお、これまで説明してきた実施例では、
入力ＭＯＳＦＥＴとしてＮＭＯＳを用いたが、ＰＭＯＳ
を用いても良いし、またＧｍアンプの構成として、折り
返し型カスコード構成としても良い。
入力ＭＯＳＦＥＴとしてＮＭＯＳを用いたが、ＰＭＯＳ
を用いても良いし、またＧｍアンプの構成として、折り
返し型カスコード構成としても良い。
【００４０】図４は、本発明の一実施例に用いられてい
る同相レベル制御用アンプＣＭＣの一例を示している。
本図において、Ｍ４１〜Ｍ４４は入力用ＭＯＳＦＥＴで
ある。Ｍ５１，Ｍ５２はロード用ＭＯＳＦＥＴである。
Ｍ４５〜Ｍ４８は電流源用ＭＯＳＦＥＴである。Ｍ４
９，Ｍ５０はカスコード用ＭＯＳＦＥＴである。また、
Ｂ４１およびＢ４２はバイアス電流を決めるためのバイ
アス電圧を与える端子、Ｂ４３はカスコードＭＯＳＦＥ
Ｔにバイアス電圧を与えるための端子である。ＩＮ１＋
およびＩＮ２＋は非反転入力端子、ＩＮ３−は反転入力
端子、ＯＵＴは出力端子である。
る同相レベル制御用アンプＣＭＣの一例を示している。
本図において、Ｍ４１〜Ｍ４４は入力用ＭＯＳＦＥＴで
ある。Ｍ５１，Ｍ５２はロード用ＭＯＳＦＥＴである。
Ｍ４５〜Ｍ４８は電流源用ＭＯＳＦＥＴである。Ｍ４
９，Ｍ５０はカスコード用ＭＯＳＦＥＴである。また、
Ｂ４１およびＢ４２はバイアス電流を決めるためのバイ
アス電圧を与える端子、Ｂ４３はカスコードＭＯＳＦＥ
Ｔにバイアス電圧を与えるための端子である。ＩＮ１＋
およびＩＮ２＋は非反転入力端子、ＩＮ３−は反転入力
端子、ＯＵＴは出力端子である。
【００４１】図１に示した回路において、出力信号の範
囲はＶth＋Ｖonを中心として信号が出力されるので、Ｖ
th値の大小にもよるがＶss近傍付近で動作することにな
る。
囲はＶth＋Ｖonを中心として信号が出力されるので、Ｖ
th値の大小にもよるがＶss近傍付近で動作することにな
る。
【００４２】従って、同相レベル制御用アンプとして、
図４に示したようにＧｍアンプの入力ＭＯＳＦＥＴの極
性がＮＭＯＳの場合には、逆極性のＰＭＯＳを用いると
Ｖss近傍の信号を確実に受けることができるという利点
がある。
図４に示したようにＧｍアンプの入力ＭＯＳＦＥＴの極
性がＮＭＯＳの場合には、逆極性のＰＭＯＳを用いると
Ｖss近傍の信号を確実に受けることができるという利点
がある。
【００４３】さらに、折り返し構造とすることで出力は
ＰＭＯＳのカレントミラー回路に用いている動作点レベ
ルとほぼ同じになり、Ｇｍアンプの同相レベル制御用の
ＭＯＳＦＥＴのゲート入力にとって極めて適正なレベル
を与えることができる。その結果として、オフセット電
圧を小さくできること、さらにはカスコード構造により
ＤＣゲインが向上して同相誤差を小さくしていることな
どから、図４に示した回路は本実施例のＧｍアンプにと
って極めて最適な制御用回路といえる。
ＰＭＯＳのカレントミラー回路に用いている動作点レベ
ルとほぼ同じになり、Ｇｍアンプの同相レベル制御用の
ＭＯＳＦＥＴのゲート入力にとって極めて適正なレベル
を与えることができる。その結果として、オフセット電
圧を小さくできること、さらにはカスコード構造により
ＤＣゲインが向上して同相誤差を小さくしていることな
どから、図４に示した回路は本実施例のＧｍアンプにと
って極めて最適な制御用回路といえる。
【００４４】また、同相レベル制御用アンプの入力電圧
範囲については、Ｇｍアンプの出力信号を確実に受ける
必要があるため、入力ＭＯＳＦＥＴのＶgs−Ｖth（以
下、Ｖonという）を十分大きくしなければならない。現
実的な観点からすると、プロセスによる変動電源電圧お
よび温度などによる影響に起因して、通常の設計手法に
よればＶon値は大きく変動する。すなわち、Ｖon値を最
低１Ｖにしようとすれば最大値は３Ｖ前後になり、もは
や正常に動作できなくなったり、また消費電流値が非常
に大きくなる、という問題がある。
範囲については、Ｇｍアンプの出力信号を確実に受ける
必要があるため、入力ＭＯＳＦＥＴのＶgs−Ｖth（以
下、Ｖonという）を十分大きくしなければならない。現
実的な観点からすると、プロセスによる変動電源電圧お
よび温度などによる影響に起因して、通常の設計手法に
よればＶon値は大きく変動する。すなわち、Ｖon値を最
低１Ｖにしようとすれば最大値は３Ｖ前後になり、もは
や正常に動作できなくなったり、また消費電流値が非常
に大きくなる、という問題がある。
【００４５】一方、同相レベル制御用アンプのロードＭ
ＯＳＦＥＴに流れる電流値は、Ｇｍアンプの入力ＭＯＳ
ＦＥＴに流れる電流値に比例することが好ましい。もし
比例しない場合には、同相レベル制御用ロードＭＯＳＦ
ＥＴとＧｍアンプの同相制御ＭＯＳＦＥＴがカレントミ
ラー回路をなしていることから、同相レベル制御用アン
プ内でオフセット誤差を生ずることになる。そして、こ
のオフセット誤差がＧｍアンプの出力動作点誤差を誘引
し、結局、次段ＧｍアンプのＧｍ値を本来必要なＧｍ値
から外れた値にしてしまう。
ＯＳＦＥＴに流れる電流値は、Ｇｍアンプの入力ＭＯＳ
ＦＥＴに流れる電流値に比例することが好ましい。もし
比例しない場合には、同相レベル制御用ロードＭＯＳＦ
ＥＴとＧｍアンプの同相制御ＭＯＳＦＥＴがカレントミ
ラー回路をなしていることから、同相レベル制御用アン
プ内でオフセット誤差を生ずることになる。そして、こ
のオフセット誤差がＧｍアンプの出力動作点誤差を誘引
し、結局、次段ＧｍアンプのＧｍ値を本来必要なＧｍ値
から外れた値にしてしまう。
【００４６】このような問題を解決するために、本同相
レベル制御用アンプでは、その入力ＭＯＳＦＥＴのＶon
値が一定で、かつ、ロードＭＯＳＦＥＴに流れる電流値
がＧｍアンプの入力ＭＯＳＦＥＴに流れる電流に比例す
るように設定する。このようにすることにより、あらゆ
るプロセス変動および環境変動に対してオフセット誤差
が生じず、かつ十分な同相入力信号レベルを確保できる
ようになる。
レベル制御用アンプでは、その入力ＭＯＳＦＥＴのＶon
値が一定で、かつ、ロードＭＯＳＦＥＴに流れる電流値
がＧｍアンプの入力ＭＯＳＦＥＴに流れる電流に比例す
るように設定する。このようにすることにより、あらゆ
るプロセス変動および環境変動に対してオフセット誤差
が生じず、かつ十分な同相入力信号レベルを確保できる
ようになる。
【００４７】図５は、図４に示した回路にオフセット誤
差を生じさせず、かつ十分な同相入力信号レベルを確保
させるためのバイアス回路を示す。ここで、同図（Ａ）
はバイアス端子Ｂ４１に与えるバイアス電圧を発生する
バイアス回路、また同図（Ｂ）はバイアス端子Ｂ４２に
与えるバイアス電圧を発生するバイアス回路である。さ
らに同図（Ａ）において、ＩgmはＧｍアンプの入力ＭＯ
ＳＦＥＴに流れる電流に比例した電流を流す電流源、Ｉ
VON は同相制御用アンプの入力ＭＯＳＦＥＴのＶon値を
一定に設定するための電流値である。
差を生じさせず、かつ十分な同相入力信号レベルを確保
させるためのバイアス回路を示す。ここで、同図（Ａ）
はバイアス端子Ｂ４１に与えるバイアス電圧を発生する
バイアス回路、また同図（Ｂ）はバイアス端子Ｂ４２に
与えるバイアス電圧を発生するバイアス回路である。さ
らに同図（Ａ）において、ＩgmはＧｍアンプの入力ＭＯ
ＳＦＥＴに流れる電流に比例した電流を流す電流源、Ｉ
VON は同相制御用アンプの入力ＭＯＳＦＥＴのＶon値を
一定に設定するための電流値である。
【００４８】次に、図５に示したバイアス回路を図４の
バイアス回路として用いたときの動作について説明す
る。
バイアス回路として用いたときの動作について説明す
る。
【００４９】図４のＭ４５，Ｍ４６に流れる電流は図５
（Ｂ）の回路とカレントミラーの関係になっているの
で、ＩVON に比例している。従って、Ｍ４１〜Ｍ４４に
流れる電流もＩVON に比例する。
（Ｂ）の回路とカレントミラーの関係になっているの
で、ＩVON に比例している。従って、Ｍ４１〜Ｍ４４に
流れる電流もＩVON に比例する。
【００５０】またＭ４７，Ｍ４８に流れる電流は図５
（Ａ）の回路とカレントミラーの関係になっているの
で、（ＩVON ＋Ｉgm）に比例している。Ｍ５１，Ｍ５２
に流れる電流はＭ４７，Ｍ４８に流れる電流からＭ４
５，Ｍ４６に流れる電流を引いた値であるので、バイア
ス電圧印加端子Ｂ４１，Ｂ４２に印加された電圧に係る
カレントミラー比が両方とも同じならば、Ｍ４５，Ｍ４
６に流れる電流はＩgmに比例することになる。
（Ａ）の回路とカレントミラーの関係になっているの
で、（ＩVON ＋Ｉgm）に比例している。Ｍ５１，Ｍ５２
に流れる電流はＭ４７，Ｍ４８に流れる電流からＭ４
５，Ｍ４６に流れる電流を引いた値であるので、バイア
ス電圧印加端子Ｂ４１，Ｂ４２に印加された電圧に係る
カレントミラー比が両方とも同じならば、Ｍ４５，Ｍ４
６に流れる電流はＩgmに比例することになる。
【００５１】すなわち図５に示したバイアス回路を用い
ることにより、同相レベル制御用アンプのロードＭＯＳ
ＦＥＴ Ｍ５１，Ｍ５２に流れる電流値をＧｍアンプの
入力ＭＯＳＦＥＴ Ｍ１，Ｍ２（図１参照）に流れる電
流値に比例させ、かつ同相レベル制御用アンプの入力Ｍ
ＯＳＦＥＴ Ｍ２１〜Ｍ２４にはＶonが一定になるよう
な電流を流すことができる。
ることにより、同相レベル制御用アンプのロードＭＯＳ
ＦＥＴ Ｍ５１，Ｍ５２に流れる電流値をＧｍアンプの
入力ＭＯＳＦＥＴ Ｍ１，Ｍ２（図１参照）に流れる電
流値に比例させ、かつ同相レベル制御用アンプの入力Ｍ
ＯＳＦＥＴ Ｍ２１〜Ｍ２４にはＶonが一定になるよう
な電流を流すことができる。
【００５２】図６は、図５（Ａ），（Ｂ）に用いている
電流源（ＩVON ）の詳細な回路構成を示す。ここでＭＯ
ＳＦＥＴ Ｍ６３は図４のＭ４５，Ｍ４６に対応させる
ことができる。図６においてＭ６２の（Ｖgs−Ｖth）が
ほぼ零になるようにするため電流を絞っておく。Ｍ６４
に流れる電流はカレントミラー回路の動作の働きで電流
源電流値Ｉ0 と等しくなり、バイアス電圧印加端子Ｂ６
２の印加電圧はＡ点より（Ｉ0 ×Ｒ）だけ低くなる。こ
れにより、Ｍ６３のゲート電圧はＶdd−（Ｉ0×Ｒ）、
Ｖon値は（Ｉ0 ×Ｒ）となる。
電流源（ＩVON ）の詳細な回路構成を示す。ここでＭＯ
ＳＦＥＴ Ｍ６３は図４のＭ４５，Ｍ４６に対応させる
ことができる。図６においてＭ６２の（Ｖgs−Ｖth）が
ほぼ零になるようにするため電流を絞っておく。Ｍ６４
に流れる電流はカレントミラー回路の動作の働きで電流
源電流値Ｉ0 と等しくなり、バイアス電圧印加端子Ｂ６
２の印加電圧はＡ点より（Ｉ0 ×Ｒ）だけ低くなる。こ
れにより、Ｍ６３のゲート電圧はＶdd−（Ｉ0×Ｒ）、
Ｖon値は（Ｉ0 ×Ｒ）となる。
【００５３】このようなバイアス回路を用いると、図４
に示したＭＯＳＦＥＴ Ｍ４５，Ｍ４６のＶonが（Ｉ0
×Ｒ）に比例し、同様に図４に示したＭＯＳＦＥＴ Ｍ
４１〜Ｍ４４のＶonも（Ｉ0 ×Ｒ）に比例して、所望の
動作が達成される。
に示したＭＯＳＦＥＴ Ｍ４５，Ｍ４６のＶonが（Ｉ0
×Ｒ）に比例し、同様に図４に示したＭＯＳＦＥＴ Ｍ
４１〜Ｍ４４のＶonも（Ｉ0 ×Ｒ）に比例して、所望の
動作が達成される。
【００５４】また図５の（Ａ）に用いている電流源（Ｉ
gm）は、本フィルタ回路の特性が自動チューニング回路
で制御される場合、あるいはフィルタ特性が外部からの
信号で制御される場合でも、Ｉgm信号発生回路から直接
に、または、カレントミラー回路を介して生成すること
ができる。
gm）は、本フィルタ回路の特性が自動チューニング回路
で制御される場合、あるいはフィルタ特性が外部からの
信号で制御される場合でも、Ｉgm信号発生回路から直接
に、または、カレントミラー回路を介して生成すること
ができる。
【００５５】
【発明の効果】以上説明したとおり本発明によれば、入
力電圧依存性が少ない線形特性のＧｍ−Ｃフィルタを提
供すると共に、Ｇｍアンプの入力動作点を決めるために
同相制御用アンプを用いているので、リークのない性能
の優れたＧｍ−Ｃフィルタを提供することができる。
力電圧依存性が少ない線形特性のＧｍ−Ｃフィルタを提
供すると共に、Ｇｍアンプの入力動作点を決めるために
同相制御用アンプを用いているので、リークのない性能
の優れたＧｍ−Ｃフィルタを提供することができる。
【００５６】さらに、本発明の同相レベル制御用アンプ
に対してカスコード型アンプを用いることで、誤差の小
さい適正な同相信号入力範囲を有し、かつ、適当なレベ
ルの出力を生成できるという効果を得ることができる。
に対してカスコード型アンプを用いることで、誤差の小
さい適正な同相信号入力範囲を有し、かつ、適当なレベ
ルの出力を生成できるという効果を得ることができる。
【図１】本発明の一実施例におけるＧｍ−Ｃフィルタの
一部を示す回路図である。
一部を示す回路図である。
【図２】図１の動作を示す等価回路図である。
【図３】本発明の一実施例におけるＧｍ−Ｃフィルタを
示す回路図である。
示す回路図である。
【図４】本発明の一実施例における同相レベル制御用ア
ンプの一例を示す回路図である。
ンプの一例を示す回路図である。
【図５】本発明の一実施例における同相レベル制御用ア
ンプに用いられるバイアス回路の一例を示す図である。
ンプに用いられるバイアス回路の一例を示す図である。
【図６】本発明の一実施例における同相レベル制御用ア
ンプに用いられるバイアス回路を一例を示す図である。
ンプに用いられるバイアス回路を一例を示す図である。
【図７】従来から知られているＧｍアンプの一例を示す
回路図である。
回路図である。
【図８】従来から知られているＧｍアンプの一例を示す
回路図である。
回路図である。
【図９】ＧｍアンプのＧｍ値を制御するための回路構成
図である。
図である。
【図１０】従来から知られているＧｍ−Ｃフィルタの一
例を示す回路図である。
例を示す回路図である。
Ｇｍ1 ，Ｇｍ2 Ｇｍアンプ（トランスコンダクタン
ス） ＣＭＣ 同相レベル制御用アンプ
ス） ＣＭＣ 同相レベル制御用アンプ
フロントページの続き (56)参考文献 特開 平４−329009（ＪＰ，Ａ) 特開 平４−315307（ＪＰ，Ａ) 特開 平５−14074（ＪＰ，Ａ) 特開 平５−152860（ＪＰ，Ａ) 特許3113420（ＪＰ，Ｂ２) 米国特許5182477（ＵＳ，Ａ) 米国特許4749957（ＵＳ，Ａ) 米国特許4823092（ＵＳ，Ａ) Ｍｉｃｈｉｅｌ Ｓｔｅｙａｅｒｔ, Ｊｏｓｅ Ｓｉｌｖａ−Ｍａｒｔｉｎｅ ｚ，Ａ 10．７ＭＨｚ ＣＭＯＳ ＯＴ Ａ−Ｒ−Ｃ Ｂａｎｄｐａｓｓ Ｆｉｌ ｔｅｒ ｗｉｔｈ 68ｄＢ Ｄｙｎａｍ ｉｃ Ｒａｎｇｅ ａｎｄ Ｏｎ−ｃｈ ｉｐ Ａｕｔｏｍａｔｉｃ Ｔｕｎｉｎ ｇ，ＩＥＥＥ ＩＮＴＥＲＮＡＴＩＯＮ ＡＬ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲ ＣＵＩＴＳ ＣＯＮＦＥＲＥＮＣＥ，米 国，ＩＥＥＥ，1992年２月19日，66− 67，245 (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/12
Claims (2)
- 【請求項１】 差動入力型ＭＯＳＦＥＴ対と、同相レベ
ル制御用のゲート入力端を有するＭＯＳＦＥＴ対が直列
に接続され、一対の差動出力端から出力電流を供給する
第１のＧｍアンプと、 前記一対の差動出力端に接続された第２のＧｍアンプ
と、 ３個の入力端を有し、第１および第２の入力端について
は前記第１のＧｍアンプの一対の差動出力端に接続さ
れ、第３の入力端については、前記第２のＧｍアンプの
Ｇｍ値を制御するためのバイアス電圧源に接続され、前
記第１のＧｍアンプに含まれる前記同相レベル制御用の
ゲート入力端に制御電圧を印加する出力端を有する同相
レベル制御用アンプと、を有するＧｍ−Ｃフィルタであ
って、 前記同相レベル制御用アンプは、入力部と出力部が並列
に接続された折り返しカスコード型とされており、前記
入力部の入力ＭＯＳＦＥＴの極性が前記第１のＧｍアン
プの入力ＭＯＳＦＥＴ対と反対の極性であり、かつ、前
記出力部のロード用ＭＯＳＦＥＴの極性が前記第１のＧ
ｍアンプの同相レベル制御用ＭＯＳＦＥＴの極性と同一
である ことを特徴とするＧｍ−Ｃフィルタ。 - 【請求項２】 請求項１において、前記同相レベル制御
用アンプの入力ＭＯＳＦＥＴの（Ｖｇｓ−Ｖｔｈ）値が
一定で、かつ前記ロード用ＭＯＳＦＥＴの電流値が前記
第１のＧｍアンプの差動入力型ＭＯＳＦＥＴ対を流れる
電流値に比例することを特徴とするＧｍ−Ｃフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10222493A JP3305407B2 (ja) | 1993-04-28 | 1993-04-28 | Ｇｍ−Ｃフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10222493A JP3305407B2 (ja) | 1993-04-28 | 1993-04-28 | Ｇｍ−Ｃフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318843A JPH06318843A (ja) | 1994-11-15 |
| JP3305407B2 true JP3305407B2 (ja) | 2002-07-22 |
Family
ID=14321695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10222493A Expired - Lifetime JP3305407B2 (ja) | 1993-04-28 | 1993-04-28 | Ｇｍ−Ｃフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3305407B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4647823B2 (ja) * | 2001-04-26 | 2011-03-09 | 旭化成エレクトロニクス株式会社 | Ｇｍ−Ｃフィルタ |
-
1993
- 1993-04-28 JP JP10222493A patent/JP3305407B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｍｉｃｈｉｅｌ Ｓｔｅｙａｅｒｔ，Ｊｏｓｅ Ｓｉｌｖａ−Ｍａｒｔｉｎｅｚ，Ａ １０．７ＭＨｚ ＣＭＯＳ ＯＴＡ−Ｒ−Ｃ Ｂａｎｄｐａｓｓ Ｆｉｌｔｅｒ ｗｉｔｈ ６８ｄＢ Ｄｙｎａｍｉｃ Ｒａｎｇｅ ａｎｄ Ｏｎ−ｃｈｉｐ Ａｕｔｏｍａｔｉｃ Ｔｕｎｉｎｇ，ＩＥＥＥ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ ＣＯＮＦＥＲＥＮＣＥ，米国，ＩＥＥＥ，１９９２年２月１９日，６６−６７，２４５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06318843A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392490B1 (en) | High-precision biasing circuit for a cascoded CMOS stage, particularly for low noise amplifiers | |
| JP3318725B2 (ja) | アナログフィルタ回路 | |
| US7541871B2 (en) | Operational transconductance amplifier (OTA) | |
| JP2000315939A (ja) | 電圧制御発振器 | |
| JP2641408B2 (ja) | 低電圧高速動作のｃｍｏｓ演算増幅器 | |
| EP0996996B1 (en) | A high speed and high gain operational amplifier | |
| EP0874451A2 (en) | Variable gain amplifier | |
| JPH05315859A (ja) | 演算増幅回路 | |
| US7098736B2 (en) | Amplifier circuit | |
| US7068090B2 (en) | Amplifier circuit | |
| US5926060A (en) | Mirror model for designing a continuous-time filter with reduced filter noise | |
| Kaiser | A micropower CMOS continuous-time low-pass filter | |
| EP1376860A1 (en) | Asymmetrical differential amplifier | |
| JP3613232B2 (ja) | 増幅回路 | |
| JPH11272786A (ja) | 差動増幅回路 | |
| JP3305407B2 (ja) | Ｇｍ−Ｃフィルタ | |
| Hatim et al. | Novel 0.064 us settling time CMOS OP-AMP with 0.62 mw power consumption | |
| US6815997B2 (en) | Field effect transistor square multiplier | |
| JPH09260962A (ja) | インバータ回路及び増幅器 | |
| US20060250180A1 (en) | Transconductor circuits | |
| JP3113420B2 (ja) | Ｇｍ−Ｃフィルタ | |
| JPH1065461A (ja) | 差動増幅回路 | |
| JPH10276053A (ja) | 可変利得増幅器 | |
| JP3152844B2 (ja) | Ｇｍ−Ｃフィルタ | |
| JP2541868B2 (ja) | Ｍｏｓトランジスタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020329 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080510 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080510 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080510 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080510 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |