JP4647823B2 - Gm−Cフィルタ - Google Patents
Gm−Cフィルタ Download PDFInfo
- Publication number
- JP4647823B2 JP4647823B2 JP2001130090A JP2001130090A JP4647823B2 JP 4647823 B2 JP4647823 B2 JP 4647823B2 JP 2001130090 A JP2001130090 A JP 2001130090A JP 2001130090 A JP2001130090 A JP 2001130090A JP 4647823 B2 JP4647823 B2 JP 4647823B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistors
- output
- filter
- level shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の属する技術分野】
本発明は、トランスコンダクタンス増幅器(以下、Gm増幅器という)と、コンデンサと組み合わせたGm−Cフィルタに関する。
【0002】
【従来の技術】
従来、このようなGm−Cフィルタを用いて、例えば無線受信機の450KHzの中間周波数用のバンドパスフィルタを実現するような場合には、そのGm−Cフィルタの位相特性がバンドパスフィルタの形状(特性)に大きく影響することになる。
【0003】
このGm−Cフィルタは、図3に示すように、Gm増幅器1とコンデンサ2とを組み合わせたものであり、これが理想モデルの場合における伝達関数H(s)は、次の(1)式のようになる。
H(s)=Vo/Vin=Gm/(sC) (1)
ここで、GmはGm増幅器1のトランスコンダクタンスであり、Cはコンデンサ2の静電容量値である。
【0004】
このように、Gm−Cフィルタが理想モデルの場合には、その伝達関数H(s)は、図4に示すように1次の極(ポール)が周波数の0にあるだけの特性となる。
しかし、実際には、図3に示すGm−Cフィルタの伝達関数H(s)は、Gm増幅器1を構成する入力トランジスタのドレインコンダクタンスGdsが関与し、次の(2)式のようになる。
【0005】
H(s)=Vo/Vin=Gm/(sC+Gds) (2)
従って、図3に示すGm−Cフィルタの伝達特性H(s)は、図5に示すように、1次の極がGds/Cという有限の数値をとるようになる。
このような伝達特性からなるGm−Cフィルタを用いてバンドパスフィルタを構成する場合に、その1次の極がバンドパスフィルタの中心周波数の近傍にあると、位相が90度からずれることになり、その位相ずれが0.5度以内でないと、バンドパスフィルタは、その形状が崩れて特性が悪くなる。
【0006】
1次の極をバンドパスフィルタの中心周波数から離す方法として、Gm増幅器1を構成する入力トランジスタのチャネル長Lのサイズを長くしてドレインコンダクタンスGdsを下げることが考えられる。しかし、この場合には、同時にMOSトランジスタのチャネル内にできる2次の極が低周波側に寄ってくるので、位相を90度に保つのが困難であり、上記の不都合を解消することはできない。
【0007】
ところで、図3で示すようなGm−Cフィルタは、具体的には図6に示すような構成からなるので、これについて説明する。
このGm−Cフィルタは、図6に示すように、Gm増幅器1と、コンデンサ2と、コモンモードフィードバック回路3とを備えている。
Gm増幅器1は、差動入力信号に応じた出力信号を生成する差動対のNMOSトランジスタQ1、Q2を備えている。NMOSトランジスタQ1のゲートには+入力信号Pinが入力され、NMOSトランジスタQ2のゲートには−入力信号Ninが入力されるようになっている。
【0008】
NMOSトランジスタQ1のソースは接地され、NMOSトランジスタQ1のドレインはPMOSトランジスタQ3、Q5を介して電源電圧VDDが印加されている。また、NMOSトランジスタQ2のソースは接地され、NMOSトランジスタQ2のドレインはPMOSトランジスタQ4、Q6を介して電源電圧が印加されている。
【0009】
Gm増幅器1の出力電圧は、コンデンサ2の両端に印加されるとともに、+出力端子4と−出力端子5から取り出せるようになっている。コモンモードフィードバック回路3は、Gm増幅器1の出力電圧に基づき、フィードバック電圧を生成し、この生成したフィードバック電圧をPMOSトランジスタQ5、Q6の各ゲートにそれぞれ印加するようになっている。また、PMOSトランジスタQ3、Q4の各ゲートには、所定のバイアス電圧V1がそれぞれ印加されている。
【0010】
【発明が解決しようとする課題】
このような構成からなる従来からのGm−Cフィルタを用いてバンドパスフィルタを実現しようとすると、上記と同様の理由により、バンドパスフィルタはその特性が悪くなる。
そこで、その不都合を上記と同様に、Gm増幅器1を構成する入力差動対のNMOSトランジスタQ1、Q2のチャネル長Lのサイズを長くして解決しようとすると、上記と同様に新たな不都合が発生する。このため、図6に示すようなGm−Cフィルタを用いてバンドパスフィルタを実現しようとすると、バンドパスフィルタの特性の悪化を招くので、その解決が望まれていた。
【0011】
そこで、本発明の目的は、上記の点に鑑み、バンドパスフィルタに構成する場合に、そのバンドパスフィルタの理想的な特性を実現可能なGm−Cフィルタを提供することにある。
【0012】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するために、請求項1〜請求項2に記載の各発明は、以下のように構成した。
すなわち、請求項1に記載の発明は、差動入力信号に応じた出力信号を生成する差動対のトランジスタ、前記差動対の各トランジスタの出力側にそれぞれ直列接続される一対のカスコードトランジスタ、および前記各カスコードトランジスタにそれぞれ直列接続されるコモンモードフィードバック用の一対のトランジスタを含むGm増幅器と、前記Gm増幅器の出力端子間に接続される容量素子と、前記Gm増幅器の出力端子の直流電位をレベルシフトするレベルシフタと、前記レベルシフタの出力信号に基づいて前記Gm増幅器の動作を安定化するためにフィードバック信号を生成し、このフィードバック信号を前記コモンモードフィードバック用の一対の各トランジスタの入力端子に供給するコモンモードフィードバック回路と、を備えていることを特徴とするものである。
【0013】
また、請求項2に記載の発明は、請求項1に記載のGm−Cフィルタにおいて、前記レベルシフタは、前記Gm増幅器の出力端子の直流電位をレベルシフトするソースフォロワ回路からなり、前記ソースフォロワ回路は少なくとも2つのトランジスタで構成され、前記2つのトランジスタは、各ゲートが前記Gm増幅器の各出力端子に接続され、各ソースにバイアス電流が夫々供給され、前記各ソースから前記コモンモードフィードバック回路へ出力信号を出力するようになっており、かつ、前記2つのトランジスタは、ゲートとソースとの間に容量素子が夫々接続されていることを特徴とするものである。
【0014】
このように本発明では、Gm増幅器の出力端子の直流電位をレベルシフトするレベルシフタを設けるようにしたので、そのレベルシフタで低下させる直流電位の分だけ、Gm増幅器の出力コモンレベルを高くできる。このため、Gm増幅器は、入力差動対の各トランジスタの出力側に一対のカスコードトランジスタをそれぞれ直列接続できるようになった。
【0015】
従って、本発明では、Gm増幅器を構成する入力差動対の各トランジスタの出力側にカスコードトランジスタを設けることができるので、本発明を用いてバンドパスフィルタを構成する場合に、1次の極がそのバンドパスフィルタの中心周波数から十分に離れて、バンドパスフィルタは理想的な特性が得られるようになる。
【0016】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
本発明のGm−Cフィルタの実施形態は、図1に示すように、Gm増幅器11と、容量素子としてのコンデンサ12と、レベルシフタ13と、コモンモードフィードバック回路14とを備えている。
【0017】
Gm増幅器11は、+入力端子15に入力される入力電圧Pinと、−入力端子16に入力される入力電圧Ninに応じた出力信号を生成し、この生成された出力信号を出力するようになっている。
このために、Gm増幅器11は、図1に示すように、入力差動対を構成するNMOSトランジスタQ1、Q2と、この各NMOSトランジスタQ1、Q2の各ドレイン側に直列接続される一対のカスコード用のNMOSトランジスタQ7、Q8と、このカスコード用のNMOSトランジスタQ7、Q8のドレイン側にそれぞれ直列に接続されるPMOSトランジスタQ3、Q4と、このPMOSトランジスタQ3、Q4のソース側にそれぞれ接続されるコモンモードフィードバック用のPMOSトランジスタQ5、Q6とを備えている。
【0018】
さらに詳述すると、NMOSトランジスタQ1のゲートには+入力信号Pinが入力され、NMOSトランジスタQ2のゲートには−入力信号Ninが入力されるようになっている。
NMOSトランジスタQ1、Q2の各ソースは共通接続されて接地され、NMOSトランジスタQ1、Q2の各ドレインは、NMOSトランジスタQ7、Q8の対応する各ソースにそれぞれに接続されている。NMOSトランジスタQ7、Q8の各ゲートには、所定のバイアス電圧V2が印加されている。
【0019】
NMOSトランジスタQ7、Q8の各ドレインは、レベルシフタ13の入力側に接続されるとともに、その両ドレイン間にコンデンサ12が接続されている。また、NMOSトランジスタQ7,Q8の各ドレインは、PMOSトランジスタQ3、Q4の対応する各ドレインにそれぞれ接続されている。PMOSトランジスタQ3、Q4の各ゲートには、所定のバイアス電圧V1が印加されている。
【0020】
PMOSトランジスタQ3、Q4の各ソースは、PMOSトランジスタQ5、Q6の対応する各ドレインに接続されている。PMOSトランジスタQ5、Q6の各ゲートには、コモンモードフィードバック回路14からのフィードバック電圧が印加されている。PMOSトランジスタQ5、Q6の各ソースは共通接続され、この共通接続部に電源電圧が印加されている。
【0021】
レベルシフタ13は、Gm増幅器11の出力端子の直流電位を所定電位(例えば0.7V)だけレベルシフト(低下)させるものである。このレベルシフタ13は、Gm増幅器11の出力コモンレベルの上昇分に応じた値の分だけ、直流電位を低下できるようになっている。
コモンモードフィードバック回路14は、レベルシフタ13の出力に基づいてフィードバック電圧を生成し、この生成したフィードバック電圧をPMOSトランジスタQ5、Q6の各ゲートにそれぞれ印加するようになっている。これにより、Gm増幅器11は安定な動作ができる。
【0022】
次に、上記のレベルシフタ13の具体的な構成について、図2を参照して説明する。
このレベルシフタ13は、図13に示すように、Gm増幅器11の出力端子の直流電位を所定のレベルだけ低下させるNMOSトランジスタQ11、Q12と、このNMOSトランジスタQ11、Q12に一定のバイアス電流を供給するためのNMOSトランジスタQ13、Q14とを備えている。NMOSトランジスタQ11、Q12は、それぞれソースフォロワとして機能するように接続されている。
【0023】
さらに詳述すると、NMOSトランジスタQ11のゲートには、Gm増幅器11におけるNMOSトランジスタQ7のドレイン電圧GmNoutが印加されるようになっている。またNMOSトランジスタQ12のゲートには、NMOSトランジスタQ8のドレイン電圧GmPoutが印加されるようになっている。
NMOSトランジスタQ11のゲートとソースとの間に、フィードフォワード用のコンデンサ21が接続されている。また、NMOSトランジスタQ12のゲートとソースとの間に、フィードフォワード用のコンデンサ22が接続されている。
【0024】
さらに、NMOSトランジスタQ11、Q12の各ドレインは共通接続され、この共通接続部に電源電圧が印加されている。NMOSトランジスタQ11、Q12の各ソースは、対応するNMOSトランジスタQ13、Q14を介してそれぞれ接地されている。また、NMOSトランジスタQ13、Q14の各ゲートには、所定のバイアス電圧V が印加されている。
【0025】
次に、図2に示すように、レベルシフタ13においてフィードフォワード用のコンデンサ21、22を設けた理由について、以下に説明する。
レベルシフタ13においては、レベルスフタ用のMOSトランジスタQ11、Q12の寄生容量などに起因して、Gm増幅器11の位相特性を悪化させる原因になる。
【0026】
これを回避するためには、MOSトランジスタQ11、Q12のトランジスタサイズを大きくして周波数帯域を広くする必要があるが、このようにすると消費電力が増大する結果を招く。
一方、レベルシフタ13は、カスコード用のMOSトランジスタQ7、Q8の追加に伴ってGm増幅器11に追加されたものである。さらに、バンドパスフィルタを構成する場合には、例えばGm増幅器11を18個というように多数使用し、これに伴ってレベルシフタ13も同数だけ使用する。このため、消費電力が非常に多くなるので、その消費電力をできるだけ抑制することが望まれる。
【0027】
そこで、このレベルシフタ13では、上記の不都合を解決するために、フィードフォワード用のコンデンサ21、22を設けるようにした。
従って、この実施形態によれば、Gm増幅器11本体がフィードフォワード用のコンデンサ21、22を通じて出力をドライブするので、レベルシフタ13は直流レベルを決める程度に動作していれば良く、消費電力を低減することができる。
【0028】
レベルシフタ13の出力の位相角は、フィードフォワード用のコンデンサ21、22に依存するため、そのコンデンサ21、22の静電容量値を適正に調整することにより、位相角を90度に保つことができる。
従って、この実施形態を用いてバンドパスフィルタを構成する場合には、最終的なフィルタの形状(特性)の微調整において、フィードフォワード用のコンデンサ21、22の静電容量値を調整することにより、理想的な特性のバンドパスフィルタを得ることができる。
【0029】
以上説明したように、この実施形態によれば、Gm増幅器11の出力端子の直流電位を所定電位だけレベルシフトするレベルシフタ13を設けるようにしたので、そのレベルシフタ13で低下させる直流電位の分だけ、Gm増幅器11の出力コモンレベルを高くできる。このため、Gm増幅器11は、入力差動対のMOSトランジスタQ1、Q2の出力側に、一対のカスコード用のMOSトランジスタQ7、Q8をそれぞれ直列接続できるようになった。
【0030】
このように、この実施形態では、Gm増幅器を構成する入力差動対のMOSトランジスタQ1、Q2のドレイン側(出力側)にカスコードトランジスタQ7、Q8を設けるようにしたので、この実施形態を用いてバンドパスフィルタを構成する場合に、1次の極がそのバンドパスフィルタの中心周波数から十分に離れて、その位相が90±0.5度以内に入るようになり、バンドパスフィルタは理想的な特性が得られるようになる。
【0031】
【発明の効果】
以上述べたように、本発明では、Gm増幅器を構成する入力差動対の各トランジスタの出力側にカスコードトランジスタを直列に設けるようにしたので、本発明を用いてバンドパスフィルタを構成する場合に、理想的な特性が得られるようになる。
【図面の簡単な説明】
【図1】
本発明の実施形態の構成を示す回路図(ブロック図)である。
【図2】レベルシフタの具体的な構成例を示す回路図である。
【図3】従来のGm−Cフィルタの構成例を示す図である。
【図4】図3のGm−Cフィルタが理想的な場合における利得特性と位相特性の一例を示す図である。
【図5】図3のGm−Cフィルタが理想的でない場合における利得特性と位相特性の一例を示す図である。
【図6】従来のGm−Cフィルタの具体的な構成例を示す図である。
【符号の説明】
Q1、Q2 入力差動対用のMOSトランジスタ
Q7、Q8 カスコード用のMOSトランジスタ
11 Gm増幅器
12 コンデンサ(容量素子)
13 レベルシフタ
14 コモンモードフィードバック回路
Claims (2)
- 差動入力信号に応じた出力信号を生成する差動対のトランジスタ、前記差動対の各トランジスタの出力側にそれぞれ直列接続される一対のカスコードトランジスタ、および前記各カスコードトランジスタにそれぞれ直列接続されるコモンモードフィードバック用の一対のトランジスタを含むGm増幅器と、
前記Gm増幅器の出力端子間に接続される容量素子と、
前記Gm増幅器の出力端子の直流電位をレベルシフトするレベルシフタと、
前記レベルシフタの出力信号に基づいて前記Gm増幅器の動作を安定化するためにフィードバック信号を生成し、このフィードバック信号を前記コモンモードフィードバック用の一対の各トランジスタの入力端子に供給するコモンモードフィードバック回路と、
を備えていることを特徴とするGm−Cフィルタ。 - 前記レベルシフタは、前記Gm増幅器の出力端子の直流電位をレベルシフトするソースフォロワ回路からなり、
前記ソースフォロワ回路は少なくとも2つのトランジスタで構成され、
前記2つのトランジスタは、各ゲートが前記Gm増幅器の各出力端子に接続され、各ソースにバイアス電流が夫々供給され、前記各ソースから前記コモンモードフィードバック回路へ出力信号を出力するようになっており、
かつ、前記2つのトランジスタは、ゲートとソースとの間に容量素子が夫々接続されていることを特徴とする請求項1に記載のGm−Cフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001130090A JP4647823B2 (ja) | 2001-04-26 | 2001-04-26 | Gm−Cフィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001130090A JP4647823B2 (ja) | 2001-04-26 | 2001-04-26 | Gm−Cフィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002330058A JP2002330058A (ja) | 2002-11-15 |
JP4647823B2 true JP4647823B2 (ja) | 2011-03-09 |
Family
ID=18978527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001130090A Expired - Fee Related JP4647823B2 (ja) | 2001-04-26 | 2001-04-26 | Gm−Cフィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4647823B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3906766B2 (ja) | 2002-08-30 | 2007-04-18 | 住友金属鉱山株式会社 | 酸化物焼結体 |
JP2007088699A (ja) * | 2005-09-21 | 2007-04-05 | Sanyo Electric Co Ltd | 電圧電流変換回路及びアナログフィルタ回路 |
JP4246222B2 (ja) | 2006-07-18 | 2009-04-02 | シャープ株式会社 | キャリア検出回路、それを備えた赤外線信号処理回路、ならびにキャリア検出回路の制御方法 |
JP4283301B2 (ja) | 2006-11-15 | 2009-06-24 | シャープ株式会社 | バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路 |
JP6758037B2 (ja) * | 2015-10-16 | 2020-09-23 | ローム株式会社 | チョッパ安定化アンプ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06152320A (ja) * | 1992-10-30 | 1994-05-31 | Asahi Kasei Micro Syst Kk | Gm−Cフィルタ |
JPH06318843A (ja) * | 1993-04-28 | 1994-11-15 | Asahi Kasei Micro Syst Kk | Gm−Cフィルタ |
JP2000517146A (ja) * | 1997-06-11 | 2000-12-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 2段同相モード制御及び電流ブースト手段を具えるGm―Cセル |
-
2001
- 2001-04-26 JP JP2001130090A patent/JP4647823B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06152320A (ja) * | 1992-10-30 | 1994-05-31 | Asahi Kasei Micro Syst Kk | Gm−Cフィルタ |
JPH06318843A (ja) * | 1993-04-28 | 1994-11-15 | Asahi Kasei Micro Syst Kk | Gm−Cフィルタ |
JP2000517146A (ja) * | 1997-06-11 | 2000-12-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 2段同相モード制御及び電流ブースト手段を具えるGm―Cセル |
Also Published As
Publication number | Publication date |
---|---|
JP2002330058A (ja) | 2002-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5392003A (en) | Wide tuning range operational transconductance amplifiers | |
JP5087680B2 (ja) | トランスのカップリングを利用した差動電圧制御発振器及び直交電圧制御発振器 | |
JP3318725B2 (ja) | アナログフィルタ回路 | |
KR100299740B1 (ko) | 필터회로 | |
JP2010114689A (ja) | 半導体集積回路装置 | |
US10637695B1 (en) | High-speed low-voltage serial link receiver and method thereof | |
US7948294B2 (en) | Mixer with high linearity | |
EP1927188B1 (en) | Filter circuit | |
JP3486072B2 (ja) | 可変利得増幅器 | |
USRE35379E (en) | Completely differential filter with switched condensers using CMOS operational amplifiers with no common-mode feedback | |
JPH04264806A (ja) | 演算増幅器およびこれを安定化する方法 | |
JP3616268B2 (ja) | リングオシレータ用遅延回路 | |
US20060125567A1 (en) | Amplifier circuit | |
JP4647823B2 (ja) | Gm−Cフィルタ | |
US6137370A (en) | Oscillator having loop including transconductor bandpass filter | |
US5541555A (en) | High performance transconductance operational amplifier of the CMOS integrated type | |
JPH10322143A (ja) | Ac結合回路 | |
JP4544947B2 (ja) | 増幅回路 | |
Muñoz et al. | Two new VHF tunable CMOS low-voltage linear transconductors and their application to HF gm-C filter design | |
US7098718B2 (en) | Tunable current-mode integrator for low-frequency filters | |
JP3442613B2 (ja) | 可変利得増幅器 | |
JP4867066B2 (ja) | 増幅回路 | |
JP4572481B2 (ja) | トランスコンダクタ回路 | |
WO2017126241A1 (ja) | 可変容量回路、発振回路、および、可変容量回路の制御方法 | |
JP2005286822A (ja) | コンダクタンスアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4647823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |