JP5087680B2

JP5087680B2 - トランスのカップリングを利用した差動電圧制御発振器及び直交電圧制御発振器

Info

Publication number: JP5087680B2
Application number: JP2010541380A
Authority: JP
Inventors: ユンジェイ、; チョンスキム、
Original assignee: Electronics and Telecommunications Research Institute ETRI
Current assignee: Electronics and Telecommunications Research Institute ETRI
Priority date: 2008-02-21
Filing date: 2008-06-13
Publication date: 2012-12-05
Anticipated expiration: 2028-06-13
Also published as: US8212625B2; JP2011509038A; KR100952424B1; KR20090090976A; US20110032044A1

Description

本発明は、トランスのカップリングを利用した差動電圧制御発振器及び直交電圧制御発振器に関し、さらに詳しくは、トランスのカップリングを利用して低電力及び優れた位相雑音特性を有しながら広い発振周波数範囲と線形的な制御電圧−発振周波数の特性を有する電圧制御発振器に関する。

一般的に、電圧制御発振器（ＶＣＯ：Voltage Control Oscillator）は、電圧を調節することによって、可変キャパシタのキャパシタンスを変化させて周波数を調節する発振器を意味する。このような電圧制御発振器は、すべての電気通信システムの不可欠な部分であって、所定の信号に対する周波数を上向き変換（up-conversion）するか、または下向き変換（down-conversion）するときに使用されることができる。

図１は、従来のＬＣ電圧制御発振器を示す図である。
図１を参照すれば、従来のＬＣ電圧制御発振器１００は、制御電圧ＶＣによって周波数を発振させるＬＣ共振回路１３０と、ＬＣ共振回路１３０から出力される発振周波数を増幅する増幅回路１５０とで構成される。

このように構成された従来のＬＣ電圧制御発振器１００は、電流の再使用のためにインダクタＬの両端にＮＭＯＳトランジスタＮＭとＰＭＯＳトランジスタＰＭが直列で連結され、１つの電流パスを成すので、電流消耗を半分に低減することができると共に、発振が可能である。

しかしながら、このようなＬＣ電圧制御発振器１００の場合、ＮＭＯＳトランジスタＮＭとＰＭＯＳトランジスタＰＭが正確に対称とならないため、出力がアンバランスとなる問題があり、このような問題点を解決するために、出力端に抵抗Ｒ_Ｓを連結し、出力レベルを同一に調節する。しかし、抵抗Ｒ_Ｓによる電圧降下分だけ供給電圧の大きさを高めなければならないという問題点がある。

一方、このように構成された２つのＬＣ電圧制御発振器をスイッチングトランジスタで連結し、直交電圧制御発振器を具現する場合、スイッチングトランジスタが発振ロッドに追加に連結されることによって、電流消耗が増加するという問題点がある。

また、スイッチングトランジスタが容易に基板とカップリングされ、基板の寄生成分が直接発振ロッドに伝達され、そのため、位相雑音が劣化するという問題点がある。

したがって、本発明は、前述のような問題点を解決するためになされたものであって、その目的は、低電力及び優れた位相雑音特性を有しながら広い発振周波数範囲と線形的な制御電圧−発振周波数の特性を有する差動及び直交電圧制御発振器を提供することにある。

本発明の他の目的は、スイッチングトランジスタによる電流消耗と基板損失なしに、優れた位相雑音特性を有する直交電圧制御発振器を提供することにある。

上記目的を達成するために、本発明によるトランスのカップリングを利用した差動電圧制御発振器は、第１ノードと第３ノードとの間に１次コイルが連結され、第２ノードと第４ノードとの間に２次コイルが連結されたトランスと、第１制御電圧と前記第１、第２ノードとの間に各々連結された第１、第２可変キャパシタンス部と、第２制御電圧と前記第３、第４ノードとの間に各々連結された第３、第４可変キャパシタンス部とで構成され、前記第１、第２制御電圧によって周波数を発振させる共振回路と；電源電圧と前記第１ノードとの間、及び前記電源電圧と前記第２ノードとの間に各々連結された第１、第２ＰＭＯＳトランジスタで構成され、前記共振回路から出力される発振周波数を差動増幅して出力する第１増幅回路と；前記第３ノードと第５ノードとの間、及び前記第４ノードと前記第５ノードとの間に各々連結された第１、第２ＮＭＯＳトランジスタで構成され、前記共振回路から出力される発振周波数を差動増幅して出力する第２増幅回路と；を含み、前記第１ＮＭＯＳトランジスタ及び第２ＮＭＯＳトランジスタが前記トランスを通じて前記第２ＰＭＯＳトランジスタ及び前記第１ＰＭＯＳトランジスタと各々差動クロス−カップリングされることを特徴とする。

ここで、前記トランスの１次コイルのセントタップと２次コイルのセントタップとは、互いに連結され、前記セントタップを通じて前記第１、第２ＮＭＯＳトランジスタと前記第１、第２ＰＭＯＳトランジスタが各々直列で連結され、１つの電流パスを有する。

前記第１、第２可変キャパシタンス部は、互いに同一のキャパシタンスを有し、前記第３、第４可変キャパシタンス部は、前記第１、第２可変キャパシタンス部と異なるキャパシタンスを有し、且つ互いに同一のキャパシタンスを有する。すなわち、前記第１、第２可変キャパシタンス部と前記第３、第４可変キャパシタンス部とは、互いに異なる周波数同調範囲を有する。

したがって、前記第１、第２可変キャパシタンス部または前記第３、第４可変キャパシタンス部のうちいずれか一対の可変キャパシタンス部は、粗同調（coarse tuning）を担当し、他の一対の可変キャパシタンス部は、微細同調（fine tuning）を担当する。

また、前記第１乃至第４可変キャパシタンス部は、多段のバラクタダイオードよりなり、前記第１、第２可変キャパシタンス部の間及び前記第３、第４可変キャパシタンス部の間に、前記第１、第２制御電圧の分配のための１つ以上の抵抗が各々連結されることが好ましい。したがって、前記第１、第２可変キャパシタンス部に前記第１制御電圧が印加されれば、前記第１制御電圧が前記各抵抗から分配され、前記第１、第２可変キャパシタンス部のキャパシタンスが全体キャパシタンス領域で線形的に可変し、前記第３、第４可変キャパシタンス部に前記第２制御電圧が印加されれば、前記第２制御電圧が前記各抵抗から分配され、前記第３、第４可変キャパシタンス部のキャパシタンスが全体キャパシタンス領域で線形的に可変する。

また、本発明によるトランスのカップリングを利用した直交電圧制御発振器は、第１、第２差動電圧制御発振器が第１乃至第４スイッチングトランジスタを通じて互いに連結され、４位相の直交信号を出力し、且つ前記第１差動電圧制御発振器に連結された第１、第２スイッチングトランジスタのソースは、前記第１差動電圧制御発振器の増幅回路を構成する第１、第２ＮＭＯＳトランジスタまたは第１、第２ＰＭＯＳトランジスタのボディーゲートに各々連結され、前記第２差動電圧制御発振器に連結された第３、第４スイッチングトランジスタのソースは、前記第２差動電圧制御発振器の増幅回路を構成する第１、第２ＮＭＯＳトランジスタまたは第１、第２ＰＭＯＳトランジスタのボディーゲートに各々連結されることを特徴とする。

第一に、本発明による差動及び直交電圧制御発振器は、電流の再使用構造によって低電力駆動が可能である。

第二に、本発明による差動及び直交電圧制御発振器は、トランスを用いたカップリングによって優れた位相雑音特性を有する。

第三に、本発明による差動及び直交電圧制御発振器は、周波数可変のための可変キャパシタンス部が粗同調用と微細同調用とに分けられるので、これによって電圧発振利得を低減しつつ広帯域同調範囲を得ることができる。

第四に、本発明による差動及び直交電圧制御発振器は、抵抗を用いた制御電圧の分配によって各可変キャパシタンス部が全体キャパシタンス領域で線形的に動作するように構成されているので、これによって線形的な制御電圧−発振周波数特性を得ることができる。

第五に、本発明による直交電圧制御発振器は、スイッチングトランジスタによる電流消耗と基板損失なしに、優れた位相雑音特性を有しながら４位相の直交信号を出力することができる。

従来のＬＣ電圧制御発振器を示す図である。本発明による差動電圧制御発振器を示す図である。図２に示された電圧制御発振器の電流の再使用構造を説明するための図である。図４ａは、図２において各可変キャパシタンス部が線形的に動作するように第１、第２可変キャパシタンス部の間及び第３、第４可変キャパシタンス部の間に１つ以上の抵抗を連結した構造であり、図４ｂは、図４ａに示された各可変キャパシタンス部の可変キャパシタンス範囲を示す図である。図２に示された電圧制御発振器において第１、第２制御電圧を調節して周波数同調を行った結果を示す図である。図２に示された電圧制御発振器において入力電圧に対する差動出力電圧のシミュレーション結果を示す図である。本発明による直交電圧制御発振器を示す図である。

以下、添付の図面を参照して本発明の好ましい実施例を詳しく説明する。
図２は、本発明による差動電圧制御発振器を示す図である。
図２を参照すれば、本発明による差動電圧制御発振器２００は、第１、第２制御電圧ＶＣ１、ＶＣ２によって周波数を発振させる共振回路２３０と、共振回路２３０から出力される発振周波数を差動増幅する第１、第２増幅回路２５０Ａ、２５０Ｂとで構成されている。

前記第１増幅回路２５０Ａは、第１、第２ＰＭＯＳトランジスタＰＭ１、ＰＭ２で構成され、前記第２増幅回路２５０Ｂは、第１、第２ＮＭＯＳトランジスタＮＭ１、ＮＭ２で構成され、前記共振回路２３０は、トランス２３１と、該トランス２３１に連結された第１乃至第４可変キャパシタンス部ＣＶ１〜ＣＶ４とで構成される。

以下、前記各構成要素の連結関係についてさらに詳しく説明する。
電源電圧ＶＤＤと第１ノードＮ１との間に第１ＰＭＯＳトランジスタＰＭ１が連結され、電源電圧ＶＤＤと第２ノードＮ２との間に第２ＰＭＯＳトランジスタＰＭ２が連結される。また、第１制御電圧ＶＣ１と第１ノードＮ１との間に第１可変キャパシタンス部ＣＶ１が連結され、第１制御電圧ＶＣ１と第２ノードＮ２との間に第２可変キャパシタンス部ＣＶ２が連結される。

第３ノードＮ３と第５ノードＮ５との間に第１ＮＭＯＳトランジスタＮＭ１が連結され、第４ノードＮ４と第５ノードＮ５との間に第２ＮＭＯＳトランジスタＮＭ２が連結される。また、第２制御電圧ＶＣ２と第３ノードＮ３との間に第３可変キャパシタンス部ＣＶ３が連結され、第２制御電圧ＶＣ２と第４ノードＮ４との間に第４可変キャパシタンス部ＣＶ４が連結される。また、第５ノードＮ５と接地端子ＧＮＤとの間には、バイアス電流供給のための第３ＮＭＯＳトランジスタＮＭ３が連結される。

ここで、前記第１ＰＭＯＳトランジスタＰＭ１及び第２ＰＭＯＳトランジスタＰＭ２は、前記第２ＮＭＯＳトランジスタＮＭ２及び前記第１ＮＭＯＳトランジスタＮＭ１と各々差動クロス−カップリングされる。これについて具体的に説明すれば、次の通りである。

前記第１ＮＭＯＳトランジスタＮＭ１のドレイン端子は、前記第２ＰＭＯＳトランジスタＰＭ２のゲート端子に連結され、前記第２ＮＭＯＳトランジスタＮＭ２のドレイン端子は、前記第１ＰＭＯＳトランジスタＰＭ１のゲート端子に連結される。また、前記第１ＰＭＯＳトランジスタＰＭ１のドレイン端子は、前記第２ＮＭＯＳトランジスタＮＭ２のゲート端子に連結され、前記第２ＰＭＯＳトランジスタＰＭ２のドレイン端子は、前記第１ＮＭＯＳトランジスタＮＭ１のゲート端子に連結される。

すなわち、第１ＮＭＯＳトランジスタＮＭ１及び第２ＮＭＯＳトランジスタＮＭ２は、トランス２３１を通じて第２ＰＭＯＳトランジスタＰＭ２及び第１ＰＭＯＳトランジスタＰＭ１と各々クロス−カップリングされる。

前記第１ノードＮ１と第３ノードＮ３との間にトランス２３１の１次コイル２３１ａの両端が連結され、第２ノードＮ２と第４ノードＮ４との間にトランス２３１の２次コイル２３１ｂの両端が連結され、トランス２３１の第１コイル２３１ａと第２コイル２３１ｂの各セントタップ２３１ｃとは、互いに連結されている。

このように構成された本発明の差動電圧制御発振器２００は、（１）電流の再使用構造を採用して低電力駆動が可能であり、（２）トランス２３１を用いたカップリングによって優れた位相雑音特性を得ることができ、（３）粗同調及び微細同調が可能な可変キャパシタンス部ＣＶ１〜ＣＶ４によって広帯域同調範囲を得ることができ、（４）抵抗を用いた制御電圧の分配によって制御電圧−発振周波数の特性が線形的であることに特徴がある。以下、これについてさらに詳しく説明する。

第一に、本発明による差動電圧制御発振器２００は、図１に示された従来のＬＣ電圧制御発振器のような電流の再使用構造を有し、これによって低電力で駆動可能である。

電流の再使用構造について図３を参照してさらに詳しく説明すれば、次の通りである。
図３は、図２に示された電圧制御発振器の電流の再使用構造を説明するための図であり、−ｇ_activeは、第１、第２ＮＭＯＳトランジスタＮＭ１、ＮＭ２と第１、第２ＰＭＯＳトランジスタＰＭ１、ＰＭ２が直列で連結されてなされたネガチブトランスコンダクタンスの和［（−ｇ_ｎ）＋（−ｇ_ｐ）］を示す。

図３に示されたように、本発明の差動電圧制御発振器においては、第１、第２ＮＭＯＳトランジスタＮＭ１、ＮＭ２及び第１、第２ＰＭＯＳトランジスタＰＭ１、ＰＭ２のスイッチング動作によって１次コイル２３１ａからセントタップ２３１ｃを通じて２次コイル２３１ｂに向かう第１電流パスＰ１と、２次コイル２３１ｂからセントタップ２３１ｃを通じて１次コイル２３１ａに向かう第２電流パスＰ２が形成される。

すなわち、第１、第２ＮＭＯＳトランジスタＮＭ１、ＮＭ２とＰＭＯＳトランジスタＰＭ１、ＰＭ２が直列で連結され、１つの電流パスを成しており、このような電流の再使用構造によって電流消耗を半分に低減しながらも発振が可能である。

また、トランス２３１の１次コイル２３１ａと２次コイル２３１ｂがセントタップ２３１ｃを通じて連結されているので、第１、第２ＮＭＯＳトランジスタＮＭ１、ＮＭ２と第１、第２ＰＭＯＳトランジスタＰＭ１、ＰＭ２とが正確に対称とならない場合にも、Ｉ／Ｑ出力レベルを互いに同一に調整することができ、第１、第２電流パスＰ１、Ｐ２のＡＣ信号がカップリングされ、良好度（quality factor）及び位相雑音特性が向上する。

第二に、本発明による差動電圧制御発振器２００は、トランス２３１を通じて第１ＮＭＯＳトランジスタＮＭ１及び第２ＮＭＯＳトランジスタＮＭ２が第２ＰＭＯＳトランジスタＰＭ２及び第１ＰＭＯＳトランジスタＰＭ１と各々クロス−カップリングされる構造を有し、これによって優れた位相雑音特性を得ることができる。

さらに具体的に説明すれば、図２に示されたように、トランス２３１ａの第１コイル２３１ａの両端に第１ＰＭＯＳトランジスタＰＭ１のドレインと第１ＮＭＯＳトランジスタＮＭ１のドレインが連結され、第２コイル２３１ｂの両端に第２ＰＭＯＳトランジスタＰＭ２のドレインと第２ＮＭＯＳトランジスタＮＭ２のドレインが連結されることによって、結果的にトランス２３１を間に置いて第１ＮＭＯＳトランジスタＮＭ１のゲート端子及びドレイン端子が第２ＰＭＯＳトランジスタＰＭ２のドレイン端子及びゲート端子に各々連結され、第２ＮＭＯＳトランジスタＮＭ２のゲート端子及びドレイン端子が前記第１ＰＭＯＳトランジスタＰＭ１のドレイン端子及びゲート端子に各々連結される構造を有するようになる。

この際、第１、第２ＮＭＯＳトランジスタＮＭ１、ＮＭ２及び第１、第２ＰＭＯＳトランジスタＰＭ１、ＰＭ２の連結方法は、電圧発振性能に影響を与えることができるが、本発明においては、上記のように、トランス２３１を通じてクロス−カップリングされる形態を有するように連結し、このような連結構造によって位相雑音特性が向上する。

第三に、本発明による差動電圧制御発振器２００は、周波数可変のための第１、第２可変キャパシタンス部ＣＶ１、ＣＶ２と第３、第４可変キャパシタンス部ＣＶ３、ＣＶ４のうちいずれか一対の可変キャパシタンス部は、粗同調を行い、他の一対の可変キャパシタンス部は、微細同調を行う構造を有し、これによって電圧発振利得を低減しつつ広帯域同調範囲を得ることができる。

さらに具体的に説明すれば、第１、第２可変キャパシタンス部ＣＶ１、ＣＶ２と第３、第４可変キャパシタンス部ＣＶ３、ＣＶ４とは、互いに異なるキャパシタンスを有する。したがって、第１、第２可変キャパシタンス部ＣＶ１、ＣＶ２のキャパシタンスＣ１を調節して粗同調を行い、第３、第４可変キャパシタンス部ＣＶ３、ＣＶ４のキャパシタンスＣ２を調節して微細同調を行う場合、電圧発振利得を低減しつつ広帯域同調範囲を得ることができる。

ここで、第１、第２可変キャパシタンス部ＣＶ１、ＣＶ２は、互いに同一のキャパシタンスを有し、第３、第４可変キャパシタンス部ＣＶ３、ＣＶ４も、互いに同一のキャパシタンスを有することが好ましい。また、粗同調及び微細同調を担当する可変キャパシタンス部は、取り替えてもよい。

第四に、本発明による差動電圧制御発振器２００は、制御電圧−発振周波数の特性が線形的である。

通常の電圧制御発振器において、可変キャパシタンス部は、バラクタダイオードで構成される。しかし、バラクタダイオードは、一部の可変キャパシタンス領域において非線形的特性を有し、そのため、電圧発振利得が一定の値を有しないようになる。

このために、本発明においては、第１、第２可変キャパシタンス部ＣＶ１、ＣＶ２の間及び第３、第４可変キャパシタンス部ＣＶ３、ＣＶ４の間に１つ以上の抵抗を連結し、第１乃至第４可変キャパシタンス部ＣＶ１〜ＣＶ４の非線形的な特性を線形化する。以下、これについて、図４ａ及び図４ｂを参照してさらに詳しく説明する。

図４ａは、図２において、各可変キャパシタンス部が線形的に動作するように、第１、第２可変キャパシタンス部ＣＶ１、ＣＶ２の間及び第３、第４可変キャパシタンス部ＣＶ３、ＣＶ４の間に１つ以上の抵抗を連結した構造であり、図４ｂは、図４ａに示された各可変キャパシタンス部の可変キャパシタンス範囲を示す図である。

図４ａを参照すれば、第１乃至第４可変キャパシタンス部ＣＶ１〜ＣＶ４は、３段のバラクタダイオードＣ０で各々構成され、各段のバラクタダイオードＣ０には、抵抗Ｒが各々連結されている。

各バラクタダイオードＣ０は、０〜Ｖｃの制御電圧ＶＣに対してキャパシタンスの変化が非線形的である。しかし、図４ａのように、各段のバラクタダイオードＣ０に抵抗Ｒが各々連結された場合、Ｖｃの制御電圧が印加されれば、各抵抗Ｒから制御電圧Ｖｃが分配される。

これにより、図４ｂに示されたように、各バラクタダイオードＣ０で可変されるキャパシタンス範囲が変わるようになり、最終的に可変されるキャパシタンス範囲は、（Ｃａ＋Ｃｂ）〜（Ｃａ＋Ｃｂ＋Ｃｃ）になる。したがって、実際に可変されるキャパシタンスは、Ｃｃなので、全体キャパシタンスの変化は、線形的であることが分かる。

すなわち、このような抵抗を用いた制御電圧の分配によって第１乃至第４可変キャパシタンス部ＣＶ１〜ＣＶ４のキャパシタンス変化が線形化され、これによって線形的な制御電圧−発振周波数の特性を得ることができる。

本実施例においては、３つのバラクタダイオードを利用して可変キャパシタンス範囲を３つの部分に分けたが、さらに多いバラクタダイオードを利用して可変キャパシタンス範囲をさらに細分化することも可能である。但し、可変キャパシタンス範囲を細分化するほど全体可変キャパシタンス範囲が減少し、周波数同調範囲が減少するおそれがあるので、周波数同調範囲が減少しない範囲内で可変キャパシタンス範囲を細分化することが好ましい。

図５は、図２に示された電圧制御発振器において、第１、第２制御電圧ＣＶ１、ＣＶ２を調節して周波数同調を行った結果を示す図である。
図５に示されたように、粗同調のための第１、第２可変キャパシタンス部ＣＶ１、ＣＶ２の第１制御電圧ＶＣ１を０．２Ｖステップに可変しながら、第３、第４可変キャパシタンス部ＣＶ３、ＣＶ４の第２制御電圧ＶＣ２を制御し、微細同調を行う場合、発振周波数の範囲が１．５ＧＨｚ以上の広帯域特性を有するようになることが分かる。

図６は、図２に示された差動電圧制御発振器において、４つの出力ノードＮ１、Ｎ２、Ｎ３、Ｎ４で出力電圧のシミュレーション結果を示す図である。
図６を参照すれば、増幅回路２５０Ｂから出力される第１差動出力電圧＋Ｖ_Ｏ１、−Ｖ_Ｏ１と増幅回路２５０Ａから出力される第２差動出力電圧＋Ｖ_Ｏ２、−Ｖ_Ｏ２は、振幅の大きさが異なることが分かる。このような振幅の差異は、各出力端子に連結された可変キャパシタンス部のキャパシタンス値の差異に起因するもので、出力端子に連結された可変キャパシタンス部のキャパシタンス値が大きいほど、出力電圧の振幅の大きさが大きくなり、キャパシタンスが小さければ出力電圧の振幅の大きさが小くなる。

また、陰の第１差動出力電圧−Ｖ_Ｏ１と陰の第２差動出力電圧−Ｖ_Ｏ２、そして陽の第１差動出力電圧＋Ｖ_Ｏ１と陽の第２差動出力電圧＋Ｖ_Ｏ２は、位相が同一でないことが分かる。このような位相の差異は、トランス２３１を用いたカップリングに起因するものである。すなわち、トランス２３１によるカップリングを通じて位相の差異を調節することができる。

したがって、差動構造の電圧制御発振器から出力される第１差動出力電圧＋Ｖ_Ｏ１、−Ｖ_Ｏ１と第２差動出力電圧＋Ｖ_Ｏ２、−Ｖ_Ｏ２のうち所望の大きさ及び位相を有するいずれか一対の出力電圧を選択すればよい。

一方、前述のように、２つの電圧制御発振器をスイッチングトランジスタで連結して直交電圧制御発振器を具現する場合、スイッチングトランジスタによって電流消耗が増加し、基板損失（位相雑音）が発生するという問題点がある。

このために、本発明においては、スイッチングトランジスタによる電流消耗と基板損失なしに、直交信号を出力することができる直交電圧制御発振器を構成する。以下、これについて、図７を参照してさらに詳しく説明する。

図７は、本発明による直交電圧制御発振器を示す図である。
図７を参照すれば、本発明による直交電圧制御発振器は、第１、第２電圧制御発振器２００ａ、２００ｂが第１乃至第４スイッチングトランジスタＭ_Ｓ１〜Ｍ_Ｓ４を通じて連結された構造であり、前記第１、第２電圧制御発振器２００ａ、２００ｂは、図２に示された電圧制御発振器２００と構成が同一である。

第１電圧制御発振器２００ａにおいて第１、第２スイッチングトランジスタＭ_Ｓ１、Ｍ_Ｓ２のソースは、第１、第２ＮＭＯＳトランジスタＮＭ１、ＮＭ２のボディーゲートに各々連結される。同じく、第２電圧制御発振器２００ａにおいて第３、第４スイッチングトランジスタＭ_Ｓ３、Ｍ_Ｓ４のソースは、第５、第６ＮＭＯＳトランジスタＮＭ５、ＮＭ６のボディーゲートに各々連結される。

すなわち、このような連結構造によって、第１乃至第４スイッチングトランジスタＭ_Ｓ１〜Ｍ_Ｓ４には電流が流れなくなり、電流消耗を減少させることができ、第１乃至第４スイッチングトランジスタＭ_Ｓ１〜Ｍ_Ｓ４が基板にカップリングされないので、基板の寄生成分による位相雑音なしに４位相の直交信号を得ることができる。

本実施例においては、トランス２３１のカップリングを利用した直交電圧制御発振器を例に取って説明したが、このようなスイッチングトランジスタの連結構造は、従来のインダクタを利用した直交電圧制御発振器にも適用可能であることはもちろんである。

以上、本発明の好ましい実施例を中心に記述したが、本発明の属する技術分野における通常の知識を有する者なら、本発明が本発明の本質的な特性を逸脱しない範囲で変形された形態に具現されることができることを理解することができる。それで、開示された実施例は、限定的な観点ではなく、説明的な観点で考慮すべきである。本発明の範囲は、前述の説明ではなく、特許請求範囲に開示されており、それと同等な範囲内にあるすべての差異は、本発明に含まれたものと解すべきである。

２３０共振回路
２３１トランス
２３１ａ、２３１ｂトランスの１次コイル、２次コイル
２３１ｃセントタップ
２５０Ａ、２５０Ｂ第１、第２増幅回路
ＰＭ１、ＰＭ２第１、第２ＰＭＯＳトランジスタ
ＮＭ１、ＮＭ２第１、第２ＮＭＯＳトランジスタ
ＣＶ１〜ＣＶ４第１乃至第４可変キャパシタンス部
ＭＳ１、ＭＳ２、ＭＳ３、ＭＳ４第１乃至第４スイッチングトランジスタ

Claims

それぞれのソース端子が接続された第１ＰＭＯＳトランジスタ及び第２ＰＭＯＳトランジスタと、
それぞれのソース端子が接続された第１ＮＭＯＳトランジスタ及び第２ＮＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレイン端子に１次コイルの一端が接続され、前記第１ＮＭＯＳトランジスタのドレイン端子に前記１次コイルの他端が接続され、前記第２ＰＭＯＳトランジスタのドレイン端子に２次コイルの一端が接続され、前記第２ＮＭＯＳトランジスタのドレイン端子に前記２次コイルの他端が接続され、前記１次コイル及び前記２次コイルのセントタップが接続されているトランスと、
前記第１ＰＭＯＳトランジスタのドレイン端子及び前記第２ＰＭＯＳトランジスタのドレイン端子間に接続された第１制御電圧に基づいて制御される第１電圧制御可変キャパシタンス部と、
前記第１ＮＭＯＳトランジスタのドレイン端子及び前記第２ＮＭＯＳトランジスタのドレイン端子間に接続された第２制御電圧に基づいて制御される第２電圧制御可変キャパシタンス部と、を含み、
前記第１ＰＭＯＳトランジスタのゲート端子は前記第２ＮＭＯＳトランジスタのドレイン端子に接続され、前記第２ＰＭＯＳトランジスタのゲート端子は前記第１ＮＭＯＳトランジスタのドレイン端子に接続され、前記第１ＮＭＯＳトランジスタのゲート端子は前記第２ＰＭＯＳトランジスタのドレイン端子に接続され、前記第２ＮＭＯＳトランジスタのゲート端子は前記第１ＰＭＯＳトランジスタのドレイン端子に接続されることを特徴とするトランスのカップリングを利用した差動電圧制御発振器。
第１電圧制御可変キャパシタンス部は、前記第１ＰＭＯＳトランジスタのドレイン端子及び前記第２ＰＭＯＳトランジスタのドレイン端子間に直列に接続された第１可変キャパシタンス部及び第２可変キャパシタンス部を含み、
第２電圧制御可変キャパシタンス部は、前記第１ＮＭＯＳトランジスタのドレイン端子及び前記第２ＮＭＯＳトランジスタのドレイン端子間に直列に接続された第３可変キャパシタンス部及び第４可変キャパシタンス部を含み、
前記第１可変キャパシタンス部及び前記第２可変キャパシタンス部の接続点に第１制御電圧が印加され、前記第３可変キャパシタンス部及び前記第４可変キャパシタンス部の接続点に第２制御電圧が印加されることを特徴とする請求項１に記載のトランスのカップリングを利用した作動電圧制御発振器。
前記セントタップを通じて、前記第１ＰＭＯＳトランジスタ及び前記第２ＮＭＯＳトランジスタが直列に接続された第１電流パスと、
前記セントタップを通じて、前記第２ＰＭＯＳトランジスタ及び前記第１ＮＭＯＳトランジスタが直列に接続された第２電流パスと、
のうちいずれか１つの電流パスが形成されることを特徴とする請求項１に記載のトランスのカップリングを利用した差動電圧制御発振器。
前記第１、第２可変キャパシタンス部は、互いに同一のキャパシタンスを有し、前記第３、第４可変キャパシタンス部は、前記第１、第２可変キャパシタンス部と異なるキャパシタンスを有し、且つ互いに同一のキャパシタンスを有することを特徴とする請求項２に記載のトランスのカップリングを利用した差動電圧制御発振器。
前記第１、第２可変キャパシタンス部と前記第３、第４可変キャパシタンス部は、互いに異なる周波数同調範囲を有し、前記第１、第２可変キャパシタンス部は、粗同調を担当し、前記第３、第４可変キャパシタンス部は、微細同調を担当することを特徴とする請求項２に記載のトランスのカップリングを利用した差動電圧制御発振器。
前記第１、第２可変キャパシタンス部と前記第３、第４可変キャパシタンス部は、互いに異なる周波数同調範囲を有し、前記第１、第２可変キャパシタンス部は、微細同調を担当し、前記第３、第４可変キャパシタンス部は、粗同調を担当することを特徴とする請求項２に記載のトランスのカップリングを利用した差動電圧制御発振器。
前記第１電圧制御可変キャパシタンス部は、
前記第１ＰＭＯＳトランジスタのドレイン端子に接続される第１固定キャパシタンスと、前記第１制御電圧及び接地電位間の電位を複数の抵抗により分割した第１多重分割電位点と前記第１固定キャパシタンスとの間に接続される第１の複数のバラクタダイオードとを含む第１キャパシタンス部と、
前記第２ＰＭＯＳトランジスタのドレイン端子に接続される第２固定キャパシタンスと、前記第１多重分割電位点と前記第２固定キャパシタンスとの間に接続される第２の複数のバラクタダイオードを含む第２キャパシタンス部と、を含み、
前記第１、２の複数のバラクタダイオードに前記第１制御電圧に基づく分割電位が分配されて前記第１電圧制御可変キャパシタンス部の全体キャパシタンスが線形的に可変される
ことを特徴とする請求項１記載のトランスのカップリングを利用した作動電圧制御発振器。
前記第２電圧制御可変キャパシタンス部は、
前記第１ＮＭＯＳトランジスタのドレイン端子に接続される第３固定キャパシタンスと、前記第２制御電圧及び接地電位との間の電位を複数の抵抗により分割した第２多重分割電位点と前記第３固定キャパシタンスとの間に接続される第３の複数のバラクタダイオードとを含む第３キャパシタンス部と、
前記第２ＮＭＯＳトランジスタのドレイン端子に接続される第４固定キャパシタンスと、前記第２多重分割電位点と前記第４固定キャパシタンスとの間に接続される第４の複数のバラクタダイオードを含む第４キャパシタンス部と、を含み、
前記第３、４の複数のバラクタダイオードに前記第２制御電圧に基づく分割電位が分配されて前記第２電圧制御可変キャパシタンス部の全体キャパシタンスが線形的に可変される
ことを特徴とする請求項１記載のトランスのカップリングを利用した作動電圧制御発振器。
前記第１、第２ＮＭＯＳトランジスタのそれぞれのソース端子と接地端子との間にバイアス電流供給のための第３ＮＭＯＳトランジスタが連結されることを特徴とする請求項１に記載のトランスのカップリングを利用した差動電圧制御発振器。
それぞれのソース端子が接続された第１ＰＭＯＳトランジスタ及び第２ＰＭＯＳトランジスタと、
それぞれのソース端子が接続された第１ＮＭＯＳトランジスタ及び第２ＮＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレイン端子に１次コイルの一端が接続され、前記第１ＮＭＯＳトランジスタのドレイン端子に前記１次コイルの他端が接続され、前記第２ＰＭＯＳトランジスタのドレイン端子に２次コイルの一端が接続され、前記第２ＮＭＯＳトランジスタのドレイン端子に前記２次コイルの他端が接続され、前記１次コイル及び前記２次コイルのセントタップが接続されている第１トランスと、
前記第１ＰＭＯＳトランジスタのドレイン端子及び前記第２ＰＭＯＳトランジスタのドレイン端子間に直列に接続された第１可変キャパシタンス部および第２可変キャパシタンス部と、
前記第１ＮＭＯＳトランジスタのドレイン端子及び前記第２ＮＭＯＳトランジスタのドレイン端子間に直列に接続された第３可変キャパシタンス部および第４可変キャパシタンス部と、を含み、
前記第１ＰＭＯＳトランジスタのゲート端子は前記第２ＮＭＯＳトランジスタのドレイン端子に接続され、前記第２ＰＭＯＳトランジスタのゲート端子は前記第１ＮＭＯＳトランジスタのドレイン端子に接続され、前記第１ＮＭＯＳトランジスタのゲート端子は前記第２ＰＭＯＳトランジスタのドレイン端子に接続され、前記第２ＮＭＯＳトランジスタのゲート端子は前記第１ＰＭＯＳトランジスタのドレイン端子に接続され、
前記第１可変キャパシタンス部および前記第２可変キャパシタンス部の接続点に第１制御電圧が印加され、前記第３可変キャパシタンス部および前記第４可変キャパシタンス部の接続点に第２制御電圧が印加され、
ソース端子及びドレイン端子がそれぞれ前記第１ＮＭＯＳトランジスタのバックゲート端子及びドレイン端子に接続された第１スイッチングトランジスタと、
ソース端子及びドレイン端子がそれぞれ前記第２ＮＭＯＳトランジスタのバックゲート端子及びドレイン端子に接続された第２スイッチングトランジスタと、をさらに含む第１電圧制御発振器と、
それぞれのソース端子が接続された第３ＰＭＯＳトランジスタ及び第４ＰＭＯＳトランジスタと、
それぞれのソース端子が接続された第３ＮＭＯＳトランジスタ及び第４ＮＭＯＳトランジスタと、
前記第３ＰＭＯＳトランジスタのドレイン端子に１次コイルの一端が接続され、前記第３ＮＭＯＳトランジスタのドレイン端子に前記１次コイルの他端が接続され、前記第４ＰＭＯＳトランジスタのドレイン端子に２次コイルの一端が接続され、前記第４ＮＭＯＳトランジスタのドレイン端子に前記２次コイルの他端が接続され、前記１次コイル及び前記２次コイルのセントタップが接続されている第２トランスと、
前記第３ＰＭＯＳトランジスタのドレイン端子及び前記第４ＰＭＯＳトランジスタのドレイン端子間に直列に接続された第５可変キャパシタンス部および第６可変キャパシタンス部と、
前記第３ＮＭＯＳトランジスタのドレイン端子及び前記第４ＮＭＯＳトランジスタのドレイン端子間に直列に接続された第７可変キャパシタンス部および第８可変キャパシタンス部と、を含み、
前記第３ＰＭＯＳトランジスタのゲート端子は前記第４ＮＭＯＳトランジスタのドレイン端子に接続され、前記第４ＰＭＯＳトランジスタのゲート端子は前記第３ＮＭＯＳトランジスタのドレイン端子に接続され、前記第３ＮＭＯＳトランジスタのゲート端子は前記第４ＰＭＯＳトランジスタのドレイン端子に接続され、前記第４ＮＭＯＳトランジスタのゲート端子は前記第３ＰＭＯＳトランジスタのドレイン端子に接続され、
前記第５可変キャパシタンス部および前記第６可変キャパシタンス部の接続点に第１制御電圧が印加され、前記第７可変キャパシタンス部および前記第８可変キャパシタンス部の接続点に第２制御電圧が印加され、
ソース端子及びドレイン端子がそれぞれ前記第３ＮＭＯＳトランジスタのバックゲート端子及びドレイン端子に接続された第３スイッチングトランジスタと、
ソース端子及びドレイン端子がそれぞれ前記第４ＮＭＯＳトランジスタのバックゲート端子及びドレイン端子に接続された第４スイッチングトランジスタと、をさらに含む第２電圧制御発振器と、を含み、
前記第１ＮＭＯＳトランジスタのドレイン端子は前記第４スイッチングトランジスタのゲート端子に接続され、前記第２ＮＭＯＳトランジスタのドレイン端子は前記第３スイッチングトランジスタのゲート端子に接続され、前記第３ＮＭＯＳトランジスタのドレイン端子は前記第２スイッチングトランジスタのゲート端子に接続され、前記第４ＮＭＯＳトランジスタのドレイン端子は前記第１スイッチングトランジスタのゲート端子に接続されていることを特徴とするトランスのカップリングを利用した直交電圧制御発振器。