KR101678738B1 - 병렬 파워결합 트랜스포머와 ｒｆ 부성저항 교차 결합 발진기 구조를 이용한 고출력 신호 발생기 - Google Patents

Abstract

본 발명은 CMOS 고출력 신호 발생기에 관한 것으로서, 본 발명의 고출력 신호 발생기는 한 쌍의 제1 부성저항 트랜지스터와 제1 인덕터를 포함하여 이루어지는 제1 핵심 발진부, 한 쌍의 제2 부성저항 트랜지스터와 제2 인덕터를 포함하여 이루어지는 제2 핵심 발진부, 상기 제1 핵심 발진부에 연결되어 있는 한 쌍의 제1 상보적 트랜지스터, 상기 제2 핵심 발진부에 연결되어 있는 한 쌍의 제2 상보적 트랜지스터 및 상기 한 쌍의 제1 상보적 트랜지스터 사이에 위치한 1차 제1 코일단과, 상기 한 쌍의 제2 상보적 트랜지스터 사이에 위치한 1차 제2 코일단과, 2차 코일단을 구비하고, 상기 제1핵심 발진부의 출력과 제2 핵심 발진부의 출력을 병렬로 파워결합하며, 상기 2차 코일단의 일측에 출력단이 형성되어 있는 병렬 파워결합 트랜스포머(Parallell Combining Transformer)를 포함한다. 본 발명에 의하면 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기의 출력단을 병렬 파워결합 트랜스포머(Parallel Combining Transformer)로 구성하여 출력파워를 증가시킬 수 있는 효과가 있다.

Description

병렬 파워결합 트랜스포머와 ＲＦ 부성저항 교차 결합 발진기 구조를 이용한 고출력 신호 발생기 {HIGH POWER SIGNAL SOURCE USING PARALLEL COMBINING TRANSFORMER WITH RF NEGATIVE RESISTANCE CROSS-COUPLED OSCILLATOR}

본 발명은 CMOS 고출력 신호 발생기에 관한 것으로서, 더욱 상세하게는 트랜스포머 병렬 파워결합으로 다수개의 RF 부성저항 교차 결합 발진기 구조를 결합한 고주파 고출력 신호 발생기 및 이를 이용한 의료 영상장치, 광대역 통신에 관한 것이다.

CMOS 공정은 집적화가 가능하고 화합물 반도체 공정에 비해 가격이 저렴한 장점이 있지만, 차단 주파수 f_T(cut-off frequency)가 낮아 고주파 발진이 어렵고, 최대 발진 주파수 f_max(maximum oscillation frequency)가 낮아 고주파에서 높은 출력을 얻기 어렵다. 현재 200~300 GHz 대역의 신호발생기 연구 사례는 세계적으로 낮은 출력 수준만이 몇 개 보고되고 있다.

도 1은 종래의 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기 구조의 실시예를 도시한 것이다.

도 1을 참조하면, 종래의 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기의 핵심 발진부인 RF 부성저항 회로에서 발생한 고주파 출력신호는 버퍼 트랜지스터(M_{buff .})와 임피던스 정합회로(Impedance matching circuit)로 구성된 버퍼(Buffer)(10)를 통과하여 출력된다.

종래의 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기에서 한 쌍의 부성저항 트랜지스터(M_NR)와 인덕터(L1)로 구성되는 RF 부성저항 회로는 신호 발생기의 핵심 발진부이다. RF 부성저항 회로는 특정주파수 이상에서 허수부와 실수부가 각각 인덕턴스와 부성저항의 특성을 나타내므로 고주파 신호 발생이 가능하고 부성저항 트랜지스터(M_NR)의 게이트-소스 커패시터(C_GS)를 통해 출력단의 다른 기생 커패시터와 직렬로 연결되므로 출력단에 영향을 받지 않는다.

하지만 핵심 발진부에서 발생된 고주파 신호는 버퍼 트랜지스터(M_{buff .})의 낮은 f_max(maximum oscillation frequency) 때문에 충분한 이득을 얻지 못하고 출력이 현저하게 감소되므로 부하(Load)에 높은 출력을 전달하기 어렵다는 문제점이 있다.

종래 신호 발생기의 출력신호의 주파수가 주어진 공정에 따른 버퍼 트랜지스터(M_buff.)의 f_max(maximum oscillation frequency)보다 높으면 출력신호의 출력파워는 버퍼(Buffer)(10)를 통과하면서 크게 낮아진다. 따라서 출력단에 버퍼(Buffer)(10)를 사용하면 고주파 고출력 신호를 얻기 어렵다.

버퍼 트랜지스터(M_{buff .})의 크기를 키워 드레인 전류를 증가시키는 방식으로 버퍼(Buffer)(10) 출력단의 낮은 출력파워를 높일 수 있다. 하지만 버퍼 트랜지스터(M_{buff .})의 크기가 커질수록 버퍼 트랜지스터(M_{buff .})의 f_max(maximum oscillation frequency)가 더 낮아지는 문제가 발생한다.

대한민국 등록특허 10-0952424

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기의 출력단을 병렬 파워결합 트랜스포머(Parallel Combining Transformer)로 구성하여 출력파워를 증가시키는 것을 그 목적으로 한다.

본 발명의 다른 목적은 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기의 출력단을 병렬 파워결합 트랜스포머로 구성하여 소비전력을 감소시키는 것이다.

본 발명의 또 다른 목적은 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기의 출력단을 병렬 파워결합 트랜스포머로 구성하여 신호 발생기를 구성하는 능동 및 수동소자들을 최대한 가깝고 대칭적인 배치가 가능하도록 하는 것이다.

본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

이와 같은 목적을 달성하기 위한 본 발명의 고출력 신호 발생기는 한 쌍의 제1 부성저항 트랜지스터와 제1 인덕터를 포함하여 이루어지는 제1 핵심 발진부, 한 쌍의 제2 부성저항 트랜지스터와 제2 인덕터를 포함하여 이루어지는 제2 핵심 발진부, 상기 제1 핵심 발진부에 연결되어 있는 한 쌍의 제1 상보적 트랜지스터, 상기 제2 핵심 발진부에 연결되어 있는 한 쌍의 제2 상보적 트랜지스터 및 상기 한 쌍의 제1 상보적 트랜지스터 사이에 위치한 1차 제1 코일단과, 상기 한 쌍의 제2 상보적 트랜지스터 사이에 위치한 1차 제2 코일단과, 2차 코일단을 구비하고, 상기 제1핵심 발진부의 출력과 제2 핵심 발진부의 출력을 병렬로 파워결합하며, 상기 2차 코일단의 일측에 출력단이 형성되어 있는 병렬 파워결합 트랜스포머(Parallell Combining Transformer)를 포함한다.

상기 한 쌍의 제1 부성저항 트랜지스터는 NMOS 트랜지스터로서, 드레인이 전원에 각각 연결되고, 게이트가 상기 제1 인덕터의 양 단에 각각 연결될 수 있다.

상기 한 쌍의 제1 상보적 트랜지스터는 제1-1 상보적 트랜지스터와 제1-2 상보적 트랜지스터가 교차 연결되어 있으며, 상기 제1-1 상보적 트랜지스터는 PMOS 트랜지스터로서 소스가 전원에 연결되고, 제1-2 상보적 트랜지스터는 NMOS 트랜지스터로서 소스가 접지에 연결될 수 있다.

상기 한 쌍의 제1 부성저항 트랜지스터는 제1-1 부성저항 트랜지스터와, 제1-2 부성저항 트랜지스터로 이루어지며, 상기 제1-1 부성저항 트랜지스터의 소스는 제1-1 상보적 트랜지스터의 드레인, 제1-2 상보적 트랜지스터의 게이트, 그리고 병렬 파워결합 트랜스포머의 1차 제1 코일단의 일단과 연결되고, 상기 제1-2 부성저항 트랜지스터의 소스는 제1-2 상보적 트랜지스터의 드레인, 제1-1 상보적 트랜지스터의 게이트, 그리고 병렬 파워결합 트랜스포머의 1차 제1 코일단의 타단과 연결될 수 있다.

상기 제1 인덕터는 게이트 전원에 연결되고, 상기 게이트 전원을 조절하여 상기 한 쌍의 제1 부성저항 트랜지스터의 게이트 바이어스 전압을 제어할 수 있다.

상기 한 쌍의 제2 부성저항 트랜지스터는 NMOS 트랜지스터로서, 드레인이 전원에 각각 연결되고, 게이트가 상기 제2 인덕터의 양 단에 각각 연결될 수 있다.

상기 한 쌍의 제2 상보적 트랜지스터는 제2-1 상보적 트랜지스터와 제2-2 상보적 트랜지스터가 교차 연결되어 있으며, 상기 제2-1 상보적 트랜지스터는 PMOS 트랜지스터로서 소스가 전원에 연결되고, 상기 제2-2 상보적 트랜지스터는 NMOS 트랜지스터로서 소스가 접지에 연결될 수 있다.

상기 한 쌍의 제2 부성저항 트랜지스터는 제2-1 부성저항 트랜지스터와, 제2-2 부성저항 트랜지스터로 이루어지며, 상기 제2-1 부성저항 트랜지스터의 소스는 제2-1 상보적 트랜지스터의 드레인, 제2-2 상보적 트랜지스터의 게이트, 그리고 병렬 파워결합 트랜스포머의 1차 제2 코일단의 일 단과 연결되고, 상기 제2-2 부성저항 트랜지스터의 소스는 제2-2 상보적 트랜지스터의 드레인, 제2-1 상보적 트랜지스터의 게이트, 그리고 병렬 파워결합 트랜스포머의 1차 제2 코일단의 타 단과 연결될 수 있다.

상기 제2 인덕터는 게이트 전원에 연결되고, 상기 게이트 전원을 조절하여 상기 한 쌍의 제2 부성저항 트랜지스터의 게이트 바이어스 전압을 제어할 수 있다.

상기 병렬 파워결합 트랜스포머는 두 개의 핵심 발진부의 두 개의 출력신호를 합하는 병렬 파워결합(Parallel Combining Transformer) 출력단을 구성하며, 두 개의 1차 코일단은 하나의 2차 코일단과 각각 N1:N2 권선비(turn ratio)로 결합될 수 있다.

상기 2차 코일단의 한 끝은 접지에 접속되고 다른 한 끝은 부하(Load)에 연결될 수 있다.

제1-1 가변 커패시터와 제1-2 가변 커패시터가 상기 제1 인덕터에 병렬로 연결되고, 제2-1 가변 커패시터와 제2-2 가변 커패시터가 상기 제2 인덕터에 병렬로 연결될 수 있다.

제1-3 가변 커패시터와 제1-4 가변 커패시터가 상기 병렬 파워결합 트랜스포머의 1차 제1 코일단에 병렬 연결되고, 제2-3 가변 커패시터와 제2-4 가변 커패시터가 상기 병렬 파워결합 트랜스포머의 1차 제2 코일단에 병렬로 연결될 수 있다.

제1-5 가변 커패시터가 상기 병렬 파워결합 트랜스포머의 2차 코일단에 병렬로 연결되며, 상기 제1-5 가변 커패시터의 제어전압을 조절함으로써 고출력 신호 발생기의 발진 주파수를 제어할 수 있다.

본 발명에 의하면 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기의 출력단을 병렬 파워결합 트랜스포머(Parallel Combining Transformer)로 구성하여 출력파워를 증가시킬 수 있는 효과가 있다.

또한, 본 발명은 고출력 신호 발생기의 소비전력을 감소시키고, 고출력 신호 발생기를 구성하는 능동 및 수동소자들을 최대한 가깝고 대칭적으로 배치할 수 있는 효과가 있다.

도 1은 종래의 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기 구조를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 고출력 신호 발생기를 도시한 도면이다.
도 3은 본 발명에서 사용한 병렬 파워결합 트랜스포머의 등가회로를 도시한 도면이다.
도 4는 종래의 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기와 본 발명에서 제안한 고출력 신호 발생기의 발진주파수에 따른 출력파워를 도시한 그래프이다.
도 5는 본 발명에서 제안한 제1 실시예의 고출력 신호 발생기의 레이아웃을 개략적으로 도시한 도면이다.
도 6은 본 발명에서 제안한 제2 실시예의 고출력 신호 발생기의 레이아웃을 개략적으로 도시한 도면이다.
도 7은 본 발명에서 제안한 제3 실시예의 고출력 신호 발생기의 레이아웃을 개략적으로 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 고출력 신호 발생기가 포함된 의료영상 장치를 개략적으로 도시한 블록도이다.
도 9는 본 발명의 일 실시예에 따른 고출력 신호 발생기가 포함된 신호 송수신기를 개략적으로 도시한 블록도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 2는 본 발명의 일 실시예에 따른 고출력 신호 발생기를 도시한 도면이다.

도 2의 고출력 신호 발생기는 종래의 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기에서 인덕터(L2)를 병렬 파워결합 트랜스포머(Parallel Combining Transformer)로 대체하여 종래의 신호 발생기의 핵심 발진부인 RF 부성저항 회로 두 개를 결합하는 구조이다.

도 2에 도시된 바와 같이, 본 발명에서 제안하는 고출력 신호 발생기는 두 개의 핵심 발진부, 부성저항 트랜지스터(M_NR1, M_NR2, M_NR1', M_NR2'), 인덕터(L3, L3'), 트랜지스터(M_P, M_N, M_P', M_N') 그리고 트랜스포머(T1)를 포함한다. 트랜스포머(T1)는 두 개의 1차 코일단(L_prim, L_prim')과 하나의 2차 코일단(L_Second)을 포함한다.

본 발명의 고출력 신호 발생기는 한 쌍의 제1 부성저항 트랜지스터(M_NR1, M_NR2)와 제1 인덕터(L3)를 포함하여 이루어지는 제1 핵심 발진부, 한 쌍의 제2 부성저항 트랜지스터(M_NR1', M_NR2')와 제2 인덕터(L3')를 포함하여 이루어지는 제2 핵심 발진부, 제1 핵심 발진부에 연결되어 있는 한 쌍의 제1 상보적 트랜지스터(M_P, M_N), 제2 핵심 발진부에 연결되어 있는 한 쌍의 제2 상보적 트랜지스터(M_P', M_N') 및 한 쌍의 제1 상보적 트랜지스터(M_P, M_N) 사이에 위치한 1차 제1 코일단과, 한 쌍의 제2 상보적 트랜지스터(M_P', M_N') 사이에 위치한 1차 제2 코일단과, 2차 코일단을 구비하고, 제1핵심 발진부의 출력과 제2 핵심 발진부의 출력을 병렬로 파워결합하며, 2차 코일단의 일측에 출력단이 형성되어 있는 병렬 파워결합 트랜스포머(Parallell Combining Transformer)(T1)를 포함한다.

부성저항 트랜지스터(M_NR1, M_NR2, M_NR1', M_NR2')는 NMOS(N channel Metal Oxide Semiconductor) 트랜지스터(transistor)로 구현되고, 트랜지스터(M_P, M_P')는 PMOS(P channel Metal Oxide Semiconductor) 트랜지스터로 구현되고, 트랜지스터(M_N, M_N')는 NMOS 트랜지스터로 구현된다.

제1 핵심 발진부는 한 쌍의 제1 부성저항 트랜지스터(M_NR1, M_NR2)와 제1 인덕터(L3)를 포함한다.

한 쌍의 제1 부성저항 트랜지스터(M_NR1, M_NR2)의 드레인은 전원(VDD)에 각각 연결되고, 게이트는 제1 인덕터(L3)의 양 끝에 각각 연결된다.

제1-1 부성저항 트랜지스터(M_NR1)의 소스는 제1-1 상보적 트랜지스터(M_P)의 드레인, 제1-2 상보적 트랜지스터(M_N)의 게이트, 그리고 트랜스포머(T1)의 1차 제1 코일단(L_prim)의 한 끝과 연결된다.

제1-2 부성저항 트랜지스터(M_NR2)의 소스는 제1-2 상보적 트랜지스터(M_N)의 드레인, 제1-1 상보적 트랜지스터(M_P)의 게이트, 그리고 트랜스포머(T1)의 1차 제1 코일단(L_prim)의 다른 한 끝과 연결된다.

제1 인덕터(L3)는 게이트전원(V_G)에 연결되고, 게이트전원(V_G)을 조절하여 한 쌍의 제1 부성저항 트랜지스터(M_NR1, M_NR2)의 게이트 바이어스 전압을 제어한다.

한 쌍의 제1 상보적 트랜지스터(M_P, M_N)는 교차 연결되어 있다.

제1-1 상보적 트랜지스터(M_P)의 소스는 전원(VDD)에 연결된다.

제1-2 상보적 트랜지스터(M_N)의 소스는 접지에 연결된다.

제2 핵심 발진부는 한 쌍의 제2 부성저항 트랜지스터(M_NR1', M_NR2')와 제2 인덕터(L3')를 포함한다.

한 쌍의 제2 부성저항 트랜지스터(M_NR1', M_NR2')의 드레인은 전원(VDD)에 각각 연결되고, 게이트는 제2 인덕터(L3')의 양 끝에 각각 연결된다.

제2-1 부성저항 트랜지스터(M_NR1')의 소스는 제2-1 상보적 트랜지스터(M_P')의 드레인, 제2-2 상보적 트랜지스터(M_N')의 게이트, 그리고 트랜스포머(T1)의 1차 제2 코일단(L_prim')의 한 끝과 연결된다.

제2-2 부성저항 트랜지스터(M_NR2')의 소스는 제2-2 상보적 트랜지스터(M_N')의 드레인, 제2-1 상보적 트랜지스터(M_P')의 게이트, 그리고 트랜스포머(T1)의 1차 제2 코일단(L_prim')의 다른 한 끝과 연결된다.

제2 인덕터(L3')는 게이트전원(V_G)에 연결되고, 게이트전원(V_G)을 조절하여 한 쌍의 제2 부성저항 트랜지스터(M_NR1', M_NR2')의 게이트 바이어스 전압을 제어한다.

한 쌍의 제2 상보적 트랜지스터(M_P', M_N')는 교차 연결되어 있다.

제2-1 상보적 트랜지스터(M_P')의 소스는 전원(VDD)에 연결된다.

제2-2 상보적 트랜지스터(M_N')의 소스는 접지에 연결된다.

트랜스포머(T1)는 두 개의 핵심 발진부의 두 개의 출력신호를 합하는 병렬 파워결합(Parallel Combining Transformer) 출력단을 구성한다.

트랜스포머(T1)의 두 개의 1차코일단(L_prim, L_prim')은 하나의 2차 코일단(L_Second)과 각각 N1:N2 권선비(turn ratio)로 결합되어 있다.

트랜스포머(T1)의 2차 코일단(L_Second)의 한 끝은 접지에 접속되고 다른 한 끝은 부하(Load)에 연결된다.

도 2에서 트랜지스터(M_P, M_P')를 실시예에 따라서는 NMOS 트랜지스터로 구성할 수도 있으며, 이 때에는 트랜지스터(M_P, M_P')의 소스가 접지에 연결된다.

도 2에서 가변 커패시터(C_v1, C_v2)를 제1 인덕터(L3)에 연결하고, 가변 커패시터(C_v1', C_v2')를 제2 인덕터(L3')에 병렬로 연결할 수 있다.

또는 가변 커패시터(C_v3, C_v4)를 트랜스포머(T1)의 1차 제1 코일단(L_prim)에 연결하고, 가변 커패시터(C_v3', C_v4')를 트랜스포머(T1)의 1차 제2 코일단(L_prim')에 병렬로 연결할 수 있다.

또는 가변 커패시터(C_v5)를 트랜스포머(T1)의 2차 코일단(L_Second)에 병렬로 연결할 경우 가변 커패시터의 제어전압(V_C)을 조절함으로써 고출력 신호 발생기의 발진 주파수를 제어할 수 있다.

본 발명의 다른 실시예에서 병렬 파워결합 트랜스포머(T1)의 1차 코일단의 개수를 증가시키면 고출력 신호 발생기에 결합되는 핵심 발진부의 개수를 다수 개로 증가시킬 수 있다.

본 발명의 일 실시예에 따른 고출력 신호 발생기는 종래의 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기에서 인덕터를 병렬 파워결합 트랜스포머(T1)로 대체하여 종래의 신호 발생기의 핵심 발진부인 RF 부성저항 회로 두 개를 결합하는 구조이다. 그리고 트랜스포머(T1)의 2차 코일단(L_Second)의 한 끝은 접지에 접속되고 다른 한 끝은 부하에 연결되므로 두 개의 핵심 발진부의 차동신호는 2차코일단(L_Second)에서 하나의 단일신호로 합쳐진다.

도 3은 본 발명에서 사용한 병렬 파워결합 트랜스포머의 등가회로를 도시한 도면이다.

도 3은 본 발명에서 사용한 병렬 파워결합 트랜스포머(Parallel Combining Transformer)(T1)의 등가회로이다.

도 3을 참조하면, 트랜스포머(T1)의 1차 코일단(L_prim)의 파워(P1)와 2차 코일단(L_Second)의 파워(P2)를 수식적으로 나타내면 다음과 같다.

여기서, M은 신호 발생기의 핵심 발진부인 RF 부성저항 회로의 개수이다.

차동-단일단 변환에 의해 2차 코일단 전압(V2)는 1차 코일단 전압의 2배가 되고, 병렬 파워결합 트랜스포머에 의해 2차 코일단 전류(I2)는 1차코일단 전류의

배가 된다.

N1:N2 권선비(turn ratio)가 1:1이면 트랜스포머(T1)의 2차 코일단(L_Second)의 파워(P₂)는 1차 코일단(L_prim) 파워(P₁)의 2M 배가 된다.

핵심 발진부의 개수(M)가 두 개이면 트랜스포머(T1)의 2차 코일단(L_Second)의 파워(P₂)는 1차 코일단(L_prim) 파워(P₁)의 4배가 되고, 핵심 발진부의 개수(M)가 세 개 이면 트랜스포머(T_{1 )}의 2차 코일단(L_Second)의 파워(P₂)는 1차 코일단(L_prim) 파워(P₁)의 6배가 된다.

도 4는 종래의 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기와 본 발명에서 제안한 고출력 신호 발생기의 발진주파수에 따른 출력파워를 도시한 그래프이다.

도 4는 도 1에 도시된 종래의 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기와 도 2에 도시된 본 발명의 일 실시예에 따른 고출력 신호 발생기의 발진 주파수에 따른 출력파워를 도시한 것이다.

도 4를 참조하면, 본 발명의 일 실시예에 따른 고출력 신호 발생기가 종래의 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기에 비해 출력파워가 현저하게 증가함을 확인할 수 있다.

종래의 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기의 전체 소비전력은 발진부에서 소비되는 전력과 출력단의 버퍼(Buffer)에서 소비되는 전력을 포함한다. 하지만 본 발명에 따른 고출력 신호 발생기는 출력단이 수동소자인 트랜스포머(T1)로 구성되므로 종래의 신호 발생기의 버퍼(Buffer)에서 소비되는 전력을 제거할 수 있다. 이에 따라 신호 발생기의 전체 소비전력을 감소시킬 수 있다.

도 5는 본 발명에서 제안한 제1 실시예의 고출력 신호 발생기의 레이아웃을 개략적으로 도시한 도면이다.

도 1에서 인덕터(L2)를 병렬 파워결합 트랜스포머로 대체하지 않고, 종래의 RF 부성저항 교차 결합 발진기 구조를 이용한 신호 발생기 두 개를 병렬 파워결합 트랜스포머(T2)로 결합하게 되면 도 5와 같다.

도 5에서 빗금으로 표시된 도선은 버퍼 트랜지스터(M_{buff .})에서 병렬 파워결합 트랜스포머(T2)까지의 도선을 나타낸다. 버퍼 트랜지스터(M_{buff .})는 트랜지스터부의 양 끝에 위치하므로 버퍼 트랜지스터(M_buff.)부터 병렬 파워결합 트랜스포머(T2)까지의 도선은 길고 비대칭적이다. 긴 도선으로 인해 회로에 악영향을 끼치는 기생 커패시터와 기생 저항이 크고, 비대칭으로 인해 완전한 차동신호를 얻기 어렵다.

도 6은 본 발명에서 제안한 제2 실시예의 고출력 신호 발생기의 레이아웃을 개략적으로 도시한 도면이다.

도 6을 참조하면, 본 발명에 따라 인덕터(L2)를 병렬 파워결합 트랜스포머(T1)로 대체하면, 신호 발생기를 구성하는 능동 및 수동소자들을 가깝게 대칭적으로 배치할 수 있기 때문에, 도선의 기생 커패시터와 기생 저항을 감소시킬 수 있고, 완전한 차동 신호를 얻을 수 있다.

도 7은 본 발명에서 제안한 제3 실시예의 고출력 신호 발생기의 레이아웃을 개략적으로 도시한 도면이다.

도 7은 본 발명의 제3 실시예에 따른 고출력 신호 발생기에서 핵심 발진부를 세 개로 증가시킨 고출력 신호 발생기의 레이아웃을 개략적으로 도시한 것이다.

도 7과 같이 트랜스포머(T1)의 1차 코일단 수를 늘려 신호 발생기의 출력파워를 6배, 8배 등 점점 증가시킬 수 있다.

도 8은 본 발명의 일 실시예에 따른 고출력 신호 발생기가 포함된 의료영상 장치를 개략적으로 도시한 블록도이다. 도 8은 본 발명의 고출력 신호 발생기를 의학영상 장치 등에 쓰이는 THz 신호원으로 사용한 예를 개략적으로 도시한 것이다.

도 9는 본 발명의 일 실시예에 따른 고출력 신호 발생기가 포함된 신호 송수신기를 개략적으로 도시한 블록도이다.

도 9에서 본 발명의 고출력 신호 발생기를 이용함으로써 고주파 신호 송수신이 가능하다.

이처럼, 본 발명의 고출력 신호 발생기는 신호 송수신기, 의료 영상 장치 등 다양한 관련 분야에서 응용될 수 있다.

이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.

M_NR1 제1-1 부성저항 트랜지스터
M_P 제1-1 상보적 트랜지스터
M_N 제1-2 상보적 트랜지스터
T1 병렬 파워결합 트랜스포머
M_NR2 제1-2 부성저항 트랜지스터
M_N 제1-2 상보적 트랜지스터
L3 제1 인덕터
L3' 제2 인덕터
M_NR1' 제2-1 부성저항 트랜지스터
M_P' 제2-1 상보적 트랜지스터
M_N' 제2-2 상보적 트랜지스터
M_NR2' 제2-2 부성저항 트랜지스터

Claims (14)

1. 한 쌍의 제1 부성저항 트랜지스터와 제1 인덕터를 포함하여 이루어지는 제1 핵심 발진부;
   한 쌍의 제2 부성저항 트랜지스터와 제2 인덕터를 포함하여 이루어지는 제2 핵심 발진부;
   상기 제1 핵심 발진부에 연결되어 있는 한 쌍의 제1 상보적 트랜지스터;
   상기 제2 핵심 발진부에 연결되어 있는 한 쌍의 제2 상보적 트랜지스터; 및
   상기 한 쌍의 제1 상보적 트랜지스터 사이에 위치한 1차 제1 코일단과, 상기 한 쌍의 제2 상보적 트랜지스터 사이에 위치한 1차 제2 코일단과, 2차 코일단을 구비하고, 상기 제1핵심 발진부의 출력과 제2 핵심 발진부의 출력을 병렬로 파워결합하며, 상기 2차 코일단의 일측에 출력단이 형성되어 있는 병렬 파워결합 트랜스포머(Parallell Combining Transformer)를 포함하되,
   상기 한 쌍의 제1 부성저항 트랜지스터는 NMOS 트랜지스터로서, 드레인이 전원에 각각 연결되고, 게이트가 상기 제1 인덕터의 양 단에 각각 연결되는 것을 특징으로 하는 고출력 신호 발생기.
   
2. 삭제
3. 청구항 1에 있어서,
   상기 한 쌍의 제1 상보적 트랜지스터는 제1-1 상보적 트랜지스터와 제1-2 상보적 트랜지스터가 교차 연결되어 있으며,
   상기 제1-1 상보적 트랜지스터는 PMOS 트랜지스터로서 소스가 전원에 연결되고, 제1-2 상보적 트랜지스터는 NMOS 트랜지스터로서 소스가 접지에 연결되는 것을 특징으로 하는 고출력 신호 발생기.
   
4. 청구항 3에 있어서,
   상기 한 쌍의 제1 부성저항 트랜지스터는 제1-1 부성저항 트랜지스터와, 제1-2 부성저항 트랜지스터로 이루어지며,
   상기 제1-1 부성저항 트랜지스터의 소스는 제1-1 상보적 트랜지스터의 드레인, 제1-2 상보적 트랜지스터의 게이트, 그리고 병렬 파워결합 트랜스포머의 1차 제1 코일단의 일단과 연결되고,
   상기 제1-2 부성저항 트랜지스터의 소스는 제1-2 상보적 트랜지스터의 드레인, 제1-1 상보적 트랜지스터의 게이트, 그리고 병렬 파워결합 트랜스포머의 1차 제1 코일단의 타단과 연결되는 것을 특징으로 하는 고출력 신호 발생기.
   
5. 청구항 4에 있어서,
   상기 제1 인덕터는 게이트 전원에 연결되고, 상기 게이트 전원을 조절하여 상기 한 쌍의 제1 부성저항 트랜지스터의 게이트 바이어스 전압을 제어하는 것을 특징으로 하는 고출력 신호 발생기.
   
6. 청구항 5에 있어서,
   상기 한 쌍의 제2 부성저항 트랜지스터는 NMOS 트랜지스터로서, 드레인이 전원에 각각 연결되고, 게이트가 상기 제2 인덕터의 양 단에 각각 연결되는 것을 특징으로 하는 고출력 신호 발생기.
   
7. 청구항 6에 있어서,
   상기 한 쌍의 제2 상보적 트랜지스터는 제2-1 상보적 트랜지스터와 제2-2 상보적 트랜지스터가 교차 연결되어 있으며,
   상기 제2-1 상보적 트랜지스터는 PMOS 트랜지스터로서 소스가 전원에 연결되고,
   상기 제2-2 상보적 트랜지스터는 NMOS 트랜지스터로서 소스가 접지에 연결되는 것을 특징으로 하는 고출력 신호 발생기.
   
8. 청구항 7에 있어서,
   상기 한 쌍의 제2 부성저항 트랜지스터는 제2-1 부성저항 트랜지스터와, 제2-2 부성저항 트랜지스터로 이루어지며,
   상기 제2-1 부성저항 트랜지스터의 소스는 제2-1 상보적 트랜지스터의 드레인, 제2-2 상보적 트랜지스터의 게이트, 그리고 병렬 파워결합 트랜스포머의 1차 제2 코일단의 일 단과 연결되고,
   상기 제2-2 부성저항 트랜지스터의 소스는 제2-2 상보적 트랜지스터의 드레인, 제2-1 상보적 트랜지스터의 게이트, 그리고 병렬 파워결합 트랜스포머의 1차 제2 코일단의 타 단과 연결되는 것을 특징으로 하는 고출력 신호 발생기.
   
9. 청구항 8에 있어서,
   상기 제2 인덕터는 게이트 전원에 연결되고, 상기 게이트 전원을 조절하여 상기 한 쌍의 제2 부성저항 트랜지스터의 게이트 바이어스 전압을 제어하는 것을 특징으로 하는 고출력 신호 발생기.
   
10. 청구항 9에 있어서,
    상기 병렬 파워결합 트랜스포머는 두 개의 핵심 발진부의 두 개의 출력신호를 합하는 병렬 파워결합(Parallel Combining Transformer) 출력단을 구성하며, 두 개의 1차 코일단은 하나의 2차 코일단과 각각 N1:N2 권선비(turn ratio)로 결합되어 있는 것을 특징으로 하는 고출력 신호 발생기.
    
11. 청구항 10에 있어서,
    상기 2차 코일단의 한 끝은 접지에 접속되고 다른 한 끝은 부하(Load)에 연결되는 것을 특징으로 하는 고출력 신호 발생기.
    
12. 청구항 11에 있어서,
    제1-1 가변 커패시터와 제1-2 가변 커패시터가 상기 제1 인덕터에 병렬로 연결되고,
    제2-1 가변 커패시터와 제2-2 가변 커패시터가 상기 제2 인덕터에 병렬로 연결되는 것을 특징으로 하는 고출력 신호 발생기.
    
13. 청구항 12에 있어서,
    제1-3 가변 커패시터와 제1-4 가변 커패시터가 상기 병렬 파워결합 트랜스포머의 1차 제1 코일단에 병렬 연결되고,
    제2-3 가변 커패시터와 제2-4 가변 커패시터가 상기 병렬 파워결합 트랜스포머의 1차 제2 코일단에 병렬로 연결되는 것을 특징으로 하는 고출력 신호 발생기.
    
14. 청구항 13에 있어서,
    제1-5 가변 커패시터가 상기 병렬 파워결합 트랜스포머의 2차 코일단에 병렬로 연결되며,
    상기 제1-5 가변 커패시터의 제어전압을 조절함으로써 고출력 신호 발생기의 발진 주파수를 제어하는 것을 특징으로 하는 고출력 신호 발생기.
    

Images