JP4283301B2 - バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路 - Google Patents

バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路 Download PDF

Info

Publication number
JP4283301B2
JP4283301B2 JP2006309630A JP2006309630A JP4283301B2 JP 4283301 B2 JP4283301 B2 JP 4283301B2 JP 2006309630 A JP2006309630 A JP 2006309630A JP 2006309630 A JP2006309630 A JP 2006309630A JP 4283301 B2 JP4283301 B2 JP 4283301B2
Authority
JP
Japan
Prior art keywords
circuit
output
transconductance amplifier
amplifier circuit
inverting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006309630A
Other languages
English (en)
Other versions
JP2008125023A (ja
Inventor
高広 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006309630A priority Critical patent/JP4283301B2/ja
Priority to US11/929,805 priority patent/US7865087B2/en
Priority to CN200710306161.3A priority patent/CN101183861B/zh
Publication of JP2008125023A publication Critical patent/JP2008125023A/ja
Application granted granted Critical
Publication of JP4283301B2 publication Critical patent/JP4283301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0455—Multiple integrator loop feedback filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0433—Two integrator loop filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0472—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45101—Control of the DC level being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00208—Layout of the delay element using FET's using differential stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Optical Communication System (AREA)

Description

本発明は、Ｑ値等の定数の調整が可能であると共に、電源ノイズ除去特性の向上が可能なバンドパスフィルタ回路およびバンドエリミネートフィルタ回路に関する。また、上記バンドパスフィルタ回路を備え、外乱光ノイズを低減すると共に、バンドパスフィルタ回路出力の波形歪を低減することが可能な赤外線信号処理回路に関する。
赤外線信号処理回路として一般的なものに、赤外線リモコン受信機、光空間伝送送受信機、およびIrDA(Infrared Data Association) Control等がある。
例えば従来の赤外線リモコン受信機１１０は、図２３に示すように、図示しない赤外線リモコン送信機から送信されたリモコン送信信号を電流信号Ｉｉｎに変換するフォトダイオードチップ１０１と、生成された電流信号Ｉｉｎを電圧信号に変換する電流―電圧変換回路１０２と、生成された電圧信号を増幅する増幅回路１０３と、増幅された電圧信号からキャリア周波数成分を取り出すバンドパスフィルタ回路（以下、ＢＰＦと記載）１０４と、取り出されたキャリア周波数成分からキャリアを検出するキャリア検出回路１０５と、キャリアの存在する時間を積分する積分回路１０６と、積分回路１０６の出力をスレッシュレベルと比較することによりキャリアの有無を判別してデジタル出力するヒステリシスコンパレータ１０７とを有する受信チップ１０８とを備えている。上記デジタル出力は、電子機器を制御するマイコン等に送られる。
図２４は、赤外線リモコン受信機１１０の上記各回路の出力を示しており、図２４（ａ）は、電流信号Ｉｉｎを示しており、図２４（ｂ）は、ＢＰＦ１０４の出力（実線）およびキャリア検出回路１０５の出力（点線）を示しており、図２４（ｃ）は、積分回路１０６の出力（実線）を示しており、図２４（ｄ）は、赤外線リモコン受信機１１０のデジタル出力Ｄｏｕｔを示している。なお、図２４（ｃ）における点線は、上記スレッシュレベルである。
ここで、上記リモコン送信信号は、３０ｋＨｚ〜６０ｋＨｚ程度の決められたキャリアで変調されたＡＳＫ（Amplitude Shift Keying）信号であるが、家庭用インバータ蛍光灯にも、３０ｋＨｚ〜６０ｋＨｚのキャリア成分が存在する。従って、周囲にインバータ蛍光灯が存在する環境で赤外線リモコン受信機１１０を使用する場合、赤外線リモコン受信機１１０は、インバータ蛍光灯ノイズを検出して誤動作したり、最悪の場合、リモコン送信信号を正確に受信できない。
そこで、上記インバータ蛍光灯ノイズを低減するために、ＢＰＦ１０４のＱ値を高くしてキャリアの選択度を大きくする方法が用いられている。しかしながら、ＢＰＦ１０４のＱ値を高くすると、ＢＰＦ１０４の出力に波形歪が生じ、パルス幅が大きくなるという問題がある。以下、詳細に説明する。
ＢＰＦ１０４は、図２５に示すように、トランスコンダクタンスアンプ（以下、単にＧＭと記載）１１１，１１２、減衰器（ＡＴＴ）１１３（減衰比１／α）、およびコンデンサＣ１１，Ｃ１２を備えている。ＢＰＦ１０４の伝達関数Ｈ（ｓ）は、以下の式（１）によって表せる。
キルヒホフの法則より、
ｇｍ１１１＊（−ｖｏ）＝ｓ＊Ｃ１１＊（ｖ１−ｖｉｎ）
ｇｍ１１２＊（ｖ１−（Ｒ１１２／（Ｒ１１１＋Ｒ１１２））＊ｖｏ）＝ｓ＊Ｃ１２＊ｖｏ
ｖ１を消去すると、
Ｈ（ｓ）＝（Ｈ＊ω０／Ｑ＊ｓ）／（ｓ２＋ω０／Ｑ＊ｓ＋ω０ ２） （１）
ω０-＝（（ｇｍ１１１＊ｇｍ１１２）／（Ｃ１１＊Ｃ１２））１／２
Ｑ＝α＊（（Ｃ１２＊ｇｍ１１１）／（Ｃ１１＊ｇｍ１１２））１／２
Ｈ＝α
但し、
ｖｉｎ：ＢＰＦ１０４の入力電圧
ｖｏ：ＢＰＦ１０４の出力電圧
ｉ１１１：ＧＭ１１１の出力電流
ｉ１１２：ＧＭ１１２の出力電流
ｖ１：ＧＭ１１１の出力電圧
ｇｍ１１１：ＧＭ１１１のトランスコンダクタンス
ｇｍ１１２：ＧＭ１１２のトランスコンダクタンス
Ｃ１１：コンデンサＣ１１の容量値
Ｃ１２：コンデンサＣ１２の容量値
Ｒ１１１：ＧＭ１１１の出力インピーダンス
Ｒ１１２：ＧＭ１１２の出力インピーダンス
ω０：固有角周波数
Ｈ：ゲイン
ｓ：複素数
である。
ＢＰＦ１０４の正弦波応答については、正弦波のラプラス変換が式（２）であり、Ｈ（ｓ）Ｆ（ｓ）の逆ラプラス変換を行うことで得ることができる（式（３））。
Ｆ（ｓ）＝Ｌ（ｓｉｎ（ω０ｔ））＝ω０／（ｓ２＋ω０ ２） （２）
Ｈ（ｓ）＊Ｆ（ｓ）＝（Ｈ＊ω０／Ｑ＊ｓ）／（ｓ２＋ω０／Ｑ＊ｓ＋ω０ ２）＊ω０／（ｓ２＋ω０ ２）
＝（−Ｈ＊ω０）／（ｓ２＋ω０／Ｑ＊ｓ＋ω０ ２）＋（Ｈ＊ω０）／（ｓ２＋ω０ ２）
＝（−Ｈ＊ω０）／｛（ｓ＋ω０／（２＊Ｑ））２＋（（ω０（（４＊Ｑ２−１）／（４＊Ｑ２））１／２））２｝＋（Ｈ＊ω０）／（ｓ２＋ω０ ２）
（（４＊Ｑ２−１）／（４＊Ｑ２））１／２≒１とすると、
＝（−Ｈ＊ω０）／｛（ｓ＋ω０／（２＊Ｑ））２＋ω０ ２｝＋（Ｈ＊ω０）／（ｓ２＋ω０ ２）
第１項、第２項をそれぞれ逆ラプラス変換すると、
Ｌ−１（Ｈ（ｓ）Ｆ（ｓ））＝Ｈ＊{（−ｅｘｐ（−ω０ｔ／（２＊Ｑ））＊ｓｉｎ（ω０ｔ）＋ｓｉｎ（ω０ｔ））
＝Ｈ（１−ｅｘｐ（−ω０ｔ／（２＊Ｑ）））＊ｓｉｎ（ω０ｔ） （３）
式（３）における（１−ｅｘｐ（−ω０ｔ／（２＊Ｑ）））が波形歪に影響する。
図２６は、ＢＰＦ１０４の出力を示しており、図２６（ａ）は、ＢＰＦ１０４のＱ値が低い場合であり、図２６（ｂ）は、ＢＰＦ１０４のＱ値が高い場合であり、図２６（ｃ）は、ＢＰＦ１０４のＱ値が高い場合であって、赤外線リモコン送信機と近距離で通信を行う場合である。なお、各図では、それぞれの場合での赤外線リモコン受信機１１０のデジタル出力Ｄｏｕｔも示している。
上記式（３）および図２６より、ＢＰＦ１０４のＱ値を高くすることで、ＢＰＦ１０４の出力の波形歪が大きくなり、パルス幅が大きくなることがわかる。これらの現象は、特に、リモコン送信信号のベース周波数のパルス幅が小さいときに顕著となる。このようなＢＰＦ１０４の出力の波形歪により、上記図におけるデジタル出力Ｄｏｕｔから明らかであるように、受信感度が低下する。従って、ＢＰＦ１０４のＱ値は、一般的に１０〜１５程度に設定される。
特願２００６−１９６０７９号公報（２００６年７月１８日出願） 特表２００１−５０２１４７号公報（２００１年２月１３日公開） 特表２００４−５０６３７５号公報（２００４年２月２６日公開） 特開２００４−５６５４１号公報（２００４年２月１９日公開） 特開平１１−３３１０７６号公報（１９９９年１１月３０日公開） 特開２００６−６０４１０号公報（２００６年３月２日公開）
ところで近年、リモコン送信信号は、多機能化によるデータ量の増加、また、低消費電力化のための発光量の低減に応じて、短パルスで伝送される。この短パルスのリモコン送信信号に対応した赤外線リモコン受信機では、特に、上述のようなＢＰＦのＱ値を高くすることによるＢＰＦの出力パルス幅の増大が生じると、上記リモコン送信信号を受信できないという問題を生じる。例えばＲＣ−ＭＭ（Remote Control - Multi Media Protcol）の場合、リモコン送信信号のパルス幅１６６μｓｅｃに対し、赤外線リモコン受信機では、信号のパルス幅が、８０μｓｅｃ〜２７５μｓｅｃ以内である必要がある。上記問題は特に、図２６（ｃ）に示すような、信号振幅の大きい近距離での通信で顕著となる。
そこで、上記問題を解決するために、本件出願人は、ＢＰＦの出力を検出していくつかの所定レベルを超えているか否かを判別し、所定レベルを超えている場合には、インバータ蛍光灯ノイズが入射されている、および上述のようなＢＰＦの出力パルス幅の増大が生じていると判断し、インバータ蛍光灯ノイズを低減するように制御を行う、およびＢＰＦのＱ値，ゲインを下げるように制御を行い、インバータ蛍光灯ノイズを低減すると共に、ＢＰＦ出力の波形歪を低減する赤外線リモコン受信機を提案している（詳細は特許文献１（未公開））。この場合、Ｑ値，ゲイン等の定数の調整が可能なバンドパスフィルタ回路が必要となる。
また、ＢＰＦでは、図２５に示したようにシングルエンド入力のため、入力に電源ノイズ等のノイズが重畳した場合、ＢＰＦ特性により中心周波数付近で大きなゲインとなるためノイズが増幅され、電源ノイズ除去特性が悪化するという問題がある。
また、赤外線リモコン受信機では、インバータ蛍光灯ノイズ除去のため、バンドエリミネートフィルタ回路（帯域阻止フィルタ回路）（以下、ＢＥＦと記載）を内蔵することがある。ＢＥＦ１３０は、図２７に示すように、トランスコンダクタンスアンプ（以下、単にＧＭと記載）１２１，１２２、減衰器（ＡＴＴ）１２３（減衰比１／α）、およびコンデンサＣ２１，Ｃ２２を備えている。ＢＥＦ１３０の伝達関数Ｈ（ｓ）は、以下の式（４）によって表せる。
Ｈ（ｓ）＝Ｈ＊（ｓ２＋ωｎ ２）／（ｓ２＋ω０／Ｑ＊ｓ＋ω０ ２） （４）
ω０-＝ωｎ＝（（ｇｍ１２１＊ｇｍ１２２）／（Ｃ２１＊Ｃ２２））１／２
Ｑ＝α＊（（Ｃ２２＊ｇｍ１２１）／（Ｃ２１＊ｇｍ１２２））１／２
Ｈ＝１
但し、
ω０：固有角周波数
ωｎ：ノイズ固有角周波数
Ｈ：ゲイン
ｓ：複素数
ｇｍ１２１：ＧＭ１２１のトランスコンダクタンス
ｇｍ１２２：ＧＭ１２２のトランスコンダクタンス
Ｃ２１：コンデンサＣ２１の容量値
Ｃ２２：コンデンサＣ２２の容量値
である。
本発明の目的は、Ｑ値等の定数の調整が可能なバンドパスフィルタ回路およびバンドエリミネートフィルタ回路、また、上記バンドパスフィルタ回路を備え、上記外乱光ノイズを低減すると共に、バンドパスフィルタ回路出力の波形歪を低減することが可能な赤外線信号処理回路を実現することにある。
また、本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電源ノイズ除去特性の向上が可能なバンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路を実現することにある。
本発明に係るバンドパスフィルタ回路は、上記課題を解決するために、差動入力電圧を差動出力電流に変換する第１トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第２トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第３トランスコンダクタンスアンプ回路と、上記第１トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第１トランスコンダクタンスアンプ回路に第１制御信号を出力する第１コモンモードフィードバック回路と、上記第２トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第２トランスコンダクタンスアンプ回路に第２制御信号を出力する第２コモンモードフィードバック回路と、第１コンデンサと、第２コンデンサと、第３コンデンサとを備え、非反転入力端子が、上記第１コンデンサを介して、上記第１トランスコンダクタンスアンプ回路の非反転出力部と上記第２トランスコンダクタンスアンプ回路の非反転入力部とに接続され、反転入力端子が、上記第２コンデンサを介して、上記第１トランスコンダクタンスアンプ回路の反転出力部と上記第２トランスコンダクタンスアンプ回路の反転入力部に接続され、上記第２トランスコンダクタンスアンプ回路の非反転出力部が、上記第１トランスコンダクタンスアンプ回路の反転入力部と、上記第３トランスコンダクタンスアンプ回路の非反転入力部および反転出力部と、上記第３コンデンサの一端とに接続され、上記第２トランスコンダクタンスアンプ回路の反転出力部が、上記第１トランスコンダクタンスアンプ回路の非反転入力部と、上記第３トランスコンダクタンスアンプ回路の反転入力部および非反転出力部と、上記第３コンデンサの他端とに接続され、上記第３トランスコンダクタンスアンプ回路の非反転出力部が、反転出力端子であり、上記第３トランスコンダクタンスアンプ回路の反転出力部が、非反転出力端子であり、上記第１トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第１コモンモードフィードバック回路の入力端子であり、上記第２トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第２コモンモードフィードバック回路の入力端子であることを特徴としている。
本発明に係るバンドパスフィルタ回路は、上記構成により、伝達関数Ｈ（ｓ）が、以下の式（５）のように表せる。また、上記バンドパスフィルタ回路の各定数（固有角周波数ω０，Ｑ値，ゲインＨ）が、それぞれ以下の式（６）〜（８）のように表せる。
キルヒホフの法則より、
上記第１トランスコンダクタンスアンプ回路の非反転出力部の出力は、
ｇｍ１＊（−ｖｏ−ｖｏ）＝ｓ＊Ｃ１＊（ｖ１−ｖｉｎ）
となり、
上記第１トランスコンダクタンスアンプ回路の反転出力部の出力は、
−ｇｍ１＊（−ｖｏ−ｖｏ）＝ｓ＊Ｃ１＊（−ｖ１−（−ｖｉｎ））
となり、非反転出力部の出力と等しくなる。
また、上記第２トランスコンダクタンスアンプ回路の非反転出力部の出力は、
ｇｍ２＊（ｖ１−（−ｖ１））−ｇｍ３＊（ｖｏ−（−ｖｏ））＝ｓ＊Ｃ３＊（ｖｏ−（−ｖｏ））
となり、
上記第２トランスコンダクタンスアンプ回路の反転出力部の出力は、
−ｇｍ２＊（ｖ１−（−ｖ１））＋ｇｍ３＊（ｖｏ−（−ｖｏ））＝ｓ＊Ｃ３＊（−ｖｏ−（ｖｏ））
となり、非反転出力部の出力と等しくなる。
以上の式からｖ１を消去し、Ｈ（ｓ）＝ｖｏ／ｖｉｎより、
Ｈ（ｓ）＝｛（ｇｍ２／Ｃ３）＊ｓ｝／｛ｓ２＋（ｇｍ３／Ｃ３）＊ｓ＋（（ｇｍ１＊ｇｍ２）／（（Ｃ１／２）＊Ｃ３））｝ （５）
ω０＝（（ｇｍ１＊ｇｍ２）／（（Ｃ１／２）＊Ｃ３））１／２
＝ｇｍ／Ｃ （６）
Ｑ＝（（Ｃ３／（Ｃ１／２））＊（ｇｍ１＊ｇｍ２）／（ｇｍ３２））１／２
＝ｇｍ／ｇｍ３ （７）
Ｈ＝ｇｍ２／ｇｍ３
＝ｇｍ／ｇｍ３ （８）
但し、
ｓ：複素数
ｖｉｎ：上記バンドパスフィルタ回路の入力電圧であって、ｖｉｎ＝（ｖｉｎ＋）＝−（ｖｉｎ−）
ｖｉｎ＋：上記バンドパスフィルタ回路の非反転入力端子に入力される電圧
ｖｉｎ−：上記バンドパスフィルタ回路の反転入力端子に入力される電圧
ｖｏ：上記バンドパスフィルタ回路の出力電圧であって、ｖｏ＝（ｖｏ＋）＝−（ｖｏ−）
ｖｏ＋：上記バンドパスフィルタ回路の非反転出力端子から出力される電圧
ｖｏ−：上記バンドパスフィルタ回路の反転出力端子から出力される電圧
ｖ１：上記第１トランスコンダクタンスアンプの出力電圧であって、ｖ１＝（ｖ１＋）＝−（ｖ１−）
ｖ１＋：上記第１トランスコンダクタンスアンプ回路の非反転出力部から出力される電圧
ｖ１−：上記第１トランスコンダクタンスアンプ回路の反転出力部から出力される電圧
ｇｍ１：上記第１トランスコンダクタンスアンプ回路のトランスコンダクタンス
ｇｍ２：上記第２トランスコンダクタンスアンプ回路のトランスコンダクタンス
ｇｍ３：上記第３トランスコンダクタンスアンプ回路のトランスコンダクタンス
Ｃ１：上記第１，第２コンデンサの各容量値
Ｃ３：上記第３コンデンサの容量値
であり、
ｇｍ＝ｇｍ１＝ｇｍ２
Ｃ＝Ｃ１／２＝Ｃ３
と設定している。
上記式（６）〜（８）より、ｇｍ１，ｇｍ２，ｇｍ３を調整することにより、上記バンドパスフィルタ回路の各定数を調整できることがわかる。特に、ｇｍ３のみ調整することにより、固有角周波数ω０を一定のまま、Ｑ値，ゲインＨが調整できる。以上から、Ｑ値等の定数の調整が可能なバンドパスフィルタ回路を実現することができるという効果を奏する。
また、上記バンドパスフィルタ回路は、全差動型の構成である。従って、同相入力を除去することができるため、そのような電源ノイズが上記バンドパスフィルタ回路に影響を及ぼしてもキャンセルすることができる。これにより、電源ノイズ除去特性の向上が可能なバンドパスフィルタ回路を実現することができるという効果を奏する。
本発明に係るバンドパスフィルタ回路は、上記構成に加えて、少なくとも１つのトランスコンダクタンスアンプ回路のトランスコンダクタンスを調整する調整手段を備えていることが好ましい。
上記の構成によれば、上記調整手段を備えることにより、上記トランスコンダクタンスアンプ回路のトランスコンダクタンスを調整し、各定数を調整することができるというさらなる効果を奏する。
本発明に係るバンドパスフィルタ回路は、上記トランスコンダクタンスアンプ回路が、互いに並列に設けられた複数のトランジスタを有する第１トランジスタ部と、当該第１トランジスタ部の複数のトランジスタのうち、第１トランジスタ以外のトランジスタを流れる電流をグラウンド端子に流す第２トランジスタ部とを備え、上記第１トランジスタ部の第１トランジスタに流れる電流は、上記トランスコンダクタンスアンプ回路の出力電流であり、上記第１トランジスタ部の各トランジスタは、それぞれ異なるチャネル幅およびチャネル長を有し、上記調整手段は、上記第２トランジスタ部のトランジスタのオンオフを切り替えることが好ましい。
上記バンドパスフィルタ回路は、上記の構成を有し、上記調整手段により第２トランジスタ部のトランジスタのオンオフを切り替え、第１トランジスタ部の第１トランジスタを流れる電流量、すなわち出力電流量を変化させることにより、上記トランスコンダクタンスアンプ回路のトランスコンダクタンスを調整している。これにより、上記トランスコンダクタンスアンプ回路のトランスコンダクタンスを調整し、各定数を調整することができるというさらなる効果を奏する。
本発明に係るバンドエリミネートフィルタ回路は、差動入力電圧を差動出力電流に変換する第１トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第２トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第３トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第４トランスコンダクタンスアンプ回路と、上記第１トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第１トランスコンダクタンスアンプ回路に第１制御信号を出力する第１コモンモードフィードバック回路と、上記第２トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第２トランスコンダクタンスアンプ回路に第２制御信号を出力する第２コモンモードフィードバック回路と、第１コンデンサと、第２コンデンサと、第３コンデンサとを備え、非反転入力端子が、上記第１トランスコンダクタンスアンプ回路の非反転入力部と、上記第２コンデンサの一端とに接続され、反転入力端子が、上記第１トランスコンダクタンスアンプ回路の反転入力部と、上記第３コンデンサの一端とに接続され、上記第１トランスコンダクタンスアンプ回路の非反転出力部が、上記第２トランスコンダクタンスアンプ回路の非反転入力部と、上記第４トランスコンダクタンスアンプ回路の反転出力部と、上記第１コンデンサの一端とに接続され、上記第１トランスコンダクタンスアンプ回路の反転出力部が、上記第２トランスコンダクタンスアンプ回路の反転入力部と、上記第４トランスコンダクタンスアンプ回路の非反転出力部と、上記第１コンデンサの他端とに接続され、上記第２トランスコンダクタンスアンプ回路の非反転出力部が、上記第３トランスコンダクタンスアンプ回路の非反転入力部および反転出力部と、上記第４トランスコンダクタンスアンプ回路の反転入力部と、上記第２コンデンサの他端とに接続され、上記第２トランスコンダクタンスアンプ回路の反転出力部が、上記第３トランスコンダクタンスアンプ回路の反転入力部および非反転出力部と、上記第４トランスコンダクタンスアンプ回路の非反転入力部と、上記第３コンデンサの他端とに接続され、上記第３トランスコンダクタンスアンプ回路の非反転出力部が、反転出力端子であり、上記第３トランスコンダクタンスアンプ回路の反転出力部が、非反転出力端子であり、上記第１トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第１コモンモードフィードバック回路の入力端子であり、上記第２トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第２コモンモードフィードバック回路の入力端子であることを特徴としている。
本発明に係るバンドエリミネートフィルタ回路は、上記構成により、伝達関数Ｈ（ｓ）が、以下の式（９）のように表せる。また、上記バンドエリミネートフィルタ回路の各定数（固有角周波数ω０，ノイズ固有角周波数ωｎ，Ｑ値）が、それぞれ以下の式（１０）〜（１２）のように表せる。
キルヒホフの法則より、
上記第１トランスコンダクタンスアンプ回路の非反転出力部の出力は、
ｇｍ１＊（ｖｉｎ−（−ｖｉｎ））−ｇｍ４＊（ｖｏ−（−ｖｏ））＝ｓ＊Ｃ１＊（ｖ１−（−ｖ１））
となり、
上記第１トランスコンダクタンスアンプ回路の反転出力部の出力は、
−ｇｍ１＊（ｖｉｎ−（−ｖｉｎ））＋ｇｍ４＊（ｖｏ−（−ｖｏ））＝ｓ＊Ｃ１＊（−ｖ１−（ｖ１））
となり、非反転出力部の出力と等しくなる。
また、上記第２トランスコンダクタンスアンプ回路の非反転出力部の出力は、
ｇｍ２＊（ｖ１−（−ｖ１））−ｇｍ３＊（ｖｏ−（−ｖｏ））＝ｓ＊Ｃ２＊（ｖｏ−（ｖｉｎ））
となり、
上記第２トランスコンダクタンスアンプ回路の反転出力部の出力は、
−ｇｍ２＊（ｖ１−（−ｖ１））＋ｇｍ３＊（ｖｏ−（−ｖｏ））＝ｓ＊Ｃ２＊（−ｖｏ−（−ｖｉｎ））
となり、非反転出力部の出力と等しくなる。
以上の式からｖ１を消去し、Ｈ（ｓ）＝ｖｏ／ｖｉｎより、
Ｈ（ｓ）＝｛ｓ２＋（（ｇｍ１１＊ｇｍ１２）／（Ｃ１１＊（Ｃ１２／２）））｝／｛ｓ２＋（ｇｍ１３／（Ｃ１２／２））＊ｓ＋（（ｇｍ１２＊ｇｍ１４）／（Ｃ１１＊（Ｃ１２／２）））｝ （９）
ω０＝（（ｇｍ１２＊ｇｍ１４）／（Ｃ１１＊（Ｃ１２／２）））１／２
＝ｇｍ／Ｃ （１０）
ωｎ＝（（ｇｍ１１＊ｇｍ１２）／（Ｃ１１＊（Ｃ１２／２）））１／２
＝ｇｍ／Ｃ （１１）
Ｑ＝（（（Ｃ１２／２）／Ｃ１１）＊（ｇｍ１２＊ｇｍ１４）／（ｇｍ１３２））１／２
＝ｇｍ／ｇｍ１３ （１２） 但し、
ｓ：複素数
ｖｉｎ：上記バンドエリミネートフィルタ回路の入力電圧であって、ｖｉｎ＝（ｖｉｎ＋）＝−（ｖｉｎ−）
ｖｉｎ＋：上記バンドエリミネートフィルタ回路の非反転入力端子に入力される電圧
ｖｉｎ−：上記バンドエリミネートフィルタ回路の反転入力端子に入力される電圧
ｖｏ：上記バンドエリミネートフィルタ回路の出力電圧であって、ｖｏ＝（ｖｏ＋）＝−（ｖｏ−）
ｖｏ＋：上記バンドエリミネートフィルタ回路の非反転出力端子から出力される電圧
ｖｏ−：上記バンドエリミネートフィルタ回路の反転出力端子から出力される電圧
ｖ１：上記第１トランスコンダクタンスアンプ回路の出力電圧であって、ｖ１＝（ｖ１＋）＝−（ｖ１−）
ｖ１＋：上記第１トランスコンダクタンスアンプ回路の非反転出力部から出力される電圧
ｖ１−：上記第１トランスコンダクタンスアンプ回路の反転出力部から出力される電圧
ｇｍ１１：上記第１トランスコンダクタンスアンプ回路のトランスコンダクタンス
ｇｍ１２：上記第２トランスコンダクタンスアンプ回路のトランスコンダクタンス
ｇｍ１３：上記第３トランスコンダクタンスアンプ回路のトランスコンダクタンス
ｇｍ１４：上記第４トランスコンダクタンスアンプ回路のトランスコンダクタンス
Ｃ１１：上記第１コンデンサの容量値
Ｃ１２：上記第２，第３コンデンサの各容量値
であり、
ｇｍ＝ｇｍ１１＝ｇｍ１２＝ｇｍ１４
Ｃ＝Ｃ１２／２＝Ｃ１１
と設定している。
上記式（１０）〜（１２）より、ｇｍ１１，ｇｍ１２，ｇｍ１３，ｇｍ１４を調整することにより、上記バンドエリミネートフィルタ回路の各定数を調整できることがわかる。特に、ｇｍ１３のみ調整することにより、固有角周波数ω０およびノイズ固有角周波数ωｎを一定のまま、Ｑ値を調整できる。以上から、Ｑ値等の定数の調整が可能なバンドエリミネートフィルタ回路を実現することができるという効果を奏する。
また、上記バンドエリミネートフィルタ回路は、全差動型の構成である。従って、同相入力を除去することができるため、そのような電源ノイズが上記バンドエリミネートフィルタ回路に影響を及ぼしてもキャンセルすることができる。これにより、電源ノイズ除去特性の向上が可能なバンドエリミネートフィルタ回路を実現することができるという効果を奏する。
本発明に係るバンドエリミネートフィルタ回路は、差動入力電圧を差動出力電流に変換する第１トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第２トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第３トランスコンダクタンスアンプ回路と、上記第１トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第１トランスコンダクタンスアンプ回路に第１制御信号を出力する第１コモンモードフィードバック回路と、上記第２トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第２トランスコンダクタンスアンプ回路に第２制御信号を出力する第２コモンモードフィードバック回路と、第１コンデンサと、第２コンデンサと、第３コンデンサとを備え、上記第３トランスコンダクタンスアンプ回路は、第１出力部と第２出力部とを有し、非反転入力端子が、上記第１トランスコンダクタンスアンプ回路の非反転入力部と、上記第２コンデンサの一端とに接続され、反転入力端子が、上記第１トランスコンダクタンスアンプ回路の反転入力部と、上記第３コンデンサの一端とに接続され、上記第１トランスコンダクタンスアンプ回路の非反転出力部が、上記第２トランスコンダクタンスアンプ回路の非反転入力部と、上記第３トランスコンダクタンスアンプ回路の上記第２出力部における反転出力部と、上記第１コンデンサの一端とに接続され、上記第１トランスコンダクタンスアンプ回路の反転出力部が、上記第２トランスコンダクタンスアンプ回路の反転入力部と、上記第３トランスコンダクタンスアンプ回路の上記第２出力部における非反転出力部と、上記第１コンデンサの他端とに接続され、上記第２トランスコンダクタンスアンプ回路の非反転出力部が、上記第３トランスコンダクタンスアンプ回路の非反転入力部および上記第１出力部における反転出力部と、上記第２コンデンサの他端とに接続され、上記第２トランスコンダクタンスアンプ回路の反転出力部が、上記第３トランスコンダクタンスアンプ回路の反転入力部および上記第１出力部における非反転出力部と、上記第３コンデンサの他端とに接続され、上記第３トランスコンダクタンスアンプ回路の上記第１出力部における非反転出力部が、非反転出力端子であり、上記第３トランスコンダクタンスアンプ回路の上記第１出力部における反転出力部が、反転出力端子であり、上記第１トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第１コモンモードフィードバック回路の入力端子であり、上記第２トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第２コモンモードフィードバック回路の入力端子であることを特徴としている。
本発明に係るバンドエリミネートフィルタ回路（以下、第２バンドエリミネートフィルタ回路と記載）は、上記第１〜第４トランスコンダクタンスアンプ回路を備えたバンドエリミネートフィルタ回路（以下、第１バンドエリミネートフィルタ回路と記載）の上記第３トランスコンダクタンスアンプ回路と上記第４トランスコンダクタンスアンプ回路とを共有した構成である。この第２バンドエリミネートフィルタ回路においても、上記第１バンドエリミネートフィルタ回路と同様な伝達関数を得ることができるため、また、全差動型の構成であるため、Ｑ値等の定数の調整が可能であると共に、電源ノイズ特性の向上が可能なバンドエリミネートフィルタ回路を実現することができるという効果を奏する。また、第２バンドエリミネートフィルタ回路では、回路構成が簡素となり、コストダウンが可能であるというさらなる効果を奏する。
本発明に係るバンドエリミネートフィルタ回路は、上記構成に加えて、少なくとも１つのトランスコンダクタンスアンプ回路のトランスコンダクタンスを調整する調整手段を備えていることが好ましい。
上記の構成によれば、上記調整手段を備えることにより、上記トランスコンダクタンスアンプ回路のトランスコンダクタンスを調整し、各定数を調整することができるというさらなる効果を奏する。
本発明に係るバンドエリミネートフィルタ回路は、上記トランスコンダクタンスアンプ回路が、第１トランジスタに流れる電流が第１トランジスタ以外のトランジスタにも流れるように設けられた、複数のトランジスタを有する第１トランジスタ部と、当該第１トランジスタ部の第１トランジスタ以外のトランジスタを流れる電流をグラウンド端子に流す第２トランジスタ部とを備え、上記第１トランジスタ部の第１トランジスタに流れる電流は、上記トランスコンダクタンスアンプ回路の出力電流であり、上記第１トランジスタ部の各トランジスタは、それぞれ異なるチャネル幅およびチャネル長を有し、上記調整手段は、上記第２トランジスタ部のトランジスタのオンオフを切り替えることが好ましい。
上記バンドエリミネートフィルタ回路は、上記の構成を有し、上記調整手段により第２トランジスタ部のトランジスタのオンオフを切り替え、第１トランジスタ部の第１トランジスタを流れる電流量、すなわち出力電流量を変化させることにより、上記トランスコンダクタンスアンプ回路のトランスコンダクタンスを調整している。これにより、上記トランスコンダクタンスアンプ回路のトランスコンダクタンスを調整し、各定数を調整することができるというさらなる効果を奏する。
本発明に係る赤外線信号処理回路は、上記課題を解決するために、受光した赤外線信号を電気信号に変換する受光素子と、上記電気信号を増幅する増幅回路と、増幅された電気信号からキャリア周波数成分を取り出す、上記請求項３に記載のバンドパスフィルタ回路と、上記バンドパスフィルタ回路の出力信号と、ノイズ検出レベルである第１閾値電圧とを比較する第１比較回路と、上記バンドパスフィルタ回路の出力信号と、第１キャリア検出レベルである、上記第１閾値電圧より大きいレベルの第２閾値電圧とを比較する第２比較回路と、上記バンドパスフィルタ回路の出力信号と、上記バンドパスフィルタ回路の出力信号のレベルを判定するピーク検出レベルである、上記第２閾値電圧より大きいレベルの第３閾値電圧とを比較する第３比較回路と、上記第１比較回路の出力信号に基づいて、上記第１比較回路の出力信号が出力されないように、上記増幅回路のゲインを制御し、上記第３比較回路の出力信号に基づいて、上記第３比較回路の出力信号が出力されないように、上記バンドパスフィルタ回路のゲインおよびＱ値を制御する論理回路を有し、上記第２比較回路の出力信号をキャリアとして出力するキャリア検出回路とを備えていることを特徴としている。
上記の構成によれば、本発明に係る赤外線信号処理回路は、第１比較回路を備え、上記第１比較回路から出力信号が出力された場合、外乱光ノイズが入射されていると判断し、外乱光ノイズが信号検出レベルよりも小さいノイズ検出レベル以下まで低減されるように、すなわち、外乱光ノイズが誤動作を引き起こさないレベルになるまで、増幅回路のゲインを制御する。これにより、入射した外乱光ノイズは、確実に低減され、外乱光ノイズに起因する誤動作を低減することができる。
また、上記赤外線信号処理回路は、第３比較回路を備え、上記第３比較回路から出力信号が出力された場合、上記バンドパスフィルタ回路のゲインおよびＱ値が大きいと判断し、上記バンドパスフィルタ回路の出力信号のレベルがピーク検出レベル以下となるまで、上記バンドパスフィルタ回路のゲインおよびＱ値を制御する。これにより、バンドパスフィルタ回路出力の波形歪を低減することができる。以上より、外乱光ノイズを低減すると共に、バンドパスフィルタ回路出力の波形歪を低減することが可能な赤外線信号処理回路を実現することができるという効果を奏する。
また、上記赤外線信号処理回路は、上記バンドパスフィルタ回路を備えているため、電源ノイズ除去特性の向上が可能な赤外線信号処理回路を実現することができるという効果を奏する。
本発明に係る赤外線信号処理回路は、上記の構成に加えて、上記論理回路が、上記複数の比較回路の出力信号を所定パルス数カウントすることにより、上記増幅回路および上記バンドパスフィルタを制御するためのパルス出力を行う複数のカウンタを備えていることが好ましい。また、本発明に係るキャリア検出回路は、上記の構成に加えて、上記キャリア検出回路は、クロック信号を発振する発振回路をさらに備え、上記論理回路は、上記発振回路のクロック信号をカウントすることにより、上記増幅回路のゲインを増加させる第１増幅回路制御信号を出力すると共に、上記発振回路のクロック信号をカウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を増加させるバンドパスフィルタ制御信号を出力する第１カウンタと、上記第１比較回路の出力信号をカウントすることにより、上記増幅回路のゲインを減少させる第２増幅回路制御信号を出力する第２カウンタと、上記第１増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを増加させる第１制御信号を出力すると共に、上記第２増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを減少させる第２制御信号を出力する第１アップダウンカウンタと、上記バンドパスフィルタ制御信号をカウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を増加させる第３制御信号を出力すると共に、上記第３比較回路の出力信号をカウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を減少させる第４制御信号を出力する第２アップダウンカウンタとを備えていることが好ましい。
上記の構成によれば、上記赤外線信号処理回路は、デジタル回路を備えているため、チップサイズの縮小、これに伴うコストの低下が可能であるというさらなる効果を奏する。
また、上記赤外線信号処理回路では、上記カウンタにより、大きな時定数を設定することができる。これにより、ゲインの急激な変動をなくすことができ、赤外線信号入力時に、安定した受信感度が得られるというさらなる効果を奏する。なお、上記カウンタに大きな時定数を設定する方法としては、例えば、上記第１アップダウンカウンタに入力される上記第１増幅回路制御信号の時定数を大きくすることで実現可能である。
本発明に係る赤外線信号処理回路は、上記の構成に加えて、上記第１カウンタのリセット端子には、上記第２比較回路の出力信号が入力されることが好ましい。
上記の構成によれば、上記第１カウンタのリセット端子には、上記第２比較回路の出力信号が入力されるため、上記第２比較回路の出力信号が出力されている間は、上記第１カウンタの動作は停止する。従って、上記増幅回路のゲイン増加制御、上記バンドパスフィルタ回路のゲインおよびＱ値増加制御が行われず、上記増幅回路のゲイン減少制御のみが行われるため、ゲインの変動（ばたつき）を小さくすることができ、赤外線信号入力時に、安定した受信感度を得ることができるという効果を奏する。また、上記増幅回路のゲイン減少制御のみが行われるため、外乱光ノイズによる誤動作をより低減できる。
本発明に係る赤外線信号処理回路は、上記第１アップダウンカウンタは、上記増幅回路のゲインの初期値を設定するための第１初期値設定手段を備え、上記第２アップダウンカウンタは、上記バンドパスフィルタ回路のゲインおよびＱ値の各初期値を設定するための第２初期値設定手段を備えていることが好ましい。
上記の構成によれば、上記第１アップダウンカウンタは、上記増幅回路のゲインの初期値を設定するための第１初期値設定機能を備えている。また、上記第２アップダウンカウンタは、上記バンドパスフィルタ回路のゲインおよびＱ値の各初期値を設定するための第２初期値設定機能を備えている。これにより、上記各初期値を使用環境に応じて適宜最適な値に設定することができるため、使用環境に適切に対応した赤外線信号処理回路を実現することができるというさらなる効果を奏する。
本発明に係る赤外線信号処理回路は、上記複数のカウンタおよび上記複数のアップダウンカウンタが、スキャンパスを備え、所定時、上記複数のカウンタおよび上記複数のアップダウンカウンタは、同一クロックで動作することが好ましい。
上記の構成によれば、上記複数のカウンタおよび上記複数のアップダウンカウンタは、スキャンパスを備えているため、シフトレジスタ動作が可能となる。そして、所定時であるウェハテスト時に、上記複数のカウンタおよび上記複数のアップダウンカウンタを同一クロックで動作させることで、テスト設計が容易になり、故障検出率を向上することができるというさらなる効果を奏する。
本発明に係る赤外線信号処理回路は、上記比較回路が、ヒステリシスコンパレータであることが好ましい。
上記の構成によれば、上記比較回路は、ヒステリシスコンパレータである。これにより、上記バンドパスフィルタ回路の出力信号が、上記各閾値電圧付近の場合でも、上記比較回路の出力信号のパルス幅を大きくすることができ、上記論理回路を確実にトリガすることができるというさらなる効果を奏する。
本発明に係る赤外線信号処理回路は、上記発振回路の発振周波数が、上記バンドパスフィルタ回路の中心周波数と同一の周波数であることが好ましい。また、本発明に係る赤外線信号処理回路は、上記発振回路の発振周波数が、上記バンドパスフィルタ回路の中心周波数より小さい周波数であることが好ましい。
上記複数の比較回路は、上記バンドパスフィルタ回路の出力信号を比較するため、その出力信号の周波数は、上記バンドパスフィルタ回路の中心周波数となる。従って、上記発振回路の発振周波数を、上記バンドパスフィルタ回路の中心周波数と同一の周波数とすることにより、双方の出力信号の時間ズレを低減でき、上記論理回路の誤動作を低減できるというさらなる効果を奏する。また、上記発振回路の発振周波数を、上記バンドパスフィルタ回路の中心周波数より小さい周波数とすることで、上記発振回路の出力信号（クロック信号）によりカウンタ動作を行うカウンタの時定数を、カウンタのｂｉｔ数を増大させることなく、大きくすることができるというさらなる効果を奏する。
本発明に係る赤外線信号処理回路は、上記の構成に加えて、上記キャリア検出回路が、上記バンドパスフィルタ回路の出力信号と、第２信号検出レベルである、上記第２閾値電圧より大きいレベルの第４閾値電圧とを比較する第４比較回路と、上記第２比較回路の出力信号と上記第４比較回路の出力信号とから、上記キャリアを選択するセレクタ回路とをさらに備えことが好ましい。
上記の構成によれば、信号検出レベルが適宜変更される。例えば、セレクタ回路は、上記第３比較回路の出力信号が出力された場合、すなわち、上記第２比較回路の出力信号のパルス幅が大きくなる等の問題が生じると判断される場合、上記第２閾値電圧より大きいレベルの閾値電圧で比較された第４比較回路の出力信号をキャリアとして選択する。これにより、受光したリモコン送信信号に対して適切なキャリアを出力でき、上記第２比較回路の出力信号のパルス幅が大きくなることによる受信不能といった問題を生じることがないというさらなる効果を奏する。また、インバータ蛍光灯ノイズによる誤動作をより低減できる。
さらに、上述のように信号検出レベルを変更させることで、赤外線信号入力時に急なインバータ蛍光灯ノイズの入射が起こった場合にも対応でき、急なインバータ蛍光灯ノイズによる誤動作も低減できるというさらなる効果を奏する。
本発明に係る赤外線信号処理回路は、受光した赤外線信号を電気信号に変換する受光素子と、上記電気信号を増幅する増幅回路と、増幅された電気信号からキャリア周波数成分を取り出す、上記請求項３に記載のバンドパスフィルタ回路と、取り出されたキャリア周波数成分から外乱光ノイズを上記請求項７に記載のバンドエリミネートフィルタ回路と、上記バンドエリミネートフィルタ回路の出力信号と、ノイズ検出レベルである第１閾値電圧とを比較する第１比較回路と、上記バンドエリミネートフィルタ回路の出力信号と、第１キャリア検出レベルである、上記第１閾値電圧より大きいレベルの第２閾値電圧とを比較する第２比較回路と、上記バンドエリミネートフィルタ回路の出力信号と、上記バンドエリミネートフィルタ回路の出力信号のレベルを判定するピーク検出レベルである、上記第２閾値電圧より大きいレベルの第３閾値電圧とを比較する第３比較回路と、上記第１比較回路の出力信号に基づいて、上記第１比較回路の出力信号が出力されないように、上記増幅回路のゲインを制御すると共に、上記バンドエリミネートフィルタ回路のＱ値を制御し、上記第３比較回路の出力信号に基づいて、上記第３比較回路の出力信号が出力されないように、上記バンドパスフィルタ回路のゲインおよびＱ値を制御する論理回路とを有し、上記第２比較回路の出力信号をキャリアとして出力するキャリア検出回路とを備えていることを特徴としている。
上記の構成によれば、本発明に係る赤外線信号処理回路は、第１比較回路を備え、上記第１比較回路から出力信号が出力された場合、外乱光ノイズが入射されていると判断し、外乱光ノイズが信号検出レベルよりも小さいノイズ検出レベル以下まで低減されるように、すなわち、外乱光ノイズが誤動作を引き起こさないレベルになるまで、増幅回路のゲインを制御する。これにより、入射した外乱光ノイズは、確実に低減され、外乱光ノイズに起因する誤動作を低減することができる。
また、上記赤外線信号処理回路は、第３比較回路を備え、上記第３比較回路から出力信号が出力された場合、上記バンドパスフィルタ回路のゲインおよびＱ値が大きいと判断し、上記バンドパスフィルタ回路の出力信号のレベルがピーク検出レベル以下となるまで、上記バンドパスフィルタ回路のゲインおよびＱ値を制御する。これにより、バンドパスフィルタ回路出力の波形歪を低減することができる。以上より、外乱光ノイズを低減すると共に、バンドパスフィルタ回路出力の波形歪を低減することが可能な赤外線信号処理回路を実現することができるという効果を奏する。
また、上記赤外線信号処理回路は、上記バンドパスフィルタ回路および上記バンドエリミネートフィルタ回路を備えているため、電源ノイズ除去特性の向上が可能な赤外線信号処理回路を実現することができるという効果を奏する。
また、上記赤外線信号処理回路は、上記バンドエリミネートフィルタ回路を備えているため、より外乱光ノイズを低減することができるというさらなる効果を奏する。
本発明に係る赤外線信号処理回路は、上記構成に加えて、上記赤外線信号処理回路は、上記バンドパスフィルタ回路の出力信号と、第２信号検出レベルである、上記第２閾値電圧より大きいレベルの第４閾値電圧とを比較する第４比較回路と、
上記第２比較回路の出力信号と上記第４比較回路の出力信号とから、上記キャリアを選択するセレクタ回路とをさらに備えることが好ましい。
上記の構成によれば、信号検出レベルが適宜変更される。例えば、セレクタ回路は、上記第３比較回路の出力信号が出力された場合、すなわち、上記第２比較回路の出力信号のパルス幅が大きくなる等の問題が生じると判断される場合、上記第２閾値電圧より大きいレベルの閾値電圧で比較された第４比較回路の出力信号をキャリアとして選択する。これにより、受光したリモコン送信信号に対して適切なキャリアを出力でき、上記第２比較回路の出力信号のパルス幅が大きくなることによる受信不能といった問題を生じることがないというさらなる効果を奏する。また、インバータ蛍光灯ノイズによる誤動作をより低減できる。
さらに、上述のように信号検出レベルを変更させることで、赤外線信号入力時に急なインバータ蛍光灯ノイズの入射が起こった場合にも対応でき、急なインバータ蛍光灯ノイズによる誤動作も低減できるというさらなる効果を奏する。
また、上記赤外線信号処理回路は、上記バンドパスフィルタ回路および上記バンドエリミネートフィルタ回路を備えているため、電源ノイズ除去特性の向上が可能な赤外線信号処理回路を実現することができるという効果を奏する。
また、上記赤外線信号処理回路は、上記バンドエリミネートフィルタ回路を備えているため、より外乱光ノイズを低減することができるというさらなる効果を奏する。
本発明の一つであるバンドパスフィルタ回路は、差動入力電圧を差動出力電流に変換する第１トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第２トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第３トランスコンダクタンスアンプ回路と、上記第１トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第１トランスコンダクタンスアンプ回路に第１制御信号を出力する第１コモンモードフィードバック回路と、上記第２トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第２トランスコンダクタンスアンプ回路に第２制御信号を出力する第２コモンモードフィードバック回路と、第１コンデンサと、第２コンデンサと、第３コンデンサとを備え、非反転入力端子が、上記第１コンデンサを介して、上記第１トランスコンダクタンスアンプ回路の非反転出力部と上記第２トランスコンダクタンスアンプ回路の非反転入力部とに接続され、反転入力端子が、上記第２コンデンサを介して、上記第１トランスコンダクタンスアンプ回路の反転出力部と上記第２トランスコンダクタンスアンプ回路の反転入力部に接続され、上記第２トランスコンダクタンスアンプ回路の非反転出力部が、上記第１トランスコンダクタンスアンプ回路の反転入力部と、上記第３トランスコンダクタンスアンプ回路の非反転入力部および反転出力部と、上記第３コンデンサの一端とに接続され、上記第２トランスコンダクタンスアンプ回路の反転出力部が、上記第１トランスコンダクタンスアンプ回路の非反転入力部と、上記第３トランスコンダクタンスアンプ回路の反転入力部および非反転出力部と、上記第３コンデンサの他端とに接続され、上記第３トランスコンダクタンスアンプ回路の非反転出力部が、反転出力端子であり、上記第３トランスコンダクタンスアンプ回路の反転出力部が、非反転出力端子であり、上記第１トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第１コモンモードフィードバック回路の入力端子であり、上記第２トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第２コモンモードフィードバック回路の入力端子であることを特徴としている。
上記バンドパスフィルタ回路は、上記構成により、Ｑ値等の定数が、上記各トランスコンダクタンスアンプ回路のトランスコンダクタンスで表される。従って、上記トランスコンダクタンスを調整することにより、上記バンドパスフィルタ回路の各定数を調整できるる。以上から、Ｑ値等の定数の調整が可能なバンドパスフィルタ回路を実現することができるという効果を奏する。
また、上記バンドパスフィルタ回路は、全差動型の構成である。従って、同相入力を除去することができるため、そのような電源ノイズが上記バンドパスフィルタ回路に影響を及ぼしてもキャンセルすることができる。これにより、電源ノイズ除去特性の向上が可能なバンドパスフィルタ回路を実現することができるという効果を奏する。
〔実施の形態１〕
本発明に係る一実施形態について、図１〜図５に基づいて説明すると以下の通りである。
図１は、バンドパスフィルタ回路（以下、ＢＰＦと記載）１０（第１バンドパスフィルタ回路）の構成を示している。
ＢＰＦ１０は、差動入力電圧を差動出力電流に変換するトランスコンダクタンスアンプ回路（以下、単にＧＭと記載）１〜３（第１トランスコンダクタンスアンプ〜第３トランスコンダクタンスアンプ）と、コモンモードフィードバック回路（以下、単にＣＭＦＢと記載）４，５（第１，第２コモンモードフィードバック回路）と、コンデンサＣ１〜Ｃ３（第１コンデンサ〜第３コンデンサ）とを備えている全差動型バンドパスフィルタ回路である。なお、以下、装置を総称して記載する場合、例えばＧＭ１〜ＧＭ３を総称して記載する場合は、単に「ＧＭ」と記載する。
ＧＭ１の非反転出力部は、ＧＭ２の非反転入力部に接続され、ＧＭ１の反転出力部は、ＧＭ２の反転入力部に接続されている。ＧＭ２の非反転出力部は、ＧＭ３の非反転入力部に接続され、ＧＭ２の反転出力部は、ＧＭ３の反転入力部に接続されている。
ＧＭ２の非反転出力部は、ＧＭ１の反転入力部に接続され、ＧＭ２の反転出力部は、ＧＭ１の非反転入力部に接続されている。また、ＧＭ２の非反転出力部と反転出力部とには、コンデンサＣ３が接続されている。また、ＧＭ２の非反転出力部は、ＧＭ３の反転出力部に接続され、ＧＭ２の反転出力部は、非反転出力部に接続されている。
ＢＰＦ１０の非反転入力端子ＩＮ＋は、コンデンサＣ１を介して、ＧＭ１の非反転出力部とＧＭ２の非反転入力部との接続点に接続され、ＢＰＦ１０の反転入力端子ＩＮ−は、コンデンサＣ２を介して、ＧＭ１の反転出力部とＧＭ２の反転入力部との接続点に接続されている。ＢＰＦ１０の非反転出力端子ＯＵＴ＋は、ＧＭ３の反転出力部に相当し、ＢＰＦ１０の反転出力端子ＯＵＴ−は、ＧＭ３の非反転出力部に相当する。
ＣＭＦＢ４は、ＧＭ１の非反転出力部および反転出力部を入力端子とし、ＧＭ１の差動出力の直流電圧レベルが所定レベルになるように、ＧＭ１に第１制御信号を出力する。ＣＭＦＢ５は、ＧＭ２の非反転出力部および反転出力部を入力端子とし、ＧＭ２の差動出力の直流電圧レベルが所定レベルになるように、ＧＭ２に第２制御信号を出力する。
上述のような構成を有するＢＰＦ１０の伝達関数Ｈ（ｓ）は、以下の式（１３）（式（５）と同一）のように表せる。また、ＢＰＦ１０の各定数（固有角周波数ω０，Ｑ値，ゲインＨ）は、それぞれ式（１４）〜（１６）（式（６）〜（８）と同一）のように表せる。
キルヒホフの法則より、
ＧＭ１の非反転出力部の出力は、
ｇｍ１＊（−ｖｏ−ｖｏ）＝ｓ＊Ｃ１＊（ｖ１−ｖｉｎ）
となり、
ＧＭ１の反転出力部の出力は、
−ｇｍ１＊（−ｖｏ−ｖｏ）＝ｓ＊Ｃ１＊（−ｖ１−（−ｖｉｎ））
となり、非反転出力部の出力と等しくなる。
また、ＧＭ２の非反転出力部の出力は、
ｇｍ２＊（ｖ１−（−ｖ１））−ｇｍ３＊（ｖｏ−（−ｖｏ））＝ｓ＊Ｃ３＊（ｖｏ−（−ｖｏ））
となり、
ＧＭ２の反転出力部の出力は、
−ｇｍ２＊（ｖ１−（−ｖ１））＋ｇｍ３＊（ｖｏ−（−ｖｏ））＝ｓ＊Ｃ３＊（−ｖｏ−（ｖｏ））
となり、非反転出力部の出力と等しくなる。
以上の式からｖ１を消去し、Ｈ（ｓ）＝ｖｏ／ｖｉｎより、
Ｈ（ｓ）＝｛（ｇｍ２／Ｃ３）＊ｓ｝／｛ｓ２＋（ｇｍ３／Ｃ３）＊ｓ＋（（ｇｍ１＊ｇｍ２）／（（Ｃ１／２）＊Ｃ３））｝ （１３）
ω０＝（（ｇｍ１＊ｇｍ２）／（（Ｃ１／２）＊Ｃ３））１／２
＝ｇｍ／Ｃ （１４）
Ｑ＝（（Ｃ３／（Ｃ１／２））＊（ｇｍ１＊ｇｍ２）／（ｇｍ３２））１／２
＝ｇｍ／ｇｍ３ （１５）
Ｈ＝ｇｍ２／ｇｍ３
＝ｇｍ／ｇｍ３ （１６）
但し、
ｓ：複素数
ｖｉｎ：ＢＰＦ１０の入力電圧であって、ｖｉｎ＝（ｖｉｎ＋）＝−（ｖｉｎ−）
ｖｉｎ＋：ＢＰＦ１０の非反転入力端子ＩＮ＋に入力される電圧
ｖｉｎ−：ＢＰＦ１０の反転入力端子ＩＮ−に入力される電圧
ｖｏ：ＢＰＦ１０の出力電圧であって、ｖｏ＝（ｖｏ＋）＝−（ｖｏ−）
ｖｏ＋：ＢＰＦ１０の非反転出力端子ＯＵＴ＋から出力される電圧
ｖｏ−：ＢＰＦ１０の反転出力端子ＯＵＴ−から出力される電圧
ｖ１：ＧＭ１の出力電圧であって、ｖ１＝（ｖ１＋）＝−（ｖ１−）
ｖ１＋：ＧＭ１の非反転出力部から出力される電圧
ｖ１−：ＧＭ１の反転出力部から出力される電圧
ｇｍ１：ＧＭ１のトランスコンダクタンス
ｇｍ２：ＧＭ２のトランスコンダクタンス
ｇｍ３：ＧＭ３のトランスコンダクタンス
ｉ１：ＧＭ１の出力電流
ｉ２：ＧＭ２の出力電流
ｉ３：ＧＭ３の出力電流
Ｃ１：コンデンサＣ１，Ｃ２の各容量値
Ｃ３：コンデンサＣ３の容量値
であり、
ｇｍ＝ｇｍ１＝ｇｍ２
Ｃ＝Ｃ１／２＝Ｃ３
と設定している。
上記式（１４）〜（１６）より、ｇｍ１，ｇｍ２，ｇｍ３を調整することにより、ＢＰＦ１０の各定数を調整できることがわかる。特に、ｇｍ３のみ調整することにより、固有角周波数ω０を一定のまま、Ｑ値，ゲインＨが調整できる。また、例えば、ｇｍ３＝β＊ｇｍ（０＜β＜１）と設定すると、Ｑ＝１／β，Ｈ＝１／βとなり、βの調整のみでＱ値，ゲインＨを調整することもできる。
図２は、ＢＰＦ１０におけるＧＭのｇｍを調整するための構成を備えたＢＰＦ１０ａを示している。
ＢＰＦ１０ａは、図示のように、図１に示す構成に加えて、レジスタ６，７，８（調整手段）を備えている。レジスタは、外部からの信号により、ｇｍを調製するための調整信号ＳＷをＧＭに出力する。これにより、ｇｍを調整することができる。その結果、ＢＰＦ１０ａの各定数を調整することができる。
ＧＭ１では、レジスタ６からの調整信号ＳＷによりｇｍ１が調整されることで、固有角周波数ω０，Ｑ値を調整することができる。同様に、ＧＭ２でも、レジスタ７からの調整信号ＳＷによりｇｍ２が調整されることで、固有角周波数ω０，Ｑ値，ゲインＨを調整することができる。ＧＭ３では、レジスタ８からの調整信号ＳＷによりｇｍ３が調整されることで、Ｑ値，ゲインＨを調整することができる（式（１４）〜式（１６）参照）。
図３は、ＢＰＦ１０の参考例であるＢＰＦ１０ｂ（第２バンドパスフィルタ回路）を示している。ＢＰＦ１０ｂは、ＧＭ１とＧＭ３とを共有した構成であり、ＧＭ１が第１出力部と第２出力部とを備えている。
ＧＭ１の上記第１出力部における非反転出力部は、ＧＭ２の非反転入力部に接続され、ＧＭ１の上記第１出力部における反転出力部は、ＧＭ２の反転入力部に接続されている。ＧＭ２の非反転出力部は、ＧＭ１の反転入力部に接続され、ＧＭ２の反転出力部は、ＧＭ１の非反転入力部に接続されている。また、ＧＭ２の非反転出力部と反転出力部とには、コンデンサＣ３が接続されている。また、ＧＭ２の非反転出力部は、ＧＭ１の上記第２出力部における反転出力部に接続され、ＧＭ２の反転出力部は、ＧＭ１の上記第２出力部における非反転出力部に接続されている。
ＢＰＦ１０ｂの非反転入力端子ＩＮ＋は、コンデンサＣ１を介して、ＧＭ１の上記第１出力部における非反転出力部とＧＭ２の非反転入力部との接続点に接続され、ＢＰＦ１０ｂの反転入力端子ＩＮ−は、コンデンサＣ２を介して、ＧＭ１の上記第１出力部における反転出力部とＧＭ２の反転入力部との接続点に接続されている。ＢＰＦ１０ｂの非反転出力端子ＯＵＴ＋は、ＧＭ２の非反転出力部に相当し、ＢＰＦ１０ｂの反転出力端子ＯＵＴ−は、ＧＭ２の反転出力部に相当する。
ＣＭＦＢ４は、ＧＭ１の上記第１出力部における非反転出力部および反転出力部を入力端子とし、ＧＭ１の差動出力の直流電圧レベルが所定レベルになるように、ＧＭ１に第１制御信号を出力する。ＣＭＦＢ５は、ＧＭ２の非反転出力部および反転出力部を入力端子とし、ＧＭ２の差動出力の直流電圧レベルが所定レベルになるように、ＧＭ２に第２御信号を出力する。
以上の構成から、ＢＰＦ１０ｂは、ＢＰＦ１０と同様な伝達関数を得ることができ、また、全差動型の構成であるため、Ｑ値等の定数の調整が可能であると共に、電源ノイズ特性の向上が可能である。また、ＢＰＦ１０ｂでは、ＧＭ１とＧＭ３とを共有することにより、回路構成が簡素となり、コストダウンが可能となる。また、図示のように、レジスタ８（ＧＭ１の上記第２出力部を制御する）のみを設ける場合、より回路構成が簡素となり、よりコストダウンが可能となる。しかしながら、図２および図３で示したレジスタの設け方は、一例であることは言うまでもない。
図４は、ＧＭの具体的な構成を示している。
ＧＭは、Ｐチャネル型ＭＯＳトランジスタＭ１〜Ｍ６と、Ｎチャネル型ＭＯＳトランジスタＭ７〜Ｍ１０と、電流源Ｉ１〜Ｉ７と、抵抗ＲＥとを備えている。レジスタから調整信号ＳＷが入力されるトランジスタＭ７，Ｍ８を用いて、ｇｍの調整を行う。
トランジスタＭ１のソースは、電流源Ｉ１を介して電源端子に接続され、トランジスタＭ２のソースは、電流源Ｉ２を介して電源端子に接続されている。トランジスタＭ１のソースと電流源Ｉ１との接続点と、トランジスタＭ２のソースと電流源Ｉ２との接続点には、抵抗ＲＥが接続されている。トランジスタＭ１のドレインには、トランジスタＭ３のソースが接続され、トランジスタＭ２のドレインには、トランジスタＭ４のソースが接続されている。トランジスタＭ３のゲートとドレインとは、互いに接続されてＧＮＤ端子に接続され、トランジスタＭ４のゲートとドレインとは、互いに接続されてＧＮＤ端子に接続されている。トランジスタＭ１のゲートは、非反転入力部であり、トランジスタＭ２のゲートは、反転入力部である。
トランジスタＭ５は、各ゲートがそれぞれ互いに接続され、また、各ソースがそれぞれ互いに接続されているトランジスタＭ５−０〜Ｍ５−４を備えている。トランジスタＭ６は、各ゲートがそれぞれ互いに接続され、また、各ソースがそれぞれ互いに接続されているトランジスタＭ６−０〜Ｍ６−４を備えている。トランジスタＭ７は、各ソースがそれぞれ互いに接続されているトランジスタＭ７−１〜Ｍ７−４を備えている。トランジスタＭ８は、各ソースがそれぞれ互いに接続されているトランジスタＭ８−１〜Ｍ８−４を備えている。
トランジスタＭ５のゲートは、すなわちそれぞれが互いに接続されたトランジスタＭ５−０〜Ｍ５−４の各ゲートは、トランジスタＭ２のドレインに接続され、トランジスタＭ６のゲートは、すなわちそれぞれが互いに接続されたトランジスタＭ６−０〜Ｍ６−４の各ゲートは、トランジスタＭ１のドレインに接続されている。
トランジスタＭ５のソースは、すなわちそれぞれが互いに接続されたトランジスタＭ５−０〜Ｍ５−４の各ソースは、電流源Ｉ３を介して電源端子に接続され、同様に、トランジスタＭ６のソースは、すなわちそれぞれが互いに接続されたトランジスタＭ６−０〜Ｍ６−４の各ソースは、電流源Ｉ３を介して電源端子に接続されている。
トランジスタＭ５−１のドレインは、トランジスタＭ７−１のドレインに接続され、トランジスタＭ５−２のドレインは、トランジスタＭ７−２のドレインに接続され、トランジスタＭ５−３のドレインは、トランジスタＭ７−３のドレインに接続され、トランジスタＭ５−４のドレインは、トランジスタＭ７−４のドレインに接続されている。トランジスタＭ７−１〜Ｍ７−４のそれぞれ互いに接続されている各ソースは、ＧＮＤ端子に接続されている。
トランジスタＭ６−１のドレインは、トランジスタＭ８−１のドレインに接続され、トランジスタＭ６−２のドレインは、トランジスタＭ８−２のドレインに接続され、トランジスタＭ６−３のドレインは、トランジスタＭ８−３のドレインに接続され、トランジスタＭ６−４のドレインは、トランジスタＭ８−４のドレインに接続されている。トランジスタＭ８−１〜Ｍ８−４のそれぞれ互いに接続されている各ソースは、ＧＮＤ端子に接続されている。
トランジスタＭ７−１，Ｍ８−１の各ゲートには、レジスタから調整信号ＳＷ１が入力され、トランジスタＭ７−２，Ｍ８−２の各ゲートには、レジスタから調整信号ＳＷ２が入力され、トランジスタＭ７−３，Ｍ８−３の各ゲートには、レジスタから調整信号ＳＷ３が入力され、トランジスタＭ７−４，Ｍ８−４の各ゲートには、レジスタから調整信号ＳＷ４が入力される。
一端が電源端子に接続された電流源Ｉ４の他端と、一端がＧＮＤ端子に接続された電流源Ｉ６の他端とが接続され、電流源Ｉ６に並列にトランジスタＭ９が接続されている。一端が電源端子に接続された電流源Ｉ５の他端と、一端がＧＮＤ端子に接続された電流源Ｉ７の他端とが接続され、電流源Ｉ７に並列にトランジスタＭ１０が接続されている。
トランジスタＭ９のドレインには、トランジスタＭ５−０のドレインが接続され、トランジスタＭ１０のドレインには、トランジスタＭ６−０のドレインが接続されている。トランジスタＭ９のドレインとトランジスタＭ５−０のドレインとの接続点をｐ１とし、トランジスタＭ１０のドレインとトランジスタＭ６−０のドレインとの接続点をｐ２とする。接続点ｐ１は、反転出力部であり、接続点ｐ２は、非反転出力部である。接続点ｐ１，ｐ２は、ＣＭＦＢの入力端子でもあり、トランジスタＭ９，Ｍ１０の各ゲートには、ＣＭＦＢから制御電圧ｖｃｍｆｂ（第１，第２制御信号）が入力される。なお、図４は、ＧＭ１，２の構成を示しており、ＧＭ３は、基本的にＧＭ１，２の構成と同様な構成を有しているが、トランジスタＭ９，Ｍ１０を備えておらず、ＣＭＦＢに接続されていない。
図５は、ＣＭＦＢの具体的な構成を示している。
ＣＭＦＢは、Ｐチャネル型ＭＯＳトランジスタＭ１５〜Ｍ２０と、Ｎチャネル型ＭＯＳトランジスタＭ２１〜Ｍ２４と、電流源Ｉ１０〜Ｉ１２とを備えている。
トランジスタＭ１５，Ｍ１６の各ソースは、それぞれ互いに接続されて電流源Ｉ１０を介して電源端子に接続され、トランジスタＭ１７，Ｍ１８の各ソースは、それぞれ互いに接続されて電流源Ｉ１１を介して電源端子に接続され、トランジスタＭ１９，Ｍ２０の各ソースは、それぞれ互いに接続されて電流源Ｉ１２を介して電源端子に接続されている。
トランジスタＭ１５のドレインは、トランジスタＭ２１のドレインに接続され、トランジスタＭ１６のドレインは、自身のゲートに接続されると共に、トランジスタＭ１８のドレインに接続されている。トランジスタＭ１７のドレインは、トランジスタＭ１５のドレインに接続されると共に、トランジスタＭ２１のゲートに接続され、トランジスタＭ１８のドレインは、自身のゲートに接続されると共に、トランジスタＭ２２のドレインに接続されている。トランジスタＭ２１，Ｍ２２の各ゲートは、互いに接続され、トランジスタＭ２１，Ｍ２２の各ソースは、ＧＮＤ端子に接続されている。
トランジスタＭ１９のゲートは、トランジスタＭ１８のゲートに接続され、トランジスタＭ１９のドレインは、トランジスタＭ２３のドレインとゲートとに接続され、トランジスタＭ２０のゲートは、基準電圧源Ｖｒｅｆを介してＧＮＤ端子に接続され、トランジスタＭ２０のドレインは、トランジスタＭ２４のドレインとゲートとに接続されている。トランジスタＭ２３，Ｍ２４の各ソースは、ＧＮＤ端子に接続されている。
トランジスタＭ１５のゲートは、ＧＭの接続点ｐ２に接続され、トランジスタＭ１７のゲートは、ＧＭの接続点ｐ１に接続されている。トランジスタＭ２４のドレインは、ＣＭＦＢの出力端子であり、ＧＭのトランジスタＭ９，Ｍ１０の各ゲートに制御電圧Ｖｃｍｆｂを入力する。これにより、ＧＭの差動出力の直流電圧レベルは、基準電圧Ｖｒｅｆと等しくなる（所定レベルとなる）。
上述のような構成を有するＧＭにおいて、トランジスタＭ１〜Ｍ６は、弱反転領域で動作する。弱反転領域での電流式は、以下の式（１７）のように表せる。
Ｉｄ＝（Ｗ／Ｌ）＊Ｉｄｏ＊ｅｘｐ（Ｖｇｓ／（ｎ＊Ｖｔ）） （１７）
上記式（１７）より、
ｇｍ＝Ｉｄ／（ｎ＊Ｖｔ）
ｒｅ＝（ｎ＊Ｖｔ）／Ｉａ
ΔＩ＝２＊ｖａ／（ＲＥ＋２ｒｅ）
但し、
Ｉｄ：ドレイン電流
Ｗ：チャネル幅
Ｌ：チャネル長
Ｉｄｏ：弱反転領域における電流のパラメータ
Ｖｇｓ：ゲート−ソース間電圧
ｎ＝１＋Ｃｄ／Ｃｏｘ
Ｃｄ：
Ｃｏｘ：ゲート酸化膜容量
Ｖｔ＝ｋ＊Ｔ／ｑ
ｋ：ボルツマン定数
Ｔ：絶対温度
ｑ：電子の素電荷
ｒｅ：トランジスタのトランスコンダクタンスの逆数
Ｉａ：電流源Ｉ１，Ｉ２の出力電流
ＲＥ：抵抗ＲＥの抵抗値
ΔＩ：抵抗ＲＥを流れる電流
ｖａ：ＧＭの入力電圧であって、ｖａ＝（ｖａ＋）＝−（ｖａ−）
である。
トランジスタＭ３〜Ｍ６のトランスリニアループより、
Ｖｇｓ３＋Ｖｇｓ５＝Ｖｇｓ４＋Ｖｇｓ６
ｉａ＝（Ｉｂａ／Ｉａ）＊ΔＩ
ｇｍ＝ｉａ／ｖａ
＝２＊（Ｉｂａ／Ｉａ）／（ＲＥ＋２＊（（ｎ＊Ｖｔ）／Ｉａ）） （１８）
但し、
Ｉｂａ：トランジスタＭ５＿０，Ｍ６＿０に流れる電流値
ｉａ：ＧＭの出力電流であって、ｉａ＝（ｉａ＋）＝−（ｉａ−）
である。
上記式（１８）における電流値Ｉｂａを制御することで、ｇｍの調整を行う。具体的には、上述のように、レジスタとトランジスタＭ７−１〜Ｍ７−４，Ｍ８−１〜Ｍ８−４のＭＯＳスイッチとを用いて、電流値Ｉｂａを制御する。
例えば、トランジスタＭ５＿０〜Ｍ５＿４，Ｍ６＿０〜Ｍ６＿４の各Ｗ／Ｌ比を以下のように設定する。
トランジスタＭ５−０，Ｍ６−０ （Ｗ０／Ｌ０）
トランジスタＭ５−１，Ｍ６−１ （Ｗ０／Ｌ０）
トランジスタＭ５−２，Ｍ６−２ （Ｗ０／Ｌ０）＊２１
トランジスタＭ５−３，Ｍ６−３ （Ｗ０／Ｌ０）＊２２
トランジスタＭ５−４，Ｍ６−４ （Ｗ０／Ｌ０）＊２３
そして、レジスタからの制御信号ＳＷ（ここではレジスタを４ビットとしてＳＷ１〜ＳＷ４）によって、トランジスタＭ７−１〜Ｍ７−４，Ｍ８−１〜Ｍ８−４のオン／オフを切り替える。これにより、トランジスタＭ５−０，Ｍ６−０に流れる電流値Ｉｂａを制御することができる。
表１は、上記ｇｍの調整の具体的な内容を示している。なお、表１は、図３に示すＢＰＦ１０ｂで上記ｇｍの調整を行った場合である。表に示すように、レジスタからの制御信号ＳＷに応じて、トランジスタＭ５−０，Ｍ６−０に流れる電流値Ｉｂａが変化している。そして、この電流値Ｉｂａの変化に伴って、ｇｍが変化している。上述のように、ここではレジスタを４ビットとしているため、１６通りのｇｍの調整が可能である。電流値Ｉｂａは、以下の式（１９）によって表せる。
Ｉｂａ＝Ｉｂ＊（１／２ｍ） （ｍ＝０〜４） （１９）
Figure 0004283301
Ｑ＝ｇｍ／ｇｍ３
＝｛２＊（Ｉｂ／Ｉａ）／（Ｒｅ＋２＊（（ｎ＊Ｖｔ）／Ｉａ））｝ ／｛２＊（Ｉｂａ／Ｉａ）／（Ｒｅ＋２＊（（ｎ＊Ｖｔ）／Ｉａ））｝
＝２ｍ （２０）
上記ｇｍの調整に伴い、このようにＱ値を１６〜１の範囲で制御可能となる。
また、
Ｈ＝ｇｍ／ｇｍ３
＝｛２＊（Ｉｂ／Ｉａ）／（Ｒｅ＋２＊（（ｎ＊Ｖｔ）／Ｉａ））｝／｛２＊（Ｉｂａ／Ｉａ）／（Ｒｅ＋２＊（（ｎ＊Ｖｔ）／Ｉａ））｝
＝２ｍ （２１）
となり、上記ｇｍの制御に伴い、ゲインＨも１６〜１の範囲で制御可能となる。
また、ＢＰＦを上述のような全差動型バンドパスフィルタ回路とすることで、電源ノイズ除去特性を向上できる。
全差動構成とすることで、ＧＭ１の出力インピーダンスＲｏは±出力で等しいので、ＧＭ２に入力される信号をｖｘとすると、±入力とも、
ｖｘ＝Ｒｏ／（１／（ｓ＊Ｃ１）＋Ｒｏ）＊ｖｉｎ （２２）
となり、同相で入力される。
したがって、
Ｉ２＝ｇｍ２＊（ｖｘ＋−ｖｘ−）＝０ （２３）
となり、同相入力を除去することができる。従って、そのような電源ノイズがＢＰＦに影響を及ぼしても、キャンセルすることができる。これにより、電源ノイズ除去特性を向上することができる。
以上のように、本発明に係るＢＰＦは、ｇｍを制御することによって、Ｑ値等の各定数を調整することができる。また、電源ノイズ除去特性を向上することができる。
〔実施の形態２〕
本発明に係る他の実施形態について、図６〜図８に基づいて説明すると以下の通りである。
図６は、バンドエリミネートフィルタ回路（帯域阻止回路）（以下、ＢＥＦと記載）２５（第２バンドエリミネートフィルタ回路）の構成を示している。
ＢＥＦ２５は、差動入力電圧を差動出力電流に変換するトランスコンダクタンスアンプ回路（以下、単にＧＭと記載）１１〜１４（第１トランスコンダクタンスアンプ〜第４トランスコンダクタンスアンプ）と、コモンモードフィードバック回路（以下、単にＣＭＦＢと記載）１５，１６（第１，第２コモンモードフィードバック回路）と、コンデンサＣ１１〜Ｃ１３（第１〜第３コンデンサ）とを備えている全差動型バンドエリミネートフィルタ回路である。なお、以下、装置を総称して記載する場合は、例えばＧＭ１１〜ＧＭ１４を総称して記載する場合は、単に「ＧＭ」と記載する。
ＢＥＦ２５の非反転入力端子ＩＮ＋は、ＧＭ１１の非反転入力部に接続され、ＢＥＦ２５の反転入力端子ＩＮ−は、ＧＭ１１の反転入力部に接続されている。ＧＭ１１の非反転出力部は、ＧＭ１２の非反転入力部と、ＧＭ１４の反転出力部とに接続され、ＧＭ１１の反転出力部は、ＧＭ１２の反転入力部と、ＧＭ１４の非反転出力部とに接続されている。ＧＭ１１の非反転出力部と反転出力部とには、コンデンサＣ１１が接続されている。
ＧＭ１２の非反転出力部は、ＧＭ１３の非反転入力部および反転出力部と、ＧＭ１４の反転入力部とに接続され、ＧＭ１２の反転出力部は、ＧＭ１３の反転入力部および非反転出力部と、ＧＭ１４の非反転入力部とに接続されている。ＧＭ１１の非反転出力部と、ＧＭ１２の非反転出力部とには、コンデンサＣ１２が接続され、ＧＭ１１の反転出力部と、ＧＭ１２の反転出力部とには、コンデンサＣ１３が接続されている。
ＢＥＦ２５の非反転出力端子ＯＵＴ＋は、ＧＭ１３の反転出力部に相当し、ＢＥＦ２５の反転出力端子ＯＵＴ−は、ＧＭ１３の非反転出力部に相当する。
ＣＭＦＢ１５は、ＧＭ１の非反転出力部および反転出力部を入力端子とし、ＧＭ１の差動出力の直流電圧レベルが所定レベルになるように、ＧＭ１に第１制御信号を出力する。ＣＭＦＢ１６は、ＧＭ２の非反転出力部および反転出力部を入力端子とし、ＧＭ２の差動出力の直流電圧レベルが所定レベルになるように、ＧＭ２に第２制御信号を出力する。
上述のような構成を有するＢＥＦ２５の伝達関数Ｈ（ｓ）は、以下の式（２４）のように表せる。また、ＢＥＦ２５の各定数（固有角周波数ω０，ノイズ角周波数ωｎ，Ｑ値）は、それぞれ以下の式（２５）〜（２７）のように表せる。
Ｈ（ｓ）＝｛ｓ２＋（（ｇｍ１１＊ｇｍ１２）／（Ｃ１１＊（Ｃ１２／２）））｝／｛ｓ２＋（ｇｍ１３／（Ｃ１２／２））＊ｓ＋（（ｇｍ１２＊ｇｍ１４）／（Ｃ１１＊（Ｃ１２／２）））｝ （２４）
ω０＝（（ｇｍ１２＊ｇｍ１４）／（Ｃ１１＊（Ｃ１２／２）））１／２
＝ｇｍ／Ｃ （２５）
ωｎ＝（（ｇｍ１１＊ｇｍ１２）／（Ｃ１１＊（Ｃ１２／２）））１／２
＝ｇｍ／Ｃ （２６）
Ｑ＝（（（Ｃ１２／２）／Ｃ１１）＊（ｇｍ１２＊ｇｍ１４）／（ｇｍ１３２））１／２
＝ｇｍ／ｇｍ１３ （２７）
但し、
ｓ：複素数
ｖｉｎ：ＢＥＦ２５の入力電圧であって、ｖｉｎ＝（ｖｉｎ＋）＝−（ｖｉｎ−）
ｖｉｎ＋：ＢＥＦ２５の非反転入力端子ＩＮ＋に入力される電圧
ｖｉｎ−：ＢＥＦ２５の反転入力端子ＩＮ−に入力される電圧
ｖｏ：ＢＥＦ２５の出力電圧であって、ｖｏ＝（ｖｏ＋）＝−（ｖｏ−）
ｖｏ＋：ＢＥＦ２５の非反転出力端子ＯＵＴ＋から出力される電圧
ｖｏ−：ＢＥＦ２５の反転出力端子ＯＵＴ−から出力される電圧
ｖ１：ＧＭ１１の出力電圧であって、ｖ１＝（ｖ１＋）＝−（ｖ１−）
ｖ１＋：ＧＭ１１の非反転出力部から出力される電圧
ｖ１−：ＧＭ１１の反転出力部から出力される電圧
ｇｍ１１：ＧＭ１１のトランスコンダクタンス
ｇｍ１２：ＧＭ１２のトランスコンダクタンス
ｇｍ１３：ＧＭ１３のトランスコンダクタンス
ｇｍ１４：ＧＭ１４のトランスコンダクタンス
ｉ１：ＧＭ１１の出力電流
ｉ２：ＧＭ１２の出力電流
ｉ３：ＧＭ１３の出力電流
Ｃ１１：コンデンサＣ１１の容量値
Ｃ１２：コンデンサＣ１２，Ｃ１３の各容量値
であり、
ｇｍ＝ｇｍ１１＝ｇｍ１２＝ｇｍ１４
Ｃ＝Ｃ１１＝Ｃ１２／２
と設定している。
上記式（２４）〜（２７）より、ｇｍ１１，ｇｍ１２，ｇｍ１３，ｇｍ１４を調整することにより、ＢＥＦ１５の各定数を調整できることがわかる。特に、ｇｍ１３のみ調整することにより、固有角周波数ω０，ノイズ角周波数ωｎを一定のまま、Ｑ値が調整できる。また、例えば、ｇｍ１３＝β＊ｇｍ（０＜β＜１）と設定すると、Ｑ＝１／βとなり、βの調整のみでＱ値を調整することもできる。
図７は、ＢＥＦ２５におけるＧＭのｇｍを調整するための構成を備えたＢＥＦ２５ａを示している。
ＢＥＦ２５ａは、図示のように、図６に示す構成に加えて、レジスタ１７，１８，１９，２０（調整手段）を備えている。レジスタは、外部からの信号により、ｇｍを調製するための調整信号ＳＷをＧＭに出力する。これにより、ｇｍを調整することができる。その結果、ＢＥＦ２５ａの各定数を調整することができる。
ＧＭ１１では、レジスタ１７からの調整信号ＳＷによりｇｍ１１が調整されることで、ノイズ固有角周波数ωｎを調整することができる。ＧＭ１２では、レジスタ１８からの調整信号ＳＷによりｇｍ１２が調整されることで、固有角周波数ω０，ノイズ固有角周波数ωｎ，Ｑ値を調整することができる。ＧＭ１３では、レジスタ１９からの調整信号ＳＷによりｇｍ１３が調整されることで、Ｑ値を調整することができる。ＧＭ１４では、レジスタ２０からの調整信号ＳＷによりｇｍ１４が調整されることで、固有角周波数ω０，Ｑ値を調整することができる（式（２５）〜式（２７）参照）。
図８は、ＢＥＦ２５の他の構成例であるＢＥＦ２５ｂ（第２バンドエリミネートフィルタ回路）を示している。ＢＥＦ２５ｂは、ＧＭ１３とＧＭ１４とを共有した構成であり、ＧＭ１３が第１出力部と第２出力部とを備えている。
ＢＥＦ２５ｂの非反転入力端子ＩＮ＋は、ＧＭ１１の非反転入力部に接続され、ＢＥＦ２５ｂの反転入力端子ＩＮ−は、ＧＭ１１の反転入力部に接続されている。ＧＭ１１の非反転出力部は、ＧＭ１２の非反転入力部と、ＧＭ１３の上記第２出力部における反転出力部とに接続され、ＧＭ１１の反転出力部は、ＧＭ１２の反転入力部と、ＧＭ１３の上記第２出力部における非反転出力部とに接続されている。ＧＭ１１の非反転出力部と反転出力部とには、コンデンサＣ１１が接続されている。
ＧＭ１２の非反転出力部は、ＧＭ１３の非反転入力部および上記第１出力部における反転出力部に接続され、ＧＭ１２の反転出力部は、ＧＭ１３の反転入力部および上記第１出力部における非反転出力部に接続されている。ＧＭ１１の非反転出力部と、ＧＭ１２の非反転出力部とには、コンデンサＣ１２が接続され、ＧＭ１１の反転出力部と、ＧＭ１２の反転出力部とには、コンデンサＣ１３が接続されている。ＢＥＦ２５ｂの非反転出力端子ＯＵＴ＋は、ＧＭ１３の非反転出力部に相当し、ＢＥＦ２５ｂの反転出力端子ＯＵＴ−は、ＧＭ１３の反転出力部に相当する。
ＣＭＦＢ１５は、ＧＭ１１の非反転出力部および反転出力部を入力端子とし、ＧＭ１１の差動出力の直流電圧レベルが所定レベルになるように、ＧＭ１１に第１制御信号を出力する。ＣＭＦＢ１６は、ＧＭ１２の非反転出力部および反転出力部を入力端子とし、ＧＭ１２の差動出力の直流電圧レベルが所定レベルになるように、ＧＭ１２に第２御信号を出力する。
以上の構成から、ＢＥＦ２５ｂは、ＢＥＦ２０と同様な伝達関数を得ることができ、また、全差動型の構成であるため、Ｑ値等の定数の調整が可能であると共に、電源ノイズ特性の向上が可能である。また、ＢＰＦ１０ｂでは、ＧＭ１３とＧＭ１４とを共有することにより、回路構成が簡素となり、コストダウンが可能となる。また、図示のようにレジスタ１９（ＧＭ１３の上記第２出力部を制御する）のみを設ける場合、より回路構成が簡素となり、よりコストダウンが可能となる。しかしながら、図７および図８で示したレジスタの設け方は、一例であることは言うまでもない。
ＢＥＦのＧＭの具体的な構成、ＣＭＦＢの具体的な構成、ｇｍの調整方法等は、上記実施の形態１で説明した構成および調整方法と同様であるため、ここではその説明を省略する。
なお、上記実施の形態１で示したｇｍの調整方法を用いて、ＢＥＦ２５ｂでｇｍの調整を行った場合、
Ｑ＝ｇｍ／ｇｍ３
＝｛２＊（Ｉｂ／Ｉａ）／（Ｒｅ＋２＊（（ｎ＊Ｖｔ）／Ｉａ））｝ ／｛２＊（Ｉｂａ／Ｉａ）／（Ｒｅ＋２＊（（ｎ＊Ｖｔ）／Ｉａ））｝
＝２ｍ （２８）
となり、Ｑ値を１６〜１の範囲で制御できる。
また、ＢＥＦを上述のような全差動型バンドエリミネートフィルタ回路とすることで、電源ノイズ除去特性を向上できる。
全差動構成とすることで、ＧＭ１２，１４の各出力インピーダンスＲｏは±出力で等しいので、ＢＥＦの差動出力ｖｏは、±入力とも
ｖｏ＝Ｒｏ／（１／（ｓ＊Ｃ１２）＋Ｒｏ）＊ｖｉｎ （２９）
となり、同相で出力される。
また、ＧＭ１１の出力電流ｉ１１は、
ｉ１１＝ｇｍ１１＊（ｖｉｎ＋−Ｖｉｎ−）＝０ （３０）
となり、同相入力を除去することができる。従って、そのような電源ノイズがＢＥＦに影響を及ぼしても、キャンセルすることができる。これにより、電源ノイズ除去特性を向上することができる。
以上のように、本発明に係るＢＥＦは、ｇｍを制御することによって、Ｑ値等の各定数を調整することができる。また、電源ノイズ除去特性を向上することができる。
〔実施の形態３〕
本発明に係る他の実施形態について、図９〜図１６に基づいて説明すると以下の通りである。
上述のように、本発明に係るＢＰＦは、ｇｍを調整することによって、ＢＰＦのＱ値およびゲインＨ等の定数を調整することができる。ここでは、上記本発明に係るＢＰＦを備え、インバータ蛍光灯ノイズの低減が可能であると共に、ＢＰＦ出力の波形歪みの低減が可能な赤外線リモコン受信機（赤外線信号処理回路）（伝送レート１ｋｂｐｓ以下、空間伝送距離１０ｍ以上）について説明する。
図９は、上記赤外線リモコン受信機としての赤外線リモコン受信機５０ａの構成を示している。
赤外線リモコン受信機５０ａは、フォトダイオードチップ３１（受光素子）と、電流―電圧変換回路３２、コンデンサ３３、アンプ（増幅回路）３４、一例としてＢＰＦ１０ｂ、キャリア検出回路４２ａ、積分回路４３、およびヒステリシスコンパレータ４４を有する受信チップ４６とを備えている。図中の入力端子ＩＮは、受信チップ４６の入力端子であり、出力端子ＯＵＴは、受信チップ４６の出力端子である。
赤外線リモコン受信機５０ａは、図示しない赤外線リモコン送信機から送信されたリモコン送信信号（赤外線信号）をフォトダイオードチップ３１にて電流信号Ｉｉｎに変換し、この電流信号Ｉｉｎを電流―電圧変換回路３２にて電圧信号に変換する。次いで、この電圧信号をアンプ３４にて増幅し、ＢＰＦ１０ｂにてキャリア周波数成分を取り出し、キャリア検出回路４２ａにてキャリアを検出し、積分回路４３でキャリアの存在する時間を積分し、ヒステリシスコンパレータ４４にてキャリアの有無を判別してデジタル出力する。このデジタル出力Ｄｏｕｔは、電子機器を制御するマイコン等に送られる。
キャリア検出回路４２ａは、コンパレータ３６ａ（第１比較回路），３６ｂ（第３比較回路），３６ｃ（第２比較回路）、発振回路３７、およびコンパレータ３６ａ〜３６ｃの各出力を論理演算する論理回路３８を備え、上記キャリアの検出に加え、アンプ３４のゲイン制御、ＢＰＦ１０ｂのゲイン制御およびＱ値制御を行う。
コンパレータ３６ａ〜３６ｃの一方の入力端子には、それぞれＢＰＦ１０ｂの出力信号ｂｐｆが入力される。コンパレータ３６ａの他方の入力端子には、ノイズ検出レベルである閾値電圧Ｖｔｈ１（第１閾値電圧）が入力され、コンパレータ３６ｂの他方の入力端子には、ＢＰＦ１０ｂの出力信号ｂｐｆのレベルを判定するピーク検出レベルである閾値電圧Ｖｔｈ２（第３閾値電圧）が入力され、コンパレータ３６ｃの他方の入力端子には、第１信号検出レベルである閾値電圧Ｖｔｈ３（第２閾値電圧）が入力されている。閾値電圧Ｖｔｈ１〜Ｖｔｈ３は、Ｖｔｈ１＜Ｖｔｈ３＜Ｖｔｈ２という関係を有している。
コンパレータ３６ａは、ＢＰＦ１０ｂの出力信号ｂｐｆと閾値電圧Ｖｔｈ１とを比較し、ＢＰＦ１０ｂの出力信号ｂｐｆレベルが閾値電圧Ｖｔｈ１レベルを上回っている場合は、出力信号Ｄ１を出力する。同様に、コンパレータ３６ｂは、ＢＰＦ１０ｂの出力信号ｂｐｆと閾値電圧Ｖｔｈ２とを比較し、ＢＰＦ１０ｂの出力信号ｂｐｆレベルが閾値電圧Ｖｔｈ２レベルを上回っている場合は、出力信号Ｄ２を出力し、コンパレータ３６ｃは、ＢＰＦ１０ｂの出力信号ｂｐｆと閾値電圧Ｖｔｈ３とを比較し、ＢＰＦ１０ｂの出力信号ｂｐｆレベルが閾値電圧Ｖｔｈ３レベルを上回っている場合は、出力信号Ｄ３を出力する。
発振回路３７は、例えば、ＢＰＦ１０ｂの中心周波数と同じ周波数で発振する。
図１０は、論理回路３８の構成を示している。
論理回路３８は、カウンタ３９ａ（第１カウンタ），３９ｂ（第２カウンタ）と、アップダウンカウンタ４０ａ（第１アップダウンカウンタ），４０ｂ（第２アップダウンカウンタ）とを備えている。
カウンタ３９ａは、発振回路３７の出力信号（クロック信号）ｏｓｃをクロックとしてカウンタ動作を行う。所定パルス数カウントすると（例えば１５ビット、２１５＝３２７６８パルスカウントする）、アンプ制御信号ｃｔ１（第１増幅回路制御信号）（ゲイン増加用）をアップダウンカウンタ４０ａに出力する。また、カウンタ３９ａは、発振回路３７の出力信号ｏｓｃをクロックとしてカウンタ動作を行い、所定パルス数カウントすると（例えば１０ビット、２１０＝１０２４パルスカウントする）、ＢＰＦ制御信号ｃｔＢ１（ゲイン増加およびＱ値増加用）をアップダウンカウンタ４０ｂに出力する。リセット端子ＲＳＴには、コンパレータ３６ｃの出力Ｄ３が入力される。
アンプ制御信号ｃｔ１の時定数は、３００ｍｓｅｃ以上であり、アンプ制御の時定数を設定する。また、ＢＰＦ制御信号ｃｔＢ１の時定数は、３００ｍｓｅｃ以下であり、ＢＰＦ制御の時定数を設定する。
カウンタ３９ｂは、コンパレータ３６ａの出力信号Ｄ１をクロックとしてカウンタ動作を行う。所定パルス数カウントすると（例えば１４ビット、２１４＝１６３８４パルスカウントする）、アンプ制御信号ｃｔ２（第２増幅回路制御信号）（ゲイン減少用）をアップダウンカウンタ４０ａに出力する。アンプ制御信号ｃｔ２の時定数は、３００ｍｓｅｃ以上であり、アンプ制御の時定数を設定する。なお、アンプ制御信号ｃｔの各出力数は、アンプ制御信号ｃｔ２の出力数＞アンプ制御信号ｃｔ１の出力数という関係を有している。
アップダウンカウンタ４０ａは、カウンタ３９ａから出力されるアンプ制御信号ｃｔ１によりカウンタ動作を行い、アンプ制御信号ｃｔ１１（第１制御信号）をアンプ３４に出力し、アンプ３４のゲインを増加させる。また、アップダウンカウンタ４０ａは、カウンタ３９ｂから出力されるアンプ制御信号ｃｔ２によりカウンタ動作を行い、アンプ制御信号ｃｔ１２（第２制御信号）をアンプ３４に出力し、アンプ３４のゲインを減少させる。
アップダウンカウンタ４０ｂは、カウンタ３９ａから出力されるＢＰＦ制御信号ｃｔＢ１によりカウンタ動作を行い、ＢＰＦ制御信号ｃｔＢ１１（第３制御信号）をＢＰＦ１０ｂに出力し、ＢＰＦ１０ｂのゲインおよびＱ値を増加させる。また、アップダウンカウンタ４０ｂは、コンパレータ３６ｂの出力信号Ｄ２が入力され、このコンパレータ３６ｂの出力信号Ｄ２によりカウンタ動作を行い、ＢＰＦ制御信号ｃｔＢ１２（第４制御信号）をＢＰＦ１０ｂに出力し、ＢＰＦ１０ｂのゲインおよびＱ値を減少させる。
アップダウンカウンタ４０ｂから出力されるＢＰＦ制御信号ｃｔＢ１１，ｃｔＢ１２は、ＢＰＦ１０ｂのレジスタ８に入力される。これにより、レジスタ８から表１に示すような調整信号ＳＷが出力され、ＢＰＦ１０ｂのゲインおよびＱ値が制御される。
以上のように、キャリア検出回路４２ａは、デジタル回路で実現可能であるため、チップサイズの縮小、これに伴いコストを低下させることができる。
次に、図１１を用いて赤外線リモコン受信機５０ａの動作について説明する。図１１は、赤外線リモコン受信機５０ａの各回路の動作波形を示している。なお、ここでは、インバータ蛍光灯ノイズが入射されており、その後、リモコン送信信号が入射される場合を例として説明する。
まず、赤外線リモコン受信機５０ａにインバータ蛍光灯ノイズが入射されると、電流―電圧変換回路３２、アンプ３４、およびＢＰＦ１０ｂで然るべき処理が施されて、ＢＰＦ１０ｂの出力信号ｂｐｆ（図中の信号ｂｐｆ１）がキャリア検出回路４２ａのコンパレータ３６ａ〜３６ｃにそれぞれ入力される。これにより、図示のように、コンパレータ３６ａおよび３６ｃから出力信号Ｄ１およびＤ３がそれぞれ出力される。
コンパレータ３６ｃの出力信号Ｄ３によりカウンタ３９ａがリセットされ、これにより、カウンタ３９ａのカウンタ動作は停止する。コンパレータ３６ａの出力信号Ｄ１は、カウンタ３９ｂに入力され、これにより、アンプ制御信号ｃｔ２が出力され、アップダウンカウンタ４０ａに入力される。アップダウンカウンタ４０ａでは、アンプ制御信号ｃｔ２により、アンプ制御信号ｃｔ１２をアンプ３４に出力し、アンプ３４のゲインを減少させるようにアンプ３４を制御する。
次に、上述のアンプ３４のゲイン制御により、インバータ蛍光灯ノイズが減衰され、コンパレータ３６ｃの出力信号Ｄ３が出力されなくなると、カウンタ３９ａのカウンタ動作が開始され、ＢＰＦ制御信号ｃｔＢ１がアップダウンカウンタ４０ｂに出力される。これにより、アップダウンカウンタ４０ｂでは、ＢＰＦ制御信号ｃｔＢ１１をＢＰＦ１０ｂに出力し、ＢＰＦ１０ｂのゲインおよびＱ値を増加させるようにＢＰＦ１０ｂを制御する。
その後、アンプ制御信号ｃｔ１がアップダウンカウンタ４０ａに出力され、これにより、アップダウンカウンタ４０ａでは、アンプ制御信号ｃｔ１１をアンプ３４に出力し、アンプ３４のゲインを増加させるようにアンプ３４を制御する。以上のようなアンプ３４およびＢＰＦ１０ｂ制御により、インバータ蛍光灯ノイズは、コンパレータ３６ａの閾値電圧Ｖｔｈ１以下まで減衰される（図中の信号ｂｐｆ２）、すなわち、誤動作を引き起こさないレベルまでノイズが低減される。これにより、インバータ蛍光灯ノイズによる誤動作を低減することができる。
次に、赤外線リモコン受信機５０ａにリモコン送信信号が入力されると、電流―電圧変換回路３２、アンプ３４、およびＢＰＦ１０ｂで然るべき処理が施されて、ＢＰＦ１０ｂの出力信号ｂｐｆ（図中の信号ｂｐｆ３）がキャリア検出回路４２ａのコンパレータ３６ａ〜３６ｃにそれぞれ入力される。これにより、図示のように、コンパレータ３６ａ〜３６ｃから出力信号Ｄ１〜Ｄ３がそれぞれ出力される。コンパレータ３６ａの出力信号Ｄ１および発振回路３７の出力信号ｏｓｃにより、上述のようなアンプ３４およびＢＰＦ１０ｂの制御が行われる。
ここで、このコンパレータ３６ａの出力信号Ｄ１および発振回路３７の出力信号ｏｓｃにより行われる制御では、アンプ制御信号ｃｔ１およびアンプ制御信号ｃｔ２の時定数を３００ｍｓｅｃ以上として十分な時定数を確保しているため、ゲインの急激な変動をなくすことができ、リモコン送信信号入力時に、安定した受信感度を得ることができる。
また、コンパレータ３６ｃの出力信号Ｄ３が出力されている間は、カウンタ３９ａがリセットされるため、発振回路３７の出力信号ｏｓｃによる、アンプ３４のゲイン増加制御、ＢＰＦ１０ｂのゲインおよびＱ値増加制御が行われず、アンプ３４のゲイン減少制御のみが行われるため、ゲインの変動（ばたつき）を小さくすることができ、リモコン送信信号入力時に、安定した受信感度を得ることができる。さらに、アンプ３４のゲイン減少制御のみが行われるため、インバータ蛍光灯ノイズによる誤動作を低減できる。
また、上記制御と共に、コンパレータ３６ｂの出力信号Ｄ２により、ＢＰＦ１０ｂの制御が行われる。コンパレータ３６ｂの出力信号Ｄ２が出力された場合は、例えば上記従来技術で述べたような近距離での通信に相当し、コンパレータ３６ｃの出力信号Ｄ３に波形歪が生じ、パルス幅が大きくなる等の問題が生じると判断され、ＢＰＦ１０ｂのゲインおよびＱ値を制御する。
具体的には、コンパレータ３６ｂの出力信号Ｄ２がアップダウンカウンタ４０ｂに入力されると、アップダウンカウンタ４０ｂは、ＢＰＦ制御信号ｃｔＢ１２をＢＰＦ１０ｂに出力し、ＢＰＦ１０ｂのゲインおよびＱ値を減少させるようにＢＰＦ１０ｂを制御する。これにより、ＢＰＦ１０ｂの出力信号ｂｐｆは、コンパレータ３６ｂの閾値電圧Ｖｔｈ２以下まで減衰されるため（図中の信号ｂｐｆ４）、ＢＰＦ１０ｂの出力信号ｂｐｆを最適にすることができ、受信不可能といった問題を生じない。また、コンパレータ３６ｂの出力信号Ｄ２が出力されない場合は、ＢＰＦ１０ｂの制御は行われないため、高いＱ値およびゲインを維持できる。また、アップダウンカウンタ１０ｂに設定される時定数は小さいため、急速に制御できる。
ここで、コンパレータ３６ａの出力信号Ｄ１および発振回路３７の出力信号ｏｓｃにより行われる制御では、ＢＰＦ１０ｂのＱ値が増加されている。この場合、ＢＰＦ１０ｂの安定性の低下や、ＢＰＦ１０ｂの出力信号ｂｐｆの波形歪が大きくなることによる受信感度の低下といった問題を生じる。しかしながら、上述のＢＰＦ１０ｂの制御により、ＢＰＦ１０ｂのＱ値が減少される制御が行われるため、上記のような問題を生じることがない。
次に、リモコン送信信号の入力が停止すると、カウンタ３９ａのみが動作を行い、ゲイン制御信号ｃｔＢ１がアップダウンカウンタ４０ｂに出力され、ＢＰＦ制御信号ｃｔＢ１１により、ＢＰＦ１０ｂのゲインおよびＱ値を増加させるようにＢＰＦ１０ｂを制御する。その後、ゲイン制御信号ｃｔ１がアップダウンカウンタ４０ａに出力され、ゲイン制御信号ｃｔ１１により、アンプ３４のゲインを増加させるようにアンプ３４を制御する。
なお、ここでは、インバータ蛍光灯ノイズを減衰させた後に、リモコン送信信号が入射される場合を例として説明したが、インバータ蛍光灯ノイズを減衰させる前に、リモコン送信信号が入力される場合も考えられる。この場合、コンパレータ３６ｂの出力信号Ｄ２による、急速なＢＰＦ１０ｂのゲインおよびＱ値制御により対応可能であるため問題ない。
図１２（ａ）は、コンパレータ３６の具体的な構成を示しており、図１２（ｂ）および図１２（ｃ）は、コンパレータ３６の動作の様子を示している。なお、ＭＯＳトランジスタＱＰは、Ｐチャンネル型ＭＯＳトランジスタであり、ＭＯＳトランジスタＱＮは、Ｎチャンネル型ＭＯＳトランジスタである。また、後述の実施の形態４におけるコンパレータ３６ｄも同様の構成である。
コンパレータ３６は、図１２（ａ）に示すようなヒステリシスコンパレータである。まず、素子の接続関係について説明する。ＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２の各ソースは、互いに接続され、電流源Ｉ１５を介して電源Ｖｄｄに接続されている。ＭＯＳトランジスタＱＰ１のゲートは、コンパレータ３６の一方の入力端子であり、ＢＰＦ５の出力信号ｂｐｆが入力され、ＭＯＳトランジスタＱＰ２のゲートは、コンパレータ３６の他方の入力端子であり、閾値電圧Ｖｔｈ（閾値電圧Ｖｔｈ１〜Ｖｔｈ４の総称）が入力される。
ＭＯＳトランジスタＱＰ１のドレインは、ＭＯＳトランジスタＱＮ２とカレントミラー回路を構成するＭＯＳトランジスタＱＮ１のドレインに接続され、ＭＯＳトランジスタＱＰ２のドレインは、ＭＯＳトランジスタＱＮ３とカレントミラー回路を構成するＭＯＳトランジスタＱＮ４のドレインに接続されている。また、ＭＯＳトランジスタＱＰ１のドレインは、ＭＯＳトランジスタＱＮ３のドレインに接続され、ＭＯＳトランジスタＱＰ２のドレインは、ＭＯＳトランジスタＱＮ２のドレインに接続されている。
ＭＯＳトランジスタＱＮ１のゲートは、ＭＯＳトランジスタＱＮ５のゲートに接続され、ＭＯＳトランジスタＱＮ３のゲートは、ＭＯＳトランジスタＱＮ６のゲートに接続されている。ＭＯＳトランジスタＱＮ５のドレインは、ＭＯＳトランジスタＱＰ４とカレントミラー回路を構成するＭＯＳトランジスタＱＰ３のドレインに接続され、ＭＯＳトランジスタＱＮ６のドレインは、ＭＯＳトランジスタＱＰ４のドレインに接続されている。
また、ＭＯＳトランジスタＱＮ６のドレインは、ＭＯＳトランジスタＱＰ５およびＭＯＳトランジスタＱＮ７により構成されるＣＭＯＳインバータの入力端子に接続され、このＣＭＯＳインバータの出力端子がコンパレータ３６の出力端子である。ＭＯＳトランジスタＱＰ３およびＭＯＳトランジスタＱＰ４の各ソースは、電源Ｖｄｄに接続され、ＭＯＳトランジスタＱＮ１〜ＭＯＳトランジスタＱＮ７の各ソースは、ＧＮＤに接続されている。
次に、図１２（ｂ）および図１２（ｃ）を用いて、コンパレータ３６の動作を説明する。図１２（ｂ）は、ＢＰＦ１０ｂの出力信号ｂｐｆが大きい値から小さい値へと変化するときの動作を説明するものであり、図１２（ｃ）は、ＢＰＦ１０ｂの出力信号ｂｐｆが小さい値から大きい値へと変化するときの動作を説明するものである。なお、図１２（ｂ）および図１２（ｃ）における点線部分は、電流が流れていないことを示している。
まず、図１２（ｂ）の場合について説明する。図１２（ｂ）には、ＢＰＦ１０ｂの出力信号ｂｐｆの値が大きく、コンパレータ３６の出力信号がＨレベルとなる（出力信号Ｄ１〜Ｄ４が出力される）状態が図示されている。
ＢＰＦ１０ｂの出力信号ｂｐｆ＞Ｖｔｈ−ΔＶ１のとき、ＭＯＳトランジスタＱＰ１には電流が流れておらず、ＭＯＳトランジスタＱＰ２がオーバードライブ状態であるとすると、ＭＯＳトランジスタＱＮ１にドレイン電流は流れないからＭＯＳトランジスタＱＮ２にもドレイン電流は流れない。従ってＭＯＳトランジスタＱＮ４がＯＮする必要があり、ＭＯＳトランジスタＱＮ３もＯＮする。しかしＭＯＳトランジスタＱＮ３にはドレイン電流が流れないからＭＯＳトランジスタＱＮ３のドレイン・ソース間電圧Ｖｄｓ＝０Ｖとなり、ＭＯＳトランジスタＱＮ１・ＱＮ２のゲート電位はＧＮＤになり、ＭＯＳトランジスタＱＮ１・ＱＮ２はオフする。このとき、ＭＯＳトランジスタＱＮ６がオンするため、ＭＯＳトランジスタＱＰ５がオンし、コンパレータ３６の出力信号がＨレベルとなる。
ＢＰＦ１０ｂの出力信号ｂｐｆが減少してＢＰＦ１０ｂの出力信号ｂｐｆ＝Ｖｔｈ−ΔＶ１となり、このときＭＯＳトランジスタＱＰ２のオーバードライブ状態が解除されてＭＯＳトランジスタＱＰ２のドレイン電流が減少可能になり、ＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２の両方にドレイン電流が流れるようになるとすると、ＭＯＳトランジスタＱＰ１に流れるドレイン電流はＭＯＳトランジスタＱＮ３に流れるので、ＭＯＳトランジスタＱＰ１のドレイン電流はＭＯＳトランジスタＱＰ２のドレイン電流のＮ倍になる。よって、ＭＯＳトランジスタＱＰ１のドレイン電流Ｍ１＝{Ｎ／（Ｎ＋１）}×Ｉ１５、ＭＯＳトランジスタＱＰ２のドレイン電流Ｍ２＝{１／（Ｎ＋１）}×Ｉ１５となり、差動対が平衡する。
また、このときのＭＯＳトランジスタＱＰ１とＭＯＳトランジスタＱＰ２とのゲート・ソース間電圧Ｖｇｓの差が、ΔＶとなる。ＭＯＳトランジスタＱＰ１とＭＯＳトランジスタＱＰ２とはソース電位が互いに等しいので、ドレイン電流Ｍ１、Ｍ２のＷ／Ｌ比（Ｗはゲート幅、Ｌはゲート長）を互いに等しいとし、ＭＯＳトランジスタＱＰ１のゲート・ソース間電圧をＶｇｓ１、ＭＯＳトランジスタＱＰ１のゲート・ソース間電圧をＶｇｓ２とすると、
Ｖｔｈ＋Ｖｇｓ２＝Ｖｔｈ−ΔＶ１＋Ｖｇｓ１
より、
ΔＶ１＝Ｖｇｓ１−Ｖｇｓ２
＝２１／２×Ｖｏｖ×｛（Ｎ／（Ｎ＋１））１／２−（１／（Ｎ＋１））１／２｝ （３１）
ただし、
Ｖｏｖ＝（Ｉ１５／（μ０×Ｃｏｘ×Ｗ／Ｌ））１／２
であり、μ０はキャリアの移動度、Ｃｏｘはゲート絶縁膜の容量、Ｖｏｖは、ヒステリシスがない場合（Ｎ＝１）の、ドレイン電流Ｍ１・Ｍ２を流すためのＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２のオーバードライブ電圧である。
次に、さらにＢＰＦ１０ｂの出力信号ｂｐｆが減少してＢＰＦ１０ｂの出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となると、ＭＯＳトランジスタＱＰ１のドレイン電流が増加しようとするためにＭＯＳトランジスタＱＮ３の電流も増加しようとする。しかし、ＭＯＳトランジスタＱＰ１のドレイン電流が増加するとＭＯＳトランジスタＱＰ２のドレイン電流は減少しなければならないので、ＭＯＳトランジスタＱＮ３の電流が増加することはできない。従って、ＭＯＳトランジスタＱＰ１のドレイン電流がＭＯＳトランジスタＱＮ１のゲートを急速に充電してＭＯＳトランジスタＱＮ１をＯＮさせる。これにより、ＭＯＳトランジスタＱＮ３のドレイン・ソース間電圧Ｖｄｓは大きくなる。また、これに伴いＭＯＳトランジスタＱＮ２もオンする。
しかし、ＭＯＳトランジスタＱＮ２はＭＯＳトランジスタＱＮ１のＮ倍の電流を流そうとするから、ＭＯＳトランジスタＱＰ２の電流を増やそうとするが、ＭＯＳトランジスタＱＰ２の電流は減少しなければならないのでＭＯＳトランジスタＱＮ２はＭＯＳトランジスタＱＮ４のゲートから電流を引き抜こうとし、ＭＯＳトランジスタＱＮ３およびＭＯＳトランジスタＱＮ４のゲート電位が低下してＭＯＳトランジスタＱＮ３およびＭＯＳトランジスタＱＮ４はオフする。この電流引き抜きには限界があるので、限界に達したらＭＯＳトランジスタＱＮ２にはドレイン電流は流れなくなりそのドレイン・ソース間電圧Ｖｄｓが０Ｖとなり、ＭＯＳトランジスタＱＮ３およびＭＯＳトランジスタＱＮ４のゲート電位はＧＮＤとなる。結局ＭＯＳトランジスタＱＰ２にはドレイン電流は流れなくなる。
このように、ＢＰＦ１０ｂの出力信号ｂｐｆ＝Ｖｔｈ−ΔＶ１のときの平衡は不安定で、ＢＰＦ１０ｂの出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となったとたんに回路の電流分布が反転する。これにより、コンパレータ３６の出力信号がＬレベルとなる。
図１２（ｃ）では、図１２（ｂ）のようにしてコンパレータ３６の出力信号がＬレベルとなった状態から、逆にＢＰＦ１０ｂの出力信号ｂｐｆレベルが上昇する場合の回路状態を示しており、まず、コンパレータ３６の出力信号がＬレベルの状態が図示されている。
図１２（ｂ）において、ＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２のソース電位は、ＢＰＦ１０ｂの出力信号ｂｐｆ＝Ｖｔｈ−ΔＶ１の状態からＢＰＦ１０ｂの出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となる瞬間に比べて、ＢＰＦ１０ｂの出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となった後の方が高くなる。これは、この状態移行が正帰還により行われて、少しでもＢＰＦ１０ｂの出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となると、ＭＯＳトランジスタＱＰ１がオーバードライブ状態となるためである。従って、図１２（ｃ）でコンパレータ３６の出力信号がＬレベルの状態からＢＰＦ１０ｂの出力信号ｂｐｆレベルが上昇するときには、ＢＰＦ１０ｂの出力信号ｂｐｆがＶｔｈ−ΔＶ１よりも大きいＶｔｈ＋ΔＶ２にまで上昇しないと、ＭＯＳトランジスタＱＰ１のドレイン電流が減少してＭＯＳトランジスタＱＰ２にドレイン電流が流れるようにはならない。これにより、ＢＰＦ１０ｂの出力信号ｂｐｆ＜Ｖｔｈ＋ΔＶ２のときには、ＭＯＳトランジスタＱＰ１にはドレイン電流が流れ、ＭＯＳトランジスタＱＰ２にはドレイン電流が流れない状態となり、電流分布はＢＰＦ１０ｂの出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１と同じになる。従って、コンパレータ３６の出力信号がＬレベルとなる。
ＢＰＦ１０ｂの出力信号ｂｐｆレベルが上昇してＶｔｈ＋ΔＶ２になると、ＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２の両方にドレイン電流が流れる状態となる。
このとき、ＭＯＳトランジスタＱＰ１のドレイン電流Ｍ１＝｛１／（Ｎ＋１）｝×Ｉ１５、ＭＯＳトランジスタＱＰ２のドレイン電流Ｍ２＝｛Ｎ／（Ｎ＋１）｝×Ｉ１５となって差動対が平衡する。このとき、
Ｖｔｈ＋Ｖｇｓ２＝Ｖｔｈ＋ΔＶ２＋Ｖｇｓ１
より、
ΔＶ２＝Ｖｇｓ２−Ｖｇｓ１
＝２１／２×Ｖｏｖ×｛（Ｎ／（Ｎ＋１））１／２−（１／（Ｎ＋１））１／２｝ （３２）
となる。従って、式（１）および式（２）から、
ΔＶ１＝ΔＶ２＝ΔＶ
となって、Ｖｔｈ−ΔＶ１とＶｔｈ＋Ｖ２とはＶｔｈに対して対称な位置にある。
次に、さらにＢＰＦ１０ｂの出力信号ｂｐｆレベルが上昇してＢＰＦ１０ｂの出力信号ｂｐｆ＞Ｖｔｈ＋ΔＶ２となると、電流分布はＢＰＦ１０ｂの出力信号ｂｐｆ＞Ｖｔｈ−ΔＶ１のときの電流分布と等しくなり、コンパレータ３６の出力信号がＨレベルとなる。このとき、正帰還の作用により、ＭＯＳトランジスタＱＰ１にはドレイン電流が流れなくなり、ＭＯＳトランジスタＱＰ２はオーバードライブ状態となる。この状態からＢＰＦ１０ｂの出力信号ｂｐｆレベルが減少すると、図１２（ｂ）で説明した変化が起こる。
コンパレータ３６を以上のようなヒステリシスコンパレータとすることで、ＢＰＦ１０ｂの出力信号ｂｐｆが、閾値電圧Ｖｔｈ付近の場合でも、出力Ｄ１〜出力Ｄ３のパルス幅が大きくなり、カウンタ３９ａ，３９ｂを確実にトリガすることができる。
図１３（ａ）は、発振回路３７の具体的な構成を示しており、図１３（ｂ）は、その動作波形を示している。なお、図中の周期ｔｏｓｃは、発振回路の出力信号ｏｓｃの周期である。まず、発振回路３７の素子の接続関係を説明する。
ＭＯＳトランジスタＱＰ１１、ＭＯＳトランジスタＱＰ１２、およびＭＯＳトランジスタＱＰ１３の各ソースは、電源Ｖｄｄに接続され、ＭＯＳトランジスタＱＰ１１のドレインは、ＭＯＳトランジスタＱＰ１３とカレントミラー回路を構成するＭＯＳトランジスタＱＰ１２のドレインに接続され、ＭＯＳトランジスタＱＰ１１のドレインおよびＭＯＳトランジスタＱＰ１２のドレインは、電流源Ｉ１６を介してＧＮＤに接続されている。ＭＯＳトランジスタＱＮ１１、ＭＯＳトランジスタＱＮ１２、およびＭＯＳトランジスタＱＮ１３の各ソースは、ＧＮＤに接続され、ＭＯＳトランジスタＱＮ１１のドレインは、ＭＯＳトランジスタＱＮ１３とカレントミラー回路を構成するＭＯＳトランジスタＱＮ１２のドレインに接続され、ＭＯＳトランジスタＱＮ１１のドレインおよびＭＯＳトランジスタＱＮ１２のドレインは、電流源Ｉ１７を介して電源Ｖｄｄに接続されている。
ＭＯＳトランジスタＱＰ１３のドレインおよびＭＯＳトランジスタＱＮ１３のドレインは、互いに接続され、この接続点とＧＮＤとの間には、ＭＯＳトランジスタＱＮ１４およびコンデンサＣ２０が並列に接続されている。また、上記接続点には、コンパレータ４７ａの反転入力端子およびコンパレータ４７ｂの非反転入力端子がそれぞれ接続されている。コンパレータ４７ａの非反転入力端子には、閾値電圧Ｖｔｈ１２が入力され、コンパレータ４７ｂの反転入力端子には、閾値電圧Ｖｔｈ１１が入力されている。閾値電圧Ｖｔｈ１１および閾値電圧Ｖｔｈ１２は、閾値電圧Ｖｔｈ１１＜閾値電圧Ｖｔｈ１２という関係を有している。
コンパレータ４７ａの出力端子は、セットリセットフリップフロップ（以下、単に、ＳＲＦＦと記載）のセット端子Ｓに接続され、コンパレータ４７ｂの出力端子は、リセット端子Ｒに接続されている。ＳＲＦＦの出力端子Ｑバーは、ＭＯＳトランジスタＱＰ１１およびＭＯＳトランジスタＱＮ１１の各ゲートに接続されている。ＭＯＳトランジスタＱＮ１４のゲートには、外部から発振回路３７をリセットするためのリセット信号が入力される。ＳＲＦＦの出力端子Ｑが発振回路３７の出力端子である。
次に、図１３（ｂ）を用いて、発振回路３７の動作を説明する。
まず、ＳＲＦＦの出力端子ＱからＬレベルの信号が出力されるとする。これにより、電流源Ｉ１６の出力電流が、ＭＯＳトランジスタＱＰ１２およびＭＯＳトランジスタＱＰ１３からなるカレントミラー回路を介してコンデンサＣ２０に流れ、コンデンサＣ２０を充電する。なお、このとき、電流源Ｉ１７の出力電流は、オン状態にあるＭＯＳトランジスタＱＮ１１によりＧＮＤへ流れるため、コンデンサＣ２０の充電に寄与しない。
上記充電により、コンデンサＣ２０の電位Ｃｏｓｃが徐々に上昇し、コンパレータ４７ａの閾値電圧Ｖｔｈ１２を上回ると、コンパレータ４７ａの出力信号がＬレベルとなる。このとき、コンデンサＣ２０の電位Ｃｏｓｃは、当然閾値電圧Ｖｔｈ１１を上回っているため、コンパレータ４７ｂの出力信号はＨレベルであり、これにより、ＳＲＦＦの出力端子ＱからＨレベルの信号が出力される。
次いで、ＳＲＦＦの出力端子ＱからＨレベルの信号が出力されたことにより、ＭＯＳトランジスタＱＮ１１がオフし、電流源Ｉ１７の出力電流によりＭＯＳトランジスタＱＮ１２およびＭＯＳトランジスタＱＮ１３がオンして、コンデンサＣ２０の電位Ｃｏｓｃを放電する。この結果、コンデンサＣ２０の電位Ｃｏｓｃが徐々に減少し、コンパレータ４７ｂの閾値電圧Ｖｔｈ１１を下回ると、コンパレータ４７ｂの出力信号がＬレベルとなる。このとき、コンデンサＣ２０の電位Ｃｏｓｃは、当然閾値電圧Ｖｔｈ１２を下回っているため、コンパレータ４７ａの出力信号はＨレベルであり、これにより、ＳＲＦＦの出力端子ＱからＬレベルの信号が出力される。このような動作を繰り返すことにより、図１で示すような出力信号ｏｓｃを出力する。
発振回路３７の発振周波数ｆｏｓｃは、以下の式（３３）により求められる。なお、式（３３）は、電流源Ｉ１６の出力電流値と電流源Ｉ１７の出力電流値とを等しくした場合である。式（３３）から明らかであるように、電流源Ｉ１６の出力電流値または電流源Ｉ１７の出力電流値、あるいは双方の出力電流値を制御することで、発振周波数ｆｏｓｃを制御できる。
ｆｏｓｃ＝Ｉ／（２×Ｃ２０×（Ｖｔｈ１２−Ｖｔｈ１１）） （３３）ただし、
Ｉ：電流源Ｉ１６および電流源Ｉ１７の出力電流値
である。
ここで、発振周波数ｆｏｓｃは、ＢＰＦ１０ｂの中心周波数と同一の周波数であることが好ましい。コンパレータ３６は、ＢＰＦ１０ｂの出力信号を比較するため、その出力信号の周波数は、ＢＰＦ１０ｂの中心周波数となる。従って、発振回路３７の発振周波数ｆｏｓｃを、ＢＰＦ１０ｂの中心周波数と同一の周波数とすることにより、双方の出力信号の時間ズレを低減でき、論理回路３８の誤動作を低減できる。また、発振周波数ｆｏｓｃは、ＢＰＦ１０ｂの中心周波数より小さい周波数であることが好ましい。発振周波数ｆｏｓｃをＢＰＦ１０ｂの中心周波数より小さい周波数とすることで、発振回路３７の出力信号ｏｓｃによりカウンタ動作を行うカウンタ３９ａの時定数を、カウンタのｂｉｔ数を増大させることなく、大きくすることができる。
図１４は、カウンタ３９の具体的な構成を示している。
カウンタは、４ビット同期式バイナリカウンタであり、排他的論理和回路（以下、単にＥＸＯＲと記載）、ＡＮＤ回路（以下、単にＡＮＤと記載）、およびＤフリップフロップ（以下、単にＤＦＦと記載）からなるカウンタ部４８が４段設けられている。なお、出力Ｑ０はＤＦＦ０の出力であり、出力Ｑ１はＤＦＦ１の出力である。その他のＤＦＦについても同様である。
ｎ段目のカウンタ部４８において、ＥＸＯＲの一方の入力端子には、ｎ−１段目のカウンタ部４８が有するＡＮＤの出力端子が接続され、他方の入力端子には、ｎ段目のカウンタ部４８が有するＤＦＦの出力端子Ｑが接続される。ＥＸＯＲの出力端子には、ｎ段目のカウンタ部４８が有するＤＦＦの入力端子Ｄが接続されている。なお、初段のカウンタ部４８に備えられているＥＸＯＲの一方の入力端子のみ、下位からの桁上げ信号ｃｉｎが入力される。
各段のカウンタ部４８が有するＡＮＤには、下位からの桁上げ信号ｃｉｎ、ｎ段目のカウンタ部４８が有するＤＦＦの出力、および全前段（ｎ−１段、ｎ−２段…初段）のＤＦＦの出力が入力される。例えば、図中のカウンタ部４８ａをｎ段目のカウンタ部４８とした場合、カウンタ部４８ａが有するＡＮＤ３は、下位からの桁上げ信号ｃｉｎ、ｎ段目のカウンタ部４８が有するＤＦＦの出力であるＤＦＦ３の出力Ｑ３、および全前段のＤＦＦの出力である、ＤＦＦ０の出力Ｑ０（初段）とＤＦＦ１の出力Ｑ１（ｎ−２段）とＤＦＦ２の出力Ｑ２（ｎ−１段）とが入力される。
カウンタ９は、上述のような構成を有し、クロックＣＬＫの入力に対し、００００〜１１１１までパルスをカウントする。なお、最終段のカウント部３５が有するＡＮＤ（上記ＡＮＤ３）は、各段が有するＤＦＦの出力が「１１１１」のとき、桁上げ用信号ｃｉｎを出力し、上位のカウンタに入力する。これにより、多ｂｉｔのカウンタを構成できる。赤外線リモコン受信機２０ａの場合、ＢＰＦ５の中心周波数は一般的な仕様で４０ｋＨｚであり、パルス周期２５ｓｅｃである。従って、２５μｓｅｃ×２１４＝０．４０９６ｓｅｃより、１４ｂｉｔ以上で３００ｍｓｅｃ以上の時定数が得られる。
図１５は、アップダウンカウンタ４０の具体的な構成を示している。
アップダウンカウンタ４０は、７ビット同期式バイナリカウンタであり、７段設けられた、２つのＥＸＯＲ、ＡＮＤ、およびＤＦＦからなるカウンタ部４９と、全段のカウンタ部４９が有するＥＸＯＲ１の出力Ａ０〜Ａ６が入力されるＡＮＤ５により構成されている。ＡＮＤ５は、全段のカウンタ部４９が有するＥＸＯＲ１の出力が「１」のとき、桁上げ用信号Ｃｉｎａを出力し、上位のカウンタに入力する。
ｎ段目のカウンタ４９において、ＥＸＯＲ１の一方の入力端子には、カウント制御信号ＵＤが入力され、他方の入力端子は、ｎ段目のカウンタ部４９が有するＥＸＯＲ２の他方の入力端子と接続されると共に、ｎ段目のカウンタ部３６が有するＤＦＦの出力端子Ｑに接続されている。ｎ段目のカウンタ部４９が有するＡＮＤには、ｎ−１段目のカウンタ部４９が有するＡＮＤの出力端子とＥＸＯＲ１の出力端子とが接続され、その出力端子は、上記ＥＸＯＲ２の一方の入力端子に入力されると共に、上記ＥＸＯＲ１の出力端子と共に、ｎ＋１段目のカウンタ部４６が有するＡＮＤに接続される。上記ＥＸＯＲ２の出力端子は、ＤＦＦの入力端子Ｄに接続されている。初段のカウンタ部４９が有するＡＮＤには、イネーブル信号ＥＮと下位からの桁上げ用信号Ｃｉｎａとが入力される。
アップダウンカウンタ４０は、上述のような構成を有し、クロックＣＬＫの入力に対し、０００００００〜１１１１１１１までパルスをカウントする。なお、カウント制御信号ＵＤにＨレベルの信号が入力された場合、アップカウントが行われ、Ｌレベルの信号が入力された場合、ダウンカウントが行われる。
ここで、カウンタ３９およびアップダウンカウンタ４０は、それぞれスキャンパスを備え、シフトレジスタ動作を可能とすることができる。そして、所定時であるウェハテスト時に、カウンタ３９およびアップダウンカウンタ４０を同一クロックＣＬＫ入力で動作させることで（通常時は、それぞれ異なるクロックＣＬＫ入力で動作）、テスト設計が容易になり、故障検出率を向上することができる。
図１６（ａ）は、カウンタ３９およびアップダウンカウンタ４０に用いられるＤＦＦの具体的な構成例を示しており、図１６（ｂ）および図１６（ｃ）は、ＤＦＦの動作の様子を示している。ＤＦＦは、クロックトインバータ（以下、単にインバータＩＮと記載）、ＡＮＤ、およびＮＯＲ回路（以下、ＮＯＲと記載）により構成されている。まず、素子の接続関係について説明する。
ＤＦＦの入力端子Ｄには、インバータＩＮ１が接続され、インバータＩＮ１の出力端子は、ＡＮＤ１１の他方の入力端子に接続されている。ＡＮＤ１１の一方の入力端子には、ＤＦＦの出力を設定するためのＨ出力設定端子ＯＳ（初期値設定手段）が接続されている。ＡＮＤ１１の出力端子は、ＮＯＲ１の他方の入力端子に接続され、ＮＯＲ１の一方の入力端子には、ＤＦＦをリセットするための、Ｌ出力設定端子であるリセット端子ＲＳＴ（初期値設定手段）が接続されている。ＮＯＲ１の出力端子には、インバータＩＮ２が接続され、インバータＩＮ２の出力端子は、ＡＮＤ１１の他方の入力端子に接続されている。
また、ＮＯＲ１の出力端子には、インバータＩＮ３が接続され、インバータＩＮ３の出力端子は、ＡＮＤ１２の他方の入力端子に接続されている。ＡＮＤ１２の一方の入力端子には、Ｈ出力設定端子ＯＳが接続されている。ＡＮＤ１２の出力端子は、ＮＯＲ２の他方の入力端子に接続され、ＮＯＲ２の一方の入力端子には、リセット端子ＲＳＴが接続されている。ＮＯＲ２の出力端子には、インバータＩＮ４が接続され、インバータＩＮ４の出力端子は、インバータＩＮ３の出力端子に接続されている。ＮＯＲ２の出力端子が、ＤＦＦの出力端子Ｑであり、インバータＩＮ４の出力端子がＤＦＦの出力端子Ｑバーである。
次に、図１６（ｂ）および図１６（ｃ）を用いてＤＦＦの動作を説明する。図１６（ｂ）は、クロックＣＬＫとしてＨレベルの信号が入力された場合を示しており、図１６（ｃ）は、クロックＣＬＫとしてＬレベルの信号が入力された場合を示している。ＤＦＦは、上述のように、Ｈ出力設定端子ＯＳおよびリセット端子ＲＳＴを備えていることにより、ＤＦＦの出力を設定することができる。具体的には、Ｈ出力設定端子ＯＳにＬレベルの信号を入力した場合、ＤＦＦの出力を「Ｈ」とすることができ、リセット端子ＲＳＴにＨレベルの信号を入力した場合、ＤＦＦをリセットする、すなわちＤＦＦの出力を「Ｌ」とすることができる。以下、それぞれの場合について説明する。
まず、図１６（ｂ）に示すように、クロックＣＬＫとしてＨレベルの信号を入力し、リセット端子ＲＳＴにＨレベルの信号を入力してＤＦＦの出力を「Ｌ」とする場合について説明する。
図１６（ｂ）に示すように、クロックＣＬＫとしてＨレベルの信号が入力されると、インバータＩＮ１およびインバータＩＮ４がハイインピーダンス状態となる。そして、リセット端子ＲＳＴにＨレベルの信号を入力することにより、ＮＯＲ１の一方の入力端子にＨレベルの信号を入力され、この結果、ＡＮＤ１１の出力がいかなるレベルであろうと、ＮＯＲ１の出力がＬレベルとなるため、ＡＮＤ１１とＮＯＲ１とを、出力がＬレベルとなる１つのインバータとみなすことができる（図中のＩＮ１１）。同様に、ＡＮＤ１２とＮＯＲ２とを、出力がＬレベルとなる１つのインバータとみなすことができる（図中のＩＮ１２）。これにより、ＤＦＦの出力を「Ｌ」とすることができる。
次に、図１６（ｃ）に示すように、クロックＣＬＫとしてＬレベルの信号を入力し、リセット端子ＲＳＴにＨレベルの信号を入力してＤＦＦの出力を「Ｌ」とする場合について説明する。
この場合は、インバータＩＮ２およびインバータＩＮ３がハイインピーダンス状態となる。そして、ＡＮＤ１１とＮＯＲ１とを、出力がＬレベルとなるＩＮ１１とみなすことができ、ＡＮＤ１２とＮＯＲ２とを、出力がＬレベルとなるインバータＩＮ１２とみなすことができる。これにより、ＤＦＦの出力を「Ｌ」とすることができる。
次に、図１６（ｂ）に示すように、クロックＣＬＫとしてＨレベルの信号を入力し、Ｈ出力設定端子ＯＳにＬレベルの信号を入力してＤＦＦの出力を「Ｈ」とする場合について説明する。
図１６（ｂ）に示すように、クロックＣＬＫとしてＨレベルの信号が入力されると、インバータＩＮ１およびインバータＩＮ４がハイインピーダンス状態となる。そして、Ｈ出力設定端子ＯＳにＬレベルの信号を入力することにより、ＡＮＤ１１の一方の入力端子にＬレベルの信号が入力され、この結果、ＡＮＤ１１の出力が必ずＬレベルとなる。ＮＯＲ１の一方の入力端子には、リセット端子ＲＳＴによりＬレベルの信号が入力されるため、ＮＯＲ１の出力は必ずＨレベルとなり、この結果、ＡＮＤ１１とＮＯＲ１とを、出力がＨレベルとなる１つのインバータとみなすことができる（図中のＩＮ１１ａ）。同様に、ＡＮＤ１２とＮＯＲ２とを、出力がＨレベルとなる１つのインバータとみなすことができる（図中のＩＮ１２ａ）。これにより、ＤＦＦの出力を「Ｈ」とすることができる。
次に、図１６（ｃ）に示すように、クロックＣＬＫとしてＬレベルの信号を入力し、Ｈ出力設定端子ＯＳにＬレベルの信号を入力してＤＦＦの出力を「Ｈ」とする場合について説明する。
この場合は、インバータＩＮ２およびインバータＩＮ３がハイインピーダンス状態となる。そして、ＡＮＤ１１とＮＯＲ１とを、出力がＨレベルとなるＩＮ１１ａとみなすことができ、ＡＮＤ１２とＮＯＲ２とを、出力がＨレベルとなるインバータＩＮ１２ａとみなすことができる。これにより、ＤＦＦの出力を「Ｈ」とすることができる。
以上のように、ＤＦＦは、Ｈ出力設定端子ＯＳにＬレベルの信号を入力することにより、また、リセット端子ＲＳＴにＨレベルの信号を入力することにより、ＤＦＦの出力を設定することができる。これにより、電源投入時に、アンプ３４のゲイン、ＢＰＦ１０ｂのゲインおよびＱ値を設定することができる。この結果、アンプ３４のゲイン、ＢＰＦ１０ｂのゲインおよびＱ値を使用環境に応じて適宜最適な値に設定することができるため、使用環境に適切に対応した赤外線リモコン受信機５０ａを実現することができる。
〔実施の形態４〕
本発明に係る他の実施形態について、図１７〜図１９に基づいて説明すると以下の通りである。
図１７は、赤外線リモコン受信機５０ｂの構成を示している。なお、図１に示した、赤外線リモコン受信機５０ａと同一の符号を付した部材は同一の機能を有するものとし、その動作等については特に説明しない。
赤外線リモコン受信機５０ｂは、赤外線リモコン受信機５０ａの構成に、キャリア検出回路４２ａとしてのキャリア検出回路４２ｂを備えた構成である。
キャリア検出回路４２ｂは、キャリア検出回路４２ａの構成に、コンパレータ３６ｄ（第４比較回路）、論理回路３８としての論理回路３８ａ、およびセレクタ回路４１を備えている。コンパレータ３６ｄの一方の入力端子には、ＢＰＦ１０ｂの出力信号ｂｐｆが入力され、他方の入力端子には、第２信号検出レベルである閾値電圧Ｖｔｈ４（第４閾値電圧）が入力されている。閾値電圧Ｖｔｈ１〜Ｖｔｈ４は、Ｖｔｈ１＜Ｖｔｈ３＜Ｖｔｈ４＜Ｖｔｈ２という関係を有している。
図１８は、論理回路３８ａの構成例を示している。
論理回路３８ａは、論理回路３８とほぼ同一の構成であるが、アップダウンカウンタ４０ｂとしてアップダウンカウンタ４０ｂｂを備えている。アップダウンカウンタ４０ｂｂは、ＢＰＦ１０ｂの制御を行うと共に、セレクタ回路４１の制御を行う。より具体的には、コンパレータ３６ｂの出力信号Ｄ２が入力された場合、セレクタ回路４１にセレクタ制御信号ｃｔＳを出力する。
セレクタ回路４１は、コンパレータ３６ｃの出力信号Ｄ３とコンパレータ３６ｄの出力信号Ｄ４とが入力され、この２つの出力信号からキャリアを選択する。キャリアの選択は、上述の論理回路３８ａにおけるアップダウンカウンタ４０ｂｂから出力されるセレクタ制御信号ｃｔＳに基づいて選択する。ここでは、一例として、セレクタ制御信号ｃｔＳが入力された場合、キャリアとしてコンパレータ３６ｄの出力信号Ｄ４を出力する。
このように、コンパレータ３６ｂの出力信号Ｄ２が出力された場合に、すなわち、コンパレータ３６ｃの出力信号Ｄ３のパルス幅が大きくなる等の問題が生じると判断される場合に、コンパレータ３６ｄの出力信号Ｄ４がキャリアとして後段の回路に出力されることで、リモコン送信信号に対して適切なキャリアを出力でき、受信不可能といった問題を生じることがない。また、閾値電圧Ｖｔｈ２より大きいレベルの閾値電圧Ｖｔｈ４で比較されたコンパレータ６ｄの出力信号Ｄ４をキャリアとして出力するため、よりインバータ蛍光灯ノイズによる誤動作を低減できる。
さらに、本実施形態３の構成では、リモコン送信信号入力時の急なインバータ蛍光灯ノイズの発生（例えば、急に蛍光灯を点灯させることにより生じる）にも対応できる。図１９を用いて説明する。図１９は、急なインバータ蛍光灯ノイズが発生した場合の、赤外線リモコン受信機５０ｂの各回路の動作波形を示している。
図示のように、急なインバータ蛍光灯ノイズが発生しても（図中の信号ｂｐｆ５）、ノイズ発生以前に、コンパレータ３６ｂの出力信号Ｄ２が出力されたことにより、セレクタ回路４１からは、コンパレータ３６ｄの出力信号Ｄ４がキャリアとして出力されている。これにより、急なインバータ蛍光灯ノイズによる誤動作を防ぐことができる。
〔実施の形態５〕
本発明に係る他の実施形態について、図２０に基づいて説明すると以下の通りである。
図２０は、赤外線リモコン受信機５０ｃの構成を示している。なお、図１に示した、赤外線リモコン受信機５０ａと同一の符号を付した部材は同一の機能を有するものとし、その動作等については特に説明しない。
赤外線リモコン受信機５０ｃは、赤外線リモコン受信機５０ａの構成に、一例としてＢＥＦ２５ｂを備えた構成である。ＢＥＦ２５ｂは、ＢＰＦ１０ｂとキャリア検出回路４２ａとの間に設けられ、キャリア検出回路４２ａのコンパレータ３６ａ〜３６ｃの一方の入力端子には、それぞれＢＰＦ１０ｂの出力信号ｂｐｆに代えて、ＢＥＦ２５ｂの出力信号ｂｅｆが入力される。
ＢＥＦ２５ｂは、ＢＰＦ１０ｂ同様、論理回路３８から送られる信号により、Ｑ値等の定数を調整することができる。より具体的には、コンパレータ３６ａの出力信号Ｄ１が出力されることにより、また、コンパレータ３６ｃの出力信号Ｄ３が出力されなくなることにより、カウンタ３９ａ，３９ｂからアンプ制御信号ｃｔ共にＢＥＦ制御信号ｃｔＥ１，ｃｔＥ２（不図示）が出力され、次いで、これらの信号が入力されたアップダウンカウンタ４０ａから、アンプ制御信号ｃｔと共にＢＥＦ２５ｂの定数を調整するためのＢＥＦ制御信号ｃｔＥ１１，ｃｔＥ１２が出力される。これらＢＥＦ制御信号ｃｔＥ１１，ｃｔＥ１２は、ＢＥＦ２５ｂのレジスタ１９に入力され、Ｑ値等の定数が調整される。
赤外線リモコン受信機５０ｃは、以上のように、赤外線リモコン受信機５０ａの構成にＢＥＦを備えることで、赤外線リモコン受信機５０ａが奏する効果に加えて、よりインバータ蛍光灯ノイズを低減することができる。なお、本実施形態では、赤外線リモコン受信機５０ａの構成にＢＥＦを備えた構成を説明したが、赤外線リモコン受信機５０ｂの構成にも適応可能であることは言うまでもない。
〔実施の形態６〕
本発明に係る他の実施形態について、図２１に基づいて説明すると以下の通りである。
上記実施の形態３〜５では、本発明に係るＢＰＦ，ＢＥＦを赤外線リモコン受信機に適応させた場合を説明したが、赤外線リモコン受信機に限らず、光空間伝送送受信機（赤外線信号処理回路）（伝送レート２．４ｋｂｐｓ〜１１５．２ｋｂｐｓ，１．１５２Ｍｂｐｓ，４Ｍｂｐｓ、空間伝送距離約１ｍ）、およびIrDA Control（赤外線信号処理回路）（伝送レート７５ｋｂｐｓ、副搬送波１．５ＭＨｚ、空間伝送距離１ｍ以上）に用いることもできる。本実施形態では、一例として、本発明に係るＢＰＦ（ＢＰＦ１０ｂ）をIrDA Controlに適応させた場合を示す。
図２１は、IrDA Control８０の構成例を示している。なお、図１に示した赤外線リモコン受信機５０ａと同一の符号を付した部材は同一の機能を有するものとし、その動作等については特に説明しない。
IrDA Control８０は、双方向通信のため、送信部６０および受信部７０を備えている。送信部６０は、ＬＥＤとその駆動回路を備えている。受信部７０は、赤外線リモコン受信機５０ａと同様な構成であるが、IrDA Controlは、副搬送波が１．５ＭＨｚであるため、中心周波数を１．５ＭＨｚとしたＢＰＦ１０ｂとしてのＢＰＦ１０ｂａ、および発振周波数ｆｏｓｃを１．５ＭＨｚとした発振回路３７としての発振回路３７ａを備えている。
IrDA Control８０は、上述のような構成を有することにより、例えばインバータ蛍光灯ノイズを低減すると共に、ＢＰＦ出力の波形歪を低減することができる。なお、IrDA Control８０の構成は、上述のような構成に限られるわけではなく、上記各実施形態で示した構成を適宜取り得ることは言うまでもない。
以上、各実施形態で示した本発明の赤外線信号処理回路は、従来の構成が生じていた各種問題を生じることがない。以下、その点について説明する。
まず、特許文献２のデータ伝送システムでは、ある時間範囲Tcheckを設け、この時間範囲Tcheck中に、休止期間Tdが発生したか否かにより赤外線信号かノイズかを判別して、ノイズである場合は、増幅器の制御を行っている。しかしながら、このデータ伝送システムでは、赤外線信号が使用するメーカによって異なっていることにより（例えば、NECコート゛、sonyコート゛、RCMMコート゛等、十数種類）、赤外線信号によっては休止期間Tdに適合しないものがあり、そのような赤外線信号を受信できないという問題を生じていた。また、特許文献６において指摘されているように、ゲイン調整速度が遅く、急なノイズの発生に対応できないという問題を生じていた。
しかしながら、例えば赤外線リモコン受信機５０ａでは、特許文献２とは異なり赤外線信号のパターンを検出する構成ではないため、あらゆる赤外線信号に対応することができる。また、赤外線リモコン受信機５０ｂでは、セレクタ回路４１により、急なノイズの発生にも対応できる。
また、特許文献３には、ＢＰＦの出力信号を復調し、この復調した信号をトリガとしてアンプおよびＢＰＦを制御する受信機回路が開示されている。しかしながら、この受信機回路は、インバータ蛍光灯ノイズが高照度で入射した場合は、ＢＰＦの出力信号がノイズで飽和し、復調された信号が常時Ｌレベルとなるためトリガとして利用できず、アンプおよびＢＰＦの制御が行えないという問題を生じていた。
しかしながら、例えば赤外線リモコン受信機５０ａでは、ＢＰＦ１０ｂの出力信号ｂｐｆを比較した比較回路３６の出力信号により制御を行う構成であり、ＢＰＦ１０ｂが振動している限り、制御が必要な場合に比較回路３６の出力信号がなくなることはないため、特許文献３のような制御不能の事態を生じることがない。
また、特許文献４には、ＢＰＦの出力信号を検出し、ＢＰＦのＱ値を増大させることによりノイズの低減を行うリモコン受光装置が開示されている。しかしながら、ＢＰＦのＱ値を増加させると、ＢＰＦの安定性の低下という問題や、ＢＰＦの出力信号の波形歪が大きくなることによる受信感度の低下という問題を生じる。この問題について、図２２を用いて説明する。図２２（ａ）は、ＢＰＦの極配置を示し、図２２（ｂ）は、ＢＰＦの出力信号波形を示している。なお、
まず、ＢＰＦの安定性について述べる。ＢＰＦの伝達関数を式（３４）に、ＢＰＦの極ｐ１・ｐ２を式（３５）に示す。
Ｈ（ｓ）＝（Ｈ×ω０ｓ／Ｑ）／（ｓ２＋ω０ｓ／Ｑ＋ω０ ２） （３４）
ｐ１＝（−ω０／２／Ｑ，ω０（１−（１／２Ｑ）２）１／２）
ｐ２＝（−ω０／２／Ｑ，−ω０（１−（１／２Ｑ）２）１／２） （３５）
図２２（ａ）に示すように、ＢＰＦのＱ値を増加させることにより極配置が右半平面に近づく。この結果、負帰還回路において、極配置が右半平面に存在するとき、系は不安定となるというナイキストの安定判別法に基づき、ＢＰＦが不安定になり、発振などの問題を生じる。
次に、ＢＰＦの出力信号の波形歪について述べる。ＢＰＦの正弦波応答については、正弦波のラプラス変換を式（６）とし、Ｈ（ｓ）Ｆ（ｓ）の逆ラプラス変換を行うことで得ることができる（式（７））。
Ｆ（ｓ）＝Ｌ（ｓｉｎ（ω０ｔ））＝ω０／（ｓ２＋ω０ ２） （３６）
Ｌ−１（Ｈ（ｓ）Ｆ（ｓ））＝Ｈ（１−ｅｘｐ（−ω０ｔ／２／Ｑ））ｓｉｎ（ω０ｔ） （３７）
式（７）における（１−ｅｘｐ（−ω０ｔ／２／Ｑ））が波形歪に影響するため、Ｑ値を増加させることで波形歪みが大きくなることがわかる。そして、ＢＰＦの出力信号の波形歪が大きくなれば、受信感度が低下する。特に、リモコン送信信号のベース周波数のパルス幅が小さいとき、波形歪は相対的に大きくなる。従って、ＢＰＦのＱ値は、一般的に１０〜１５程度に設定される。
しかしながら、例えば赤外線リモコン受信機５０ａでは、コンパレータ３６ｂの出力信号Ｄ２が出力されることにより、アンプ３４のゲイン、ＢＰＦ１０ｂのゲインおよびＱ値が大きいと判断し、ＢＰＦ１０ｂのゲインおよびＱ値を減少させるように、急速にＢＰＦ１０ｂの制御を行う。このため、上記のような問題を生じることがない。
また、特許文献５には、キャリアを検出するための基準レベル電圧を、検出したノイズレベル電圧等により生成する赤外線信号処理回路が開示されている。該赤外線信号処理回路では、赤外線信号入力時に上記基準電圧レベルが変動すると受信感度が低下するため、大きい時定数の積分回路で、上記基準電圧レベルを平滑する必要がある。このため、上記赤外線信号処理回路に内蔵される積分回路の容量は大きくなり、チップサイズの増大、これに伴うコストの増加という問題を生じていた。
しかしながら、例えば赤外線リモコン受信機５０ａでは、論理回路３８に大きな時定数を設定することができるため、積分回路の容量を低減できる。
また、特許文献６には、ゲイン調整回路の時定数を小さくすることで、急なインバータ蛍光灯ノイズの発生に対応したゲイン調整回路が開示されている。しかしながら、この場合、上記ゲイン調整回路の時定数が小さいため、受信感度が低下するという問題を生じていた。
しかしながら、赤外線リモコン受信機５０ｂでは、セレクタ回路４１により信号検出レベルを適宜変更させることで、受信感度を低下させることなく、急なインバータ蛍光灯ノイズによる誤動作も低減できる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
赤外線リモコン受信機、光空間伝送送受信機、およびIrDA Controlに好適に用いることができる。
本発明の一実施形態に係るバンドパスフィルタ回路の構成を示す図である。 上記バンドパスフィルタ回路が備えるトランスコンダクタンスアンプ回路のトランスコンダクタンスを調整するための構成を示す図である。 上記バンドパスフィルタ回路の他の構成例を示す図である。 上記トランスコンダクタンスアンプ回路の具体的な構成を示す図である。 上記バンドパスフィルタ回路が備えるコモンモードフィードバック回路の具体的な構成を示す図である。 本発明の他の実施形態に係るバンドエリミネートフィルタ回路の構成を示す図である。 上記バンドエリミネートフィルタ回路が備えるトランスコンダクタンスアンプ回路のトランスコンダクタンスを調整するための構成を示す図である。 上記バンドエリミネートフィルタ回路の他の構成例を示す図である。 本発明の他の実施形態に係る赤外線リモコン受信機の構成を示す図である。 上記赤外線リモコン受信機が備える論理回路の構成を示すブロック図である。 上記赤外線リモコン受信機が備える各回路の動作波形を示す図である。 （ａ）は、上記赤外線リモコン受信機が備えるコンパレータの具体的な構成を示す回路図であり、（ｂ）および（ｃ）は、その動作の様子を示す図である。 （ａ）は、上記赤外線リモコン受信機が備える発振回路の具体的な構成を示す回路図であり、（ｂ）は、その動作波形を示す図である。 上記論理回路が備えるカウンタの具体的な構成を示す図である。 上記論理回路が備えるアップダウンカウンタの具体的な構成を示す図である。 （ａ）は、上記カウンタおよび上記アップダウンカウンタが備えるＤフリップフロップの具体的な構成を示す図であり、（ｂ）および（ｃ）は、その動作の様子を示す図である。 本発明の他の実施形態に係る赤外線リモコン受信機の構成を示す図である。 上記図１７に示す赤外線リモコン受信機が備える論理回路の構成を示すブロック図である。 上記図１７に示す赤外線リモコン受信機が備える各回路の動作波形を示す図である。 本発明の他の実施形態に係る赤外線リモコン受信機の構成を示す図である。 本発明の他の実施形態に係るIrDA Controlの構成を示す図である。 ＢＰＦの安定性および出力信号の波形歪を説明する図であり、（ａ）は、ＢＰＦの極配置を示す図であり、（ｂ）は、ＢＰＦの出力信号波形を示す図である。 従来技術を示すものであり、赤外線リモコン受信機の構成を示す図である。 上記図２３に示す赤外線リモコン受信機が備える各回路の動作波形を示す図である。 上記図２３に示す赤外線リモコン受信機が備えるバンドパスフィルタ回路の構成を示す図である。 上記図２３に示すバンドパスフィルタ回路の出力波形と、上記図２３に示す赤外線リモコン受信機のデジタル出力を示す図である。 従来技術を示すものであり、バンドエリミネートフィルタ回路の構成を示す図である。
符号の説明
１〜３、１１〜１４ トランスコンダクタンスアンプ回路
４、５、１５、１６ コモンモードフィードバック回路
６〜８、１７〜２０ レジスタ（調整手段）
１０、１０ａ、１０ｂ バンドパスフィルタ回路
２５、２５ａ、２５ｂ バンドエリミネートフィルタ回路
３１ フォトダイオードチップ（受光素子）
３４ アンプ（増幅回路）
３６ａ〜３６ｄ コンパレータ（比較回路）
３７、３７ａ 発振回路
３８、３８ａ 論理回路
３９ａ カウンタ（第１カウンタ）
３９ｂ カウンタ（第２カウンタ）
４０ａ アップダウンカウンタ（第１アップダウンカウンタ）
４０ｂ、４０ｂｂ アップダウンカウンタ（第２アップダウンカウンタ）
４１ セレクタ回路
４２ａ、４２ｂ キャリア検出回路
５０ａ〜５０ｃ 赤外線リモコン受信機（赤外線信号処理回路）
８０ IrDA Control（赤外線信号処理回路）
Ｃ１〜Ｃ３、Ｃ１１〜Ｃ１３ コンデンサ（第１〜第３コンデンサ）

Claims (19)

  1. 差動入力電圧を差動出力電流に変換する第１トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第２トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第３トランスコンダクタンスアンプ回路と、
    上記第１トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第１トランスコンダクタンスアンプ回路に第１制御信号を出力する第１コモンモードフィードバック回路と、
    上記第２トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第２トランスコンダクタンスアンプ回路に第２制御信号を出力する第２コモンモードフィードバック回路と、
    第１コンデンサと、第２コンデンサと、第３コンデンサとを備え、
    非反転入力端子が、上記第１コンデンサを介して、上記第１トランスコンダクタンスアンプ回路の非反転出力部と上記第２トランスコンダクタンスアンプ回路の非反転入力部とに接続され、
    反転入力端子が、上記第２コンデンサを介して、上記第１トランスコンダクタンスアンプ回路の反転出力部と上記第２トランスコンダクタンスアンプ回路の反転入力部に接続され、
    上記第２トランスコンダクタンスアンプ回路の非反転出力部が、上記第１トランスコンダクタンスアンプ回路の反転入力部と、上記第３トランスコンダクタンスアンプ回路の非反転入力部および反転出力部と、上記第３コンデンサの一端とに接続され、
    上記第２トランスコンダクタンスアンプ回路の反転出力部が、上記第１トランスコンダクタンスアンプ回路の非反転入力部と、上記第３トランスコンダクタンスアンプ回路の反転入力部および非反転出力部と、上記第３コンデンサの他端とに接続され、
    上記第３トランスコンダクタンスアンプ回路の非反転出力部が、反転出力端子であり、上記第３トランスコンダクタンスアンプ回路の反転出力部が、非反転出力端子であり、
    上記第１トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第１コモンモードフィードバック回路の入力端子であり、
    上記第２トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第２コモンモードフィードバック回路の入力端子であることを特徴とするバンドパスフィルタ回路。
  2. 上記バンドパスフィルタ回路は、少なくとも１つのトランスコンダクタンスアンプ回路のトランスコンダクタンスを調整する調整手段を備えていることを特徴とする請求項１に記載のバンドパスフィルタ回路。
  3. 上記トランスコンダクタンスアンプ回路は、互いに並列に設けられた複数のトランジスタを有する第１トランジスタ部と、当該第１トランジスタ部の複数のトランジスタのうち、第１トランジスタ以外のトランジスタを流れる電流をグラウンド端子に流す第２トランジスタ部とを備え、
    上記第１トランジスタ部の第１トランジスタに流れる電流は、上記トランスコンダクタンスアンプ回路の出力電流であり、上記第１トランジスタ部の各トランジスタは、それぞれ異なるチャネル幅およびチャネル長を有し、
    上記調整手段は、上記第２トランジスタ部のトランジスタのオンオフを切り替えることを特徴とする請求項２に記載のバンドパスフィルタ回路。
  4. 差動入力電圧を差動出力電流に変換する第１トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第２トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第３トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第４トランスコンダクタンスアンプ回路と、
    上記第１トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第１トランスコンダクタンスアンプ回路に第１制御信号を出力する第１コモンモードフィードバック回路と、
    上記第２トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第２トランスコンダクタンスアンプ回路に第２制御信号を出力する第２コモンモードフィードバック回路と、
    第１コンデンサと、第２コンデンサと、第３コンデンサとを備え、
    非反転入力端子が、上記第１トランスコンダクタンスアンプ回路の非反転入力部と、上記第２コンデンサの一端とに接続され、
    反転入力端子が、上記第１トランスコンダクタンスアンプ回路の反転入力部と、上記第３コンデンサの一端とに接続され、
    上記第１トランスコンダクタンスアンプ回路の非反転出力部が、上記第２トランスコンダクタンスアンプ回路の非反転入力部と、上記第４トランスコンダクタンスアンプ回路の反転出力部と、上記第１コンデンサの一端とに接続され、
    上記第１トランスコンダクタンスアンプ回路の反転出力部が、上記第２トランスコンダクタンスアンプ回路の反転入力部と、上記第４トランスコンダクタンスアンプ回路の非反転出力部と、上記第１コンデンサの他端とに接続され、
    上記第２トランスコンダクタンスアンプ回路の非反転出力部が、上記第３トランスコンダクタンスアンプ回路の非反転入力部および反転出力部と、上記第４トランスコンダクタンスアンプ回路の反転入力部と、上記第２コンデンサの他端とに接続され、
    上記第２トランスコンダクタンスアンプ回路の反転出力部が、上記第３トランスコンダクタンスアンプ回路の反転入力部および非反転出力部と、上記第４トランスコンダクタンスアンプ回路の非反転入力部と、上記第３コンデンサの他端とに接続され、
    上記第３トランスコンダクタンスアンプ回路の非反転出力部が、反転出力端子であり、上記第３トランスコンダクタンスアンプ回路の反転出力部が、非反転出力端子であり、
    上記第１トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第１コモンモードフィードバック回路の入力端子であり、
    上記第２トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第２コモンモードフィードバック回路の入力端子であることを特徴とするバンドエリミネートフィルタ回路。
  5. 差動入力電圧を差動出力電流に変換する第１トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第２トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第３トランスコンダクタンスアンプ回路と、
    上記第１トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第１トランスコンダクタンスアンプ回路に第１制御信号を出力する第１コモンモードフィードバック回路と、
    上記第２トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルが所定レベルになるように、上記第２トランスコンダクタンスアンプ回路に第２制御信号を出力する第２コモンモードフィードバック回路と、
    第１コンデンサと、第２コンデンサと、第３コンデンサとを備え、
    上記第３トランスコンダクタンスアンプ回路は、第１出力部と第２出力部とを有し、
    非反転入力端子が、上記第１トランスコンダクタンスアンプ回路の非反転入力部と、上記第２コンデンサの一端とに接続され、
    反転入力端子が、上記第１トランスコンダクタンスアンプ回路の反転入力部と、上記第３コンデンサの一端とに接続され、
    上記第１トランスコンダクタンスアンプ回路の非反転出力部が、上記第２トランスコンダクタンスアンプ回路の非反転入力部と、上記第３トランスコンダクタンスアンプ回路の上記第２出力部における反転出力部と、上記第１コンデンサの一端とに接続され、
    上記第１トランスコンダクタンスアンプ回路の反転出力部が、上記第２トランスコンダクタンスアンプ回路の反転入力部と、上記第３トランスコンダクタンスアンプ回路の上記第２出力部における非反転出力部と、上記第１コンデンサの他端とに接続され、
    上記第２トランスコンダクタンスアンプ回路の非反転出力部が、上記第３トランスコンダクタンスアンプ回路の非反転入力部および上記第１出力部における反転出力部と、上記第２コンデンサの他端とに接続され、
    上記第２トランスコンダクタンスアンプ回路の反転出力部が、上記第３トランスコンダクタンスアンプ回路の反転入力部および上記第１出力部における非反転出力部と、上記第３コンデンサの他端とに接続され、
    上記第３トランスコンダクタンスアンプ回路の上記第１出力部における非反転出力部が、非反転出力端子であり、上記第３トランスコンダクタンスアンプ回路の上記第１出力部における反転出力部が、反転出力端子であり、
    上記第１トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第１コモンモードフィードバック回路の入力端子であり、
    上記第２トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第２コモンモードフィードバック回路の入力端子であることを特徴とするバンドエリミネートフィルタ回路。
  6. 上記バンドエリミネートフィルタ回路は、少なくとも１つのトランスコンダクタンスアンプ回路のトランスコンダクタンスを調整する調整手段を備えていることを特徴とする請求項４または５に記載のバンドエリミネートフィルタ回路。
  7. 上記トランスコンダクタンスアンプ回路は、第１トランジスタに流れる電流が第１トランジスタ以外のトランジスタにも流れるように設けられた、複数のトランジスタを有する第１トランジスタ部と、当該第１トランジスタ部の第１トランジスタ以外のトランジスタを流れる電流をグラウンド端子に流す第２トランジスタ部とを備え、
    上記第１トランジスタ部の第１トランジスタに流れる電流は、上記トランスコンダクタンスアンプ回路の出力電流であり、上記第１トランジスタ部の各トランジスタは、それぞれ異なるチャネル幅およびチャネル長を有し、
    上記調整手段は、上記第２トランジスタ部のトランジスタのオンオフを切り替えることを特徴とする請求項６に記載のバンドエリミネートフィルタ回路。
  8. 受光した赤外線信号を電気信号に変換する受光素子と、
    上記電気信号を増幅する増幅回路と、
    増幅された電気信号からキャリア周波数成分を取り出す、請求項２に記載のバンドパスフィルタ回路と、
    上記バンドパスフィルタ回路の出力信号と、ノイズ検出レベルである第１閾値電圧とを比較する第１比較回路と、上記バンドパスフィルタ回路の出力信号と、第１キャリア検出レベルである、上記第１閾値電圧より大きいレベルの第２閾値電圧とを比較する第２比較回路と、上記バンドパスフィルタ回路の出力信号と、上記バンドパスフィルタ回路の出力信号のレベルを判定するピーク検出レベルである、上記第２閾値電圧より大きいレベルの第３閾値電圧とを比較する第３比較回路と、上記第１比較回路の出力信号に基づいて、上記第１比較回路の出力信号が出力されないように、上記増幅回路のゲインを制御し、上記第３比較回路の出力信号に基づいて、上記第３比較回路の出力信号が出力されないように、上記バンドパスフィルタ回路のゲインおよびＱ値を制御する論理回路とを有し、上記第２比較回路の出力信号をキャリアとして出力するキャリア検出回路とを備えていることを特徴とする赤外線信号処理回路。
  9. 上記論理回路は、上記複数の比較回路の出力信号を所定パルス数カウントすることにより、上記増幅回路および上記バンドパスフィルタ回路を制御するためのパルス出力を行う複数のカウンタを備えていることを特徴とする請求項８に記載の赤外線信号処理回路。
  10. 上記キャリア検出回路は、クロック信号を発振する発振回路をさらに備え、
    上記論理回路は、
    上記発振回路のクロック信号をカウントすることにより、上記増幅回路のゲインを増加させる第１増幅回路制御信号を出力すると共に、上記発振回路のクロック信号をカウントすることにより、上記バンドパスフィルタ回路のゲインおよびＱ値を増加させるバンドパスフィルタ制御信号を出力する第１カウンタと、
    上記第１比較回路の出力信号をカウントすることにより、上記増幅回路のゲインを減少させる第２増幅回路制御信号を出力する第２カウンタと、
    上記第１増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを増加させる第１制御信号を出力すると共に、上記第２増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを減少させる第２制御信号を出力する第１アップダウンカウンタと、
    上記バンドパスフィルタ制御信号をカウントすることにより、上記バンドパスフィルタ回路のゲインおよびＱ値を増加させる第３制御信号を出力すると共に、上記第３比較回路の出力信号をカウントすることにより、上記バンドパスフィルタ回路のゲインおよびＱ値を減少させる第４制御信号を出力する第２アップダウンカウンタとを備えていることを特徴とする請求項９記載の赤外線信号処理回路。
  11. 上記第１カウンタのリセット端子には、上記第２比較回路の出力信号が入力されることを特徴とする請求項１０記載の赤外線信号処理回路。
  12. 上記第１アップダウンカウンタは、上記増幅回路のゲインの初期値を設定するための第１初期値設定手段を備え、上記第２アップダウンカウンタは、上記バンドパスフィルタ回路のゲインおよびＱ値の各初期値を設定するための第２初期値設定手段を備えていることを特徴とする請求項１０記載の赤外線信号処理回路。
  13. 上記複数のカウンタおよび上記複数のアップダウンカウンタは、スキャンパスを備え、所定時、上記複数のカウンタおよび上記複数のアップダウンカウンタは、同一クロックで動作することを特徴とする請求項１０〜１２のいずれか一項に記載の赤外線信号処理回路。
  14. 上記比較回路は、ヒステリシスコンパレータであることを特徴とする請求項８に記載の赤外線信号処理回路。
  15. 上記発振回路の発振周波数は、上記バンドパスフィルタ回路の中心周波数と同一の周波数であることを特徴とする請求項１０記載の赤外線信号処理回路。
  16. 上記発振回路の発振周波数は、上記バンドパスフィルタ回路の中心周波数より小さい周波数であることを特徴とする請求項１０記載の赤外線信号処理回路。
  17. 上記赤外線信号処理回路は、上記バンドパスフィルタ回路の出力信号と、第２信号検出レベルである、上記第２閾値電圧より大きいレベルの第４閾値電圧とを比較する第４比較回路と、
    上記第２比較回路の出力信号と上記第４比較回路の出力信号とから、上記キャリアを選択するセレクタ回路とをさらに備えことを特徴とする請求項８に記載の赤外線信号処理回路。
  18. 受光した赤外線信号を電気信号に変換する受光素子と、
    上記電気信号を増幅する増幅回路と、
    増幅された電気信号からキャリア周波数成分を取り出す、請求項２に記載のバンドパスフィルタ回路と、
    取り出されたキャリア周波数成分から外乱光ノイズを請求項６に記載のバンドエリミネートフィルタ回路と、
    上記バンドエリミネートフィルタ回路の出力信号と、ノイズ検出レベルである第１閾値電圧とを比較する第１比較回路と、上記バンドエリミネートフィルタ回路の出力信号と、第１キャリア検出レベルである、上記第１閾値電圧より大きいレベルの第２閾値電圧とを比較する第２比較回路と、上記バンドエリミネートフィルタ回路の出力信号と、上記バンドエリミネートフィルタ回路の出力信号のレベルを判定するピーク検出レベルである、上記第２閾値電圧より大きいレベルの第３閾値電圧とを比較する第３比較回路と、上記第１比較回路の出力信号に基づいて、上記第１比較回路の出力信号が出力されないように、上記増幅回路のゲインを制御すると共に、上記バンドエリミネートフィルタ回路のＱ値を制御し、上記第３比較回路の出力信号に基づいて、上記第３比較回路の出力信号が出力されないように、上記バンドパスフィルタ回路のゲインおよびＱ値を制御する論理回路とを有し、上記第２比較回路の出力信号をキャリアとして出力するキャリア検出回路とを備えていることを特徴とする赤外線信号処理回路。
  19. 上記赤外線信号処理回路は、上記バンドパスフィルタ回路の出力信号と、第２信号検出レベルである、上記第２閾値電圧より大きいレベルの第４閾値電圧とを比較する第４比較回路と、
    上記第２比較回路の出力信号と上記第４比較回路の出力信号とから、上記キャリアを選択するセレクタ回路とをさらに備えていることを特徴とする請求項１８に記載の赤外線信号処理回路。
JP2006309630A 2006-11-15 2006-11-15 バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路 Active JP4283301B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006309630A JP4283301B2 (ja) 2006-11-15 2006-11-15 バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路
US11/929,805 US7865087B2 (en) 2006-11-15 2007-10-30 Bandpass filter circuit, band-elimination filter circuit, infrared signal processing circuit
CN200710306161.3A CN101183861B (zh) 2006-11-15 2007-11-14 带通滤波器电路、带阻滤波器电路和红外线信号处理电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006309630A JP4283301B2 (ja) 2006-11-15 2006-11-15 バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路

Publications (2)

Publication Number Publication Date
JP2008125023A JP2008125023A (ja) 2008-05-29
JP4283301B2 true JP4283301B2 (ja) 2009-06-24

Family

ID=39369322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006309630A Active JP4283301B2 (ja) 2006-11-15 2006-11-15 バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路

Country Status (3)

Country Link
US (1) US7865087B2 (ja)
JP (1) JP4283301B2 (ja)
CN (1) CN101183861B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007004432A1 (ja) * 2005-07-05 2007-01-11 Nec Corporation 電流変換方法、トランスコンダクタンスアンプおよびこれを用いたフィルタ回路
JP4246222B2 (ja) 2006-07-18 2009-04-02 シャープ株式会社 キャリア検出回路、それを備えた赤外線信号処理回路、ならびにキャリア検出回路の制御方法
JP4283301B2 (ja) * 2006-11-15 2009-06-24 シャープ株式会社 バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路
JP4290721B2 (ja) 2006-11-15 2009-07-08 シャープ株式会社 バンドパスフィルタ回路、並びに赤外線信号処理回路
US7915928B2 (en) * 2008-05-05 2011-03-29 Newport Media, Inc. High linearity voltage to current conversion
WO2009153838A1 (ja) * 2008-06-20 2009-12-23 富士通株式会社 受信装置
US8373458B2 (en) * 2009-11-17 2013-02-12 Raytheon Company Read out integrated circuit
US8369713B2 (en) * 2010-03-18 2013-02-05 Nippon Telegraph And Telephone Corporation Bit-rate discrimination method and its apparatus
CN101854151A (zh) * 2010-05-31 2010-10-06 广州市广晟微电子有限公司 一种跨导-电容滤波器的频率调谐方法与系统
CN102005113A (zh) * 2010-11-11 2011-04-06 广东欧珀电子工业有限公司 一种抗干扰红外遥控信号接收电路
CN102571021B (zh) * 2010-12-30 2015-04-22 无锡华润矽科微电子有限公司 一种自动调节带通滤波器增益的红外接收电路
CN102647164B (zh) * 2012-04-26 2014-06-18 中国科学院微电子研究所 一种超低功耗医用设备的自动增益控制环路
CN103248388A (zh) * 2013-04-01 2013-08-14 深圳市力同亚太科技有限公司 对讲机及其告警方法
DE102013207898A1 (de) * 2013-04-30 2014-10-30 Novero Dabendorf Gmbh Kompensation einer Signal-Dämpfung bei der Übertragung von Sendesignalen eines Mobilfunkgeräts
JP6574582B2 (ja) * 2015-03-13 2019-09-11 キヤノンメディカルシステムズ株式会社 波形整形フィルタ、集積回路、及び放射線検出装置、並びに、波形整形フィルタの時定数調整方法及び利得調整方法
US10522576B2 (en) * 2016-07-27 2019-12-31 WcSystems Corporation Wide dynamic range photo sensor
CN108616276A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 用于高速SerDes的模拟判决反馈均衡电路
CN107994905A (zh) * 2018-01-17 2018-05-04 厦门理工学院 一种用于心电信号检测芯片的模拟前端电路
CN108418568B (zh) * 2018-01-26 2021-05-14 超越科技股份有限公司 一种电流复用式低通滤波器
US11005573B2 (en) * 2018-11-20 2021-05-11 Macom Technology Solutions Holdings, Inc. Optic signal receiver with dynamic control
US12013423B2 (en) 2020-09-30 2024-06-18 Macom Technology Solutions Holdings, Inc. TIA bandwidth testing system and method
US11658630B2 (en) 2020-12-04 2023-05-23 Macom Technology Solutions Holdings, Inc. Single servo loop controlling an automatic gain control and current sourcing mechanism

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821906B2 (ja) * 1990-07-03 1996-03-04 株式会社東芝 光受信回路
US5155447A (en) * 1991-02-11 1992-10-13 Signetics Company Multi-stage amplifier with capacitive nesting and multi-path forward feeding for frequency compensation
JP3020685B2 (ja) 1991-10-22 2000-03-15 株式会社東芝 集積回路フィルタの調整方法
JPH07212187A (ja) 1994-01-20 1995-08-11 Hitachi Ltd アクチブフィルタ
DE19642149A1 (de) 1996-10-12 1998-04-23 Telefunken Microelectron System zur Datenübertragung
JP3390341B2 (ja) 1998-05-15 2003-03-24 シャープ株式会社 赤外線信号処理回路
US6472932B2 (en) * 2000-01-31 2002-10-29 Matsushita Electric Industrial Co., Ltd. Transconductor and filter circuit
JP3425426B2 (ja) 2000-01-31 2003-07-14 松下電器産業株式会社 トランスコンダクタおよびフィルタ回路
CA2298310C (en) * 2000-02-09 2003-07-29 James A. Cherry Low-voltage transconductance amplifier/filters
DE10038616B4 (de) * 2000-08-08 2012-07-12 Atmel Automotive Gmbh Verfahren und Anordnung zur Störunterdrückung in einer Empfängerschaltung
US7276965B1 (en) * 2001-03-13 2007-10-02 Marvell International Ltd. Nested transimpedance amplifier
JP2002305428A (ja) 2001-04-04 2002-10-18 Toshiba Corp 差動アクティブフィルタ
JP4647823B2 (ja) 2001-04-26 2011-03-09 旭化成エレクトロニクス株式会社 Ｇｍ−Ｃフィルタ
JP2004056541A (ja) 2002-07-22 2004-02-19 New Japan Radio Co Ltd リモコン受光装置
JP2006060410A (ja) 2004-08-18 2006-03-02 Rohm Co Ltd ゲイン調整回路並びにそれを備えた信号処理回路及び電気機器
JP4193066B2 (ja) * 2005-04-28 2008-12-10 日本電気株式会社 無線用フィルタ回路およびノイズ低減方法
JP4246222B2 (ja) 2006-07-18 2009-04-02 シャープ株式会社 キャリア検出回路、それを備えた赤外線信号処理回路、ならびにキャリア検出回路の制御方法
JP4290721B2 (ja) * 2006-11-15 2009-07-08 シャープ株式会社 バンドパスフィルタ回路、並びに赤外線信号処理回路
JP4283301B2 (ja) * 2006-11-15 2009-06-24 シャープ株式会社 バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路
JP4473885B2 (ja) * 2007-03-20 2010-06-02 株式会社東芝 光受信回路

Also Published As

Publication number Publication date
JP2008125023A (ja) 2008-05-29
CN101183861A (zh) 2008-05-21
US7865087B2 (en) 2011-01-04
CN101183861B (zh) 2012-02-08
US20080112712A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
JP4283301B2 (ja) バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路
JP4290721B2 (ja) バンドパスフィルタ回路、並びに赤外線信号処理回路
JP4246222B2 (ja) キャリア検出回路、それを備えた赤外線信号処理回路、ならびにキャリア検出回路の制御方法
US8497711B2 (en) Envelope detector and associated method
US6806771B1 (en) Multimode output stage converting differential to single-ended signals using current-mode input signals
CN104181965B (zh) 低功率低噪声输入偏置电流补偿的方法
US7656231B2 (en) High bandwidth apparatus and method for generating differential signals
JP2006270969A (ja) 赤外線受信器のための自動利得制御回路
JP5731615B2 (ja) トランスインピーダンスアンプ回路
US7231152B2 (en) Infrared remote control receiver (IRCR) having semiconductor signal processing device therein
JP4528790B2 (ja) 信号強度検出回路
JPH10322152A (ja) デジタルａｇｃ回路
JP4267664B2 (ja) 基準電流源回路および赤外線信号処理回路
JP2008211623A (ja) 演算増幅器
US6831521B1 (en) Method and apparatus for detecting interruption of an input signal with cancellation of offset level
WO2011140730A1 (zh) 一种用于低频信号检测及传输系统的模拟前端装置
US6888381B2 (en) High speed peak amplitude comparator
KR100835983B1 (ko) 자동 이득 조절을 위한 검출기
US20060081779A1 (en) Variable noise control for an optical transducer
ITVA20010048A1 (it) Circuito analogico d'ingresso con compatibilita' di modo comune versoentrambi i nodi di alimentazione
JP2007158841A (ja) 受信機および赤外線ワイヤレスイヤホン
US12021543B2 (en) Baseline wander compensator and method
JP5782762B2 (ja) トランスコンダクタンス調整回路、回路装置及び電子機器
JP2004193803A (ja) 光受信回路
JP2011055055A (ja) 増幅回路及び信号強度検出回路並びにオフセット電圧調整方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090318

R150 Certificate of patent or registration of utility model

Ref document number: 4283301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5