JP5782762B2 - トランスコンダクタンス調整回路、回路装置及び電子機器 - Google Patents

Description

本発明は、トランスコンダクタンス調整回路、回路装置及び電子機器等に関する。

近年の携帯無線機器の普及に伴い、より小型で低消費電力の無線回路装置が要求されている。例えばフィルター回路として、演算トランスコンダクタンス増幅器（ＯＴＡ：Operational Transconductance Amplifier）とキャパシターで構成される複素フィルター回路を用いることで、無線回路装置の１チップ化を実現している。

ところが、実際の回路装置では、製造ばらつきや電源電圧、温度の変動などによるトランスコンダクタンス及び受動素子の特性の変動が避けられないため、フィルター特性の変動が生じ、その結果無線機器の動作が不安定になるなどの問題がある。

この課題に対して、例えば特許文献１、２、３には、ＯＴＡのトランスコンダクタンスを調整して、フィルター特性の変動を補償する手法が開示されている。しかしながらこれらの手法では、複素フィルター回路の位相誤差を検出する精度が十分ではなく、フィルター特性の変動を高精度に補償することが難しいなどの課題がある。

米国特許第７３１９７３１号明細書 特開平８−２０４５０４号公報 特開２００３−１４２９８７号公報

本発明の幾つかの態様によれば、トランスコンダクタンスを精度良く調整することができるトランスコンダクタンス調整回路、回路装置及び電子機器等を提供できる。

本発明の一態様は、第１の信号が入力される第１の入力ノードと第１の出力ノードとの間に設けられる第１の抵抗素子と、前記第１の信号と位相が９０度異なる第２の信号が入力される第２の入力ノードと第２の出力ノードとの間に設けられる第２の抵抗素子と、前記第１の出力ノードに一端が接続される第１のキャパシターと、前記第２の出力ノードに一端が接続される第２のキャパシターと、前記第１の出力ノードと前記第２の出力ノードとの間に設けられる演算トランスコンダクタンス増幅器で構成される中心周波数シフト回路と、前記中心周波数シフト回路及びトランスコンダクタンスの調整対象となる調整対象回路に対して、トランスコンダクタンス調整信号を出力する調整信号生成回路とを含み、前記調整信号生成回路は、前記第２の信号と前記第１の出力ノードから出力される第１の出力信号とに基づいて、又は前記第１の信号と前記第２の出力ノードから出力される第２の出力信号とに基づいて、又は前記第１の信号と前記第１の出力信号とに基づいて、又は前記第２の信号と前記第２の出力信号とに基づいて、前記トランスコンダクタンス調整信号を生成するトランスコンダクタンス調整回路に関係する。

本発明の一態様によれば、トランスコンダクタンス調整回路は、１次複素バンドパスフィルターを含み、例えば第２の信号と第１の出力信号等の位相差を検出し、検出された位相差に基づいてトランスコンダクタンス調整信号を出力することで、調整対象回路のトランスコンダクタンスを調整することができる。その結果、例えば複素フィルター回路などの調整対象回路において、製造ばらつきや電源電圧、温度の変動などによるフィルター特性の変動を精度良く補償することなどが可能になる。

また本発明の一態様では、前記中心周波数シフト回路は、第１の演算トランスコンダクタンス増幅器と第２の演算トランスコンダクタンス増幅器とを有し、前記第１の演算トランスコンダクタンス増幅器は、反転及び非反転のいずれか一方の極性の入力端子に入力される前記第１の出力信号に基づいて第１の出力電流を出力し、前記第２の演算トランスコンダクタンス増幅器は、前記第１の出力信号が入力される前記入力端子と異なる極性の入力端子に入力される前記第２の出力信号に基づいて第２の出力電流を出力し、前記第１の出力電流により前記第２のキャパシターが充電されることで、前記第２の出力信号が出力され、前記第２の出力電流により前記第１のキャパシターが充電されることで、前記第１の出力信号が出力されてもよい。

このようにすれば、第１の信号の系統のローパスフィルターと第２の信号の系統のローパスフィルターとを、互いに極性の異なる２つの演算トランスコンダクタンス増幅器を介して接続することで、中心周波数をシフトさせることができる。即ち、ローパスフィルターから１次複素バンドパスフィルターを構成することができる。

また本発明の一態様では、前記調整信号生成回路は、前記第１の信号と前記第２の出力信号とが入力され、又は前記第２の信号と前記第１の出力信号とが入力されるミキサーと、前記ミキサーの出力を平滑する平滑回路とを有し、前記調整信号生成回路は、前記平滑回路の出力に基づいて、前記トランスコンダクタンス調整信号を生成してもよい。

このようにすれば、平滑回路は、例えば第１の信号と第２の出力信号との位相差に応じた電圧レベルを出力するから、調整信号生成回路は、２つの信号の位相差に基づいて、トランスコンダクタンス調整信号を生成することができる。

また本発明の一態様では、前記調整信号生成回路は、前記平滑回路の出力信号と基準電圧信号との差分信号を生成する差分信号生成回路を有し、前記調整信号生成回路は、前記差分信号に基づいて、前記トランスコンダクタンス調整信号を生成してもよい。

このようにすれば、平滑回路の出力信号からミキサーに起因する製造ばらつきや電源電圧、温度の変動などによる信号レベルの変動分を差し引くことができるから、調整信号生成回路は、２つの信号の位相差を精度良く検出することができる。その結果、調整対象回路のトランスコンダクタンスを精度良く調整することなどが可能になる。

また本発明の一態様では、前記調整信号生成回路は、一方の入力端子が第１の直流電圧レベルに設定され、他方の入力端子が第２の直流電圧レベルに設定され、前記基準電圧信号を出力する第２のミキサーを有してもよい。

このようにすれば、第２のミキサーが出力する基準電圧信号は、製造ばらつきや電源電圧、温度の変動などによる信号レベルの変動を含んでいるから、平滑回路の出力信号と基準電圧信号との差分をとることで、信号レベルの変動分を差し引くことができる。

また本発明の一態様では、前記調整信号生成回路は、前記差分信号生成回路からの前記差分信号を積算し、積算電圧を生成する積算回路を有してもよい。

このようにすれば、調整信号生成回路は、積算回路により保持される積算電圧に基づいてトランスコンダクタンス調整信号を生成することができる。

また本発明の一態様では、前記調整信号生成回路は、前記積算回路からの前記積算電圧に基づいて補正電流を生成する補正電流生成回路と、基準バイアス電流を生成する基準バイアス電流生成回路と、前記補正電流と前記基準バイアス電流とを加算する電流加算回路とを有し、前記調整信号生成回路は、前記電流加算回路により加算された電流に基づいて、前記トランスコンダクタンス調整信号を出力してもよい。

このようにすれば、調整信号生成回路は、製造ばらつきや電源電圧、温度の変動などが無い場合の所望のトランスコンダクタンス値に対応する電流値を基準バイアス電流の電流値に設定し、補正電流の電流値を調整することでトランスコンダクタンスを所望の値に補正することができる。

また本発明の一態様では、前記調整信号生成回路は、前記第１の信号と前記第１の出力信号との位相、又は前記第２の信号と前記第２の出力信号との位相を比較する位相比較回路を有し、前記調整信号生成回路は、前記位相比較回路の位相比較結果に基づいて、前記トランスコンダクタンス調整信号を生成してもよい。

このようにすれば、調整信号生成回路は、位相比較回路により、例えば第１の信号と第１の出力信号との位相差を精度良く検出することができるから、調整対象回路のトランスコンダクタンスを精度良く調整することなどが可能になる。

また本発明の一態様では、前記第１の抵抗素子及び前記第２の抵抗素子は、受動抵抗素子により構成されてもよい。

このようにすれば、第１、第２の抵抗素子を例えばポリシリコン薄膜などを用いた受動抵抗素子により構成することができるから、線形性の良い抵抗素子を構成することが可能になる。その結果、調整対象回路のトランスコンダクタンスを精度良く調整することなどが可能になる。

また本発明の一態様では、前記第１の信号及び前記第２の信号を生成するレファレンス信号生成回路を含み、前記レファレンス信号生成回路は、前記第１の信号又は前記第２の信号と位相が異なる第３の信号を出力し、前記調整信号生成回路は、前記第３の信号と前記第１の出力信号とに基づいて、又は前記第３の信号と前記第２の出力信号とに基づいて、前記第１の抵抗素子、前記第２の抵抗素子及び前記調整対象回路に対して抵抗値を調整する信号を出力してもよい。

このようにすれば、調整信号生成回路は、例えば第３の信号と第１の出力信号等に基づいて、例えば複素フィルター回路などの調整対象回路に含まれる抵抗素子の抵抗値を調整することができるから、複素フィルター回路の帯域幅などの特性を補正することができる。

また本発明の一態様では、前記第１の抵抗素子及び前記第２の抵抗素子は、演算トランスコンダクタンス増幅器により構成されてもよい。

このようにすれば、受動抵抗素子を用いずにトランジスターなどの能動素子で抵抗素子を構成することができる。

本発明の他の態様は、上記いずれかに記載のトランスコンダクタンス調整回路と、前記調整対象回路とを含む回路装置に関係する。

また本発明の他の態様では、前記調整対象回路は、演算トランスコンダクタンス増幅器により構成される複素フィルター回路であって、前記トランスコンダクタンス調整信号に基づいて、前記演算トランスコンダクタンス増幅器のトランスコンダクタンスが調整されてもよい。

このようにすれば、複素フィルター回路の演算トランスコンダクタンス増幅器のトランスコンダクタンスを調整することで、複素フィルター回路のフィルター特性のずれを精度良く補正することなどができる。その結果、例えば無線回路などの回路装置において、より安定で確実な無線通信を実現することなどが可能になる。

本発明の他の態様は、上記いずれかに記載の回路装置を含む電子機器に関係する。

トランスコンダクタンス調整回路の第１の構成例。 平滑回路、差分信号生成回路、積算回路、補正電流生成回路、電流加算回路の詳細な構成例。 複素フィルター回路の構成例。 １次複素ＢＰＦを全差動回路で構成した構成例。 図５（Ａ）、図５（Ｂ）は、トランスコンダクタンス調整回路による中心周波数のずれの検出を説明する図。 演算トランスコンダクタンス増幅器の第１の構成例。 演算トランスコンダクタンス増幅器の第２の構成例。 ミキサーの構成例。 図９（Ａ）、図９（Ｂ）は、ミキサーの動作を説明する信号波形。 トランスコンダクタンス調整回路の第２の構成例。 トランスコンダクタンス調整回路の第３の構成例。 トランスコンダクタンス調整回路の第４の構成例。 図１３（Ａ）、図１３（Ｂ）は、第４の構成例による複素フィルター回路の帯域幅の補正を説明する図。 回路装置の構成例。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．トランスコンダクタンス調整回路
図１に本実施形態のトランスコンダクタンス調整回路１００の第１の構成例を示す。第１の構成例は、第１、第２の抵抗素子ＲＡ１、ＲＡ２、第１、第２のキャパシターＣＡ１、ＣＡ２、中心周波数シフト回路１１０及び調整信号生成回路１２０を含む。なお、本実施形態のトランスコンダクタンス調整回路は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

本実施形態のトランスコンダクタンス調整回路１００によれば、後述するように、無線回路等に用いられる複素フィルター回路の特性を決定する要素であるトランスコンダクタンスを調整することで、トランスコンダクタンス及び受動素子の製造ばらつきや電源電圧、温度の変動などによるフィルター特性の設計値からの変動（ずれ）を補正することができる。

第１の入力ノードＮＡ１には第１の信号Ｉが入力され、第２の入力ノードＮＡ２には第１の信号Ｉと位相が９０度異なる第２の信号Ｑが入力される。具体的には、例えば第１の信号Ｉが時間ｔの関数としてｃｏｓ（ωｔ）と表現される場合には、第２の信号Ｑはｓｉｎ（ωｔ）と表現される。ここでωは第１、第２の信号Ｉ、Ｑの角周波数である。

第１の出力ノードＮＢ１からは第１の出力信号ＯＩが出力され、第２の出力ノードＮＢ２からは第２の出力信号ＯＱが出力される。

第１の抵抗素子ＲＡ１は、第１の入力ノードＮＡ１と第１の出力ノードＮＢ１との間に設けられる。また、第２の抵抗素子ＲＡ２は、第２の入力ノードＮＡ２と第２の出力ノードＮＢ２との間に設けられる。これら第１、第２の抵抗素子ＲＡ１、ＲＡ２は、例えばポリシリコン薄膜などを用いた受動抵抗素子により構成されてもよいし、後述するように演算トランスコンダクタンス増幅器（ＯＴＡ：Operational Transconductance Amplifier）により構成されてもよい。なお、抵抗素子の特性の線形性の点からは、受動抵抗素子の方が望ましい。

第１のキャパシターＣＡ１は、一端が第１の出力ノードＮＢ１に接続され、他端が例えば共通電位ノードＶＣＯＭに接続される。また、第２のキャパシターＣＡ２は、一端が第２の出力ノードＮＢ２に接続され、他端が例えば共通電位ノードＶＣＯＭに接続される。これら第１、第２のキャパシターＣＡ１、ＣＡ２は、例えばＭＩＭ（Metal-Insulator-Metal）構造により構成することができる。

中心周波数シフト回路１１０は、第１の出力ノードＮＢ１と第２の出力ノードＮＢ２との間に設けられる第１、第２の演算トランスコンダクタンス増幅器ＯＴＡ１、ＯＴＡ２で構成される。第１の信号Ｉの系統のローパスフィルター（ＲＡ１とＣＡ１）と第２の信号Ｑの系統のローパスフィルター（ＲＡ２とＣＡ２）とを互いに極性の異なる１対のＯＴＡ（１つは正極性、他方は負極性）を介して接続することで、中心周波数ω０だけ周波数特性をシフトさせて、バンドパスフィルター（１次複素ＢＰＦ）を得ることができる。ここで、ＯＴＡ１、ＯＴＡ２のトランスコンダクタンス値をｇｍとし、キャパシターＣＡ１、ＣＡ２の容量値をＣとすると、中心周波数ω０は、ω０＝ｇｍ／Ｃで与えられる。この回路の動作原理については、公知文献Pietro Andreani”A CMOS gm-C Polyphase Filter with High Image Band Rejection” ESSCIRC 2000 （26th European Solid-State Circuits Conference）に詳細に述べられている。

例えば図１では、ＯＴＡ１は、正極性であって、非反転入力端子（＋）に入力される第１の出力信号ＯＩに基づいて第１の出力電流を出力し、第１の出力電流により第２のキャパシターＣＡ２が充電されることで、第２の出力信号ＯＱが出力される。そしてＯＴＡ２は、負極性であって、反転入力端子（−）に入力される第２の出力信号ＯＱに基づいて第２の出力電流を出力し、第２の出力電流により第１のキャパシターＣＡ１が充電されることで、第１の出力信号ＯＩが出力される。

ＯＴＡ１の非反転入力端子（＋）は第１の出力ノードＮＢ１に接続され、その反転入力端子（−）は共通電位ノードＶＣＯＭに接続され、その出力端子は第２の出力ノードＮＢ２に接続される。ＯＴＡ２の非反転入力端子（＋）は共通電位ノードＶＣＯＭに接続され、その反転入力端子（−）は第２の出力ノードＮＢ２に接続され、その出力端子は第１の出力ノードＮＢ１に接続される。ＯＴＡ１及びＯＴＡ２には、調整信号生成回路１２０からのトランスコンダクタンス調整信号ＡＧＭ１が入力され、トランスコンダクタンス調整信号ＡＧＭ１によりＯＴＡ１、ＯＴＡ２のトランスコンダクタンスが調整される。

共通電位ノードＶＣＯＭは、アナログ信号に対する共通電位（アナログ基準電位、アナロググランド）ノードであって、例えば第１の電源電位（低電位側電源電位）ＶＳＳと第２の電源電位（高電位側電源電位）ＶＤＤとの中間の電位のノードである。

調整信号生成回路１２０は、中心周波数シフト回路１１０及びトランスコンダクタンスの調整対象となる調整対象回路（例えば複素ＢＰＦ回路）２００に対して、トランスコンダクタンス調整信号ＡＧＭ１、ＡＧＭ２を出力する。ＡＧＭ１は中心周波数シフト回路１１０に含まれるＯＴＡ１、ＯＴＡ２のトランスコンダクタンス（ｇｍ）を調整する信号でありＡＧＭ２は調整対象回路（複素ＢＰＦ回路）２００に含まれるＯＴＡのｇｍを調整する信号である。なお、ＡＧＭ１とＡＧＭ２は、同一の信号とすることもできる。

調整信号生成回路１２０は、第２の信号Ｑと第１の出力信号ＯＩとに基づいて、或いは、第１の信号Ｉと第２の出力信号ＯＱとに基づいて、トランスコンダクタンス調整信号ＡＧＭを生成する。具体的には、第２の信号Ｑと第１の出力信号ＯＩとの位相差を検出し、或いは、第１の信号Ｉと第２の出力信号ＯＱとの位相差を検出し、この位相差に基づいてトランスコンダクタンス調整信号ＡＧＭを生成する。なお、後述する第３の構成例（図１１）のように、第１の信号Ｉと第１の出力信号ＯＩとに基づいて、或いは、第２の信号Ｑと第２の出力信号ＯＱとに基づいてトランスコンダクタンス調整信号ＡＧＭを生成することもできる。

調整信号生成回路１２０は、２つのミキサーＭＸ１、ＭＸ２、平滑回路ＬＰＦ、差分信号生成回路１３０、積算回路１３５、補正電流生成回路１４０、基準バイアス電流生成回路１５０、電流加算回路１６０を含む。

ミキサーＭＸ１は、第１の信号Ｉと第２の出力信号ＯＱとが入力され、又は第２の信号Ｑと第１の出力信号ＯＩとが入力される。このミキサーＭＸ１は、第１の信号Ｉと第２の出力信号ＯＱとの位相差、或いは第２の信号Ｑと第１の出力信号ＯＩとの位相差を検出する。

平滑回路ＬＰＦは、ミキサーＭＸ１からの出力信号を平滑して、交流成分を除去して直流成分を出力する。この直流成分の電圧は、ミキサーＭＸ１に入力される２つの信号（例えばＱとＯＩ）の位相差に依存する。調整信号生成回路１２０は、平滑回路ＬＰＦの出力に基づいて、トランスコンダクタンス調整信号ＡＧＭを生成する。なお、２つの信号（例えばＱとＯＩ）の位相差と調整対象回路（複素フィルター回路）２００の特性との関係については、後述する。

差分信号生成回路１３０は、平滑回路ＬＰＦの出力信号ＶＡと基準電圧信号ＶＲとの差分に基づいて差分信号電流ＩＤ（広義には差分信号）を生成する。調整信号生成回路１２０は、差分信号電流ＩＤに基づいて、トランスコンダクタンス調整信号ＡＧＭ１、ＡＧＭ２を生成する。

第２のミキサーＭＸ２は、一方の入力端子が第１の直流電圧レベルに設定され、他方の入力端子が第２の直流電圧レベルに設定され、基準電圧信号ＶＲを出力する。具体的には、例えば図１に示すように、一方の入力端子が第１の論理レベル（Ｌレベル、低電位レベル）ＶＬに設定され、他方の入力端子が共通電位ＶＣＯＭに設定される。共通電位ＶＣＯＭは、アナログ信号に対する共通電位（アナログ基準電位、アナロググランド）であって、例えば第１の電源電位（低電位側電源電位）ＶＳＳと第２の電源電位（高電位側電源電位）ＶＤＤとの中間の電位である。

ミキサーＭＸ１の出力信号をＶ１とし、ミキサーＭＸ２の出力信号をＶ２とすると、Ｖ１、Ｖ２は次式で与えられる。

Ｖ１＝Ｖ０＋Ｖ（ｔ） （１）
Ｖ２＝Ｖ０ （２）
ここで、Ｖ０はオフセット電圧であり、ミキサーが理想的な特性であれば０となるが、実際の回路では製造ばらつきによりトランジスターなどの特性が設計値からずれるために、Ｖ０は０にはならない。このオフセット電圧Ｖ０は、製造ばらつきや電源電圧、温度の変動などに依存して変化する。ＭＸ２が出力する基準電圧信号ＶＲは、式（２）のオフセット電圧Ｖ０に相当する。

２つのミキサーＭＸ１、ＭＸ２を構成するトランジスター及び抵抗素子等の構造やサイズを同一にし、チップ上に隣接して配置すれば、製造ばらつきや電源電圧、温度の変動などによるオフセット電圧Ｖ０の変化は、ＭＸ１とＭＸ２とで同じものになる。

式（１）のＶ（ｔ）は、例えばＭＸ１に入力する第２の信号Ｑをｓｉｎ（ωｔ）とし、第１の出力信号ＯＩをｃｏｓ（ωｔ＋φ）とすると、次式で与えられる。

Ｖ（ｔ）＝ｋ・（ｓｉｎ（２ωｔ＋φ）−ｓｉｎφ） （３）
ここで、ｋはミキサーの特性によって決まる定数であり、φは第１の出力信号ＯＩの第１の信号Ｉに対する位相差である。

平滑回路ＬＰＦにより、ＭＸ１の出力信号Ｖ１の直流成分を取り出すと、平滑回路ＬＰＦの出力信号ＶＡは、式（１）、（３）より次式で与えられる。

ＶＡ＝Ｖ０−ｋ・ｓｉｎφ （４）
差分信号生成回路１３０により、ＶＡとＶＲ（＝Ｖ０）との差ＶＡ−ＶＲをとることで、Ｖ０に含まれる製造ばらつきや電源電圧、温度の変動などの影響を差し引くことができるから、２つの信号（例えばＱとＯＩ）の位相差φを精度良く検出することができる。

図２に、平滑回路ＬＰＦ、差分信号生成回路１３０、積算回路１３５、補正電流生成回路１４０、電流加算回路１６０の詳細な構成例を示す。平滑回路ＬＰＦは、抵抗素子ＲＰ及びキャパシターＣＰを含み、ミキサーＭＸ１からの出力信号を平滑して、直流成分を出力信号ＶＡとして出力する。

差分信号生成回路１３０は、電圧制御電流源としてＯＴＡ５を含み、非反転入力端子（＋）に平滑回路ＬＰＦの出力信号ＶＡが入力され、反転入力端子（−）に基準電圧信号ＶＲが入力される。そして差分ＶＡ―ＶＲに比例する電流を差分信号電流ＩＤとして出力する。例えば、ＶＡが式（４）で与えられる場合には、ＩＤは次式で与えられる。

ＩＤ＝−ｇｍ５・ｋ・ｓｉｎφ （５）
ここでｇｍ５はＯＴＡ５のトランスコンダクタンス値である。

ＩＤ＞０の場合には、ＩＤはＯＴＡ５から積算回路１３５に向かって流れ、ＩＤ＜０の場合には、ＩＤは積算回路１３５からＯＴＡ５に流れ込む。即ち、式（５）よりφ＜０の場合には、ＩＤ＞０となり、ＩＤは積算回路１３５のキャパシターＣＳを充電する。一方、φ＞０の場合には、ＩＤ＜０となり、ＩＤは積算回路１３５のキャパシターＣＳを放電する。

積算回路１３５は、キャパシターＣＳを含み、差分信号電流ＩＤを積算し、積算電圧ＶＳを出力する。積算電圧ＶＳは次式で与えられる。

ここでＣｓはキャパシターＣＳの容量である。式（６）から分かるように、ＩＤが正である期間ではＶＳは時間と共に増加し、ＩＤが負である期間ではＶＳは時間と共に減少する。そしてＩＤが０である期間ではＶＳは一定値に保持される。

補正電流生成回路１４０は、電圧制御電流源としてＯＴＡ６を含み、非反転入力端子（＋）に積算電圧ＶＳが入力され、反転入力端子（−）は共通電位ＶＣＯＭに設定される。そして積算回路１３５からの積算電圧ＶＳに比例する補正電流ＩＣＲを生成する。補正電流ＩＣＲは、複素フィルター回路（広義には調整対象回路）２００に含まれるＯＴＡのトランスコンダクタンス（ｇｍ）の設計値からのずれを補正する電流である。補正電流ＩＣＲは、ＯＴＡ６のトランスコンダクタンス値をｇｍ６とすると、次式で与えられる。

ＩＣＲ＝ｇｍ６・ＶＳ （７）
基準バイアス電流生成回路１５０は、基準バイアス電流ＩＲＥＦを生成する。基準バイアス電流ＩＲＥＦは、複素フィルター回路（広義には調整対象回路）２００に含まれるＯＴＡのトランスコンダクタンス（ｇｍ）の設計値を与えるテール電流を生成するための基準となる電流である。すなわち、素子特性、電源電圧、温度が設計値どおりである場合に、ＯＴＡのｇｍの設計値を与えるテール電流を生成するための基準となる電流である。なお、ＯＴＡのｇｍとテール電流との関係については後述する。

電流加算回路１６０は、補正電流ＩＣＲと基準バイアス電流ＩＲＥＦとを加算する。補正電流ＩＣＲと基準バイアス電流ＩＲＥＦとを加算した電流が、ＯＴＡの所望の（補正後の）ｇｍ値を与えるテール電流を生成するための基準となる電流である。

具体的には、電流加算回路１６０は、例えば図２に示すようにＮ型トランジスターＴＮ４を含む。ＴＮ４のドレイン電流ＩｄｓはＩｄｓ＝ＩＣＲ＋ＩＲＥＦとなるから、ＴＮ４のゲート・ソース間電圧をトランスコンダクタンス調整信号ＡＧＭとして出力する。なお、ＯＴＡの構成例とトランスコンダクタンス調整信号ＡＧＭによるｇｍの調整については、後述する。

図２の電流加算回路１６０において、カレントミラー回路を付加することにより、２つの異なるトランスコンダクタンス調整信号ＡＧＭ１、ＡＧＭ２を出力することができる。

図３に複素フィルター回路（広義には調整対象回路）２００の構成例を示す。図３に示す複素フィルター回路２００は、抵抗素子Ｒ１ａ〜Ｒ１ｄ、Ｒ２ａ〜Ｒ２ｄ、キャパシターＣ１ａ、Ｃ１ｂ、Ｃ３ａ、Ｃ３ｂ、中心周波数シフト回路ＦＲＱＳ１〜ＦＲＱＳ４及びインダクター相当回路Ｘ１〜Ｘ４を含む。なお、本実施形態の複素フィルター回路は図３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。例えば、複素フィルター回路２００の次数は４次に限定されるものではなく、他の次数であってもよい。

中心周波数シフト回路ＦＲＱＳ１〜ＦＲＱＳ４は、２つの演算トランスコンダクタンス増幅器（ＯＴＡ）で構成される。上述したように、第１の信号Ｉの系統のローパスフィルターと第２の信号Ｑの系統のローパスフィルターとを、互いに極性の異なる１対のＯＴＡを介して接続することで、中心周波数ω０だけ周波数特性をシフトさせることができる。即ち、ローパスフィルターからバンドパスフィルター（４次複素ＢＰＦ）を得ることができる。

インダクター相当回路Ｘ１〜Ｘ４は、４つの演算トランスコンダクタンス増幅器（ＯＴＡ）と１つのキャパシターで構成され、インダクターＬ２a、Ｌ４ａ、Ｌ２ｂ、Ｌ４ｂとして動作する。インダクター相当回路Ｘ１〜Ｘ４に含まれるキャパシターＣ２ａ、Ｃ４ａＣ２ｂ、Ｃ４ｂの容量値をＣｘとし、各ＯＴＡのトランスコンダクタンス値をｇｍとすると、各インダクターＬ２a、Ｌ４ａ、Ｌ２ｂ、Ｌ４ｂのインダクタンス値Ｌは、Ｌ＝Ｃｘ／ｇｍ^２で与えられる。

４つの入力信号ＩＰ、ＩＮ、ＱＰ、ＱＮは互いに位相が異なる信号である。ＩＰとＩＮとは位相が１８０度異なり、またＱＰとＱＮとは位相が１８０度異なる。すなわちＩＰとＩＮ及びＱＰとＱＮはそれぞれ１対の差動信号を構成する。またＩＰとＱＰとは位相が９０度異なり、ＩＮとＱＮとは位相が９０度異なる。

中心周波数シフト回路ＦＲＱＳ１〜ＦＲＱＳ４及びインダクター相当回路Ｘ１〜Ｘ４に含まれるＯＴＡは、上述したトランスコンダクタンス調整回路１００からのトランスコンダクタンス調整信号ＡＧＭに基づいて、トランスコンダクタンス値（ｇｍ値）が調整される。

複素フィルター回路２００は、バンドパスフィルターとして動作し、その中心周波数をｆ０とすると、ω０（＝２×π×ｆ０）と各ＯＴＡのｇｍ値は次のように設定される。

ｇｍ１＝ω０×ＣＣ１ａ （８）
ｇｍ２＝ω０×ＣＣ２ａ （９）
ｇｍ３＝ω０×ＣＣ３ａ （１０）
ｇｍ４＝ω０×ＣＣ４ａ （１１）
ここでｇｍ１〜ｇｍ４は中心周波数シフト回路ＦＲＱＳ１〜ＦＲＱＳ４に含まれるＯＴＡのトランスコンダクタンス値であり、ＣＣ１ａ、ＣＣ２ａ、ＣＣ３ａ、ＣＣ４ａはキャパシターＣ１ａ、Ｃ２ａ、Ｃ３ａ、Ｃ４ａの容量値（キャパシタンス値）である。回路設計時には、ω０が所望の周波数になるように、各ＯＴＡのトランスコンダクタンス値ｇｍ１〜ｇｍ４及び各キャパシターの容量値ＣＣ１ａ、ＣＣ２ａ、ＣＣ３ａ、ＣＣ４ａが設定される。

実際の回路では、製造ばらつきや電源電圧、温度の変動などによってｇｍ又はＣが変動し、そのために中心周波数ω０及びＢＰＦの遮断周波数が設計値からずれてしまう。本実施形態のトランスコンダクタンス調整回路１００は、1次複素ＢＰＦの中心周波数のずれを検出して、このずれを補正するようにＯＴＡのトランスコンダクタンス値ｇｍを調整する回路である。ＯＴＡにおいてｇｍが所望値、即ち設計前提値からずれる原因は、ＭＯＳトランジスターのβ又はテール電流ＩＳＳがプロセス、電源電圧、周囲温度の変動によって設計前提値からずれることにある。ここで、βはＭＯＳトランジスターの特性を表すパラメーターの１つであり、チャネル幅をＷ、チャネル長をＬ、移動度をμ、ゲート酸化膜の単位面積当たりの容量をＣｏｘとすると、次式で与えられる。

β＝（Ｗ／Ｌ）・μ・Ｃｏｘ （１２）
従って、図３における全てのＯＴＡのｇｍに何がしかのズレが生じているとすれば、同一集積回路内の近傍に形成された図1のＯＴＡ１、ＯＴＡ２のｇｍにも同じ原因によって同じ比率でズレが生じているはずである。

このように、製造ばらつきや電源電圧、温度の変動などによってトランスコンダクタンス値ｇｍ又は容量値Ｃが変動した場合には、トランスコンダクタンス調整回路１００と複素フィルター回路２００とは、同じように中心周波数が変動する。なお、トランスコンダクタンス調整回路１００の中心周波数と複素フィルター回路２００の中心周波数とは同一でなくてもよい。

なお、トランスコンダクタンス調整回路１００の１次複素ＢＰＦは、２次以上の複素ＢＰＦであってもよい。また、図３の複素フィルター回路２００のように、全差動回路で構成してもよい。

図４に、トランスコンダクタンス調整回路１００の１次複素ＢＰＦを全差動回路で構成した構成例を示す。中心周波数シフト回路１１０は、１対の全差動型のＯＴＡで構成される。第１の信号ＩＰ、ＩＮの系統のローパスフィルターと第２の信号ＱＰ、ＱＮの系統のローパスフィルターとを互いに極性の異なる１対のＯＴＡ（１つは正極性、他方は負極性）を介して接続することで、中心周波数ω０だけ周波数特性をシフトさせて、バンドパスフィルターを得ることができる。

図５（Ａ）、図５（Ｂ）は、本実施形態のトランスコンダクタンス調整回路１００による中心周波数のずれの検出を説明する図である。図５（Ａ）に、トランスコンダクタンス調整回路１００（図１）における第１の出力信号ＯＩの第１、第２の信号Ｉ、Ｑに対する位相差と中心周波数との関係を示す。また、図５（Ｂ）に、複素フィルター回路２００（例えば４次複素ＢＰＦ）の周波数特性を示す。バンドパスフィルターの中心周波数の設計値（所望値）をω０とする。

トランスコンダクタンス調整回路１００に含まれる１次複素ＢＰＦは、図５（Ａ）に示すように第１の出力信号ＯＩと第１の信号Ｉとの位相差は−９０度から９０度の範囲で変化する。図示していないが、例えば複素フィルター回路２００が４次複素ＢＰＦである場合には、正の周波数領域では位相差は−３６０度から３６０度の範囲で変化する。

中心周波数が設計値ω０に一致している場合には、図５（Ａ）のＡ１に示すように、周波数ω０で第１の出力信号ＯＩと第１の信号Ｉとの位相差φは０度になる。また、第２の信号Ｑの位相は、正の周波数領域では第１の信号Ｉより９０度遅れているから、周波数ω０でＯＩとＱとの位相差は９０度になる。この場合の複素フィルター回路２００の利得の周波数特性は、図５（Ｂ）のＢ１に示す特性になる。

製造ばらつき等により中心周波数がω１（ω１＞ω０）に変化した場合には、例えば図５（Ａ）のＡ２に示すように、周波数ω０でＯＩとＩとの位相差φは０度より大きくなり、またＯＩとＱとの位相差は９０度より大きくなる。この場合の複素フィルター回路２００の利得の周波数特性は、例えば図５（Ｂ）のＢ２に示す特性になる。

また、製造ばらつき等により中心周波数がω２（ω２＜ω０）に変化した場合には、図５（Ａ）のＡ３に示すように、周波数ω０でＯＩとＩとの位相差φは０度より小さくなり、またＯＩとＱとの位相差は９０度より小さくなる。この場合の複素フィルター回路２００の周波数特性は、図５（Ｂ）のＢ３に示す特性になる。

従って、トランスコンダクタンス調整回路１００に周波数ω０の第１、第２の信号Ｉ、Ｑを入力し、差分信号生成回路１３０の差分信号電流ＩＤに基づいて、複素フィルター回路２００の中心周波数が設計値ω０に一致しているか否か、並びに、複素ＢＰＦ回路２００の２つの遮断周波数ωＨとωＬが設計値に一致しているか否か、を推定することができる。

複素ＢＰＦ回路２００とトランスコンダクタンス調整回路１００は、同一ＩＣチップ内に形成されている。このため、複素ＢＰＦ回路２００の中心周波数及び２つの遮断周波数ωＨとωＬの変動原因（プロセス変動、電源電圧変動、周囲温度変動）はトランスコンダクタンス調整回路に含まれる1次ＢＰＦの中心周波数変動原因（プロセス変動、電源電圧変動、周囲温度変動）に一致する。

この事実に基づいて、本実施形態のトランスコンダクタンス調整回路１００では、複素ＢＰＦ回路２００における中心周波数変動・遮断周波数変動を検出する代わりに、トランスコンダクタンス調整回路１００に含まれる１次複素ＢＰＦの中心周波数変動を検出し、この検出結果に基づいて、トランスコンダクタンス調整回路１００に含まれる１次複素ＢＰＦ及び複素ＢＰＦ回路２００に含まれる全てのＯＴＡのｇｍ値を設計値に近づけるように調整する。

具体的には、差分信号電流ＩＤが０であれば、中心周波数及び２つの遮断周波数ωＨとωＬは設計値に一致していると判定する。差分信号電流ＩＤが負（即ちφ＞０）であれば、中心周波数はω０より高い方にずれており、差分信号電流ＩＤが正（即ちφ＜０）であれば、中心周波数はω０より低い方にずれていると判定する。

なお、図示していないが、第２の出力信号ＯＱの第２の信号Ｑに対する位相差も、図５（Ａ）のＯＩのＩに対する位相差と同様になる。従って、ＯＱとＩの位相差が中心周波数ω０で９０度になるから、ＯＱとＩの位相差を比較してもよい。すなわち、ミキサーＭＸ１の入力として、ＯＱとＩを用いてもよい。

式（７）に示すように、積算電圧ＶＳが負の場合には、補正電流ＩＣＲが負になるから、トランスコンダクタンス（ｇｍ）を減少させる調整を行う。ｇｍが減少することで、中心周波数（＝ｇｍ／Ｃ）は低くなり、設計値ω０に近づく。一方、積算電圧ＶＳが正の場合には、補正電流ＩＣＲが正になるから、トランスコンダクタンスを増加させる調整を行う。ｇｍが増加することで、中心周波数は高くなり、設計値ω０に近づく。そして中心周波数が設計値ω０に一致した場合には、差分信号電流ＩＤは０になり、それ以降積算電圧ＶＳは一定の電圧に保持されるから、ｇｍも一定値に保持される。

なお、トランスコンダクタンス調整信号ＡＧＭにより、ＯＴＡのｇｍがどのようにして調整されるかについては、後述する。

上述したように、トランスコンダクタンスの調整は、トランスコンダクタンス調整回路１００に含まれるＯＴＡだけではなく、複素フィルター回路２００に含まれるＯＴＡに対しても同じように行われるから、複素フィルター回路２００の中心周波数並びに２つの遮断周波数ωＨとωＬも設計値に補正される。上述したようにω０＝ｇｍ／Ｃの関係があるから、ｇｍを調整することで、キャパシターの容量値Ｃの変動も含めて中心周波数を補正することができる。例えば容量値Ｃが設計値のｋ倍に変化した場合に、ｇｍ値も設計値のｋ倍に調整することで、中心周波数を設計値に補正することができる。

また、インダクター相当回路Ｘ１〜Ｘ４（図３）のインダクタンスと隣接するキャパシターＣ１ａ、Ｃ３ａ、Ｃ１ｂ、Ｃ３ｂの容量値との積を所定の設計値に保持すれば、複素フィルター回路２００の特性は保持される。例えば、Ｘ１（Ｌ２ａ）のインダクタンス値をＬＬ２ａ、隣接するキャパシターＣ１ａ、Ｃ３ａの容量値をＣＣ１ａ、ＣＣ３ａとした場合に、インダクタンス値と容量値との積ＬＬ２ａ×ＣＣ１ａ、ＬＬ２ａ×ＣＣ３ａを所定の設計値に保持すれば、複素フィルター回路２００の特性は保持される。ここで、上述したように、ＬＬ２ａ＝ＣＣ２ａ／ｇｍ^２の関係があるから、
ＬＬ２ａ×ＣＣ１ａ＝ＣＣ２ａ×ＣＣ１ａ／ｇｍ^２ （１３）
ＬＬ２ａ×ＣＣ３ａ＝ＣＣ２ａ×ＣＣ３ａ／ｇｍ^２ （１４）
となる。上式から分かるように、容量値が設計値のｋ倍に変化した場合でも、ｇｍ値を設計値のｋ倍に調整することで、インダクタンス値と容量値との積を一定値に保持することができる。

このように本実施形態のトランスコンダクタンス調整回路１００によれば、複素フィルター回路（広義には調整対象回路）２００の中心周波数の設計値からのずれを直接検出する代わりに、１次複素ＢＰＦの位相誤差を検出し、その検出結果に基づいてＯＴＡのトランスコンダクタンスを調整することで、中心周波数及び伝送特性（遮断周波数など）の設計値からのずれを補正することができる。その結果、本実施形態のトランスコンダクタンス調整回路を無線機器等に用いた場合には、製造ばらつきや電源電圧、温度の変動などによる中心周波数及び伝送特性の設計値からのずれを、例えば無線通信の開始前に、或いは無線通信中に補正することができるから、より安定で確実な無線通信を実現することなどが可能になる。

図６に、演算トランスコンダクタンス増幅器（ＯＴＡ）の第１の構成例を示す。なお、本実施形態のＯＴＡは図６の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

図６に示すＯＴＡの第１の構成例は、Ｎ型トランジスターＴＮ１、ＴＮ２、ＴＮ３及びＰ型トランジスターＴＰ１、ＴＰ２を含む。ＴＮ１のゲートは非反転入力端子ＶＩＮ＋に接続され、ＴＮ２のゲートは反転入力端子ＶＩＮ−に接続される。ＴＰ１、ＴＰ２はカレントミラー回路を構成する。ＴＮ１のドレイン、ＴＰ１のドレインとゲート、ＴＰ２のゲートは共通接続される。また、ＴＮ２のドレインとＴＰ２のドレインは共通接続され、さらに電流出力端子ＩＯＵＴに接続される。ＴＮ３は、テール電流ＩＳＳの電流源として動作し、ゲートに入力されるトランスコンダクタンス調整信号ＡＧＭによりゲート・バイアス電圧が調整されることで、テール電流ＩＳＳの電流値が調整される。

ＴＮ３と図２に示す電流加算回路１６０のＴＮ４とはカレントミラー回路を構成するから、ＴＮ３のドレイン電流（テール電流ＩＳＳ）の電流値は、ＴＮ４のドレイン電流（ＩＣＲ＋ＩＲＥＦ）の電流値に比例する。この比例定数は、ＴＮ３とＴＮ４のサイズにより決まる。例えばＴＮ３とＴＮ４とのチャネル長が同一である場合には、チャネル幅の比になる。このようにして、ＯＴＡのテール電流ＩＳＳの電流値はＩＣＲ＋ＩＲＥＦに比例するように設定される。

ＯＴＡのトランスコンダクタンスｇｍは、テール電流ＩＳＳを用いて次式で表される。

ここでβは式（１２）で与えられるＴＮ１、ＴＮ２の特性パラメーターである。この式（１５）は、例えば公知文献である谷口研二著「ＣＭＯＳアナログ回路入門」第４版（２００６年８月１日、ＣＱ出版）Ｐ１０１〜Ｐ１０３に導出が与えられている。

式（１５）から分かるように、テール電流ＩＳＳを調整することで、ＯＴＡのｇｍを調整することができる。上述したように、電流加算回路１６０に含まれるＴＮ４（図２）とテール電流源のＴＮ３とはカレントミラー回路を構成するから、ＴＮ４のドレイン電流Ｉｄｓ＝ＩＣＲ＋ＩＲＥＦに比例するテール電流ＩＳＳを得ることができる。

図７に、演算トランスコンダクタンス増幅器（ＯＴＡ）の第２の構成例を示す。なお、本実施形態のＯＴＡは図７の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

図７に示すＯＴＡの第２の構成例では、ＮＭ１７、ＮＭ１８は、ＯＴＡの入力差動対を構成し、各ゲートが入力端子ＩＮＮ、ＩＮＰにそれぞれ接続される。ＰＭ７、ＰＭ８は、負荷電流源を構成し、各ドレインが出力端子ＯＵＴＰ、ＯＵＴＮにそれぞれ接続される。ＮＭ１１、ＮＭ１２は、ＮＭ１７、ＮＭ１８に対してそれぞれカスコード接続され、ＯＴＡの出力インピーダンスを高くして、負荷の変動の影響を低減する働きをする。ＮＭ１３、ＮＭ１４は、テール電流の電流源を構成し、トランスコンダクタンス調整信号ＡＧＭによりテール電流が調整される。

ＮＭ２、ＮＭ２０、ＰＭ５、ＰＭ６は、差動増幅器（コモンフィードバック回路）を構成し、ＯＴＡの動作点の直流電位を安定させる働きをする。

図８に、ミキサーＭＸ１、ＭＸ２の構成例を示す。なお、本実施形態のミキサーＭＸ１、ＭＸ２は図８の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

図８に示すミキサーの構成例は、Ｎ型トランジスターＴＢ１〜ＴＢ６、抵抗素子ＲＢ１、ＲＢ２及び電流源ＩＳを含む。ＴＢ１、ＴＢ２の各ゲートには入力信号ＶＩＮ１が入力され、ＴＢ３〜ＴＢ６の各ゲートには、入力信号ＶＩＮ２が入力される。ＴＢ３、ＴＢ６の各ドレインの共通接続ノードと、ＴＢ４、ＴＢ５の各ドレインの共通接続ノードから出力信号ＶＯＵＴが出力される。

図９（Ａ）、図９（Ｂ）は、図８に示したミキサーの動作を説明する信号波形である。図９（Ａ）は、２つの入力信号ＶＩＮ１、ＶＩＮ２が同位相である場合の信号波形である。この場合には、出力信号ＶＯＵＴは共通電位ＶＣＯＭに対して正側（＋側）の波形になる。一方、ＶＩＮ１とＶＩＮとが９０度の位相差をもっている場合には、図９（Ｂ）に示すように、出力信号ＶＯＵＴは共通電位ＶＣＯＭに対して正側（＋側）の部分と負側（−側）の部分をもつ波形になる。

例えば、入力信号ＶＩＮ１を第２の信号Ｑ（ｓｉｎ（ωｔ））とし、入力信号ＶＩＮ２を第１の出力信号ＯＩ（ｃｏｓ（ωｔ＋φ））とした場合には、出力信号ＶＯＵＴはｋ×（ｓｉｎ（２ωｔ＋φ）−ｓｉｎφ）となる。この出力信号ＶＯＵＴを平滑回路ＬＰＦで平滑して、上式の第２項の直流成分（−ｋ・ｓｉｎφ）を取り出すことができる。平滑回路ＬＰＦの遮断周波数は、０と２ωとの間に設定する必要があり、平滑回路を構成するキャパシターと抵抗素子の占有面積の許す範囲で、０に近いことが望ましい。

このように、ミキサーの出力信号の直流成分を取り出すことで、ミキサーに入力される２つの信号の位相差に応じた直流信号を生成することができる。この直流信号は、位相差が９０度の場合には、０Ｖになり、それ以外の場合には正又は負になる。

図１０に、本実施形態のトランスコンダクタンス調整回路１００の第２の構成例を示す。第２の構成例は、第１の構成例において、第１、第２の抵抗素子ＲＡ１、ＲＡ２を演算トランスコンダクタンス増幅器ＯＴＡ３、ＯＴＡ４により構成したものである。ＯＴＡ３、ＯＴＡ４は、ＯＴＡ１、ＯＴＡ２と同様に、トランスコンダクタンス調整信号ＡＧＭによりトランスコンダクタンスが調整される。

第１の抵抗素子ＲＡ１を構成するＯＴＡ３は、非反転入力端子（＋）と反転出力端子（−）とが第１の入力ノードＮＡ１に共通接続され、反転入力端子（−）と非反転出力端子（＋）とが第１の出力ノードＮＢ１に共通接続される。

第２の抵抗素子ＲＡ２を構成するＯＴＡ４は、非反転入力端子（＋）と反転出力端子（−）とが第２の入力ノードＮＡ２に共通接続され、反転入力端子（−）と非反転出力端子（＋）とが第２の出力ノードＮＢ２に共通接続される。

第２の構成例の動作は、既に説明した第１の構成例の動作と同じであるから、詳細な説明は省略する。第２の構成例によれば、第１の構成例と同様に、第１の出力信号ＯＩと第２の信号Ｑとの位相差を検出することで、１次複素ＢＰＦ回路の中心周波数の設計値からのずれを検出し、検出結果に基づいてＯＴＡのトランスコンダクタンスを調整することで、一次複素ＢＰＦ回路の中心周波数の設計値からのずれ、並びに、複素ＢＰＦ回路２００（広義には調整対象回路）の中心周波数の設計値からのずれ及び遮断周波数の設計値からのずれを補正することができる。

図１１に、本実施形態のトランスコンダクタンス調整回路１００の第３の構成例を示す。第３の構成例は、調整信号生成回路１２０において、ミキサーを用いずに、位相比較回路１７０により位相を比較し、位相比較結果に基づいてトランスコンダクタンス調整信号ＡＧＭを生成する。位相比較回路１７０は、２つの２値化回路ＢＮ１、ＢＮ２、２つのＤ型フリップフロップＤＦＦ１、ＤＦＦ２、ＡＮＤゲートＡＤ、２つの平滑回路ＬＰＦ１、ＬＰＦ２を含む。

２値化回路ＢＮ１は、第１の信号Ｉが入力され、２値化した信号をＤＦＦ１のクロック端子ＣＫに出力する。また、２値化回路ＢＮ２は、第１の出力信号ＯＩが入力され、２値化した信号をＤＦＦ２のクロック端子ＣＫに出力する。なお、２値化回路ＢＮ１に第２の信号Ｑが入力され、２値化回路ＢＮ２に第２の出力信号ＯＱが入力されてもよい。

Ｄ型フリップフロップＤＦＦ１は、入力端子Ｄが第２の電源ノード（高電位側電源ノード）ＶＤＤに接続され、出力端子Ｑ１が平滑回路ＬＰＦ１の入力端子及びＡＮＤゲートＡＤの一方の入力端子に接続され、クロック端子ＣＫが２値化回路ＢＮ１の出力端子に接続され、リセット端子ＲがＡＮＤゲートＡＤの出力端子に接続される。

Ｄ型フリップフロップＤＦＦ２は、入力端子Ｄが第２の電源ノード（高電位側電源ノード）ＶＤＤに接続され、出力端子Ｑ２が平滑回路ＬＰＦ２の入力端子及びＡＮＤゲートＡＤの他方の入力端子に接続され、クロック端子ＣＫが２値化回路ＢＮ２の出力端子に接続され、リセット端子ＲがＡＮＤゲートＡＤの出力端子に接続される。

平滑回路ＬＰＦ１は、ＤＦＦ１からの出力を平滑して、平滑された信号ＶＡ１を差分信号生成回路１３０に対して出力する。また、平滑回路ＬＰＦ２は、ＤＦＦ２からの出力を平滑して、平滑された信号ＶＡ２を差分信号生成回路１３０に対して出力する。

２値化回路ＢＮ１、ＢＮ２は、例えばコンパレーターであって、アナログ信号を２値化、すなわち０又は１のデジタル信号に変換する。フリップフロップＤＦＦ１、ＤＦＦ２及びＡＮＤゲートＡＤは、２つの信号（例えばＩとＯＩ）のうち、どちらの位相がどれだけ進んでいるかを検出する。例えば、第１の信号Ｉの位相が進んでいる場合には、ＤＦＦ１の出力端子Ｑ１から位相の進み量に比例した幅のパルスが出力される。ＤＦＦ１の出力とＤＦＦ２の出力をそれぞれ平滑回路ＬＰＦ１、ＬＰＦ２により平滑することで、Ｉ及びＯＩの位相の進み量に応じた電圧ＶＡ１、ＶＡ２が得られる。そして差分信号生成回路１３０により、ＶＡ１とＶＡ２との差分に基づいて差分信号電流ＩＤを生成することができる。

第３の構成例では、第１の信号Ｉと第１の出力信号ＯＩとの位相差（又は第２の信号Ｑと第２の出力信号ＯＱとの位相差）を検出する。これは位相比較回路１７０を用いることで、２つの信号が同位相の場合にＶＡ１とＶＡ２との差分が０になり、これを検出するためである。図５（Ａ）、図５（Ｂ）で説明したように、ＯＩとＩの位相差が０となる場合に、複素フィルター回路２００の中心周波数が設計値（所望値）ω０になるからである。また、同様にＱとＯＱとの位相差が０となる場合に、複素フィルター回路２００の中心周波数が設計値（所望値）ω０になる。

積算回路１３５により差分信号電流ＩＤを積算し、積算電圧ＶＳに基づいてトランスコンダクタンスが調整されるが、この動作は第１の構成例において説明した動作と同様である。例えばＯＩとＩとの位相差φが０度より大きい場合（図５（Ａ）のＡ２）、すなわちＯＩの位相の方が進んでいる場合には、積算電圧ＶＳが負になり、負の補正電流ＩＣＲを生成することで、トランスコンダクタンス（ｇｍ）を減少させる調整を行う。ｇｍが減少することで、中心周波数（＝ｇｍ／Ｃ）は低くなり、設計値ω０に近づく。

一方、ＯＩとＩとの位相差φが０度より大きい場合（図５（Ａ）のＡ３）、すなわちＩの位相の方が進んでいる場合には、積算電圧ＶＳが正になり、正の補正電流ＩＣＲを生成することで、トランスコンダクタンスを増加させる調整を行う。ｇｍが増加することで、中心周波数は高くなり、設計値ω０に近づく。そして中心周波数が設計値ω０に一致した場合（図５（Ａ）のＡ１）には、差分信号電流ＩＤは０になり、それ以降積算電圧ＶＳは一定の電圧に保持される。

第３の構成例では、２値化回路における２値化の精度を高めることで、より精度の高いトランスコンダクタンスの調整が可能になる。具体的には、例えば２値化回路に用いるコンパレーターのオフセット電圧をできるだけ小さくし、且つ、２つのコンパレーター間のオフセット電圧のばらつきを小さく抑えることで、より高精度のトランスコンダクタンスの調整が可能になる。

図１２に、本実施形態のトランスコンダクタンス調整回路１００の第４の構成例を示す。第４の構成例は、レファレンス信号生成回路１８０をさらに含む。また、第４の構成例の調整信号生成回路１２０は、第１、第２のスイッチ素子ＳＷ１、ＳＷ２及び抵抗値調整回路１９０をさらに含む。

レファレンス信号生成回路１８０は、第１、第２の信号Ｉ、Ｑ及びＩ又はＱと位相が異なる第３の信号Ｐを出力する。具体的には、例えば第３の信号Ｐは、Ｉに対して位相が４５度進む、又は４５度遅れる信号である。

調整信号生成回路１２０は、第３の信号Ｐと第１の出力信号ＯＩとに基づいて、又は第３の信号Ｐと第２の出力信号ＯＱとに基づいて、第１の抵抗素子ＲＡ１、第２の抵抗素子ＲＡ２及び調整対象回路（例えば複素フィルター回路）２００に対して抵抗値を調整する信号ＡＲＳを出力する。具体的には、例えば図３に示す複素フィルター回路２００に含まれる抵抗素子Ｒ１ａ〜Ｒ１ｄ、Ｒ２ａ〜Ｒ２ｄの各抵抗値が、抵抗値を調整する信号（抵抗値調整信号）ＡＲＳにより調整される。

第１のスイッチ素子ＳＷ１は、ミキサーＭＸ１の一方の入力信号を切り換える。また、第２のスイッチ素子ＳＷ２は、差分信号電流ＩＤの出力先を切り換える。具体的には、上述した中心周波数を補正する動作モードでは、ＳＷ１によりミキサーＭＸ１の一方の入力信号として第２の信号Ｑが選択され、ＳＷ２により差分信号電流ＩＤの出力先として補正電流生成回路１４０が選択される。また、以下で説明する帯域幅を補正するモードでは、ＳＷ１によりミキサーＭＸ１の一方の入力信号として第３の信号Ｐが選択され、ＳＷ２により差分信号電流ＩＤの出力先として抵抗値調整回路１９０が選択される。

抵抗値調整回路１９０は、差分信号電流ＩＤに基づいて、第１、第２の抵抗素子ＲＡ１、ＲＡ２及び調整対象回路（例えば複素フィルター回路）２００に対して抵抗値調整信号ＡＲＳを出力する。

第４の構成例のトランスコンダクタンス調整回路１００によれば、例えば第３の信号Ｐと第１の出力信号ＯＩとに基づいて、各抵抗素子ＲＡ１及びＲＡ２の抵抗値を調整することで、トランスコンダクタンス調整回路１００の構成要素である１次複素ＢＰＦ回路の帯域幅、即ち２つ（高周波側及び低周波側）の遮断周波数ωＨ、ωＬを設計値（所望値）に補正することができる。ここで、一次複素ＢＰＦ回路の帯域幅の変動原因は受動素子として構成された抵抗ＲＡ１、ＲＡ２のプロセス、電源電圧及び温度による変動である。 図３に示す複素ＢＰＦ回路２００は受動抵抗Ｒ１ａ〜Ｒ１ｄ、Ｒ２ａ〜Ｒ２ｄを備える。これら受動抵抗は図１２における１次複素ＢＰＦ回路の受動抵抗ＲＡ１、ＲＡ２と同一構造、同一材料から成る。同一構造、同一材料にて形成されたこれらの受動抵抗は１次複素ＢＰＦ回路と同一の変動原因（プロセス変動、電源電圧変動、温度変動）によって同一の特性変動を呈する。従って、１次複素ＢＰＦ回路の帯域幅変動を検出し、前記１次複素ＢＰＦ回路及び複素ＢＰＦ回路２００に含まれる受動抵抗値を調整することによって複素ＢＰＦの特性を設計値に近づけるように補正することが可能となる。

図１３（Ａ）、図１３（Ｂ）は、第４の構成例による複素フィルター回路の帯域幅の補正を説明する図である。例えば、図１３（Ａ）のＤ１に示す周波数特性が所望の周波数特性であるとする。中心周波数ω０におけるゲイン（最大ゲイン）から３ｄＢ減衰する周波数（遮断周波数）をω１、ω２とすると、ω１−ω２＝２×Δωが帯域幅を与える。

この帯域幅は、１次複素フィルター回路の各抵抗素子の抵抗値に依存して決まり次式で表わされる。

ω１−ω２＝２／（ＣＡ１×ＲＡ１） （１６）
従って、設計時に所望の帯域幅になるように各抵抗素子の抵抗値を設定したとしても、製造ばらつき、電源電圧変動、或いは周囲温度によって抵抗値が変動すれば、帯域幅も変動する。例えば、ＲＡ１が設計値より小さくなる方向に変動すれば、図１３（Ａ）のＤ２、Ｄ３に示すように、帯域幅が広がってしまう。

図１３（Ｂ）に示すように、第１の出力信号ＯＩの第１の信号Ｉに対する位相差は、遮断周波数ω１において−４５度になり、遮断周波数ω２において４５度になる。例えば第３の信号ＰとしてＩに対して位相が４５度進んだ信号を入力すると、ＯＩのＰに対する位相変化は、ω１において−９０度になる。また図示していないが、例えば第３の信号ＰとしてＩに対して位相が４５度遅れた信号を入力すると、ＯＩのＰに対する位相変化は、ω２において９０度になる。

このように、第３の信号ＰとしてＩに対して位相が４５度遅れた、又は４５度進んだ信号を入力し、ＯＩのＰに対する位相差が９０度又は−９０度となる周波数をミキサーＭＸ１、平滑回路ＬＰＦにより検出することができる。

具体的には、レファレンス信号生成回路１８０から周波数ω１又はω２の３つの信号Ｉ、Ｑ、Ｐを入力し、抵抗値調整回路１９０は、抵抗値調整信号ＡＲＳにより各抵抗素子の抵抗値を変化させ、位相変化が９０度又は−９０度に最も近くなるように抵抗値を設定する。このようにして、抵抗値調整回路１９０は、遮断周波数が所望の値（設計値）と一致するように各抵抗素子の抵抗値を調整することができる。

抵抗素子の抵抗値を調整するためには、例えばポリシリコン薄膜などを用いた受動抵抗素子を複数設けて、選択回路によりそれらの抵抗素子のうちの１つ又は複数の抵抗素子を選択して電気的に接続すればよい。この場合の抵抗値調整信号ＡＲＳは、選択回路を制御する信号である。

なお、第３の信号Ｐと第２の出力信号ＯＱを用いて遮断周波数ω１、ω２を検出するためには、第３の信号ＰとしてＱに対して位相が４５度遅れる、又は４５度進む信号を入力すればよい。

図１３（Ａ）、図１３（Ｂ）では、ＯＩとＩの位相差が−４５度又は４５度となる周波数を遮断周波数ω１、ω２として説明したが、それ以外の位相差であってもよい。例えば−４０度又は４０度としてもよい。この場合には、第３の信号Ｐを、Ｉに対して位相が４０度進む、又は４０度遅れる信号とすればよい。

以上説明したように、本実施形態のトランスコンダクタンス調整回路１００によれば、トランスコンダクタンス調整回路１００に含まれる１次複素フィルター回路の中心周波数の設計値からのずれを検出し、検出結果に基づいてＯＴＡのトランスコンダクタンスを調整することで、中心周波数の設計値からのずれを精度良く補正することができる。同時に、複素ＢＰＦ回路（広義には調整対象回路）２００の中心周波数及び遮断周波数の設計値からのずれを精度良く補正することができる。その結果、本実施形態のトランスコンダクタンス調整回路を無線機器等に用いた場合には、製造ばらつきや電源電圧、温度の変動などによる中心周波数の設計値からのずれを、例えば無線通信の開始前に、或いは無線通信中に補正することができる。

さらに遮断周波数など複素フィルター回路の帯域幅を規定する特性を検出して、検出結果に基づいて抵抗素子の抵抗値を調整することができるから、製造ばらつきなどによる帯域幅の設計値からのずれを補正することができる。その結果、より安定で確実な無線通信を実現することなどが可能になる。図１２に示す実施例の場合には、具体的には、例えば無線通信の開始前に受動抵抗の調整を行い、無線通信中にＯＴＡのトランスコンダクタンスｇｍの調整を行えば好都合である。

２．回路装置
図１４に、本実施形態のトランスコンダクタンス調整回路１００及び複素フィルター回路（広義には調整対象回路）２００を含む回路装置（例えば無線通信用ＬＳＩ）３００の構成例を示す。回路装置３００は、送信回路２１０、受信回路３１０、基準クロック生成回路２２０及び制御回路２６０を含む。送信回路２１０は、送信用ＰＬＬ（Phase-Locked Loop）回路２３０、変調用制御電圧生成回路２５０及びパワーアンプ（ＰＡ）２４０を含む。受信回路３１０は、低雑音増幅器（ＬＮＡ）３２０、周波数変換回路３３０、受信用ＰＬＬ回路３５０、複素フィルター回路２００、トランスコンダクタンス調整回路１００、復調回路３６０を含む。

送信用ＰＬＬ回路２３０は、基準クロック生成回路２２０からの基準クロックに基づいて、搬送波の周波数の信号を生成する。変調用制御電圧生成回路２５０は、制御回路２６０からの送信データに基づいて変調用制御電圧信号を生成し、送信用ＰＬＬ回路２３０に対して出力する。パワーアンプ（ＰＡ）２４０は、送信用ＰＬＬ回路２３０の出力信号を増幅し、アンテナＡＮＴに供給する。

基準クロック生成回路２２０は、基準クロックを生成して送信用ＰＬＬ回路２３０及び受信用ＰＬＬ回路３５０に出力する。

低雑音増幅器（ＬＮＡ）３２０は、アンテナＡＮＴから入力される受信信号を増幅する。周波数変換回路３３０は、受信周波数から中間周波数へ周波数変換を行う。複素フィルター２００は、周波数変換後の信号から不要な周波数成分を除去して所望の信号を出力する。受信用ＰＬＬ回路３５０は、基準クロック生成回路２２０からの基準クロックに基づいて、局所周波数の信号を生成し、周波数変換回路３３０に出力する。復調回路３６０は、所望波の信号を復調して必要なデータを取り出す。トランスコンダクタンス調整回路１００は、上述したように、複素フィルター回路２００のトランスコンダクタンスの調整などを行う。

制御回路２６０は、送受信の制御処理や回路装置３００の外部の回路（ホストなど）とのデータ通信を行う。具体的には、例えば制御回路２６０は、搬送周波数の設定処理、変調処理、復調処理などを行う。

本実施形態のトランスコンダクタンス調整回路１００及び複素フィルター回路２００によれば、トランスコンダクタンス調整回路１００に含まれる１次複素ＢＰＦ回路の中心周波数の設計値からのずれを検出し、検出結果に基づいてＯＴＡのトランスコンダクタンスを調整することで、複素ＢＰＦ回路２００の中心周波数の設計値からのずれを精度良く補正することができる。その結果、製造ばらつきや電源電圧、温度の変動などによる中心周波数の設計値からのずれを、例えば無線通信の開始前に、或いは無線通信中に補正することができる。さらに遮断周波数など１次複素ＢＰＦ回路の帯域幅を規定する特性を検出して、検出結果に基づいて複素ＢＰＦ回路２００に含まれる抵抗素子の抵抗値を調整することができるから、製造ばらつきなどによる帯域幅の設計値からのずれを補正することができる。その結果、より安定で確実な無線通信を実現することなどが可能になる。

３．電子機器
図１５に、本実施形態の回路装置３００を含む電子機器４００の構成例を示す。本実施形態の電子機器４００は、回路装置３００、センサー部４１０、Ａ／Ｄ変換器４２０、記憶部４３０、ホスト４４０、操作部４５０を含む。

電子機器４００は、例えば温度・湿度計、脈拍計、歩数計等であって、検出したデータを無線により送信することができる。センサー部４１０は、温度センサー、湿度センサー、ジャイロセンサー、加速度センサー、フォトセンサー、圧力センサー等を含み、電子機器４００の用途に応じたセンサーが用いられる。センサー部４１０は、センサーの出力信号（センサー信号）を増幅し、フィルターによりノイズを除去する。Ａ／Ｄ変換器４２０は、増幅された信号をデジタル信号に変換して回路装置３００へ出力する。ホスト４４０は、例えばマイクロコンピューター等で構成され、デジタル信号処理や或いは記憶部４３０に記憶された設定情報や操作部４５０からの信号に基づいて電子機器４００の制御処理を行う。記憶部４３０は、例えばフラッシュメモリーなどで構成され、設定情報や検出したデータ等を記憶する。操作部４５０は、例えばキーパッド等で構成され、使用者が電子機器４００を操作するために用いられる。

なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。またトランスコンダクタンス調整回路、回路装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１００ トランスコンダクタンス調整回路、１１０ 中心周波数シフト回路、
１２０ 調整信号生成回路、１３０ 差分信号生成回路、１３５ 積算回路、
１４０ 補正電流生成回路、
１５０ 基準バイアス電流生成回路、１６０ 電流加算回路、１７０ 位相比較回路、
１８０ レファレンス信号生成回路、１９０ 抵抗値調整回路、２００ 調整対象回路、
２１０ 送信回路、２２０ 基準クロック生成回路、２３０ ＰＬＬ回路（送信用）、
２４０ パワーアンプ、２５０ 変調用制御電圧生成回路、２６０ 制御回路、
３００ 回路装置、３１０ 受信回路、３２０ 低雑音増幅器、
３３０ 周波数変換回路、３５０ ＰＬＬ回路（受信用）、３６０ 復調回路、
４００ 電子機器、４１０ センサー部、
４２０ Ａ／Ｄ変換器、４３０ 記憶部、４４０ ホスト、４５０ 操作部、
ＡＧＭ トランスコンダクタンス調整信号、ＣＡ１、ＣＡ２ キャパシター、
ＲＡ１、ＲＡ２ 抵抗素子、ＯＴＡ１、ＯＴＡ２ 演算トランスコンダクタンス増幅器、
ＭＸ１、ＭＸ２ ミキサー、ＬＰＦ 平滑回路、Ｉ 第１の信号、Ｑ 第２の信号、
ＯＩ 第１の出力信号、ＯＱ 第２の出力信号

Claims (13)

1. 第１の信号が入力される第１の入力ノードと第１の出力ノードとの間に設けられ、受動抵抗素子により構成される第１の抵抗素子と、
   前記第１の信号と位相が９０度異なる第２の信号が入力される第２の入力ノードと第２の出力ノードとの間に設けられ、受動抵抗素子により構成される第２の抵抗素子と、
   前記第１の出力ノードに一端が接続される第１のキャパシターと、
   前記第２の出力ノードに一端が接続される第２のキャパシターと、
   前記第１の出力ノードと前記第２の出力ノードとの間に設けられる演算トランスコンダクタンス増幅器で構成される中心周波数シフト回路と、
   前記中心周波数シフト回路及びトランスコンダクタンスの調整対象となる調整対象回路に対して、トランスコンダクタンス調整信号を出力する調整信号生成回路と、
   前記第１の信号及び前記第２の信号を生成するレファレンス信号生成回路と、
   を含み、
   前記調整信号生成回路は、前記第２の信号と前記第１の出力ノードから出力される第１の出力信号とに基づいて、又は前記第１の信号と前記第２の出力ノードから出力される第２の出力信号とに基づいて、又は前記第１の信号と前記第１の出力信号とに基づいて、又は前記第２の信号と前記第２の出力信号とに基づいて、前記トランスコンダクタンス調整信号を生成し、
   前記レファレンス信号生成回路は、前記第１の信号又は前記第２の信号と位相が異なる第３の信号を出力し、
   前記調整信号生成回路は、前記第３の信号と前記第１の出力信号とに基づいて、又は前記第３の信号と前記第２の出力信号とに基づいて、前記第１の抵抗素子、前記第２の抵抗素子及び前記調整対象回路に対して抵抗値を調整する信号を出力することを特徴とするトランスコンダクタンス調整回路。
2. 請求項１において、
   前記中心周波数シフト回路は、第１の演算トランスコンダクタンス増幅器と第２の演算トランスコンダクタンス増幅器とを有し、
   前記第１の演算トランスコンダクタンス増幅器は、反転及び非反転のいずれか一方の極性の入力端子に入力される前記第１の出力信号に基づいて第１の出力電流を出力し、
   前記第２の演算トランスコンダクタンス増幅器は、前記第１の出力信号が入力される前記入力端子と異なる極性の入力端子に入力される前記第２の出力信号に基づいて第２の出力電流を出力し、
   前記第１の出力電流により前記第２のキャパシターが充電されることで、前記第２の出力信号が出力され、
   前記第２の出力電流により前記第１のキャパシターが充電されることで、前記第１の出力信号が出力されることを特徴とするトランスコンダクタンス調整回路。
3. 請求項１又は２において、
   前記調整信号生成回路は、
   前記第１の信号と前記第２の出力信号とが入力され、又は前記第２の信号と前記第１の出力信号とが入力されるミキサーと、
   前記ミキサーの出力を平滑する平滑回路とを有し、
   前記調整信号生成回路は、前記平滑回路の出力に基づいて、前記トランスコンダクタンス調整信号を生成することを特徴とするトランスコンダクタンス調整回路。
4. 請求項３において、
   前記調整信号生成回路は、
   前記平滑回路の出力信号と基準電圧信号との差分信号を生成する差分信号生成回路を有し、
   前記調整信号生成回路は、前記差分信号に基づいて、前記トランスコンダクタンス調整信号を生成することを特徴とするトランスコンダクタンス調整回路。
5. 第１の信号が入力される第１の入力ノードと第１の出力ノードとの間に設けられる第１の抵抗素子と、
   前記第１の信号と位相が９０度異なる第２の信号が入力される第２の入力ノードと第２の出力ノードとの間に設けられる第２の抵抗素子と、
   前記第１の出力ノードに一端が接続される第１のキャパシターと、
   前記第２の出力ノードに一端が接続される第２のキャパシターと、
   前記第１の出力ノードと前記第２の出力ノードとの間に設けられる演算トランスコンダクタンス増幅器で構成される中心周波数シフト回路と、
   前記中心周波数シフト回路及びトランスコンダクタンスの調整対象となる調整対象回路に対して、トランスコンダクタンス調整信号を出力する調整信号生成回路とを含み、
   前記調整信号生成回路は、前記第２の信号と前記第１の出力ノードから出力される第１の出力信号とに基づいて、又は前記第１の信号と前記第２の出力ノードから出力される第２の出力信号とに基づいて、前記トランスコンダクタンス調整信号を生成し、
   前記調整信号生成回路は、
   前記第１の信号と前記第２の出力信号とが入力され、又は前記第２の信号と前記第１の出力信号とが入力されるミキサーと、
   前記ミキサーの出力を平滑する平滑回路と、
   前記平滑回路の出力信号と基準電圧信号との差分信号を生成する差分信号生成回路と、
   一方の入力端子が第１の直流電圧レベルに設定され、他方の入力端子が第２の直流電圧レベルに設定され、前記基準電圧信号を出力する第２のミキサーとを有し、
   前記調整信号生成回路は、前記差分信号に基づいて、前記トランスコンダクタンス調整信号を生成することを特徴とするトランスコンダクタンス調整回路。
6. 請求項５において、
   前記調整信号生成回路は、
   前記差分信号生成回路からの前記差分信号を積算し、積算電圧を生成する積算回路を有することを特徴とするトランスコンダクタンス調整回路。
7. 請求項６において、
   前記調整信号生成回路は、
   前記積算回路からの前記積算電圧に基づいて補正電流を生成する補正電流生成回路と、
   基準バイアス電流を生成する基準バイアス電流生成回路と、
   前記補正電流と前記基準バイアス電流とを加算する電流加算回路とを有し、
   前記調整信号生成回路は、前記電流加算回路により加算された電流に基づいて、前記トランスコンダクタンス調整信号を出力することを特徴とするトランスコンダクタンス調整回路。
8. 請求項１又は２において、
   前記調整信号生成回路は、
   前記第１の信号と前記第１の出力信号との位相、又は前記第２の信号と前記第２の出力信号との位相を比較する位相比較回路を有し、
   前記調整信号生成回路は、前記位相比較回路の位相比較結果に基づいて、前記トランスコンダクタンス調整信号を生成することを特徴とするトランスコンダクタンス調整回路。
9. 請求項５乃至７のいずれかにおいて、
   前記第１の抵抗素子及び前記第２の抵抗素子は、受動抵抗素子により構成されることを特徴とするトランスコンダクタンス調整回路。
10. 請求項５乃至７のいずれかにおいて、
    前記第１の抵抗素子及び前記第２の抵抗素子は、演算トランスコンダクタンス増幅器により構成されることを特徴とするトランスコンダクタンス調整回路。
11. 請求項１乃至１０のいずれかに記載のトランスコンダクタンス調整回路と、
    前記調整対象回路とを含むことを特徴とする回路装置。
12. 請求項１１において、
    前記調整対象回路は、演算トランスコンダクタンス増幅器により構成される複素フィルター回路であって、
    前記トランスコンダクタンス調整信号に基づいて、前記調整対象回路である前記複素フィルター回路を構成する前記演算トランスコンダクタンス増幅器のトランスコンダクタンスが調整されることを特徴とする回路装置。
13. 請求項１１又は１２に記載の回路装置を含むことを特徴とする電子機器。

Images