JP4731462B2 - 受信装置 - Google Patents

受信装置 Download PDF

Info

Publication number
JP4731462B2
JP4731462B2 JP2006352485A JP2006352485A JP4731462B2 JP 4731462 B2 JP4731462 B2 JP 4731462B2 JP 2006352485 A JP2006352485 A JP 2006352485A JP 2006352485 A JP2006352485 A JP 2006352485A JP 4731462 B2 JP4731462 B2 JP 4731462B2
Authority
JP
Japan
Prior art keywords
signal
frequency
complex
bpf
complex bpf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006352485A
Other languages
English (en)
Other versions
JP2008167000A (ja
Inventor
茂弥 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006352485A priority Critical patent/JP4731462B2/ja
Publication of JP2008167000A publication Critical patent/JP2008167000A/ja
Application granted granted Critical
Publication of JP4731462B2 publication Critical patent/JP4731462B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Superheterodyne Receivers (AREA)

Description

本発明は、受信装置に関し、特に、Low−IF方式等に対応する複素バンドパスフィルタを用いる受信装置に関する。
近年、ISM(industrial, scientific and medical)帯あるいは特定小電力無線などの通信機器は、小型化、低消費電力化が求められ、多くの機能がIC化されている。これらの通信機器に用いられる受信機も同様に、LNA(低雑音増幅器、Low Noise Amplifier)、ミキサ、IFフィルタ、発振器、PLL周波数シンセサイザ、復調器などの機能回路のIC内蔵化が進んでいる。特に、リモートキーレスエントリ(RKE)/タイヤ空気圧センサ(TPMS)を主な用途とした受信機では、IFフィルタの内蔵化が急速に進み、IF周波数は、外付けセラミックフィルタを用いた従来の10.7MHzから数100kHzのLow−IFへ移行している。Low−IF方式では、受信信号とイメージ信号の周波数同士が近接するため、イメージ信号を除去する方法が受信装置を構成する場合の課題の一つとなっている。
このようなLow−IF方式に好適な受信装置として、受信装置を構成するIFフィルタに複素バンドパスフィルタ(BPF)を用いる方法が知られている。図4は、複素BPFの構成を示す回路図である。図4において、複素BPFは、LPF(ローパスフィルタ)101a、101b、周波数シフタ102から構成される。LPF101aは、電圧電流変換係数に相当するgm(コンダクタンス)を有するトランスコンダクタンスアンプTaと容量素子Caからなり、LPF101bは、gmを有するトランスコンダクタンスアンプTbと容量素子Cbからなる。また、周波数シフタ102は、トランスコンダクタンスアンプTc、Td、容量素子Ca、Cbを含む。容量素子Caは、LPF101aと周波数シフタ102とで兼用とされ、容量素子Cbは、LPF101bと周波数シフタ102とで兼用とされる。トランスコンダクタンスアンプTcは、負となる−gmを有し、トランスコンダクタンスアンプTdは、gmを有する。
トランスコンダクタンスアンプTaは、信号Iinを入力し、出力端を、他端が接地された容量素子Caの一端、トランスコンダクタンスアンプTcの出力端、およびトランスコンダクタンスアンプTdの入力端に接続し、信号Ioutを出力する。トランスコンダクタンスアンプTbは、信号Qinを入力し、出力端を、他端が接地された容量素子Cbの一端、トランスコンダクタンスアンプTcの入力端、およびトランスコンダクタンスアンプTdの出力端に接続し、信号Qoutを出力する。
次に、以上のような構成の複素BPFの動作原理について説明する。図5は、複素BPFの動作原理を説明する図である。図5において、容量Cである容量素子に、直交信号jv(jは虚数)をコンダクタンスがgmであるトランスコンダクタンスアンプを介して与えると、容量素子のサセプタンスは、
jωC−j・gm=jωC−jωC=j(ω−ω)C
ただし、gm=ω
となる。すなわち、BPFにおける周波数ωが実効的にω−ωにシフトされたようになる。したがって、複素BPFにおいて、ローパスフィルタ(LPF)をベースにトランスコンダクタンスアンプと容量を用いることで、正負非対称な周波数シフトが行われ、BPFとして機能する。
図6は、複素BPFにおける周波数シフトを示す図である。周波数シフトによって、図6に示すように、受信信号が存在する正周波数領域でバンドパス特性を示し、イメージ信号が存在する負周波数領域では減衰特性を示す。このようにして、複素BPFは、直交位相関係にある信号Iin、Qinを入力し、イメージ信号を除去して直交位相関係にある信号Iout、Qoutを出力するように動作する。
以上のような構成の複素BPFは、複素フィルタ回路におけるトランスコンダクタンス(gm)および容量値(C)の双方を小さくすることが可能であり、通信機器のさらなる低消費電力化や小型化の要求に対して効果的である。例えば、特許文献1には、小型化を目的とし、イメージ妨害波を除去する複素バンドパスフィルタを備える受信装置が記載されている。
ところで、容量素子の容量値の製造ばらつき、あるいは温度変動、電源電圧変動によるトランスコンダクタンスアンプのgmの変動などは、素子値を小さくすることによって増大する虞がある。この場合、複素フィルタ回路におけるI信号処理系およびQ信号処理系の間で相対する素子のミスマッチであるIQミスマッチが増大し、複素フィルタ回路のイメージ除去比が劣化してしまう。しかしながら、特許文献1に記載の複素BPFは、フィルタのパラメータが固定であり、変動への対応が困難である。
そこで、特許文献2には、素子値が変更可能な可変素子によって構成される複素フィルタ回路が開示されている。さらに、このような複素フィルタ回路を用い、受信信号を直交復調する直交復調器と、直交復調器によって直交復調された直交位相関係にある信号を受ける複素フィルタ回路と、実信号および実信号に含まれるイメージ信号を模擬した模擬イメージ信号のいずれか一方を、選択的に、受信回路に入力する信号切り替え器と、複素フィルタ回路を通過した信号の振幅を検出する振幅検出部と、振幅検出部によって検出された振幅に基づいて、複素フィルタ回路における素子値制御部を制御するフィルタ制御部とを備え、フィルタ制御部は、信号切り替え器によって受信回路に模擬イメージ信号が入力されている状態で、振幅検出部によって検出される振幅が小さくなるように、素子値制御部を制御する受信回路が開示されている。
そして、具体的な複素フィルタ回路の実現にあたって、素子値制御部は、素子値の制御情報を保持するレジスタ群で構成される。そして、可変素子である容量素子は、レジスタ群に保持される情報を元にスイッチの切り替えによって複数の容量素子を選択的に接続するように構成される。また、可変素子であるトランスコンダクタンスアンプは、レジスタ群に保持される情報を元にバイアスを変更するように構成される。
なお、関連する技術として、IFフィルタや検波回路の移相器をICに内蔵しても、IFフィルタや移相器の中心周波数を中間周波数に合わせることが可能な受信回路が特許文献3に記載されている。
特開2003−249866号公報 特開2006−157866号公報 特開平8−70261号公報
ところで、リモートキーレスエントリ(RKE)/タイヤ空気圧センサ(TPMS)を主な用途とした受信機等では、より一層の低消費電力化や小型化が求められている。これに対し、特許文献2に記載の受信回路は、実信号に含まれるイメージ信号を模擬した模擬イメージ信号を発生させ、複素フィルタ回路を通過した信号の振幅を検出し、この振幅によって複素フィルタ回路における可変素子を変更するように構成されている。また、可変素子を変更する際に、レジスタ群に保持される情報を元に変更している。このように構成される受信機では、前述の低消費電力化や小型化の要求に対して十分とはいえない。したがって、より構成の簡単な受信回路が求められていた。
本発明の1つのアスペクトに係る受信装置は、直交位相関係にある第1および第2の中間周波信号を入力してイメージ妨害波を除去する複素BPFと、複素BPFにおける直交位相関係にある入力信号と出力信号との位相差に基づき、複素BPFの中心周波数と入力信号の周波数との一致に向けて中心周波数のずれ分を補正するように複素BPFを制御する制御部と、を備える。複素BPFは、複素BPFにおける周波数シフタを構成するトランスコンダクタンスアンプを備え、制御部は、入力信号と出力信号との位相を比較する位相比較器と、位相比較器の比較結果である位相差を直流信号として出力する低域通過フィルタと、直流信号をトランスコンダクタンスアンプに対して供給する増幅器と、を備え、トランスコンダクタンスアンプは、直流信号によってコンダクタンスを調整して中心周波数のずれ分を補正する。
本発明によれば、直交位相関係にある入力信号と出力信号との位相差に基づいて複素BPFの中心周波数のずれ分を補正するように構成されるので、構成がより簡単となる受信装置を実現することができる。したがって、より低消費電流化が図られ、チップレイアウト面積を小さくでき、ICに好適である。
本発明の実施形態に係る受信装置は、直交位相関係にある第1および第2の中間周波信号(図1のIin、Qin)を入力してイメージ妨害波を除去する複素BPF(図1の16)と、複素BPFにおける直交位相関係にある入力信号と出力信号(図1のIinとQoutまたはQinとIout)との位相差に基づき、複素BPFの中心周波数と入力信号の周波数との一致に向けて中心周波数のずれ分を補正するように複素BPFを制御する制御部(図1の21)と、を備える。
複素BPF(図1の16)は、複素BPFにおける周波数シフタ(図1の17)を構成するトランスコンダクタンスアンプを備え、制御部は、位相差を直流信号に変換し、中心周波数のずれ分を補正するようにトランスコンダクタンスアンプに対して直流信号を供給するようにしてもよい。
また、制御部(図1の21)は、入力信号と出力信号との位相を比較する位相比較器(図1の18)と、位相比較器の比較結果である位相差を直流信号として取り出す低域通過フィルタ(図1の19)と、直流信号をトランスコンダクタンスアンプに対して供給する増幅器(図1の20)と、を備え、トランスコンダクタンスアンプは、直流信号によってコンダクタンスを調整して中心周波数のずれ分を補正するようにしてもよい。
さらに、位相比較器(図1の18)は、入力信号と出力信号とを混合するミキサで構成されてもよい。
また、増幅器(図1の20)は、低域通過フィルタが出力する直流信号を元にトランスコンダクタンスアンプにおけるバイアス電流を制御してもよい。
以上のように構成される受信装置において、複素BPFにおける直交位相関係にある入力信号と出力信号との位相差に基づき、複素BPFの中心周波数と入力信号の周波数とが一致するように中心周波数のずれ分を補正するようにフィードバックされ、中心周波数が入力信号周波数に一致するよう調整される。したがって、何らかの影響(製造ばらつき、温度変動、電源電圧変動等)によって複素BPFの中心周波数が入力信号周波数に対してずれた場合には、自動的に複素BPFの中心周波数を入力信号周波数に合わせこむことができ、受信装置は、常に安定に受信可能となる。また、構成が簡単であって、より低消費電流化が図られ、チップレイアウト面積を小さくできる。したがって、ICに好適である。以下、実施例に即し、図面を参照して詳しく説明する。
図1は、本発明の実施例に係る受信装置の構成を示すブロック図である。図1において、受信装置は、初段の低雑音増幅器11と、ミキサ12、13と、移相器14と、局部発振器15と、周波数シフタ17を含む複素BPF16と、制御部21を備える。また、制御部21は、位相比較器18と、フィルタ19と、増幅器20とを含む。
低雑音増幅器11は、受信信号である入力信号Rfを増幅し、出力信号をミキサ12、13に分配する。
局部発振器15は、発振信号を移相器14に与える。移相器14は、発振信号を元に0度と90度の位相を有する2つの信号を出力する。ここで、移相器14は、2分周器によって構成されてもよい。RKE或いはTPMSの主な動作周波数は、315MHz、434MHz付近であるため、移相器14として2分周器を使う場合、局部発振器15の発振周波数を動作周波数の2倍の630MHz、868MHzにすることができる。このような周波数は、ICチップ内部に実現可能なスパイラルインダクタ及びバラクタダイオードで扱える値であり、局部発振器15がICに容易に内蔵可能となる。
ミキサ12、13は、低雑音増幅器11の2つの出力信号と移相器14の各々位相が90度シフトした2つの信号とから、それぞれ入力信号Iin、Qinを生成する。
複素BPF16は、図4で説明したような構成を有し、入力信号Iin、Qinを入力してフィルタリングし、出力信号Iout、Qoutを出力する。ここで複素BPF16は、2次のBPFの入出力伝達特性を有する。
式(1)に、2次のBPFの入出力伝達特性H(s)を示す。
H(s)=s・2πΔf/(s+s・2πΔf+2πf ) −−−−− 式(1)
ただし、Δf:帯域幅、f:中心周波数である。
式(1)より、BPFの通過による入出力信号の位相差Δφは、式(2)で表される。
Δφ(2πf)=tan−1{((2πf−(2πf))/(2πΔf・2πf)} −−−−− 式(2)
ただし、s=j・2πfである。
図2に示すようにf=fの時、即ち入力信号周波数finとBPFの中心周波数fが一致した時、位相差Δφ=0となる。
一方、以下に示す複素BPFの入力信号Iin信号と出力信号Qout信号が位相比較器18に入力される。なお、
複素BPFの入力信号Iin:cos(2πf・t)、f:入力信号周波数
複素BPFの出力信号Qout:sin(2πf・t+Δφ)
である。
位相比較器18は、入力信号Iinと出力信号Qoutとの積である式(3)で表される出力信号を生成する(Qin信号とIout信号であっても同様に表される)。
位相比較器出力信号:cos(2πf・t)×sin(2πf・t+Δφ)=1/2×{sinΔφ+sin(2π・2f・t+Δφ)} −−−−− 式(3)
式(3)を参照するならば、位相比較器18の出力信号は、DC成分ΔDC=1/2×sinΔφと、入力信号周波数の2倍の周波数成分1/2×sin(2π・2f・t+Δφ)との和で表される。フィルタ19は、低域通過フィルタであって、位相比較器18の出力信号に含まれる入力信号周波数の2倍の周波数成分sin(2π・2f・t+Δφ)をカットし、複素BPFの入力信号と出力信号の位相差Δφに応じたDC成分ΔDC=1/2×sinΔφを出力する。なお、入力信号周波数と複素BPFの中心周波数が一致している場合、Δφ=0なので、ΔDC=0となる。
位相比較器18は、一般的な位相比較器あるいはミキサタイプの位相比較器で構成される。ミキサタイプの位相比較器は、−90度〜+90度の範囲に限って位相比較が可能であり、回路構成は単純である。一方、PLLシンセサイザ等で使われる一般的な位相比較器は、−180度〜+180度まで位相比較可能ではあるが、回路構成が複雑である。ここでは、製造ばらつき、温度変動、電源電圧変動等の影響を受けてフィルタ特性の中心周波数がずれた場合を想定しているので、位相が−90度〜+90度を外れてずれることはなく、構成の簡単なミキサタイプの位相比較器がより好ましい。
増幅器20は、フィルタ19が出力するDC成分ΔDCを元に周波数シフタ17のトランスコンダクタンスアンプ(図4のTc、Tdに相当)のgmを制御する。すなわち、増幅器20は、DC成分ΔDCを電流に変換し、複素BPFの中心周波数を決める周波数シフタのgmを変化させる。例えば、トランスコンダクタンスアンプ(図4のTc、Tdに相当)におけるバイアス電流を制御し、gmを変化させる。これによって、複素BPF16は、入力信号周波数と複素BPF16の中心周波数とを合わせこむように動作する。なお、増幅器20は、トランスコンダクタンスアンプなどで構成されるようにしてもよい。
次に、複素BPF16の中心周波数が調整される様子について説明する。図3は、複素BPF16の中心周波数が入力信号周波数に対して低周波側にずれた場合の中心周波数の調整のメカニズムを模式的に示す図である。
(A)製造ばらつき、或いは温度変動、電源電圧変動等の影響によって複素BPF16の中心周波数fが入力信号周波数finに対して低周波側にずれた場合、複素BPF16の出力信号は、入力信号周波数と複素BPFの中心周波数のずれ分に相当する分だけ位相が遅れ、入力信号と出力信号に位相差Δφが発生する。
(B)位相比較器18およびフィルタ19によって、位相差Δφに相当するDC成分ΔDCが出力される。
(C)増幅器20であるトランスコンダクタンスアンプによって電流変換され、DC成分ΔDCに比例した電流変化分ΔIが周波数シフタ17に供給される。
(D)電流変化分ΔIの増加に伴って周波数シフタ17におけるgmが大きくなり(−gmは負の方向に大きくなり)、フィルタ特性は、高周波側にシフトする。以上により、複素BPF16の中心周波数fが入力信号周波数finに一致するように調整される。
以上の説明では、中心周波数fが入力信号周波数finに対して低周波側にずれた場合を説明した。他方、中心周波数fが入力信号周波数finに対して高周波側にずれた場合には、正の位相差Δφが発生し、DC成分ΔDCが負となって電流変化分ΔIが減少するように制御され、周波数シフタ17におけるgmが小さくなって(−gmは負の方向に小さくなり)、フィルタ特性は、低周波側にシフトする。
以上のように、複素BPF16の中心周波数fのずれ分が補正されるので、製造ばらつき、温度変動、電源電圧変動等の影響を受けにくいフィルタ特性が実現され、安定に受信可能な受信装置が提供される。
また、本発明の受信装置では、連続的な電流値による制御のため調整精度が高くなる。さらに、従来技術では、レジスタ等の論理回路を組み込んでいるため回路構成が複雑であり、バイポーラプロセスでは実現困難であってCMOSプロセスに限られる。これに対し、本発明の受信装置は、論理回路を組み込んでいないため回路構成が単純であり、バイポーラプロセスでも、CMOSプロセスでも実現可能である。
本発明の実施例に係る受信装置の構成を示すブロック図である。 入力信号周波数finとBPFの中心周波数fが一致した時の位相差を表す図である。 複素BPFの中心周波数が入力信号周波数に対して低周波側にずれた場合の中心周波数の調整のメカニズムを模式的に示す図である。 複素BPFの構成を示す回路図である。 複素BPFの動作原理を説明する図である。 複素BPFにおける周波数シフトを示す図である。
符号の説明
11 低雑音増幅器
12、13 ミキサ
14 移相器
15 局部発振器
16 複素BPF
17 周波数シフタ
18 位相比較器
19 フィルタ
20 増幅器
21 制御部
Iin、Qin、Rf 入力信号
Iout、Qout 出力信号

Claims (3)

  1. 直交位相関係にある第1および第2の中間周波信号を入力してイメージ妨害波を除去する複素BPFと、
    前記複素BPFにおける直交位相関係にある入力信号と出力信号との位相差に基づき、前記複素BPFの中心周波数と前記入力信号の周波数との一致に向けて中心周波数のずれ分を補正するように前記複素BPFを制御する制御部と、
    を備え
    前記複素BPFは、前記複素BPFにおける周波数シフタを構成するトランスコンダクタンスアンプを備え、
    前記制御部は、
    前記入力信号と前記出力信号との位相を比較する位相比較器と、
    前記位相比較器の比較結果である前記位相差を前記直流信号として出力する低域通過フィルタと、
    前記直流信号を前記トランスコンダクタンスアンプに対して供給する増幅器と、
    を備え、
    前記トランスコンダクタンスアンプは、前記直流信号によってコンダクタンスを調整して前記中心周波数のずれ分を補正することを特徴とする受信装置。
  2. 前記位相比較器は、前記入力信号と前記出力信号とを混合するミキサで構成されることを特徴とする請求項記載の受信装置。
  3. 前記増幅器は、前記低域通過フィルタが出力する前記直流信号を元に前記トランスコンダクタンスアンプにおけるバイアス電流を制御することを特徴とする請求項記載の受信装置。
JP2006352485A 2006-12-27 2006-12-27 受信装置 Expired - Fee Related JP4731462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006352485A JP4731462B2 (ja) 2006-12-27 2006-12-27 受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006352485A JP4731462B2 (ja) 2006-12-27 2006-12-27 受信装置

Publications (2)

Publication Number Publication Date
JP2008167000A JP2008167000A (ja) 2008-07-17
JP4731462B2 true JP4731462B2 (ja) 2011-07-27

Family

ID=39695868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006352485A Expired - Fee Related JP4731462B2 (ja) 2006-12-27 2006-12-27 受信装置

Country Status (1)

Country Link
JP (1) JP4731462B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9148124B2 (en) 2014-01-30 2015-09-29 Kabushiki Kaisha Toshiba Complex band pass filter and receiver

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011130186A (ja) 2009-12-17 2011-06-30 Sanyo Electric Co Ltd 受信装置
JP5782762B2 (ja) * 2011-03-16 2015-09-24 セイコーエプソン株式会社 トランスコンダクタンス調整回路、回路装置及び電子機器
JP2013219569A (ja) 2012-04-10 2013-10-24 Seiko Epson Corp トランスコンダクタンス調整回路、回路装置及び電子機器
JP2013236204A (ja) * 2012-05-08 2013-11-21 Seiko Epson Corp 回路装置及び電子機器
CN105490663B (zh) * 2015-12-24 2017-12-05 江苏星宇芯联电子科技有限公司 一种对应高本振混频输入与低本振混频输入可重构的复数滤波器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870261A (ja) * 1994-08-26 1996-03-12 Toshiba Corp 受信回路
JPH10209904A (ja) * 1997-01-21 1998-08-07 Hitachi Denshi Ltd 受信機

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870261A (ja) * 1994-08-26 1996-03-12 Toshiba Corp 受信回路
JPH10209904A (ja) * 1997-01-21 1998-08-07 Hitachi Denshi Ltd 受信機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9148124B2 (en) 2014-01-30 2015-09-29 Kabushiki Kaisha Toshiba Complex band pass filter and receiver

Also Published As

Publication number Publication date
JP2008167000A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
JP4731462B2 (ja) 受信装置
EP1164759B1 (en) Image rejection in quadrature demodulators
US8779861B2 (en) Multi-phase voltage controlled oscillator using capacitance degenerated single ended transconductance stage and inductance/capacitance load
WO2006107458A1 (en) Systems and method for automatic quadrature phase imbalance compensation using a delay locked loop
US7911281B2 (en) PLL circuit and radio communication apparatus
US7164329B2 (en) Tunable phase shifer with a control signal generator responsive to DC offset in a mixed signal
JP2008245078A (ja) 電圧制御発振器
WO2007032137A1 (ja) 発振器、pll回路および受信機、送信機
JP2006203653A (ja) 受信回路とそれを用いた受信装置及び受信システム
JP2008078995A (ja) 移相回路
TW201015996A (en) Multi-standard integrated television receiver
US8121577B1 (en) Controllable input impedance radio frequency mixer
JP2006324795A (ja) イメ−ジリジェクションミキサと帯域フィルタを有する受信ifシステム
US7450925B2 (en) Receiver for wireless communication systems and I/Q signal phase difference correction method therefor
US8213892B2 (en) FM-AM demodulator and control method therefor
JP4478451B2 (ja) 高調波ミクサ
US7202916B2 (en) Television tuner and method of processing a received RF signal
JP2007325083A (ja) アンテナ入力同調回路
US9432610B2 (en) Receiver apparatus, tuner, and circuit
JP2001044872A (ja) 受信信号処理用半導体集積回路
JP5172752B2 (ja) Rfタグリーダ回路
US20050157826A1 (en) Filtering signals
JP2011077611A (ja) 受信回路、電子機器およびイメージ抑圧受信方法
JP2002280839A (ja) 復調器およびこれを用いた通信装置
JP2000324186A (ja) 受信装置および方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees