JP6053997B1 - フィルタ装置 - Google Patents

Abstract

可変抵抗（１１）と基準抵抗（２１）に等しい直流電流を印加する。可変抵抗間直流電圧検出手段（１２）で可変抵抗（１１）間の直流電圧を検出し、基準抵抗間直流電圧検出手段（２２）で基準抵抗（２１）間の直流電圧を検出する。増幅手段（３１）で可変抵抗間直流電圧検出手段（１２）の直流電圧と基準抵抗間直流電圧検出手段（２２）の直流電圧との差分を検出し、この差分が設定値以内となるよう可変抵抗（１１）の抵抗値を制御する。

Description

本発明は、主として、無線通信で高周波信号を処理するフィルタまたはポリフェーズフィルタを備えたフィルタ装置に関する。

無線通信機器において、高周波の受信信号を処理する半導体集積回路が用いられている。例えば、レーダ用のスーパーヘテロダイン受信機を構成する半導体集積回路においては、受信信号を帯域制限するフィルタや、受信信号の周波数変換に伴うイメージ妨害波を抑圧するために、複数の抵抗及び複数のコンデンサによって構成されるポリフェーズフィルタと呼ばれるフィルタを用いることが知られている。抵抗Ｒと容量Ｃで構成されるフィルタや、ポリフェーズフィルタは、抵抗や容量の絶対値ばらつきに応じて、以下で表されるイメージ抑圧中心周波数Ｆｃが変化する。
Ｆｃ＝１／（２πＲＣ）

例えば、特許文献１に示された半導体集積回路では、ポリフェーズフィルタ内の抵抗を可変抵抗回路とし、ポリフェーズフィルタ内と同じ容量と抵抗で構成されるローパスフィルタとハイパスフィルタを設け、ローパスフィルタとハイパスフィルタに基準周波数信号を入力し、各フィルタから得られる２つの出力信号のレベルがほぼ等しくなるようにポリフェーズフィルタ内の可変抵抗回路の抵抗値を制御することで、素子ばらつきの補正を実現している。

特開２０１０−２１８２６号公報

しかしながら、上記特許文献１に記載された技術では、高精度な基準信号が必要となるため回路規模やコストの増大といった課題があった。また、可変抵抗間のばらつきに対しては補正することができないといった課題もあった。

この発明は、かかる問題を解決するためになされたもので、回路規模の増大やコストの増大を抑えて、素子ばらつきの補正を実現することのできるフィルタ装置を提供することを目的とする。

この発明に係るフィルタ装置は、可変抵抗と容量素子とを含むフィルタ回路と、直流電流が印加された可変抵抗間の直流電圧のみを検出し、高周波信号に影響しない可変抵抗間直流電圧検出手段と、可変抵抗に印加された直流電流と等しい直流電流が印加される基準抵抗と、基準抵抗間の直流電圧を検出する基準抵抗間直流電圧検出手段と、可変抵抗間直流電圧検出手段で検出された直流電圧と、基準抵抗間直流電圧検出手段で検出された直流電圧の差分を検出する直流電圧差分検出手段と、可変抵抗に直流の定電流を印加する第１の直流電流源と、第１の直流電流源と等しい直流電流を基準抵抗に印加する第２の直流電流源とを備え、可変抵抗間直流電圧検出手段は、可変抵抗間の直流電圧のみを増幅し、高周波信号に影響しない第１の増幅器を有すると共に、基準抵抗間直流電圧検出手段は、基準抵抗間の直流電圧を増幅し第１の増幅器と等しい電圧利得を有する第２の増幅器を有し、直流電圧差分検出手段は、第１の増幅器の出力と第２の増幅器の出力との差分を検出し、可変抵抗の抵抗値を、直流電圧差分検出手段で検出された直流電圧の差分が設定値以内となる値にアナログ的に制御するようにしたものである。

この発明に係るフィルタ装置は、フィルタ回路の可変抵抗と基準抵抗に等しい直流電流を印加し、これら可変抵抗間の直流電圧と基準抵抗間の直流電圧との差分が設定値以内となる値に可変抵抗の抵抗値をアナログ的に制御するようにしたものである。これにより、回路規模の増大やコストの増大を抑えて、素子ばらつきの補正を実現することができる。

この発明の実施の形態１のフィルタ装置の構成図である。 この発明の実施の形態１のフィルタ装置における増幅手段の出力電圧と可変抵抗の抵抗値との関係を示す説明図である。 この発明の実施の形態２のフィルタ装置の構成図である。 この発明の実施の形態３のフィルタ装置の構成図である。 この発明の実施の形態４のフィルタ装置の構成図である。

以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、本実施の形態によるフィルタ装置の構成図である。
本実施の形態によるフィルタ装置は、入力端子１、容量素子３、出力端子４、可変抵抗１１、可変抵抗間直流電圧検出手段１２、基準抵抗２１、基準抵抗間直流電圧検出手段２２、増幅手段３１を備える。

可変抵抗間直流電圧検出手段１２と基準抵抗間直流電圧検出手段２２は、それぞれに接続された可変抵抗１１と基準抵抗２１に等しい直流電流を流し、それぞれの抵抗間の直流電圧を検出し、出力する機能を有する。増幅手段３１の入力端子は基準抵抗間直流電圧検出手段２２と可変抵抗間直流電圧検出手段１２の出力端子に接続され、基準抵抗間直流電圧検出手段２２と可変抵抗間直流電圧検出手段１２から出力される電圧の差分を増幅する機能を有する。すなわち、増幅手段３１は、可変抵抗間直流電圧検出手段１２で検出された直流電圧と、基準抵抗間直流電圧検出手段２２で検出された直流電圧の差分を検出する直流電圧差分検出手段である。可変抵抗１１の抵抗値制御端子は、増幅手段３１からの出力端子に接続され、制御電圧に応じた抵抗値を保持する機能を有する。

入力端子１は可変抵抗１１の一方の端子に接続され、出力端子４には可変抵抗１１の他方の端子が接続される。また、出力端子４には容量素子３の一方の端子が接続され、容量素子３の他方の端子は接地される。本実施の形態では、可変抵抗１１と容量素子３はローパスフィルタを形成するものとしている。高周波信号は入力端子１から入力され、可変抵抗１１及び容量素子３からなるローパスフィルタを通過後、出力端子４から出力される。ここで、入力端子１及び出力端子４は、直流成分における抵抗が十分高く、可変抵抗間直流電圧検出手段１２から可変抵抗１１に印加される電流はすべて可変抵抗１１を通り、可変抵抗間直流電圧検出手段１２のもう一つの端子に流れるものとする。

なお、本発明のフィルタ装置は、入力端子１から高周波信号を印加してフィルタとして動作を行いながら可変抵抗１１に対して直流電流を流し、その抵抗値を設定する。

ここで基準抵抗２１以外の全ての素子は半導体プロセスなどで製造されることを想定しており、基準抵抗２１はＩＣチップの外部に設置されることを想定している。可変抵抗１１及び基準抵抗２１に印加される電流は、半導体プロセスなどで製造されるため、ミスマッチばらつき（ＩＣ内ばらつき）が非常に小さいことを想定している。一方、ロットばらつき（ＩＣ間ばらつき）が大きいため、チップ毎に電流の絶対値や、可変抵抗１１の増幅手段３１出力電圧に対する抵抗値の傾きや抵抗値の絶対値、増幅手段３１の増幅率の絶対値は変化する。

ここで可変抵抗間直流電圧検出手段１２の出力電圧をＶ_ＯＵＴ１とし、基準抵抗間直流電圧検出手段２２の出力をＶ_ＯＵＴ２とする。また、可変抵抗１１の抵抗値をＲ_ｖとし、基準抵抗２１の抵抗値をＲ_ｎとする。基準抵抗間直流電圧検出手段２２が基準抵抗２１に印加する直流電流と、可変抵抗間直流電圧検出手段１２が可変抵抗１１に印加する電流それぞれの電流値をＩとする。増幅手段３１の電圧利得をＢ、出力電圧をＶ_ＯＵＴ３とすると、以下の式（１）が成り立つ。
Ｖ_ＯＵＴ１＝Ｒ_Ｖ・Ｉ
Ｖ_ＯＵＴ２＝Ｒ_ｎ・Ｉ （１）
Ｖ_ＯＵＴ３＝Ｂ（Ｖ_ＯＵＴ２−Ｖ_ＯＵＴ１）

また、可変抵抗１１の制御電圧Ｖ_ＯＵＴ３に対する抵抗値Ｒ_Ｖは以下の式（２）で表されるとする。
Ｒ_Ｖ＝Ｖ_ＯＵＴ３・Ｄ （２）
Ｄは図２の右図に示すように、可変抵抗１１の抵抗値制御端子に印加される制御電圧に対する可変抵抗１１の抵抗値変化の傾きである。ここでは傾きを正としている。上記式（１）（２）より、抵抗値Ｒ_ｖは以下の式（３）で表される。

今、増幅手段３１の利得Ｂが非常に大きいとすると、以下の式（４）が成り立ち、可変抵抗１１の抵抗値Ｒ_ｖは基準抵抗２１の抵抗値Ｒ_ｎと同じになる。

ここで時系列における動作の説明を行う。図２に示すように、可変抵抗１１間の電圧は任意の電圧に設定されており、増幅手段３１による制御電圧は可変抵抗１１の抵抗値制御端子に印加されていないものとする。なお、ここでは、可変抵抗１１間の電圧は基準抵抗２１間の電圧より高く設定されているとする。また、可変抵抗間直流電圧検出手段１２と、基準抵抗間直流電圧検出手段２２は動作を行っているものとする。次に、増幅手段３１をオンすると、増幅手段３１の出力は、可変抵抗１１間電圧と基準抵抗２１間電圧の差分に利得Ｂを乗算したものが制御電圧として出力される。そのため、負の電圧に転じようと負の傾きで変化する。増幅手段３１の制御電圧は負の傾きで変化するため、その制御電圧に従い可変抵抗１１の抵抗値が低下する。可変抵抗１１の抵抗値が低下するため、可変抵抗１１間電圧は低下し、基準抵抗２１間電圧に近づく。

このような動作を繰り返すことで、可変抵抗１１間電圧は、基準抵抗２１間電圧に漸近する。最終的に、増幅手段３１の制御電圧は式（４）が成り立つ抵抗値となる電圧となり、可変抵抗１１間電圧は、基準抵抗２１間電圧と等しくなる。なお、可変抵抗１１の抵抗値は基準抵抗２１の抵抗値と完全一致しなくても、設定値以内の値のばらつきを許容することとする。また、増幅手段３１の電圧利得を高くとることで、基準電流Ｉのばらつきや演算増幅器の電圧増幅率ばらつきの影響は排除できる。

このように、フィルタ回路の抵抗を可変抵抗１１で構成し、可変抵抗１１と基準抵抗２１の直流電圧をモニタし、その比較電圧によって可変抵抗１１の抵抗値を決定することで、可変抵抗１１の抵抗値は基準抵抗２１の抵抗値と同等の値となり、抵抗素子のロットばらつきを抑制することが可能となり、抵抗分のロットばらつきの小さなフィルタを提供することができる。また、直流電圧値を検出しているため、例えば特許文献１に記載されているようなフィルタの素子値を外部信号源の入力信号周波数によって制御する構成ではなく、高周波信号を通すインピーダンスを決定することで、外部信号源の不要なフィルタを提供することが可能となる。ここでは、フィルタの構成をローパスフィルタとしたが、ハイパスフィルタやバンドパスフィルタ、バンドエリミネイションフィルタであってもよい。

以上説明したように、実施の形態１のフィルタ装置によれば、可変抵抗と容量素子とを含むフィルタ回路と、直流電流が印加された可変抵抗間の直流電圧を検出する可変抵抗間直流電圧検出手段と、可変抵抗に印加された直流電流と等しい直流電流が印加される基準抵抗と、基準抵抗間の直流電圧を検出する基準抵抗間直流電圧検出手段と、可変抵抗間直流電圧検出手段で検出された直流電圧と、基準抵抗間直流電圧検出手段で検出された直流電圧の差分を検出する直流電圧差分検出手段とを備え、可変抵抗の抵抗値を、直流電圧差分検出手段で検出された直流電圧の差分が設定値以内となる値に制御するようにしたので、回路規模の増大やコストの増大を抑えて、素子ばらつきの補正を実現することができる。

実施の形態２．
図３は、実施の形態２によるフィルタ装置を示す構成図である。実施の形態２のフィルタ装置は、実施の形態１における可変抵抗間直流電圧検出手段１２と基準抵抗間直流電圧検出手段２２とを具体的な素子で実現したものである。

実施の形態２のフィルタ装置は、入力端子１、可変抵抗セル２、容量素子３、出力端子４、基準抵抗２１、第２の直流電流源２３、第２の演算増幅器２４、第３の演算増幅器３２を備える。可変抵抗セル２は、可変抵抗１１、第１の直流電流源１３、第１の演算増幅器１４、抵抗１５からなり、この可変抵抗セル２と容量素子３とで通常のローパスフィルタと同等の構成を形成している。第１の直流電流源１３は、可変抵抗１１の他方の端子に接続され、可変抵抗１１の一方の端子は抵抗１５を介して接地されている。第１の演算増幅器１４の入力には可変抵抗１１の入力側と出力側の両端子が接続され、第１の直流電流源１３と可変抵抗１１の間の接続端子をその正相入力端子に接続し、可変抵抗１１と抵抗１５の間の接続端子をその逆相入力端子に接続する。第１の演算増幅器１４の出力端子は、第３の演算増幅器３２の逆相入力端子に接続されている。ここで、実施の形態１における可変抵抗間直流電圧検出手段１２は、第１の直流電流源１３、第１の演算増幅器１４及び抵抗１５で実現されている。

基準抵抗２１の一方の端子は第２の直流電流源２３に接続され、他方の端子は接地されている。第２の演算増幅器２４の入力端子は基準抵抗２１の両端子に接続され、第２の直流電流源２３と基準抵抗２１の間の接続端子を正相入力端子に、接地端子側は逆相入力端子に接続されている。第２の演算増幅器２４の出力端子は、第３の演算増幅器３２の正相入力端子に接続されている。すなわち、実施の形態１の基準抵抗間直流電圧検出手段２２は、第２の直流電流源２３と第２の演算増幅器２４で実現されている。第３の演算増幅器３２の出力端子は、可変抵抗セル２の可変抵抗１１の抵抗値制御端子に接続されている。第３の演算増幅器３２は、直流電圧差分検出手段である実施の形態１の増幅手段３１を具体的な回路で示したものである。

ここで、第１の演算増幅器１４、出力端子４、入力端子１の直流における入力抵抗は非常に高く、第１の直流電流源１３から出力される直流電流はすべて可変抵抗１１及び抵抗１５に流れるものとする。同様に第２の演算増幅器２４の直流における入力抵抗は非常に高く、第２の直流電流源２３から出力される電流はすべて基準抵抗２１に流れるものとする。

今、第１の演算増幅器１４の電圧利得をＡ、出力電圧をＶ_ＯＵＴ１とし、第１の直流電流源１３及び第２の直流電流源２３の電流値をＩ、可変抵抗セル２内の可変抵抗１１の抵抗値をＲ_ｖとする。また、基準抵抗２１の抵抗値をＲ_ｎとし、第２の演算増幅器２４の電圧利得をＡ、出力電圧をＶ_ＯＵＴ２とする。第３の演算増幅器３２の電圧利得をＢ、出力電圧をＶ_ＯＵＴ３とすると、以下の式（５）が成り立つ。
Ｖ_ＯＵＴ１＝Ａ・Ｒ_Ｖ・Ｉ
Ｖ_ＯＵＴ２＝Ａ・Ｒ_ｎ・Ｉ （５）
Ｖ_ＯＵＴ３＝Ｂ（Ｖ_ＯＵＴ２−Ｖ_ＯＵＴ１）

また、可変抵抗１１の制御電圧Ｖ_ＯＵＴ３に対する抵抗値Ｒ_Ｖは以下の式（６）で表されるとする。
Ｒ_Ｖ＝Ｖ_ＯＵＴ３・Ｄ （６）
ここで、Ｄは可変抵抗１１の抵抗値制御端子に印加される制御電圧に対する可変抵抗１１の抵抗値変化の傾きである。上記式（５）（６）より、抵抗値Ｒ_ｖは以下の式（７）で表される。

今、第１の演算増幅器１４と第２の演算増幅器２４及び第３の演算増幅器３２の利得Ａ及びＢが非常に大きいとすると、以下の式（８）が成り立ち、可変抵抗セル２における可変抵抗１１の抵抗値Ｒ_ｖは基準抵抗の抵抗値Ｒ_ｎと同じになる。

一例を挙げて説明すると、初期状態で可変抵抗１１が１００Ω、基準抵抗２１が５０Ωであったとして、電流源１３と電流源２３が１ｍＡだったとすると、増幅手段１４の出力はＡ×１００ｍＶ、増幅手段２４の出力はＡ×５０ｍＶとなる。増幅手段３２をＯＮすると、増幅手段３２は最終的には、Ａ×Ｂ×（５０ｍＶ−１００ｍＶ）となる負電圧を出力する。ただし、実際には増幅手段３２の周波数特性があるため、瞬時にこの電圧になるわけではなく、図２の左上図に示すように、最初に出力していた電圧から徐々に低電圧側に変化していく。徐々に変化する間に、可変抵抗１１の抵抗値が基準抵抗２１と一致してくるので、増幅手段３２の出力電圧は、最終的に可変抵抗１１が基準抵抗２１と同じ値になる電圧に収束する。

本実施の形態のフィルタ装置は、負帰還になるため、可変抵抗１１が基準抵抗２１より高い場合、増幅手段３２の電圧は低電圧に向かい、可変抵抗１１が基準抵抗２１より低い場合、増幅手段３２の電圧は高電圧に向かうので、最終的に可変抵抗１１が基準抵抗２１と同値となるように制御される。

このように、フィルタの抵抗を可変抵抗１１で構成し、可変抵抗１１と基準抵抗２１の直流電圧をモニタし、その比較電圧によって可変抵抗１１の抵抗値を決定することで、可変抵抗１１の抵抗値は基準抵抗２１の抵抗値と同等の値となり、抵抗素子のロットばらつきを抑制することが可能となり、抵抗分のロットばらつきの小さなフィルタを提供することができる。また、直流電圧値を検出しているため、高周波信号を通すインピーダンスを決定することで、外部信号源の不要なフィルタを提供することが可能となる。

以上説明したように、実施の形態２のフィルタ装置によれば、可変抵抗に直流の定電流を印加する第１の直流電流源と、第１の電流源と等しい直流電流を基準抵抗に印加する第２の直流電流源とを備え、可変抵抗間直流電圧検出手段は、可変抵抗間の直流電圧を増幅する第１の増幅器を有すると共に、基準抵抗間直流電圧検出手段は、基準抵抗間の直流電圧を増幅し第１の増幅器と等しい電圧利得を有する第２の増幅器を有し、直流電圧差分検出手段は、第１の増幅器の出力と第２の増幅器の出力との差分を検出するようにしたので、回路規模の増大やコストの増大を抑えて、素子ばらつきの補正を実現することができる。

実施の形態３．
図４は、実施の形態３によるフィルタ装置を示す構成図である。実施の形態３のフィルタ装置は、フィルタ回路をポリフェーズフィルタ回路とし、それぞれのポリフェーズフィルタ回路の可変抵抗のうちいずれかの可変抵抗の直流電圧をモニタし、基準抵抗の直流電圧との比較電圧によって各ポリフェーズフィルタ回路の可変抵抗の抵抗値を決定するようにしたものである。

実施の形態３のフィルタ装置は、入力端子１ａ，１ｂ，１ｃ，１ｄ、可変抵抗セル２ａ，２ｂ，２ｃ，２ｄ、容量素子３ａ，３ｂ，３ｃ，３ｄ、出力端子４ａ，４ｂ，４ｃ，４ｄ、基準抵抗２１、第２の直流電流源２３、第２の演算増幅器２４、第３の演算増幅器３２を備える。それぞれの可変抵抗セル２ａ〜２ｄは、可変抵抗１１、第１の直流電流源１３、第１の演算増幅器１４、抵抗１５からなり、可変抵抗セル２ａ〜２ｄ内の基本的な構成は、実施の形態２と同様であるため、ここでの説明は省略する。なお、図４では可変抵抗セル２ａ内の構成のみ示しているが、可変抵抗セル２ｂ，２ｃ，２ｄ内の構成も可変抵抗セル２ａ内の構成と同様である。また、基準抵抗２１、第２の直流電流源２３及び第２の演算増幅器２４の構成についても実施の形態２と同様であるため、ここでの説明は省略する。

また、実施の形態３の第３の演算増幅器３２では、いずれか一つの可変抵抗セル２ａ〜２ｄの第１の演算増幅器１４で検出された直流電圧と第２の演算増幅器２４で検出された直流電圧を比較するよう構成されている。ここでは可変抵抗セル２ａの第１の演算増幅器１４で検出された直流電圧をその逆相入力端子に接続している。また、第３の演算増幅器３２から出力された制御電圧は、可変抵抗セル２ａ〜２ｄにおけるそれぞれの可変抵抗１１の抵抗値制御端子に与えられるよう構成されている。

第１の直流電流源１３及び第２の直流電流源２３は、半導体プロセスなどで製造されることを想定しており、二つのミスマッチばらつきは非常に小さいことを想定している。それぞれの可変抵抗１１は可変抵抗値制御端子に印加される電圧によって抵抗値が変化するものとする。抵抗１５は、可変抵抗１１に対し十分高い値とする。

ここで、第１の演算増幅器１４の電圧利得をＡ、出力電圧をＶ_ＯＵＴ１とし、第１の直流電流源１３及び第２の直流電流源２３の電流値をＩ、可変抵抗セル２ａ〜２ｄ内のそれぞれの可変抵抗１１の抵抗値をＲ_ｖとする。また、基準抵抗２１の抵抗値をＲ_ｎとし、第２の演算増幅器２４の電圧利得をＡ、出力電圧をＶ_ＯＵＴ２とする。第３の演算増幅器３２の電圧利得をＢ、出力電圧をＶ_ＯＵＴ３とし、第１の演算増幅器１４、第２の演算増幅器２４及び第３の演算増幅器３２の利得Ａ及びＢが非常に大きいとすると、以下の式（９）が成り立ち、可変抵抗セル２ａ〜２ｄにおけるそれぞれの可変抵抗１１の抵抗値Ｒ_ｖは、すべて基準抵抗の抵抗値Ｒ_ｎと同じになる。

このように、ポリフェーズフィルタ回路の抵抗を可変抵抗１１で構成し、いずれかのポリフェーズフィルタ回路の可変抵抗１１と基準抵抗２１の直流電圧をモニタし、その比較電圧によってそれぞれのポリフェーズフィルタ回路の可変抵抗１１の抵抗値を決定することで、それぞれの可変抵抗１１の抵抗値は基準抵抗２１の抵抗値と同等の値となり、抵抗素子のロットばらつきを抑制することが可能となり、抵抗分のロットばらつきの小さなポリフェーズフィルタを提供することができる。また、直流電圧値を検出しているため、高周波信号を通すインピーダンスを決定することで、外部信号源の不要なポリフェーズフィルタを提供することが可能となる。また、第１の演算増幅器１４、第２の演算増幅器２４及び第３の演算増幅器３２の電圧利得を高くとることで、基準電流Ｉのばらつきや演算増幅器の電圧増幅率ばらつきの影響を排除することができる。

なお、上記例では、全ての可変抵抗セル２ａ〜２ｄに第１の直流電流源１３、第１の演算増幅器１４及び抵抗１５を備えるとしたが、少なくともいずれか一つの可変抵抗セル２ａ〜２ｄに設ければよい。

また、上記例では、ポリフェーズフィルタ回路として、四つのフィルタ回路を備えた構成を示したが、これに限定されるものではなく、三つのフィルタ回路または五つ以上のフィルタ回路を備えたポリフェーズフィルタ回路といったように、複数のフィルタ回路を備えたポリフェーズフィルタ回路に対して適用可能である。

以上説明したように、実施の形態３のフィルタ装置によれば、フィルタ回路を、それぞれが可変抵抗と容量素子とを含む複数のフィルタ回路からなるポリフェーズフィルタ回路とし、可変抵抗間直流電圧検出手段は、複数の可変抵抗のうち、少なくともいずれか一つの可変抵抗間の直流電圧を検出し、直流電圧差分検出手段は、可変抵抗間直流電圧検出手段で検出された一つの可変抵抗間の直流電圧と、基準抵抗間直流電圧検出手段で検出された直流電圧の差分を検出するようにしたので、ポリフェーズフィルタであっても回路規模の増大やコストの増大を抑えて、素子ばらつきの補正を実現することができる。

実施の形態４．
図５は、実施の形態４によるフィルタ装置を示す構成図である。実施の形態４フィルタ装置は、実施の形態３で示した第３の演算増幅器３２を、各可変抵抗セル２ａ，２ｂ，２ｃ，２ｄに対応して、４つ（第３の演算増幅器３２ａ，３２ｂ，３２ｃ，３２ｄ）設け、第３の演算増幅器３２ａ〜３２ｄのそれぞれの逆相入力端子に、各可変抵抗セル２ａ〜２ｄの第１の演算増幅器１４で検出されたそれぞれの可変抵抗１１の直流電圧を印加し、正相入力端子に第２の演算増幅器２４で検出された直流電圧を印加するよう構成されている。また、第３の演算増幅器３２ａ，３２ｂ，３２ｃ，３２ｄのそれぞれの制御電圧を、可変抵抗セル２ａ〜２ｄの抵抗値制御端子に印加するよう構成されている。それ以外の構成は実施の形態３と同様であるため、対応する部分には同一符号を付してその説明を省略する。

実施の形態４では、可変抵抗セル２ａ〜２ｄ内のそれぞれの可変抵抗１１間の直流電圧を基準抵抗２１の直流電圧と第３の演算増幅器３２ａ〜３２ｄでそれぞれ比較する。その比較結果である第３の演算増幅器３２ａ〜３２ｄの出力で、可変抵抗セル２ａ〜２ｄの制御電圧を与えている。このため、可変抵抗セル２ａ〜２ｄ内の可変抵抗１１の抵抗値が、実施の形態１で示した式（３）の傾きＤのミスマッチばらつきが、可変抵抗セル２ａ〜２ｄ毎にばらついている場合においても、特性ばらつきを抑制することが可能となり、抵抗分の素子ばらつきの小さな、また外部信号源の不要なポリフェーズフィルタを提供することが可能となる。

なお、実施の形態４においても、上記実施の形態３と同様に、ポリフェーズフィルタ回路として、三つのフィルタ回路または五つ以上のフィルタ回路を備えたものであっても適用可能である。

以上説明したように、実施の形態４のフィルタ装置によれば、それぞれが可変抵抗と容量素子とを含む複数のフィルタ回路からなるポリフェーズフィルタ回路と、直流電流が印加された複数の可変抵抗間の直流電圧をそれぞれ検出する複数の可変抵抗間直流電圧検出手段と、複数の可変抵抗と等しい直流電流が印加される基準抵抗と、基準抵抗間の直流電圧を検出する基準抵抗間直流電圧検出手段と、複数の可変抵抗間直流電圧検出手段で検出された直流電圧と、基準抵抗間直流電圧検出手段で検出された直流電圧の差分をそれぞれ検出する複数の直流電圧差分検出手段とを備え、複数の可変抵抗の抵抗値を、複数の可変抵抗に対応した直流電圧差分検出手段で検出された直流電圧の差分が設定値以内となる値に制御するようにしたので、ポリフェーズフィルタであっても回路規模の増大やコストの増大を抑えて、素子ばらつきの補正を実現することができ、かつ、各ポリフェーズフィルタ回路の可変抵抗のばらつきに対しても補正することができる。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

以上のように、この発明に係るフィルタ装置は、フィルタまたはポリフェーズフィルタにおける素子ばらつきを補正する構成に関するものであり、高周波の受信信号を処理する半導体集積回路において、受信信号を帯域制限するフィルタや、受信信号の周波数変換に伴うイメージ妨害波を抑圧するためのポリフェーズフィルタに用いるのに適している。

１，１ａ，１ｂ，１ｃ，１ｄ 入力端子、２，２ａ，２ｂ，２ｃ，２ｄ 可変抵抗セル、３，３ａ，３ｂ，３ｃ，３ｄ 容量素子、４，４ａ，４ｂ，４ｃ，４ｄ 出力端子、１１ 可変抵抗、１２ 可変抵抗間直流電圧検出手段、１３ 第１の直流電流源、１４ 第１の演算増幅器、１５ 抵抗、２１ 基準抵抗、２２ 基準抵抗間直流電圧検出手段、２３ 第２の直流電流源、２４ 第２の演算増幅器、３１ 増幅手段、３２，３２ａ，３２ｂ，３２ｃ，３２ｄ 第３の演算増幅器。

Claims (3)

1. 可変抵抗と容量素子とを含むフィルタ回路と、
   直流電流が印加された前記可変抵抗間の直流電圧のみを検出し、高周波信号に影響しない可変抵抗間直流電圧検出手段と、
   前記可変抵抗に印加された直流電流と等しい直流電流が印加される基準抵抗と、
   前記基準抵抗間の直流電圧を検出する基準抵抗間直流電圧検出手段と、
   前記可変抵抗間直流電圧検出手段で検出された直流電圧と、前記基準抵抗間直流電圧検出手段で検出された直流電圧の差分を検出する直流電圧差分検出手段と、
   前記可変抵抗に直流の定電流を印加する第１の直流電流源と、
   前記第１の直流電流源と等しい直流電流を前記基準抵抗に印加する第２の直流電流源とを備え、
   前記可変抵抗間直流電圧検出手段は、前記可変抵抗間の直流電圧のみを増幅し、高周波信号に影響しない第１の増幅器を有すると共に、前記基準抵抗間直流電圧検出手段は、前記基準抵抗間の直流電圧を増幅し前記第１の増幅器と等しい電圧利得を有する第２の増幅器を有し、
   前記直流電圧差分検出手段は、前記第１の増幅器の出力と前記第２の増幅器の出力との差分を検出し、
   前記可変抵抗の抵抗値を、前記直流電圧差分検出手段で検出された直流電圧の差分が設定値以内となる値にアナログ的に制御することを特徴とするフィルタ装置。
2. 前記フィルタ回路を、それぞれが可変抵抗と容量素子とを含む複数のフィルタ回路からなるポリフェーズフィルタ回路とし、
   前記可変抵抗間直流電圧検出手段は、前記複数の可変抵抗のうち、少なくともいずれか一つの可変抵抗間の直流電圧を検出し、
   前記直流電圧差分検出手段は、前記可変抵抗間直流電圧検出手段で検出された一つの可変抵抗間の直流電圧と、前記基準抵抗間直流電圧検出手段で検出された直流電圧の差分を検出することを特徴とする請求項１記載のフィルタ装置。
3. それぞれが可変抵抗と容量素子とを含む複数のフィルタ回路からなるポリフェーズフィルタ回路と、
   直流電流が印加された前記複数の可変抵抗間の直流電圧をそれぞれ検出する複数の異なる特性をもつ可変抵抗間直流電圧検出手段と、
   前記複数の可変抵抗と等しい直流電流が印加される基準抵抗と、
   前記基準抵抗間の直流電圧を検出する基準抵抗間直流電圧検出手段と、
   前記複数の可変抵抗間直流電圧検出手段で検出された直流電圧と、前記基準抵抗間直流電圧検出手段で検出された直流電圧の差分をそれぞれ検出する複数の直流電圧差分検出手段とを備え、
   前記複数の異なる特性をもつ可変抵抗の抵抗値を、当該複数の可変抵抗に対応した直流電圧差分検出手段で検出された直流電圧の差分が設定値以内となる値にアナログ的に制御することを特徴とするフィルタ装置。

Images