WO2015145675A1 - 電圧信号検出装置および電圧信号調整方法 - Google Patents

電圧信号検出装置および電圧信号調整方法 Download PDF

Info

Publication number
WO2015145675A1
WO2015145675A1 PCT/JP2014/058917 JP2014058917W WO2015145675A1 WO 2015145675 A1 WO2015145675 A1 WO 2015145675A1 JP 2014058917 W JP2014058917 W JP 2014058917W WO 2015145675 A1 WO2015145675 A1 WO 2015145675A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
output
voltage signal
resistance value
voltage
Prior art date
Application number
PCT/JP2014/058917
Other languages
English (en)
French (fr)
Inventor
大悟 松元
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2014/058917 priority Critical patent/WO2015145675A1/ja
Priority to JP2014545440A priority patent/JPWO2015145675A1/ja
Publication of WO2015145675A1 publication Critical patent/WO2015145675A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16547—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies voltage or current in AC supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • G01R15/181—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers using coils without a magnetic core, e.g. Rogowski coils

Definitions

  • the present invention relates to a voltage signal detection device and a voltage signal adjustment method for detecting a voltage signal of an instrument current transformer or an instrument transformer that outputs a current or voltage measurement value of a power system as a voltage signal corresponding to a transformation ratio. .
  • a Rogowski instrument current transformer that measures current using a Rogowski coil (air-core coil) outputs the current as a voltage signal according to the transformation ratio.
  • the voltage dividing instrument transformer that measures the voltage using the stray capacitance of the tank outputs the voltage as a voltage signal corresponding to the transformation ratio (voltage dividing ratio). In either case, the output signal of the measuring instrument is input to the voltage signal detection device and detected as a voltage signal.
  • a conventional voltage signal detection device receives an output signal from a Rogowski instrument current transformer or a voltage-dividing instrument transformer, and integrates an output signal obtained by time-differentiated, and is connected to this integration circuit for noise.
  • a filter circuit which cuts the signal
  • an amplifier circuit which is connected to the filter circuit and amplifies the voltage signal to a specified amplitude
  • an A / D converter circuit which is connected to the amplifier circuit and converts an analog signal into a digital signal
  • a configuration including a signal processing circuit that is connected to an A / D conversion circuit performs various operations depending on the application, and has a function of transmitting a processing result to a higher-level device is common.
  • the amplifier circuit generally has a configuration including a mechanical potentiometer having an input resistor R1, an operational amplifier, and a variable resistor R3, and the amplification factor is determined by the ratio R3 / R1.
  • Patent Document 1 describes an amplifier circuit having a digital potentiometer.
  • the amplification factor is adjusted manually, so that it cannot be adjusted in the power-applied state, and the power failure of the system must be taken to ensure safety. Further, in order to obtain a desired amplitude value, the process of adjustment ⁇ characteristic confirmation ⁇ readjustment must be executed a plurality of times, and a power failure is required for each adjustment, and adjustment work takes time.
  • Patent Document 1 uses an amplifier circuit having a digital potentiometer in order to simplify the adjustment.
  • the signal processing circuit increases or decreases the variable resistance R3 of the digital potentiometer with respect to the amplifier circuit in response to a command from the host device, and compares the output of the A / D conversion circuit with a preset reference value. The same process is repeated according to the result.
  • the present invention has been made in view of the above, and has a simple circuit configuration and a voltage signal detection apparatus and voltage signal adjustment method capable of highly accurate amplitude adjustment without requiring a complicated adjustment algorithm.
  • the purpose is to provide.
  • a voltage signal detection device is a current transformer for an instrument or a transformer for an instrument that outputs a current or voltage of a power system as a voltage signal corresponding to a transformation ratio.
  • a voltage signal detection device for detecting the voltage signal of a resistor having a variable resistor whose resistance value can be changed in stages, and amplifying the voltage signal at an amplification factor according to the resistance value of the variable resistor Based on an output of the comparator circuit, a peak hold circuit that outputs a peak value of the output of the amplifier circuit, a comparator circuit that compares the output of the peak hold circuit with a reference voltage, and the output of the comparator circuit When the output of the hold circuit is smaller than the reference voltage, the resistance value of the variable resistor is not decreased by one step until the output of the peak hold circuit becomes larger than the reference voltage. When the output of the peak hold circuit is larger than the reference voltage, signal processing for decreasing the resistance value of the variable resistor by one step until the output of the peak hold circuit becomes smaller than the reference voltage. And a circuit.
  • FIG. 1 is a block diagram illustrating a configuration of a voltage signal detection system according to an embodiment.
  • FIG. 2 is a diagram illustrating a circuit configuration of the amplitude adjustment circuit according to the embodiment.
  • FIG. 3 is a diagram showing the relationship between the output V of the amplifier circuit, the peak value Vp held by the peak hold circuit, and the reference voltage Vref.
  • FIG. 4 is a flowchart illustrating the voltage signal adjustment method according to the embodiment.
  • FIG. 1 is a block diagram showing the configuration of the voltage signal detection system according to the present embodiment.
  • the voltage signal detection system according to the embodiment includes a measurement device 50, a voltage signal detection device 1 connected to the measurement device 50, and a host device 7 connected to the voltage signal detection device 1. It has.
  • the measuring device 50 is an instrument current transformer or an instrument transformer that outputs a current or voltage of the power system as a voltage signal corresponding to the transformation ratio.
  • the instrument current transformer is a Rogowski instrument current transformer.
  • the Rogowski instrument current transformer measures current using a Rogowski coil (air core coil) and outputs the current as a voltage signal corresponding to the transformation ratio.
  • the instrument transformer is a voltage dividing instrument transformer that measures voltage using a capacitor.
  • the voltage dividing instrument transformer outputs a voltage as a voltage signal corresponding to the transformation ratio (voltage dividing ratio). More specifically, the Rogowski instrument current transformer and the Rogowski instrument current transformer each output a signal obtained by time-differentiating the voltage signal.
  • the output signal of the measuring device 50 is input to the voltage signal detection device 1.
  • the voltage signal detection apparatus 1 is connected to the integration circuit 2 that integrates the time-differentiated output signal from the measuring device 50, the integration circuit 2, and the filter circuit 3 that cuts noise, and is connected to the filter circuit 3, and the voltage Amplifying circuit 4 for amplifying the signal to a specified amplitude; connected to amplifying circuit 4; connected to A / D converting circuit 5 for converting an analog signal into a digital signal; A / D converting circuit 5 and amplifying circuit 4; A signal processing circuit 6 having a function of performing various operations according to the application and transmitting the processing result to the host device 7; a peak hold circuit 10 connected to the output side of the amplifier circuit 4 and the signal processing circuit 6; A comparator circuit 11 having an output side of the peak hold circuit 10 and a reference voltage connected to the input side and an output side connected to the signal processing circuit 6 is provided.
  • FIG. 2 is a diagram showing a circuit configuration of the amplitude adjustment circuit according to the present embodiment.
  • the connection between the signal processing circuit 6 and the A / D conversion circuit 5 is not shown.
  • the amplitude adjustment circuit according to the present embodiment includes an amplifier circuit 4, a peak hold circuit 10, a comparator circuit 11, and a signal processing circuit 6.
  • the amplifier circuit 4 includes an input resistor R1 connected to the filter circuit 3, an operational amplifier 41 having one input terminal connected to the input resistor R1 and the other input terminal connected to the ground, and the input resistor R1 and the operational amplifier 41.
  • a resistor R21 and a digital potentiometer 42 connected in series with the output terminal are provided.
  • the resistor R21 is a fixed resistor.
  • the resistor R21 is connected in series with the digital potentiometer 42.
  • the digital potentiometer 42 has a variable resistor whose resistance value can be changed stepwise (discretely), and the resistance is represented by R22.
  • the resistor R21 and the resistor R22 constitute a feedback resistor of the amplifier circuit 4.
  • the amplification factor of the amplifier circuit 4 is given by ⁇ (R21 + R22) / R1.
  • the output of the amplifier circuit 4 is input to the peak hold circuit 10.
  • the peak hold circuit 10 holds and outputs the peak value (peak value) of the output of the amplifier circuit 4.
  • the output of the peak hold circuit 10 is input to one input terminal of the comparator circuit 11, and a preset reference voltage Vref is input to the other input terminal.
  • the comparator circuit 11 compares the output of the peak hold circuit 10 with the reference voltage Vref, and outputs an output corresponding to the comparison result.
  • FIG. 3 is a diagram showing the relationship between the output V of the amplifier circuit 4, the peak value Vp held by the peak hold circuit 10, and the reference voltage Vref.
  • FIG. 3A shows a case where Vp ⁇ Vref. In this case, the comparator circuit 11 outputs “L”.
  • FIG. 3B shows a case where Vp> Vref. In this case, the comparator circuit 11 outputs “H”. The output of the comparator circuit 11 is input to the signal processing circuit 6.
  • the signal processing circuit 6 includes a control processing unit 61 configured with a CPU or the like, and is connected to the comparator circuit 11 via an input / output port and an interrupt port.
  • the signal processing circuit 6 is connected to the peak hold circuit 10 and can transmit a reset signal to the peak hold circuit 10. When the peak hold circuit 10 receives the reset signal, the peak hold circuit 10 resets the held peak value.
  • the signal processing circuit 6 is connected to the amplifier circuit 4 via a bus.
  • the signal processing circuit 6 can adjust the resistance R22 of the digital potentiometer 42 via the bus.
  • FIG. 4 is a flowchart showing the voltage signal adjustment method according to the present embodiment.
  • the signal processing circuit 6 starts amplitude adjustment in response to a command from the host device 7.
  • the amplifier circuit 4 outputs in accordance with the amplification factor determined by the resistor 22.
  • the peak hold circuit 10 holds and outputs the peak value of the output of the amplifier circuit 4 (S1).
  • the comparator circuit 11 compares the peak value output from the peak hold circuit 10 with a preset reference voltage Vref, and outputs the comparison result to the signal processing circuit 6 (S2). When the output of the peak hold circuit 10 is smaller than the reference voltage Vref, the output of the comparator circuit 11 is “L”. When the output of the peak hold circuit 10 is larger than the reference voltage Vref, the output of the comparator circuit 11 becomes “H”.
  • the control processing unit 61 when the control processing unit 61 receives the output of the comparator circuit 11 via the input / output port, it determines whether or not the output of the comparator circuit 11 is “L” (S3).
  • the control processing unit 61 increases the resistance R22 of the digital potentiometer 42 by one step (S4), and resets the peak hold circuit 10 (S5).
  • the peak hold circuit 10 outputs the peak value of the output of the amplifier circuit 4 with the amplification factor increased by one stage (S6), and the comparator circuit 11 outputs the peak value output from the peak hold circuit 10 and the reference voltage Vref. (S7), the control processing unit 61 again determines whether or not the output of the comparator circuit 11 is “L” (S8).
  • the control processing unit 61 increases the resistance R 22 of the digital potentiometer 42 of the amplifier circuit 4 step by step, and the output of the comparator circuit 11 changes from “L” to “L”. R22 is increased until switching to H ".
  • the output of the comparator circuit 11 is switched from “L” to “H”, it means that the output of the amplifier circuit 4 has reached a desired voltage value (that is, a desired gain is obtained).
  • the control processing unit 61 finishes increasing the resistance R22 of the digital potentiometer 42 when the switching of the output of the comparator circuit 11 is received at the interrupt port.
  • the final resistance R22 of the digital potentiometer 42 can be a resistance value after the output of the comparator circuit 11 is switched from “L” to “H”, or can be a resistance value immediately before the switching.
  • the cycle in which R22 is increased by the control processing unit 61 must be longer than the cycle of the system current or voltage. As a result, the peak value of the output of the amplifier circuit 4 after increasing R22 is reliably captured by the peak hold circuit 10.
  • the control processing unit 61 reduces the resistance R22 of the digital potentiometer 42 by one step (S9), and the peak hold The circuit 10 is reset (S10).
  • the peak hold circuit 10 outputs the peak value of the output of the amplifier circuit 4 with the amplification factor decreased by one stage (S11), and the comparator circuit 11 outputs the peak value output from the peak hold circuit 10 and the reference voltage Vref. (S12), the control processing unit 61 determines whether or not the output of the comparator circuit 11 is “H” (S12).
  • the control processing unit 61 decreases the resistance R 22 of the digital potentiometer 42 of the amplifier circuit 4 step by step, and the output of the comparator circuit 11 changes from “H” to “H”. R22 is reduced until switching to L ".
  • the output of the comparator circuit 11 is switched from “H” to “L”, it means that the output of the amplifier circuit 4 has reached a desired voltage value (that is, a desired gain is obtained).
  • the control processing unit 61 ends the decrease in the resistance R22 of the digital potentiometer 42 when the switching of the output of the comparator circuit 11 is received at the interrupt port.
  • the final resistance R22 of the digital potentiometer 42 can be a resistance value after the output of the comparator circuit 11 is switched from “H” to “L”, or can be a resistance value immediately before the switching.
  • the cycle in which R22 is reduced by the control processing unit 61 must be longer than the cycle of the system current or voltage. As a result, the peak value of the output of the amplifier circuit 4 after increasing R22 is reliably captured by the peak hold circuit 10.
  • the amplifier circuit 4, the peak hold circuit 10, and the comparator circuit 11 that constitute the amplitude adjustment circuit are configured by analog circuits, and the amplifier circuit 4 having the digital potentiometer 42 is used.
  • the amplitude adjustment can be performed with high accuracy without requiring a complicated adjustment algorithm with a simple circuit configuration, and the voltage amplitude error due to the individual variation of the transformation ratio of the measuring device 50 is suppressed. It becomes possible.
  • the fixed resistor R21 is also provided as the feedback resistor of the amplifier circuit 4.
  • a configuration in which only the digital potentiometer 42 is provided without providing the fixed resistor R21 is also possible.
  • the provision of the fixed resistor R21 has the following advantages.
  • the fixed resistor R21 can be set so that a desired voltage is obtained at the center of the variation width.
  • the resistor R22 of the digital potentiometer 42 only needs to be adjusted for individual variations, so that high-resolution adjustment is possible, and the accuracy of amplitude adjustment can be improved in a shorter adjustment time.
  • the present invention is useful as a voltage signal detection device and a voltage signal adjustment method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

　電力系統の電流または電圧を変成比に応じた電圧信号として出力する計器用変流器または計器用変圧器の前記電圧信号を検出する電圧信号検出装置において、増幅回路の出力のピーク値と基準電圧との大小を比較し、ピーク値が前記基準電圧よりも小さい場合には、ピーク値が基準電圧よりも大きくなるまで増幅回路４のディジタルポテンショメータの抵抗値を１段階ずつ大きくし、ピーク値が前記基準電圧よりも大きい場合には、ピーク値が基準電圧よりも小さくなるまで増幅回路４のディジタルポテンショメータの抵抗値を１段階ずつ小さくすることで、振幅調整をする。

Description

電圧信号検出装置および電圧信号調整方法
　本発明は、電力系統の電流または電圧の計測値を変成比に応じた電圧信号として出力する計器用変流器または計器用変圧器の電圧信号を検出する電圧信号検出装置および電圧信号調整方法に関する。
　ロゴスキーコイル（空芯コイル）を利用して電流を計測するロゴスキー計器用変流器は、電流を変成比に応じた電圧信号として出力する。また、タンクの浮遊容量を利用して電圧を計測する分圧型計器用変圧器は、電圧を変成比（分圧比）に応じた電圧信号として出力する。いずれの場合にも、計測機器の出力信号は電圧信号検出装置に入力され電圧信号として検出される。
　従来の電圧信号検出装置は、ロゴスキー計器用変流器または分圧型計器用変圧器の出力信号が入力され、時間微分された出力信号を積分する積分回路と、この積分回路に接続され、ノイズをカットするフィルタ回路と、このフィルタ回路に接続され、電圧信号を規定の振幅まで増幅する増幅回路と、この増幅回路に接続され、アナログ信号をデジタル信号へ変換するＡ／Ｄ変換回路と、このＡ／Ｄ変換回路に接続され、用途に応じて種々の演算を実行し、処理結果を上位装置へ伝送する機能を有する信号処理回路とを備えた構成が一般的である。
　また、増幅回路は、入力抵抗Ｒ１、オペアンプ、および可変抵抗Ｒ３を有するメカニカルポテンショメータを備えた構成が一般的であり、増幅率は比Ｒ３／Ｒ１で決まる。
　また、同じ変成比のロゴスキー計器用変流器または分圧型計器用変圧器を用いる場合でも、実際には変成比に個体ばらつきがあるため、所望の大きさの電圧信号を検出すためには、機器ごとに増幅回路での振幅調整が必要となる。
　そのため、メカニカルポテンショメータを有する増幅回路では、電圧信号検出装置が検出する電圧信号の振幅を所望の大きさとするために、メカニカルポテンショメータの可変抵抗Ｒ３を調整する必要がある。
　特許文献１には、ディジタルポテンショメータを有する増幅回路が記載されている。
特開２０１０－６８５７２号公報
　しかしながら、上記したメカニカルポテンショメータを有する増幅回路については、増幅率の調整は手動での調整となるため、課電状態では調整が出来ず、安全確保のために系統の停電を取らなければならない。また、所望の振幅値を得るためには、調整→特性確認→再調整の工程を複数回実行しなければならず、調整のたびに停電が必要となり、調整作業に時間を要することとなる。
　一方、特許文献１では、調整を簡略化するために、ディジタルポテンショメータを有する増幅回路を用いている。この場合、信号処理回路は上位装置からの指令に応じて増幅回路に対してディジタルポテンショメータの可変抵抗Ｒ３を増減させ、Ａ／Ｄ変換回路の出力を予め設定された基準値と比較し、この比較結果に応じて同様の処理を繰り返すこととなる。
　しかしながら、特許文献１に記載された増幅率の調整方法では、ディジタルポテンショメータの可変抵抗Ｒ３を最適値に設定するためには、粗調整用と微調整用など２個以上のディジタルポテンショメータを用いる必要があり、回路構成が複雑になると共に、２個のディジタルポテンショメータを調整するためのアルゴリズムが複雑になるという問題がある。
　本発明は、上記に鑑みてなされたものであって、簡素な回路構成で、かつ、複雑な調整アルゴリズムを必要とすることなく高精度な振幅調整が可能な電圧信号検出装置および電圧信号調整方法を提供することを目的とする。
　上述した課題を解決し、目的を達成するために、本発明に係る電圧信号検出装置は、電力系統の電流または電圧を変成比に応じた電圧信号として出力する計器用変流器または計器用変圧器の前記電圧信号を検出する電圧信号検出装置であって、抵抗値が段階的に変更可能な可変抵抗器を有し、当該可変抵抗器の抵抗値に応じた増幅率で前記電圧信号を増幅する増幅回路と、前記増幅回路の出力のピーク値を出力するピークホールド回路と、前記ピークホールド回路の出力と基準電圧との大小を比較するコンパレータ回路と、前記コンパレータ回路の出力に基づき、前記ピークホールド回路の出力が前記基準電圧よりも小さい場合には、前記ピークホールド回路の出力が前記基準電圧よりも大きくなるまで前記可変抵抗器の抵抗値を１段階ずつ大きくし、前記ピークホールド回路の出力が前記基準電圧よりも大きい場合には、前記ピークホールド回路の出力が前記基準電圧よりも小さくなるまで前記可変抵抗器の抵抗値を１段階ずつ小さくする信号処理回路と、を備えることを特徴とする。
　本発明によれば、簡素な回路構成で、かつ、複雑な調整アルゴリズムを必要とすることなく高精度な振幅調整が可能になる、という効果を奏する。
図１は、実施の形態に係る電圧信号検出システムの構成を示すブロック図である。 図２は、実施の形態に係る振幅調整回路の回路構成を示す図である。 図３は、増幅回路の出力Ｖとピークホールド回路が保持するピーク値Ｖｐと基準電圧Ｖｒｅｆとの関係を示した図である。 図４は、実施の形態に係る電圧信号調整方法を示したフローチャートである。
　以下に、本発明の実施の形態に係る電圧信号検出装置および電圧信号調整方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
　図１は、本実施の形態に係る電圧信号検出システムの構成を示すブロック図である。図１に示すように、実施の形態に係る電圧信号検出システムは、計測機器５０と、計測機器５０に接続された電圧信号検出装置１と、電圧信号検出装置１に接続された上位装置７とを備えている。
　計測機器５０は、電力系統の電流または電圧を変成比に応じた電圧信号として出力する計器用変流器または計器用変圧器である。具体的には、計器用変流器は、ロゴスキー計器用変流器である。ロゴスキー計器用変流器は、ロゴスキーコイル（空芯コイル）を利用して電流を計測し、電流を変成比に応じた電圧信号として出力する。また、計器用変圧器は、キャパシタを利用して電圧を計測する分圧型計器用変圧器である。分圧型計器用変圧器は、電圧を変成比（分圧比）に応じた電圧信号として出力する。より詳細には、ロゴスキー計器用変流器およびロゴスキー計器用変流器は、それぞれ電圧信号を時間微分した信号を出力する。計測機器５０の出力信号は電圧信号検出装置１に入力される。
　電圧信号検出装置１は、計測機器５０からの時間微分された出力信号を積分する積分回路２と、積分回路２に接続され、ノイズをカットするフィルタ回路３と、フィルタ回路３に接続され、電圧信号を規定の振幅まで増幅する増幅回路４と、増幅回路４に接続され、アナログ信号をデジタル信号へ変換するＡ／Ｄ変換回路５と、Ａ／Ｄ変換回路５および増幅回路４に接続され、用途に応じて種々の演算を実行し、処理結果を上位装置７へ伝送する機能を有する信号処理回路６と、増幅回路４の出力側および信号処理回路６に接続されたピークホールド回路１０と、ピークホールド回路１０の出力側および基準電圧が入力側に接続されると共に出力側が信号処理回路６に接続されたコンパレータ回路１１とを備えている。
　図２は、本実施の形態に係る振幅調整回路の回路構成を示す図である。なお、図２では、信号処理回路６とＡ／Ｄ変換回路５との接続等については図示を省略している。図２に示すように、本実施の形態に係る振幅調整回路は、増幅回路４、ピークホールド回路１０、コンパレータ回路１１、および信号処理回路６を備えている。
　増幅回路４は、フィルタ回路３に接続される入力抵抗Ｒ１と、一方の入力端子には入力抵抗Ｒ１が接続され他方の入力端子がグランドに接続されたオペアンプ４１と、入力抵抗Ｒ１とオペアンプ４１の出力端子との間に直列に接続された抵抗Ｒ２１およびディジタルポテンショメータ４２とを備えている。ここで、抵抗Ｒ２１は固定抵抗である。抵抗Ｒ２１はディジタルポテンショメータ４２と直列に接続される。ディジタルポテンショメータ４２は、抵抗値を段階的（離散的）に変更可能な可変抵抗器を有し、その抵抗はＲ２２で表される。抵抗Ｒ２１および抵抗Ｒ２２は増幅回路４の帰還抵抗を構成する。増幅回路４の増幅率は、－（Ｒ２１＋Ｒ２２）／Ｒ１で与えられる。
　ピークホールド回路１０には、増幅回路４の出力が入力される。ピークホールド回路１０は、増幅回路４の出力のピーク値（波高値）を保持し出力する。
　コンパレータ回路１１の一方の入力端子には、ピークホールド回路１０の出力が入力され、他方の入力端子には、予め設定された基準電圧Ｖｒｅｆが入力される。コンパレータ回路１１は、ピークホールド回路１０の出力と基準電圧Ｖｒｅｆとの大小を比較し、比較結果に応じた出力をする。
　図３は、増幅回路４の出力Ｖとピークホールド回路１０が保持するピーク値Ｖｐと基準電圧Ｖｒｅｆとの関係を示した図である。図３（ａ）は、Ｖｐ＜Ｖｒｅｆの場合を示し、この場合は、コンパレータ回路１１は、“Ｌ”を出力する。図３（ｂ）は、Ｖｐ＞Ｖｒｅｆの場合を示し、この場合は、コンパレータ回路１１は、“Ｈ”を出力する。コンパレータ回路１１の出力は信号処理回路６に入力される。
　信号処理回路６は、ＣＰＵ等を備えて構成される制御処理部６１を備えており、入出力ポートおよび割込ポートを介してコンパレータ回路１１に接続されている。信号処理回路６は、ピークホールド回路１０と接続され、ピークホールド回路１０にリセット信号を送信することができる。ピークホールド回路１０は、リセット信号を受信すると、保持されたピーク値をリセットする。また、信号処理回路６は、バスを介して増幅回路４と接続されている。信号処理回路６は、バスを介してディジタルポテンショメータ４２の抵抗Ｒ２２を調整することができる。
　次に、本実施の形態の動作について説明する。図４は、本実施の形態に係る電圧信号調整方法を示したフローチャートである。
　まず、上位装置７からの指令に応じて信号処理回路６が振幅調整を開始する。増幅回路４は、この抵抗２２で決まる増幅率に応じた出力をする。ピークホールド回路１０は、増幅回路４の出力のピーク値を保持し出力する（Ｓ１）。
　コンパレータ回路１１は、ピークホールド回路１０が出力するピーク値と予め設定された基準電圧Ｖｒｅｆとを比較し、比較結果を信号処理回路６に出力する（Ｓ２）。なお、ピークホールド回路１０の出力が基準電圧Ｖｒｅｆよりも小さい場合、コンパレータ回路１１の出力は“Ｌ”となる。ピークホールド回路１０の出力が基準電圧Ｖｒｅｆよりも大きい場合、コンパレータ回路１１の出力は“Ｈ”となる。
　信号処理回路６では、制御処理部６１が入出力ポートを介してコンパレータ回路１１の出力を受け取ると、コンパレータ回路１１の出力が“Ｌ”であるか否かの判定をする（Ｓ３）。
　判定の結果、コンパレータ回路１１の出力が“Ｌ”である場合には（Ｓ３，Ｙｅｓ）、制御処理部６１はディジタルポテンショメータ４２の抵抗Ｒ２２を１段階大きくし（Ｓ４）、ピークホールド回路１０をリセットする（Ｓ５）。
　続いて、ピークホールド回路１０が、増幅率が１段増大した増幅回路４の出力のピーク値を出力し（Ｓ６）、コンパレータ回路１１が、ピークホールド回路１０が出力するピーク値と基準電圧Ｖｒｅｆとを比較し（Ｓ７）、制御処理部６１は、再度、コンパレータ回路１１の出力が“Ｌ”であるか否かの判定をする（Ｓ８）。
　判定の結果、コンパレータ回路１１の出力が“Ｌ”である場合には（Ｓ８，Ｙｅｓ）、再度、Ｓ４～Ｓ８の処理を繰り返す。判定の結果、コンパレータ回路１１の出力が“Ｈ”である場合には（Ｓ８，Ｎｏ）、振幅調整処理を終了する。
　すなわち、制御処理部６１は、コンパレータ回路１１から“Ｌ”信号を受けると、増幅回路４のディジタルポテンショメータ４２の抵抗Ｒ２２を１段階ずつ大きくしていき、コンパレータ回路１１の出力が“Ｌ”から“Ｈ”へ切り替わるまでＲ２２を大きくする。コンパレータ回路１１の出力が“Ｌ”から“Ｈ”へ切り替わったときは、増幅回路４の出力が所望の電圧値に達したこと（つまり、所望の増幅率を得たこと）を意味するため、制御処理部６１は、コンパレータ回路１１の出力の切り替わりを割り込みポートで受け取ったときに、ディジタルポテンショメータ４２の抵抗Ｒ２２の増加を終了する。ディジタルポテンショメータ４２の最終的な抵抗Ｒ２２は、コンパレータ回路１１の出力が“Ｌ”から“Ｈ”へ切り替わった後の抵抗値とすることができるし、切り替わる直前の抵抗値とすることもできる。
　なお、制御処理部６１によりＲ２２を増加させる周期は、系統の電流または電圧の周期よりも長くしなければならない。これにより、Ｒ２２を増加させた後の増幅回路４の出力のピーク値がピークホールド回路１０により確実に捉えられる。
　他方、Ｓ３における判定の結果、コンパレータ回路１１の出力が“Ｈ”である場合には（Ｓ３，Ｎｏ）、制御処理部６１はディジタルポテンショメータ４２の抵抗Ｒ２２を１段階小さくし（Ｓ９）、ピークホールド回路１０をリセットする（Ｓ１０）。
　続いて、ピークホールド回路１０が、増幅率が１段減少した増幅回路４の出力のピーク値を出力し（Ｓ１１）、コンパレータ回路１１が、ピークホールド回路１０が出力するピーク値と基準電圧Ｖｒｅｆとを比較し（Ｓ１２）、制御処理部６１は、コンパレータ回路１１の出力が“Ｈ”であるか否かの判定をする（Ｓ１２）。
　判定の結果、コンパレータ回路１１の出力が“Ｈ”である場合には（Ｓ１３，Ｙｅｓ）、再度、Ｓ９～Ｓ１３の処理を繰り返す。判定の結果、コンパレータ回路１１の出力が“Ｌ”である場合には（Ｓ１３，Ｎｏ）、振幅調整処理を終了する。
　すなわち、制御処理部６１は、コンパレータ回路１１から“Ｈ”信号を受けると、増幅回路４のディジタルポテンショメータ４２の抵抗Ｒ２２を１段階ずつ小さくしていき、コンパレータ回路１１の出力が“Ｈ”から“Ｌ”へ切り替わるまでＲ２２を小さくする。コンパレータ回路１１の出力が“Ｈ”から“Ｌ”へ切り替わったときは、増幅回路４の出力が所望の電圧値に達したこと（つまり、所望の増幅率を得たこと）を意味するため、制御処理部６１は、コンパレータ回路１１の出力の切り替わりを割り込みポートで受け取ったときに、ディジタルポテンショメータ４２の抵抗Ｒ２２の減少を終了する。ディジタルポテンショメータ４２の最終的な抵抗Ｒ２２は、コンパレータ回路１１の出力が“Ｈ”から“Ｌ”へ切り替わった後の抵抗値とすることができるし、切り替わる直前の抵抗値とすることもできる。
　なお、制御処理部６１によりＲ２２を減少させる周期は、系統の電流または電圧の周期よりも長くしなければならない。これにより、Ｒ２２を増加させた後の増幅回路４の出力のピーク値がピークホールド回路１０により確実に捉えられる。
　以上説明したように、本実施の形態によれば、振幅調整回路を構成する増幅回路４、ピークホールド回路１０、およびコンパレータ回路１１をアナログ回路で構成し、ディジタルポテンショメータ４２を有する増幅回路４を用いるようにしたので、簡素な回路構成で、かつ、複雑な調整アルゴリズムを必要とすることなく、高精度な振幅調整が可能になり、計測機器５０の変成比の個体ばらつきによる電圧振幅誤差を抑制することが可能となる。
　なお、本実施の形態では、増幅回路４の帰還抵抗として固定抵抗Ｒ２１も設けるようにしたが、固定抵抗Ｒ２１を設けずに、ディジタルポテンショメータ４２のみを設ける構成も可能である。ただし、固定抵抗Ｒ２１も設けた場合には、次のような利点がある。計測機器の変成比の個体ばらつき幅が既知の場合には、このばらつき幅の中央で所望の電圧が得られるように、固定抵抗Ｒ２１を設定することができる。これにより、ディジタルポテンショメータ４２の抵抗Ｒ２２は個体ばらつきのみを調整すればよいので、高分解能の調整が可能となり、より短い調整時間で振幅調整の精度を向上させることができる。
　以上のように、本発明は、電圧信号検出装置および電圧信号調整方法として有用である。
　１　電圧信号検出装置、２　積分回路、３　フィルタ回路、４　増幅回路、５　Ａ／Ｄ変換回路、６　信号処理回路、７　上位装置、１０　ピークホールド回路、１１　コンパレータ回路、４１　オペアンプ、４２　ディジタルポテンショメータ、６１　制御処理部。
 

Claims (6)

  1. 　電力系統の電流または電圧を変成比に応じた電圧信号として出力する計器用変流器または計器用変圧器の前記電圧信号を検出する電圧信号検出装置であって、
    　抵抗値が段階的に変更可能な可変抵抗器を有し、当該可変抵抗器の抵抗値に応じた増幅率で前記電圧信号を増幅する増幅回路と、
    　前記増幅回路の出力のピーク値を出力するピークホールド回路と、
    　前記ピークホールド回路の出力と基準電圧との大小を比較するコンパレータ回路と、
    　前記コンパレータ回路の出力に基づき、前記ピークホールド回路の出力が前記基準電圧よりも小さい場合には、前記ピークホールド回路の出力が前記基準電圧よりも大きくなるまで前記可変抵抗器の抵抗値を１段階ずつ大きくし、前記ピークホールド回路の出力が前記基準電圧よりも大きい場合には、前記ピークホールド回路の出力が前記基準電圧よりも小さくなるまで前記可変抵抗器の抵抗値を１段階ずつ小さくする信号処理回路と、
    　を備えることを特徴とする電圧信号検出装置。
  2. 　前記増幅回路の増幅率は、入力抵抗の抵抗値と帰還抵抗の抵抗値との比で決まり、
    　前記帰還抵抗は、前記入力抵抗と前記可変抵抗器とに直列に接続され前記可変抵抗器の抵抗値よりも抵抗値が大きい固定抵抗と、前記可変抵抗器とから成ることを特徴とする請求項１に記載の電圧信号検出装置。
  3. 　前記信号処理回路により前記可変抵抗器の抵抗値が増加または減少する周期は、前記電力系統の電流または電圧の周期よりも長いことを特徴とする請求項１または２に記載の電圧信号検出装置。
  4. 　電力系統の電流または電圧を変成比に応じた電圧信号として出力する計器用変流器または計器用変圧器の前記電圧信号を検出する電圧信号調整方法であって、
    　抵抗値が段階的に変更可能な可変抵抗器を有する増幅回路が、当該可変抵抗器の抵抗値に応じた増幅率で前記電圧信号を増幅して出力するステップと、
    　ピークホールド回路が、前記増幅回路の出力のピーク値を出力するステップと、
    　コンパレータ回路が、前記ピークホールド回路の出力と基準電圧との大小を比較するステップと、
    　信号処理回路が、前記コンパレータ回路の出力に基づき、前記ピークホールド回路の出力が前記基準電圧よりも小さい場合には、前記ピークホールド回路の出力が前記基準電圧よりも大きくなるまで前記可変抵抗器の抵抗値を１段階ずつ大きくし、前記ピークホールド回路の出力が前記基準電圧よりも大きい場合には、前記ピークホールド回路の出力が前記基準電圧よりも小さくなるまで前記可変抵抗器の抵抗値を１段階ずつ小さくするステップと、
    　を含むことを特徴とする電圧信号調整方法。
  5. 　前記増幅回路の増幅率は、入力抵抗の抵抗値と帰還抵抗の抵抗値との比で決まり、
    　前記帰還抵抗は、前記入力抵抗と前記可変抵抗器とに直列に接続され前記可変抵抗器の抵抗値よりも抵抗値が大きい固定抵抗と、前記可変抵抗器とから成ることを特徴とする請求項４に記載の電圧信号調整方法。
  6. 　前記信号処理回路により前記可変抵抗器の抵抗値が増加または減少する周期は、前記電力系統の電流または電圧の周期よりも長いことを特徴とする請求項４または５に記載の電圧信号調整方法。
PCT/JP2014/058917 2014-03-27 2014-03-27 電圧信号検出装置および電圧信号調整方法 WO2015145675A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2014/058917 WO2015145675A1 (ja) 2014-03-27 2014-03-27 電圧信号検出装置および電圧信号調整方法
JP2014545440A JPWO2015145675A1 (ja) 2014-03-27 2014-03-27 電圧信号検出装置および電圧信号調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/058917 WO2015145675A1 (ja) 2014-03-27 2014-03-27 電圧信号検出装置および電圧信号調整方法

Publications (1)

Publication Number Publication Date
WO2015145675A1 true WO2015145675A1 (ja) 2015-10-01

Family

ID=54194266

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/058917 WO2015145675A1 (ja) 2014-03-27 2014-03-27 電圧信号検出装置および電圧信号調整方法

Country Status (2)

Country Link
JP (1) JPWO2015145675A1 (ja)
WO (1) WO2015145675A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102403520B1 (ko) * 2020-12-01 2022-05-31 주식회사 에이텍 이상전압 공급시 보드 보호장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217821A (ja) * 1986-03-19 1987-09-25 株式会社日立製作所 デジタルリレ−の交流入力回路
JPH02128421U (ja) * 1989-03-31 1990-10-23
JPH05251972A (ja) * 1992-03-06 1993-09-28 Nec Corp オートゲインコントローラ
JP2001274645A (ja) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd 演算増幅回路および集積回路
JP2007243606A (ja) * 2006-03-08 2007-09-20 Sony Corp 信号増幅装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010068572A (ja) * 2008-09-09 2010-03-25 Meidensha Corp ディジタルポテンショメータ及び保護継電器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217821A (ja) * 1986-03-19 1987-09-25 株式会社日立製作所 デジタルリレ−の交流入力回路
JPH02128421U (ja) * 1989-03-31 1990-10-23
JPH05251972A (ja) * 1992-03-06 1993-09-28 Nec Corp オートゲインコントローラ
JP2001274645A (ja) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd 演算増幅回路および集積回路
JP2007243606A (ja) * 2006-03-08 2007-09-20 Sony Corp 信号増幅装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102403520B1 (ko) * 2020-12-01 2022-05-31 주식회사 에이텍 이상전압 공급시 보드 보호장치

Also Published As

Publication number Publication date
JPWO2015145675A1 (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
CN105743340B (zh) 雪崩光电二极管的偏压产生电路及相关的控制电路
CN109654125B (zh) 一种位移校正装置、磁悬浮轴承系统及其位移校正方法
KR102022701B1 (ko) 광학 파라미터를 측정하기 위한 조정 회로, 방법 및 광학 측정 시스템
TW201621502A (zh) 雪崩光電二極體的偏壓產生電路及相關的控制電路
JPWO2017094402A1 (ja) スイッチング電源装置及び誤差補正方法
WO2015145675A1 (ja) 電圧信号検出装置および電圧信号調整方法
US9634683B1 (en) Low power sigma-delta modulator architecture capable of correcting dynamic range automatically, method for implementing low power circuit thereof, and method for correcting and extending dynamic range of sigma-delta modulator automatically
JP2019092244A (ja) 電源装置
KR101768598B1 (ko) 전압센싱 및 제어 회로
CN110417411A (zh) 一种信号调理动态放大电路
CN106249040B (zh) 一种宽范围的动态电压测量电路及方法
KR101399893B1 (ko) 신호 계측 방법 및 신호 계측 장치
KR102180180B1 (ko) 분해능 제어 장치 및 분해능 제어 방법
US9903891B2 (en) Capacitive sensor
TWI502210B (zh) 遙控伺服馬達的扭矩估測電路及其扭矩偵測方法
KR101806893B1 (ko) 피드백 제어를 이용하는 변형률 측정 장치
US10250275B2 (en) Digital voltage sampling
JP3969579B2 (ja) 電磁流量計
JP6053997B1 (ja) フィルタ装置
US20150138148A1 (en) Touch signal gain control apparatus and method
US7881685B2 (en) Amplifier gain control
CN114740250A (zh) 模拟信号检测装置及方法
KR101548079B1 (ko) Rf 신호의 이득을 제어하는 전력 검출 장치 및 방법
JP4753897B2 (ja) 半導体装置の測定方法
KR20170066044A (ko) 오프셋 조절 장치 및 그를 이용한 센서 장치

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2014545440

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14887152

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14887152

Country of ref document: EP

Kind code of ref document: A1