JP2010021826A

JP2010021826A - 半導体集積回路

Info

Publication number: JP2010021826A
Application number: JP2008181088A
Authority: JP
Inventors: Takeshi Usui; 臼井　　猛
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2008-07-11
Filing date: 2008-07-11
Publication date: 2010-01-28

Abstract

【課題】複数の抵抗及び複数のコンデンサを含む信号処理回路を内蔵する半導体集積回路において、信号処理回路において用いられる抵抗及びコンデンサの時定数を正確に設定する。
【解決手段】この半導体集積回路は、複数の可変抵抗回路及び複数のコンデンサを含む信号処理回路と、第１の可変抵抗回路と第１のコンデンサとによって構成されるローパスフィルタ、及び、第２のコンデンサと第２の可変抵抗回路とによって構成されるハイパスフィルタを含み、所定の周波数を有する基準信号をローパスフィルタ及びハイパスフィルタに入力して得られる２つの出力信号に基づいて、該２つの出力信号のレベルがほぼ等しくなるように第１及び第２の可変抵抗回路の抵抗値を制御する１組の制御信号を生成し、該１組の制御信号を用いて信号処理回路における複数の可変抵抗回路の抵抗値を設定する定数設定回路とを具備する。
【選択図】図１

Description

本発明は、複数の抵抗及び複数のコンデンサを含む信号処理回路を内蔵する半導体集積回路に関し、特に、無線通信において高周波の受信信号を処理する半導体集積回路に関する。

ＧＰＳ（全地球測位システム）用のレシーバや携帯電話器や無線ＬＡＮ（ローカルエリア・ネットワーク）端末等の無線通信機器において、高周波の受信信号を処理する半導体集積回路（ＲＦＩＣ）が用いられている。例えば、ディジタル無線通信用のスーパーヘテロダイン受信機を構成するＲＦＩＣにおいては、受信信号の周波数変換に伴うイメージ妨害波を抑圧するために、複数の抵抗及び複数のコンデンサによって構成されるチャンネルフィルタが設けられている。しかしながら、半導体集積回路においては、抵抗やコンデンサの値がばらつくので、チャンネルフィルタの特性をどのようにして調整するかが問題となる。

関連する技術として、特許文献１には、高性能で広帯域なイメージ抑圧が可能なディジタル受信機を提供するために、可変移相器と、振幅整合型ポリフェーズフィルタと、多段ポリフェーズフィルタとを組み合わせて位相振幅補正機能を有する位相振幅整合型ポリフェーズフィルタが開示されている。振幅整合型ポリフェーズフィルタは、４個の抵抗及び４個の容量の値を、振幅誤差を考慮して設定することにより、振幅誤差補正を行う。また、多段ポリフェーズフィルタの出力を互いに加算減算処理することにより、イメージ信号電力が最小になるように振幅整合型ポリフェーズフィルタが制御される。しかしながら、フィルタ回路の特性としては、イメージ信号電力のみならず、出力信号の振幅及び位相を考慮しなければならないので、イメージ信号電力が最小になるように制御を行うことが必ずしも適しているとは限らない。
特開２００１−４５０８０号公報（第１、４頁、図１）

そこで、上記の点に鑑み、本発明は、複数の抵抗及び複数のコンデンサを含む信号処理回路を内蔵する半導体集積回路において、信号処理回路において用いられる抵抗及びコンデンサの時定数を正確に設定することを目的とする。

上記課題を解決するため、本発明の第１の観点に係る半導体集積回路は、複数の可変抵抗回路及び複数のコンデンサを含む信号処理回路と、第１の可変抵抗回路と第１のコンデンサとによって構成されるローパスフィルタ、及び、第２のコンデンサと第２の可変抵抗回路とによって構成されるハイパスフィルタを含み、所定の周波数を有する基準信号をローパスフィルタ及びハイパスフィルタに入力して得られる２つの出力信号に基づいて、該２つの出力信号のレベルがほぼ等しくなるように第１及び第２の可変抵抗回路の抵抗値を制御する１組の制御信号を生成し、該１組の制御信号を用いて信号処理回路における複数の可変抵抗回路の抵抗値を設定する定数設定回路とを具備する。

また、本発明の第２の観点に係る半導体集積回路は、複数の抵抗及び複数の可変容量回路を含む信号処理回路と、第１の抵抗と第１の可変容量回路とによって構成されるローパスフィルタ、及び、第２の可変容量回路と第２の抵抗とによって構成されるハイパスフィルタを含み、所定の周波数を有する基準信号をローパスフィルタ及びハイパスフィルタに入力して得られる２つの出力信号に基づいて、該２つの出力信号のレベルがほぼ等しくなるように第１及び第２の可変容量回路の容量値を制御する１組の制御信号を生成し、該１組の制御信号を用いて信号処理回路における複数の可変容量回路の容量値を設定する定数設定回路とを具備する。

ここで、複数の可変容量回路の各々が、第１のコンデンサと第２のコンデンサとの間にＭＯＳトランジスタのゲートとソース及びドレインとを接続して構成され、ＭＯＳトランジスタのゲートとソース及びドレインとの間に１組の制御信号が印加されるようにしても良い。

以上において、定数設定回路が、基準信号を生成する基準信号生成回路と、ローパスフィルタの出力信号を整流する第１の整流回路と、ハイパスフィルタの出力信号を整流する第２の整流回路と、第１及び第２の整流回路の出力信号をそれぞれ平滑して１組の制御信号を生成する第１及び第２の平滑回路とをさらに含むようにしても良い。

また、半導体集積回路が、アンテナによって受信された受信信号を増幅する増幅回路と、互いに直交する位相を有する第１及び第２の局部発振信号を生成する局部発振信号生成回路と、局部発振信号生成回路によって生成される第１の局部発振信号を用いて、増幅回路によって増幅された受信信号をダウンコンバートして第１の信号を生成する第１のミキサ回路と、局部発振信号生成回路によって生成される第２の局部発振信号を用いて、増幅回路によって増幅された受信信号をダウンコンバートして第２の信号を生成する第２のミキサ回路とをさらに具備し、信号処理回路が、第１及び第２の信号及びそれらを反転した信号に対してポリフェーズフィルタ処理を施すようにしても良い。

本発明によれば、所定の周波数を有する基準信号をローパスフィルタ及びハイパスフィルタに入力して得られる２つの出力信号に基づいて１組の制御信号を生成し、該１組の制御信号を用いて信号処理回路における複数の可変抵抗回路の抵抗値又は複数の可変容量回路の容量値を設定するので、信号処理回路において用いられる抵抗及びコンデンサの時定数を正確に設定することができる。

以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る半導体集積回路の構成を示すブロック図である。図１に示すように、この半導体集積回路２０は、アンテナ１０によって受信されたＲＦ（高周波）の受信信号を増幅するフロントエンドの増幅回路２１と、互いに直交する位相を有する第１の局部発振信号（Ｉ相）及び第２の局部発振信号（Ｑ相）を生成する局部発振信号生成回路２２と、第１の局部発振信号を用いて、増幅回路２１によって増幅された受信信号をＩＦ（中間周波）のＩ信号にダウンコンバートするミキサ回路２３と、第２の局部発振信号を用いて、増幅回路２１によって増幅された受信信号をＩＦ（中間周波）のＱ信号にダウンコンバートするミキサ回路２４と、ミキサ回路２３及び２４にそれぞれ接続されたローパスフィルタ（ＬＰＦ）２５及び２６と、Ｉ信号及びＱ信号に含まれているイメージ妨害波を抑圧することにより出力信号を生成するポリフェーズフィルタ２７と、ポリフェーズフィルタ２７において用いられる抵抗又はコンデンサの値を設定する定数設定回路２８とを含んでいる。

図２は、図１に示すポリフェーズフィルタの第１の具体例を示す図である。図２に示すように、ポリフェーズフィルタ２７は、「−１」のゲインを有する反転増幅器Ａ１及びＡ２と、ＣＲフィルタ群３０と、減算器３１及び３２とを含んでいる。

反転増幅器Ａ１は、Ｉ信号（ｃｏｓωｔ）を反転して反転Ｉ信号（−ｃｏｓωｔ）を生成する。また、反転増幅器Ａ２は、Ｑ信号（ｓｉｎωｔ）を反転して反転Ｑ信号（−ｓｉｎωｔ）を生成する。

ＣＲフィルタ群３０は、各チャンネルについて少なくとも１段のＣＲフィルタによって構成されるが、図２には、各チャンネルについて４段のＣＲフィルタによって構成される例が示されている。これらのＣＲフィルタは、可変抵抗回路（ボルテージ・コントロールド・レジスタ：電圧制御抵抗）Ｒ１１〜Ｒ１４と、コンデンサＣ１１〜Ｃ１４とを含んでいる。

各チャンネルについて複数段のＣＲフィルタが設けられる場合に、各段のＣＲフィルタの時定数ＣｉＲｉは、時定数ＣｉＲｉによって定まるカットオフ周波数（２πＣｉＲｉ）^−１が周波数軸（対数スケール）において等間隔となるように設定されることが望ましい。第１の具体例においては、可変抵抗回路Ｒ１１〜Ｒ１４が同一の抵抗値を有するように制御されるので、コンデンサＣ１１〜Ｃ１４の容量を変えることにより、それぞれのカットオフ周波数が設定される。

減算器３１は、第１チャンネルのＣＲフィルタの出力信号と第２チャンネルのＣＲフィルタの出力信号との間で減算を行うことにより、出力信号Ａを生成する。また、減算器３２は、第３チャンネルのＣＲフィルタの出力信号と第４チャンネルのＣＲフィルタの出力信号との間で減算を行うことにより、出力信号Ｂを生成する。出力信号Ａ及びＢは、差動出力信号を構成する。

図３は、図１に示す定数設定回路の第１の具体例を示す図である。定数設定回路２８は、所定の周波数を有する基準信号を生成する基準信号生成回路４０と、可変抵抗回路Ｒ３１とコンデンサＣ３１とによって構成されるローパスフィルタ４１と、コンデンサＣ３２と可変抵抗回路Ｒ３２とによって構成されるハイパスフィルタ４２と、ローパスフィルタ４１の出力信号を整流する整流回路４３と、ハイパスフィルタ４２の出力信号を整流する整流回路４４と、整流回路４３及び４４の出力信号をそれぞれ平滑して１組の制御信号Ｓ１及びＳ２を生成する平滑回路としてのＬＰＦ４５及び４６とを含んでいる。

図２及び図３に示す可変抵抗回路の抵抗値は、制御信号Ｓ１の電位と制御信号Ｓ２の電位との差とほぼ線形関係にあり、電圧（Ｓ１−Ｓ２＋α）とほぼ比例する。従って、定数設定回路２８は、基準信号生成回路４０によって生成される基準信号をローパスフィルタ４１及びハイパスフィルタ４２に入力して得られる２つの出力信号に基づいて、該２つの出力信号のレベルがほぼ等しくなるように可変抵抗回路Ｒ３１及びＲ３２の抵抗値を制御する制御信号Ｓ１及びＳ２を生成する。また、定数設定回路２８は、そのようにして生成された制御信号Ｓ１及びＳ２を用いて、ポリフェーズフィルタ２７における複数の可変抵抗回路の抵抗値Ｒｉを設定する。

半導体集積回路においては、抵抗やコンデンサの値がばらつくが、複数の抵抗間におけるばらつきの方向及び程度はほぼ同一であり、複数のコンデンサ間におけるばらつきの方向及び程度もほぼ同一である。従って、可変抵抗回路Ｒ３１及びＲ３２の抵抗値をほぼ同一とし、コンデンサＣ３１及びＣ３２の容量値をほぼ同一とすることができる。

また、ローパスフィルタ４１及びハイパスフィルタ４２の出力信号のレベルがほぼ等しくなるときには、基準信号の周波数において、可変抵抗回路Ｒ３１及びＲ３２のインピーダンスとコンデンサＣ３１及びＣ３２のインピーダンス（絶対値）とが等しくなっており、その時定数は、次式に示すように、基準信号の周波数ｆによって定められる。
Ｒ＝（２πｆＣ）^−１
ＣＲ＝（２πｆ）^−１

そのようにして生成された制御信号Ｓ１及びＳ２を用いて、ポリフェーズフィルタ２７における複数の可変抵抗回路の抵抗値Ｒｉを制御することにより、各段のＣＲフィルタにおけるカットオフ周波数ｆｉが定められる。
ｆｉ＝（２πＣｉＲｉ）^−１
その結果、各段のＣＲフィルタにおけるカットオフ周波数ｆｉは、基準信号の周波数ｆによって定められることになり、抵抗やコンデンサの値のばらつきが補正される。

図４は、図３に示す整流回路及びＬＰＦの具体例を示す図である。図４に示すように、整流回路４３及び４４の各々は、電流出力型の差動増幅器（トランス・コンダクタンス・アンプリファイア）Ａ３と、整流用のダイオードＤ１とによって構成される。また、ＬＰＦ４５及び４６の各々は、抵抗Ｒ２０と、コンデンサＣ２０とによって構成される。

差動増幅器Ａ３の非反転入力端子には、図３に示すローパスフィルタ４１又はハイパスフィルタ４２から信号Ｖ_ＩＮが入力され、差動増幅器Ａ３の反転入力端子には、参照電位Ｖ_ＲＥＦが入力される。差動増幅器Ａ３の出力電流によって発生する電圧の内で負の半サイクルはダイオードＤ１によってクランプされ、正の半サイクルが抵抗Ｒ２０及びコンデンサＣ２０によって平滑されて、制御信号Ｓ１又はＳ２が生成される。

図５は、図１に示すポリフェーズフィルタの第２の具体例を示す図である。図５に示すように、第２の具体例においては、図２に示す第１の具体例におけるＣＲフィルタ群３０の替わりに、ＣＲフィルタ群３０ａが設けられている。その他の点に関しては、第１の具体例と同様である。

ＣＲフィルタ群３０ａは、各チャンネルについて少なくとも１段のＣＲフィルタによって構成されるが、図５には、各チャンネルについて４段のＣＲフィルタによって構成される例が示されている。これらのＣＲフィルタは、抵抗Ｒ２１〜Ｒ２４と、可変容量回路（ボルテージ・コントロールド・キャパシタ：電圧制御コンデンサ）Ｃ２１〜Ｃ２４とを含んでいる。

各チャンネルについて複数段のＣＲフィルタが設けられる場合に、各段のＣＲフィルタの時定数ＣｉＲｉは、時定数ＣｉＲｉによって定まるカットオフ周波数（２πＣｉＲｉ）^−１が周波数軸（対数スケール）において等間隔となるように設定されることが望ましい。第２の具体例においては、可変容量回路Ｃ２１〜Ｃ２４が同一の容量値となるように制御されるので、抵抗Ｒ２１〜Ｒ２４の抵抗値を変えることにより、それぞれのカットオフ周波数が設定される。

図６は、図１に示す定数設定回路の第２の具体例を示す図である。定数設定回路２８は、所定の周波数を有する基準信号を生成する基準信号生成回路４０と、抵抗Ｒ４１と可変容量回路Ｃ４１とによって構成されるローパスフィルタ４１ａと、可変容量回路Ｃ４２と抵抗Ｒ４２とによって構成されるハイパスフィルタ４２ａと、ローパスフィルタ４１ａの出力信号を整流する整流回路４３と、ハイパスフィルタ４２ａの出力信号を整流する整流回路４４と、整流回路４３及び４４の出力信号をそれぞれ平滑して１組の制御信号Ｓ１及びＳ２を生成する平滑回路としてのＬＰＦ４５及び４６とを含んでいる。

図７は、図５及び図６に示す可変容量回路の具体例を示す図である。図７に示すように、可変容量回路は、コンデンサＣ_ＡとコンデンサＣ_Ｂとの間にＰチャネルＭＯＳトランジスタＱ１のゲートＧとソースＳ及びドレインＤとを接続して構成され、トランジスタＱ１のゲートＧとソースＳ及びドレインＤとの間に制御信号Ｓ１及びＳ２が印加される。なお、可変容量回路としては、ＰチャネルＭＯＳトランジスタ以外にも、ＮチャネルＭＯＳトランジスタやバラクタダイオードを用いることができる。

図５〜図７に示す可変容量回路の容量値は、制御信号Ｓ１の電位と制御信号Ｓ２の電位との差とほぼ線形関係にあり、電圧（Ｓ１−Ｓ２＋α）とほぼ比例する。従って、定数設定回路２８は、基準信号生成回路４０によって生成される基準信号をローパスフィルタ４１ａ及びハイパスフィルタ４２ａに入力して得られる２つの出力信号に基づいて、該２つの出力信号のレベルがほぼ等しくなるように、可変容量回路Ｃ４１及びＣ４２の容量値を制御する制御信号Ｓ１及びＳ２を生成する。また、定数設定回路２８は、そのようにして生成された制御信号Ｓ１及びＳ２を用いて、ポリフェーズフィルタ２７における複数の可変容量回路の容量値Ｃｉを設定する。

半導体集積回路においては、抵抗やコンデンサの値がばらつくが、複数の抵抗間におけるばらつきの方向及び程度はほぼ同一であり、複数のコンデンサ間におけるばらつきの方向及び程度もほぼ同一である。従って、抵抗Ｒ４１及びＲ４２の抵抗値をほぼ同一とし、可変容量回路Ｃ４１及びＣ４２の容量値をほぼ同一とすることができる。

また、ローパスフィルタ４１ａ及びハイパスフィルタ４２ａの出力信号のレベルがほぼ等しくなるときには、基準信号の周波数において、抵抗Ｒ４１及びＲ４２のインピーダンスと可変容量回路Ｃ４１及びＣ４２のインピーダンス（絶対値）とが等しくなっており、その時定数は、次式に示すように、基準信号の周波数ｆによって定められる。
Ｒ＝（２πｆＣ）^−１
ＣＲ＝（２πｆ）^−１

そのようにして生成された制御信号Ｓ１及びＳ２を用いて、ポリフェーズフィルタ２７における複数の可変容量回路の容量値Ｃｉを制御することにより、各段のＣＲフィルタにおけるカットオフ周波数ｆｉが定められる。
ｆｉ＝（２πＣｉＲｉ）^−１
その結果、各段のＣＲフィルタにおけるカットオフ周波数ｆｉは、基準信号の周波数ｆによって定められることになり、抵抗やコンデンサの値のばらつきが補正される。

以上においては、ポリフェーズフィルタにおける時定数を設定する場合について説明したが、本発明は、複数の可変抵抗回路及び複数のコンデンサを含む信号処理回路、又は、複数の抵抗及び複数の可変容量回路を含む信号処理回路における時定数を設定するために用いることが可能である。

図８は、本発明の第２の実施形態に係る半導体集積回路において用いられる信号処理回路を示す図である。この信号処理回路は、ローパスフィルタ及びハイパスフィルタとしても利用することができるし、図１に示す局部発振信号生成回路２２におけるπ／２移相器としても利用することができる。図８において、可変抵抗回路Ｒ１とコンデンサＣ１とがローパスフィルタを構成し、コンデンサＣ２と可変抵抗回路Ｒ２とがハイパスフィルタを構成する。可変抵抗回路Ｒ１及びＲ２の値を設定するために、図３に示す定数設定回路から制御信号Ｓ１及びＳ２が供給される。なお、図８において、可変抵抗回路の替わりに固定抵抗を用い、コンデンサの替わりに可変容量回路を用いるようにしても良い。その場合には、図６に示す定数設定回路が用いられる。

図９Ａは、図８に示す信号処理回路における周波数振幅特性を示す図である。図３に示す定数設定回路において、基準信号生成回路４０によって生成される基準信号の周波数を１ＭＨｚ、２ＭＨｚ、３ＭＨｚ、４ＭＨｚ、５ＭＨｚと変化させることにより、図８に示す信号処理回路のローパスフィルタ及びハイパスフィルタのカットオフ周波数がそれに追従して変化する。

図９Ｂは、図８に示す信号処理回路における周波数位相差特性を示す図である。図９Ｂにおいては、図８に示す信号処理回路のハイパスフィルタから出力される信号とローパスフィルタから出力される信号との位相差が示されている。図３に示す定数設定回路において、基準信号生成回路４０によって生成される基準信号の周波数を１ＭＨｚ、２ＭＨｚ、３ＭＨｚ、４ＭＨｚ、５ＭＨｚと変化させても、図８に示す信号処理回路によれば、広い周波数帯域においてほぼ９０°の位相差が得られる。

本発明の第１の実施形態に係る半導体集積回路の構成を示すブロック図。図１に示すポリフェーズフィルタの第１の具体例を示す図。図１に示す定数設定回路の第１の具体例を示す図。図３に示す整流回路及びＬＰＦの具体例を示す図。図１に示すポリフェーズフィルタの第２の具体例を示す図。図１に示す定数設定回路の第２の具体例を示す図。図５及び図６に示す可変容量回路の具体例を示す図。本発明の第２の実施形態に係る半導体集積回路において用いられる信号処理回路を示す図。図８に示す信号処理回路における周波数振幅特性を示す図。図８に示す信号処理回路における周波数位相差特性を示す図。

符号の説明

１０アンテナ、２０半導体集積回路、２１増幅回路、２２局部発振信号生成回路、２３、２４ミキサ回路、２５、２６ＬＰＦ、２７ポリフェーズフィルタ、２８定数設定回路、３０、３０ａＣＲフィルタ群、３１、３２減算器、４０基準信号生成回路、４１、４１ａローパスフィルタ、４２、４２ａハイパスフィルタ、４３、４４整流回路、４５、４６ＬＰＦ、Ｒ１〜Ｒ１４、Ｒ３１、Ｒ３２可変抵抗回路、Ｒ２０〜Ｒ２４、Ｒ４１、Ｒ４２抵抗、Ｃ１〜Ｃ１４、Ｃ２０、Ｃ３１、Ｃ３２、Ｃ_Ａ、Ｃ_Ｂコンデンサ、Ｃ２１〜Ｃ２４、Ｃ４１、Ｃ４２可変容量回路、Ａ１、Ａ２反転増幅器、Ａ３差動増幅器、Ｄ１ダイオード、Ｑ１ＰチャネルＭＯＳトランジスタ

Claims

複数の可変抵抗回路及び複数のコンデンサを含む信号処理回路と、
第１の可変抵抗回路と第１のコンデンサとによって構成されるローパスフィルタ、及び、第２のコンデンサと第２の可変抵抗回路とによって構成されるハイパスフィルタを含み、所定の周波数を有する基準信号を前記ローパスフィルタ及び前記ハイパスフィルタに入力して得られる２つの出力信号に基づいて、該２つの出力信号のレベルがほぼ等しくなるように前記第１及び第２の可変抵抗回路の抵抗値を制御する１組の制御信号を生成し、該１組の制御信号を用いて前記信号処理回路における前記複数の可変抵抗回路の抵抗値を設定する定数設定回路と、
を具備する半導体集積回路。
複数の抵抗及び複数の可変容量回路を含む信号処理回路と、
第１の抵抗と第１の可変容量回路とによって構成されるローパスフィルタ、及び、第２の可変容量回路と第２の抵抗とによって構成されるハイパスフィルタを含み、所定の周波数を有する基準信号を前記ローパスフィルタ及び前記ハイパスフィルタに入力して得られる２つの出力信号に基づいて、該２つの出力信号のレベルがほぼ等しくなるように前記第１及び第２の可変容量回路の容量値を制御する１組の制御信号を生成し、該１組の制御信号を用いて前記信号処理回路における前記複数の可変容量回路の容量値を設定する定数設定回路と、
を具備する半導体集積回路。
前記複数の可変容量回路の各々が、第１のコンデンサと第２のコンデンサとの間にＭＯＳトランジスタのゲートとソース及びドレインとを接続して構成され、前記ＭＯＳトランジスタのゲートとソース及びドレインとの間に前記１組の制御信号が印加される、請求項２記載の半導体集積回路。
前記定数設定回路が、
前記基準信号を生成する基準信号生成回路と、
前記ローパスフィルタの出力信号を整流する第１の整流回路と、
前記ハイパスフィルタの出力信号を整流する第２の整流回路と、
前記第１及び第２の整流回路の出力信号をそれぞれ平滑して前記１組の制御信号を生成する第１及び第２の平滑回路と、
をさらに含む、請求項１〜３のいずれか１項記載の半導体集積回路。
アンテナによって受信された受信信号を増幅する増幅回路と、
互いに直交する位相を有する第１及び第２の局部発振信号を生成する局部発振信号生成回路と、
前記局部発振信号生成回路によって生成される第１の局部発振信号を用いて、前記増幅回路によって増幅された受信信号をダウンコンバートして第１の信号を生成する第１のミキサ回路と、
前記局部発振信号生成回路によって生成される第２の局部発振信号を用いて、前記増幅回路によって増幅された受信信号をダウンコンバートして第２の信号を生成する第２のミキサ回路と、
をさらに具備し、前記信号処理回路が、前記第１及び第２の信号及びそれらを反転した信号に対してポリフェーズフィルタ処理を施す、請求項１〜４のいずれか１項記載の半導体集積回路。