JP4290721B2 - バンドパスフィルタ回路、並びに赤外線信号処理回路 - Google Patents

バンドパスフィルタ回路、並びに赤外線信号処理回路 Download PDF

Info

Publication number
JP4290721B2
JP4290721B2 JP2006309631A JP2006309631A JP4290721B2 JP 4290721 B2 JP4290721 B2 JP 4290721B2 JP 2006309631 A JP2006309631 A JP 2006309631A JP 2006309631 A JP2006309631 A JP 2006309631A JP 4290721 B2 JP4290721 B2 JP 4290721B2
Authority
JP
Japan
Prior art keywords
circuit
output
voltage
signal
bpf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006309631A
Other languages
English (en)
Other versions
JP2008125024A (ja
Inventor
高広 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006309631A priority Critical patent/JP4290721B2/ja
Priority to US11/933,054 priority patent/US7894727B2/en
Priority to CN2007101868115A priority patent/CN101183856B/zh
Publication of JP2008125024A publication Critical patent/JP2008125024A/ja
Application granted granted Critical
Publication of JP4290721B2 publication Critical patent/JP4290721B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45088—Indexing scheme relating to differential amplifiers the resulting deducted common mode signal being added to or controls the differential amplifier, and being a voltage signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45101—Control of the DC level being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled

Description

本発明は、ダイナミックレンジを減少させることなく電源ノイズ除去特性を向上させるバンドパスフィルタ回路、並びに赤外線信号処理回路に関する。
赤外線信号処理回路として一般的なものに、赤外線リモコン受信機、光空間伝送送受信機、およびIrDA(Infrared Data Association) Control等がある。
例えば従来の赤外線リモコン受信機１１０は、図２３に示すように、図示しない赤外線リモコン送信機から送信されたリモコン送信信号を電流信号Ｉｉｎに変換するフォトダイオードチップ１０１と、生成された電流信号Ｉｉｎを電圧信号に変換する電流―電圧変換回路１０２と、生成された電圧信号を増幅する増幅回路１０３と、増幅された電圧信号からキャリア周波数成分を取り出すバンドパスフィルタ回路（以下、ＢＰＦと記載）１０４と、取り出されたキャリア周波数成分からキャリアを検出するキャリア検出回路１０５と、キャリアの存在する時間を積分する積分回路１０６と、積分回路１０６の出力をスレッシュレベルと比較することによりキャリアの有無を判別してデジタル出力するヒステリシスコンパレータ１０７とを有する受信チップ１０８とを備えている。上記デジタル出力Ｄｏｕｔは、電子機器を制御するマイコン等に送られる。
図２４は、赤外線リモコン受信機１１０の上記各回路の出力を示しており、図（ａ）は、電流信号Ｉｉｎを示しており、図（ｂ）は、ＢＰＦ１０４の出力（実線）およびキャリア検出回路１０５の出力（点線）を示しており、図（ｃ）は、積分回路１０６の出力（実線）を示しており、図（ｄ）は、赤外線リモコン受信機１１０のデジタル出力Ｄｏｕｔを示している。なお、図（ｃ）における点線は、上記スレッシュレベルである。
ここで、赤外線リモコン受信機１１０では、非常に高い増幅を行うため、電源ノイズの影響が顕著なものとなる。従って、電源ノイズ除去特性ＰＳＲＲ(power supply rejection ratio)の向上が求められる。
図２５は、電源ノイズ除去特性の向上が可能な赤外線リモコン受信機１２０の構成を示している。赤外線リモコン受信機１２０は、赤外線リモコン受信機１１０の構成と同様な構成を備えているが、増幅回路１０３に代えて演算増幅回路１０３ａを備えている。
演算増幅回路１０３ａは、図２６に示すように、トランスコンダクタンスアンプ回路（以下、単にＧＭと記載）１１１と、定電圧回路（ＶＳ）１１２と、出力負荷ＺＬとを備えている。
演算増幅回路１０３ａのゲインＡｖは、
Ａｖ＝（ｖｏｕｔ＋−ｖｏｕｔ−）／（ｖｉｎ＋−ｖｉｎ−）＝ｇｍ＊ＺＬ
となる。
但し、
ｖｉｎ＋，ｖｉｎ−：演算増幅回路１０３ａの差動入力電圧
ｖｏｕｔ＋，ｖｏｕｔ−：演算増幅回路１０３ａの差動出力電圧
ｇｍ：ＧＭ１１１のトランスコンダクタンス
ＺＬ：負荷インピーダンス
である。
演算増幅回路１０３ａでは、図示のように、電源ノイズにより変動する電源電圧ｖｄｄではなく、定電圧回路１１２の出力電圧ｖｒｅｆをＧＭ１１１の電源電圧として供給することで、電源ノイズ除去特性を向上させることができる。しかしながら、演算増幅回路１０３ａでは、定電圧回路１１２の出力電圧ｖｒｅｆをＧＭ１１１の電源電圧とすることで、ダイナミックレンジがｖｄｄ−ｖｒｅｆの差電圧分減少する。例えば、電源電圧ｖｄｄが２．４Ｖの場合、ｖｄｄ−ｖｒｅｆの差電圧は通常０．２Ｖ程度必要であるため、定電圧回路１１２の出力電圧ｖｒｅｆは２．２Ｖとなり、ＧＭ１１１は、２．２Ｖでの動作となる。
特開平７−３０７６２４号公報（１９９５年１１月２１日公開） 特表２００１−５０２１４７号公報（２００１年２月１３日公開） 特表２００４−５０６３７５号公報（２００４年２月２６日公開） 特開２００４−５６５４１号公報（２００４年２月１９日公開） 特開平１１−３３１０７６号公報（１９９９年１１月３０日公開） 特開２００６−６０４１０号公報（２００６年３月２日公開）
電池駆動のデバイスでは、低電圧動作が要求されるが、定電圧回路１１２を用いた演算増幅回路１０３ａでは、上述のように低電圧動作において十分なダイナミックレンジを確保できず、低電圧動作に向かないという問題を生じる。
また、ＢＰＦ１０４は、増幅回路１０３の後段に配置され出力振幅が大きい。従って、ダイナミックレンジを確保するため、演算増幅回路１０３ａによる電源ノイズ除去特性の向上は行えない。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ダイナミックレンジを減少することなく、電源ノイズ除去特性を向上させることが可能なバンドパスフィルタ回路、並びに赤外線信号処理回路を実現することにある。
本発明に係るバンドパスフィルタ回路は、上記課題を解決するために、差動入力電圧を差動出力電流に変換する第１トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第２トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第３トランスコンダクタンスアンプ回路と、上記第１トランスコンダクタンスアンプ回路の差動出力電圧と基準電圧とが入力され、上記第１トランスコンダクタンスアンプ回路の差動出力電圧の直流電圧レベルを上記基準電圧と等しくするように、上記第１トランスコンダクタンスアンプ回路に第１制御信号を出力する第１コモンモードフィードバック回路と、上記第２トランスコンダクタンスアンプ回路の差動出力電圧と上記基準電圧とが入力され、上記第２トランスコンダクタンスアンプ回路の差動出力電圧の直流電圧レベルを上記基準電圧と等しくするように、上記第２トランスコンダクタンスアンプ回路に第２制御信号を出力する第２コモンモードフィードバック回路と、上記基準電圧として、電源電圧の影響の少ない電圧を上記第１コモンモードフィードバック回路および上記第２コモンモードフィードバック回路に供給する電圧供給回路と、第１コンデンサと、第２コンデンサと、第３コンデンサとを備え、非反転入力端子が、上記第１コンデンサを介して、上記第１トランスコンダクタンスアンプ回路の非反転出力部と上記第２トランスコンダクタンスアンプ回路の非反転入力部とに接続され、反転入力端子が、上記第２コンデンサを介して、上記第１トランスコンダクタンスアンプ回路の反転出力部と上記第２トランスコンダクタンスアンプ回路の反転入力部に接続され、上記第２トランスコンダクタンスアンプ回路の非反転出力部が、上記第１トランスコンダクタンスアンプ回路の反転入力部と、上記第３トランスコンダクタンスアンプ回路の非反転入力部および反転出力部と、上記第３コンデンサの一端とに接続され、上記第２トランスコンダクタンスアンプ回路の反転出力部が、上記第１トランスコンダクタンスアンプ回路の非反転入力部と、上記第３トランスコンダクタンスアンプ回路の反転入力部および非反転出力部と、上記第３コンデンサの他端とに接続され、上記第３トランスコンダクタンスアンプ回路の非反転出力部が、反転出力端子であり、上記第３トランスコンダクタンスアンプ回路の反転出力部が、非反転出力端子であり、上記第１トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第１コモンモードフィードバック回路の入力端子であり、上記第２トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第２コモンモードフィードバック回路の入力端子であり、上記各回路は、電源端子から電源電圧が供給されることを特徴としている。
本発明に係るバンドパスフィルタ回路は、上記の構成により、各トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルを基準電圧と等しくすることができ、上記基準電圧として、電源電圧の影響の少ない電圧を供給することができる。これにより、電源ノイズ除去特性を向上させることができる。また、上記各トランスコンダクタンスアンプ回路は、電源端子から電源電圧が供給される。従って、ダイナミックレンジの減少がない。以上より、ダイナミックレンジを減少させることなく、電源ノイズ除去特性を向上させることが可能なバンドパスフィルタ回路を提供することができるという効果を奏する。
本発明に係るバンドパスフィルタ回路は、上記電圧供給回路が、ソースが上記電源端子に接続されていると共に、ゲートとドレインとが互いに接続されている第１ＭＯＳトランジスタと、上記第１ＭＯＳトランジスタのゲートとドレインとの接続点にソースが接続され、ゲートとドレインとが互いに接続されてグラウンド端子に接続されている第２ＭＯＳトランジスタとを備え、上記第１ＭＯＳトランジスタのゲートとドレインとの接続点から、上記電圧が取り出されることが好ましい。
上記の構成によれば、上記電圧（ｖｒｅｆ）は、以下の式（１）のように表せる。
第１，第２ＭＯＳトランジスタには、等しい電流（Ｉｄ）が流れるため、
Ｉｄ＝（１／２）＊μｐ＊Ｃｏｘ＊（Ｗ１／Ｌ１）＊（ｖｇｓ１−ｖｔｈ）２＝（１／２）＊μｐ＊Ｃｏｘ＊（Ｗ２／Ｌ２）＊（ｖｇｓ２−ｖｔｈ）２
これより、
ｖｇｓ１＝ｖｔｈ＋（（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）１／２）＊（ｖｇｓ２−ｖｔｈ）
が求められる。
ｖｄｄ＝ｖｇｓ１＋ｖｇｓ２であるから、
＝ｖｔｈ＋（（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）１／２）＊（ｖｇｓ２−ｖｔｈ）＋ｖｇｓ２
となり、
ｖｒｅｆ＝ｖｇｓ２であるから、
＝｛（Ｗ１／Ｌ１）１／２／（（Ｗ２／Ｌ２）１／２＋（Ｗ１／Ｌ１）１／２）｝＊ｖｄｄ＋｛（（Ｗ２／Ｌ２）１／２−（Ｗ１／Ｌ１）１／２）／（（Ｗ２／Ｌ２）１／２＋（Ｗ１／Ｌ１）１／２）｝＊ｖｔｈ
（１）
但し、
Ｉｄ：ドレイン電流
μｐ：電子移動度
Ｃｏｘ：酸化膜容量
Ｗ：チャネル幅
Ｌ：チャネル長
Ｗ１／Ｌ１：第１ＭＯＳトランジスタのＷ／Ｌ比
Ｗ２／Ｌ２：第２ＭＯＳトランジスタのＷ／Ｌ比
ｖｇｓ１：第１ＭＯＳトランジスタのゲート−ソース間電圧
ｖｇｓ２：第２ＭＯＳトランジスタのゲート−ソース間電圧
ｖｔｈ：閾値電圧
ｖｄｄ：電源電圧
である。
ここで、例えば、Ｗ１＝Ｗ２＝Ｗ、Ｌ１＝９＊Ｌ２＝９＊Ｌとすると、上記式（１）は、
ｖｒｅｆ＝（１／４）＊ｖｄｄ＋（１／２）＊ｖｔｈ （２）
このように、上記電圧供給回路では、電源電圧の影響の少ない電圧を得ることができる。また、上記電圧供給回路では、２つのＭＯＳトランジスタの簡単な構成で、上記電圧を得ることができるというさらなる効果を奏する。
本発明に係るバンドパスフィルタ回路は、上記電圧供給回路が、ソースが電源端子に接続されていると共に、ゲートとドレインとが互いに接続されている第１ＭＯＳトランジスタと、上記第１ＭＯＳトランジスタのゲートとドレインとの接続点にソースが接続され、ゲートとドレインとが互いに接続されてグランド端子に接続されている第２ＭＯＳトランジスタと、上記第２ＭＯＳトランジスタに並列に接続された第４コンデンサとを備え、上記第１ＭＯＳトランジスタのゲートとドレインとの接続点から、上記基準電圧が取り出されることが好ましい。
上記の構成によれば、上記電圧（ｖｒｅｆａ）は、上記式（１）のように表せ、２つのＭＯＳトランジスタの簡単な構成で、上記電圧を得ることができるというさらなる効果を奏する。また、上記の構成によれば、上記第２ＭＯＳトランジスタに並列に第４コンデンサが設けられているため、ローパスフィルタを構成できる。これにより、高周波領域でも電源ノイズを除去できるというさらなる効果を奏する。
本発明に係るバンドパスフィルタ回路は、上記コモンモードフィードバック回路が、ＭＯＳトランジスタを有し、上記コモンモードフィードバック回路に備えられている定電流源の出力インピーダンスを大きくするカスコード回路を備えていることが好ましい。
上記の構成によれば、上記コモンモードフィードバック回路の定電流源の出力インピーダンスを大きくすることができる。これにより、上記コモンモードフィードバック回路を広帯域化することができるというさらなる効果を奏する。
本発明に係るバンドパスフィルタ回路は、少なくとも１つのトランスコンダクタンスアンプ回路のトランスコンダクタンスを調整する調整手段を備えていることが好ましい。
本発明に係るバンドパスフィルタ回路は、その構成により、上記調整手段を用いて上記各トランスコンダクタンスアンプ回路のトランスコンダクタンスを調整することにより、Ｑ値等の定数を調整することができる。
本発明に係る赤外線信号処理回路は、上記課題を解決するために、上記バンドパスフィルタ回路を備えていることを特徴としている。
上記の構成によれば、本発明に係る赤外線信号処理回路は、上記バンドパスフィルタ回路を備えているため、ダイナミックレンジを減少することなく電源ノイズ除去特性を向上させることができる。これにより、ダイナミックレンジを減少することなく電源ノイズ除去特性を向上させることが可能な赤外線信号処理回路を実現することができるという効果を奏する。
本発明に係る赤外線信号処理回路は、上記課題を解決するために、受光した赤外線信号を電気信号に変換する受光素子と、上記電気信号を増幅する増幅回路と、増幅された電気信号からキャリア周波数成分を取り出す、上記調整手段を備えたバンドパスフィルタ回路と、上記バンドパスフィルタ回路の出力信号と、ノイズ検出レベルである第１閾値電圧とを比較する第１比較回路と、上記バンドパスフィルタ回路の出力信号と、第１キャリア検出レベルである、上記第１閾値電圧より大きいレベルの第２閾値電圧とを比較する第２比較回路と、上記バンドパスフィルタ回路の出力信号と、上記バンドパスフィルタ回路の出力信号のレベルを判定するピーク検出レベルである、上記第２閾値電圧より大きいレベルの第３閾値電圧とを比較する第３比較回路と、上記第１比較回路の出力信号に基づいて、上記第１比較回路の出力信号が出力されないように、上記増幅回路のゲインを制御し、上記第３比較回路の出力信号に基づいて、上記第３比較回路の出力信号が出力されないように、上記バンドパスフィルタ回路のゲインおよびＱ値を制御する論理回路とを有し、上記第２比較回路の出力信号をキャリアとして出力するキャリア検出回路とを備えていることを特徴としている。
また、本発明に係る赤外線信号処理回路は、上記バンドパスフィルタ回路の出力信号と、第２信号検出レベルである、上記第２閾値電圧より大きいレベルの第４閾値電圧とを比較する第４比較回路と、上記第２比較回路の出力信号と上記第４比較回路の出力信号とから、上記キャリアを選択するセレクタ回路とをさらに備えていることが好ましい。
上記の構成によれば、本発明に係る各赤外線信号処理回路は、上記バンドパスフィルタ回路を備えているため、ダイナミックレンジを減少することなく電源ノイズ除去特性を向上させることができる。これにより、ダイナミックレンジを減少することなく電源ノイズ除去特性を向上させることが可能な赤外線信号処理回路を実現することができるという効果を奏する。
本発明の一つである演算増幅回路は、差動入力電圧を差動出力電流に変換するトランスコンダクタンスアンプ回路と、上記トランスコンダクタンスアンプ回路の差動出力電圧と基準電圧とが入力され、上記トランスコンダクタンスアンプ回路の差動出力電圧の直流電圧レベルを上記基準電圧と等しくするように、上記トランスコンダクタンスアンプ回路に制御信号を出力するコモンモードフィードバック回路と、上記基準電圧として、電源電圧の影響の少ない電圧を上記コモンモードフィードバック回路に供給する電圧供給回路と、上記トランスコンダクタンスアンプ回路の差動出力電圧が印加され、演算増幅回路の出力端子を構成する出力負荷と、上記各回路は、電源端子から電源電圧が供給されることを特徴としている。
上記演算増幅回路は、上記の構成により、トランスコンダクタンスアンプ回路の差動出力の直流電圧レベルを基準電圧と等しくすることができ、上記基準電圧として、電源電圧の影響の少ない電圧を供給することができる。また、上記トランスコンダクタンスアンプ回路は、電源端子から電源電圧が供給される。従って、ダイナミックレンジの減少がない。以上より、ダイナミックレンジを減少させることなく、電源ノイズ除去特性を向上させることが可能な演算増幅回路を提供することができるという効果を奏する。
〔実施の形態１〕
本発明に係る参考例について、図１〜図３に基づいて説明すると以下の通りである。
図１は、演算増幅回路５の構成を示している。
演算増幅回路５は、差動入力電圧を差動出力電流に変換するトランスコンダクタンスアンプ回路（以下、単にＧＭと記載）１と、ＧＭ１の差動出力電圧が印加され、演算増幅回路５の出力端子を構成する出力負荷ＺＬと、ＧＭ１の差動出力電圧と基準電圧ｖｒｅｆとが入力され、ＧＭ１の差動出力電圧の直流電圧レベルを基準電圧ｖｒｅｆと等しくするように、ＧＭ１に制御信号を出力するコモンモードフィードバック回路（以下、単にＣＭＦＢと記載）２と、基準電圧ｖｒｅｆをＣＭＦＢ２に供給する電圧供給回路（ＶＳ）３とを備えている。演算増幅回路５の入力端子は、ＧＭ１の非反転入力部および反転入力部である。
演算増幅回路５のゲインＡｖは、
Ａｖ＝（ｖｏｕｔ＋−ｖｏｕｔ−）／（ｖｉｎ＋−ｖｉｎ−）＝ｇｍ＊ＺＬ
となる。
ただし、
ｖｉｎ＋，ｖｉｎ−：演算増幅回路５の差動入力電圧
ｖｏｕｔ＋，ｖｏｕｔ−：演算増幅回路５の差動出力電圧
ｇｍ：ＧＭ１のトランスコンダクタンス
ＺＬ：負荷インピーダンス
である。
図２は、演算増幅回路５の具体的な構成を示している。演算増幅回路５は、ＣＭＯＳ（complementary metal oxide semiconductor）プロセスで構成可能である。
ＧＭ１は、Ｐチャネル型ＭＯＳトランジスタＭ１，Ｍ２と、Ｎチャネル型ＭＯＳトランジスタＭ３，Ｍ４と、定電流源Ｉ１〜Ｉ７とを備えている。
一端が電源端子に接続された定電流源Ｉ３の他端と、一端がＧＮＤ端子に接続された定電流源Ｉ６の他端とが接続され、定電流源Ｉ３に並列に定電流源Ｉ２が接続され、定電流源Ｉ６に並列にトランジスタＭ３が接続されている。一端が電源端子に接続された定電流源Ｉ４の他端と、一端がＧＮＤ端子に接続された定電流源Ｉ７の他端とが接続され、定電流源Ｉ４に並列に定電流源Ｉ５が接続され、定電流源Ｉ７に並列にトランジスタＭ４が接続されている。
トランジスタＭ３のドレインには、トランジスタＭ１のドレインが接続され、トランジスタＭ４のドレインには、トランジスタＭ２のドレインが接続されている。トランジスタＭ１，Ｍ２の各ソースは、互いに接続されて定電流源Ｉ１を介して電源端子に接続されている。トランジスタＭ１のゲートは、ＧＭ１の非反転入力端子に相当し、差動電圧ｖｉｎ＋が入力され、トランジスタＭ２のゲートは、ＧＭ１の反転入力端子に相当し、差動電圧ｖｉｎ−が入力される。
トランジスタＭ３のドレインと定電流源Ｉ３の他端との接続点は、ＧＭ１の出力端子であり、出力負荷ＺＬとしてのコンデンサＣＬの一端が接続され、トランジスタＭ４のドレインと定電流源Ｉ４の他端との接続点は、ＧＭ１の出力端子であり、コンデンサＣＬの他端が接続され、このコンデンサＣＬに並列に出力負荷ＺＬとしての抵抗ＲＬが接続されている。
ＣＭＦＢ２は、Ｐチャネル型ＭＯＳトランジスタＭ５〜Ｍ１０と、Ｎチャネル型ＭＯＳトランジスタＭ１１〜Ｍ１４と、定電流源Ｉ８〜Ｉ１０とを備えている。
トランジスタＭ５，Ｍ６の各ソースは、それぞれ互いに接続されて定電流源Ｉ８を介して電源端子に接続され、トランジスタＭ７，Ｍ８の各ソースは、それぞれ互いに接続されて定電流源Ｉ９を介して電源端子に接続され、トランジスタＭ９，Ｍ１０の各ソースは、それぞれ互いに接続されて定電流源Ｉ１０を介して電源端子に接続されている。
トランジスタＭ５のドレインは、トランジスタＭ１１のドレインに接続され、トランジスタＭ６のドレインは、自身のゲートに接続されると共に、トランジスタＭ８のドレインに接続されている。トランジスタＭ７のドレインは、トランジスタＭ５のドレインに接続されると共に、トランジスタＭ１１のゲートに接続され、トランジスタＭ８のドレインは、自身のゲートに接続されると共に、トランジスタＭ１２のドレインに接続されている。トランジスタＭ１１，Ｍ１２の各ゲートは互いに接続され、トランジスタＭ１１，Ｍ１２の各ソースは、ＧＮＤ端子に接続されている。
トランジスタＭ９のゲートは、トランジスタＭ８のゲートに接続され、トランジスタＭ９のドレインは、トランジスタＭ１３のドレインとゲートとに接続され、トランジスタＭ１０のドレインは、トランジスタＭ１４のドレインとゲートとに接続されている。トランジスタＭ１３，Ｍ１４の各ソースは、ＧＮＤ端子に接続されている。
トランジスタＭ５のゲートは、ＣＭＦＢ２の入力端子であり、抵抗ＲＬの他端（トランジスタＭ４のドレインと定電流源Ｉ４の他端との接続点とコンデンサＣＬの他端との接続点に接続されている）に接続され、トランジスタＭ７のゲートは、ＣＭＦＢ２の入力端子であり、抵抗ＲＬの一端（トランジスタＭ３のドレインと定電流源Ｉ３の他端との接続点とコンデンサＣＬの一端との接続点に接続されている）に接続されている。トランジスタＭ１４のドレインは、ＧＭ１のトランジスタＭ３，Ｍ４の各ゲートに接続されている。
電圧供給回路３は、Ｐチャネル型ＭＯＳトランジスタＭ１５，Ｍ１６（第１，第２ＭＯＳトランジスタ）を備えている。
トランジスタＭ１５のソースは、電源端子に接続され、トランジスタＭ１５のゲートとドレインとは互いに接続されて、トランジスタＭ１６のソースに接続されている。トランジスタＭ１６のゲートとドレインとは互いに接続されて、ＧＮＤ端子に接続されている。
ＣＭＦＢ２のトランジスタＭ１０のゲートは、トランジスタＭ１５のゲートとドレインとの接続点とトランジスタＭ１６のソースとの接続点に接続されている。
定電圧回路３のトランジスタＭ１５のゲートとドレインとの接続点とトランジスタＭ１６のソースとの接続点から、基準電圧ｖｒｅｆが取り出され、この基準電圧ｖｒｅｆは、ＣＭＦＢ２のトランジスタＭ１０のゲートに入力される。この結果、ＣＭＦＢ２のトランジスタＭ１４のドレインから上記制御信号としての制御電圧ｖｃｍｆｂが取り出され、この制御電圧ｖｃｍｆｂは、ＧＭ１のトランジスタＭ３，Ｍ４のゲートに入力される。これにより、ＧＭ１の差動出力の直流電圧レベルは、基準電圧ｖｒｅｆと等しくなる。
ここで、電圧供給回路３の基準電圧ｖｒｅｆは、以下の式（３）（上記式（１）と同一）によって表せる。
トランジスタＭ１５，Ｍ１６には、等しい電流（Ｉｄ）が流れるため、
Ｉｄ＝（１／２）＊μｐ＊Ｃｏｘ＊（Ｗ１／Ｌ１）＊（ｖｇｓ１−ｖｔｈ）２＝（１／２）＊μｐ＊Ｃｏｘ＊（Ｗ２／Ｌ２）＊（ｖｇｓ２−ｖｔｈ）２
これより、
ｖｇｓ１＝ｖｔｈ＋（（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）１／２）＊（ｖｇｓ２−ｖｔｈ）
が求められる。
ｖｄｄ＝ｖｇｓ１＋ｖｇｓ２であるから、
＝ｖｔｈ＋（（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）１／２）＊（ｖｇｓ２−ｖｔｈ）＋ｖｇｓ２
となり、
ｖｒｅｆ＝ｖｇｓ２であるから、
＝｛（Ｗ１／Ｌ１）１／２／（（Ｗ２／Ｌ２）１／２＋（Ｗ１／Ｌ１）１／２）｝＊ｖｄｄ＋｛（（Ｗ２／Ｌ２）１／２−（Ｗ１／Ｌ１）１／２）／（（Ｗ２／Ｌ２）１／２＋（Ｗ１／Ｌ１）１／２）｝＊ｖｔｈ
（３）
但し、
Ｉｄ：ドレイン電流
μｐ：電子移動度
Ｃｏｘ：酸化膜容量
Ｗ：チャネル幅
Ｌ：チャネル長
Ｗ１／Ｌ１：トランジスタＭ１５のＷ／Ｌ比
Ｗ２／Ｌ２：トランジスタＭ１６のＷ／Ｌ比
ｖｇｓ１：トランジスタＭ１５のゲート−ソース間電圧
ｖｇｓ２：トランジスタＭ１６のゲート−ソース間電圧
ｖｔｈ：閾値電圧
である。
ここで、例えば、Ｗ１＝Ｗ２＝Ｗ、Ｌ１＝９＊Ｌ２＝９＊Ｌとすると、上記式（３）は、
ｖｒｅｆ＝（１／４）＊ｖｄｄ＋（１／２）＊ｖｔｈ （４）
上記式（４）（上記式（２）と同一）において、ｖｄｄ＝３Ｖ，ｖｔｈ＝０．８Ｖとすると、ｖｒｅｆ＝１．１５Ｖが得られる。このとき、電源ノイズは（１／４）となり、−１２ｄＢの電源ノイズ除去特性が得られる。
このように、電圧供給回路３では、電源電圧の影響が少ない、すなわち電源ノイズを除去した基準電圧ｖｒｅｆが得られ、演算増幅回路５では、上述のように、この基準電圧ｖｒｅｆにより、ＧＭ１の差動出力の直流電圧レベルが設定される。従って、演算増幅回路５では、電源ノイズ除去特性を向上させることができる。
また、演算増幅回路５では、ＧＭ１の電源電圧は、電源端子から供給される電源電圧ｖｄｄである。従って、ダイナミックレンジを減少することがない。
また、演算増幅回路５では、ＧＭ１が全差動構成であるため、同相入力を除去でき、そのような電源ノイズが直接入力に重畳したとしても、キャンセルすることができる。
また、電圧供給回路３では、２つのＭＯＳトランジスタの簡単な構成で、基準電圧ｖｒｅｆが得られる。
図３は、演算増幅回路５の他の構成例である演算増幅回路５ａの構成を示している。
演算増幅回路５ａは、図示のように、ＧＭ１ａと、ＣＭＦＢ２ａと、定電圧回路３ａと、出力負荷ＺＬとを備えている。
ＧＭ１ａは、図示のように、図２に示すＧＭ１の構成に加えて、Ｐチャネル型ＭＯＳトランジスタＭ２１〜Ｍ２３を有するカスコード回路４ａと、Ｎチャネル型ＭＯＳトランジスタＭ２４，Ｍ２５を有するカスコード回路４ｂとを備えている。
トランジスタＭ２１は、トランジスタＭ１，Ｍ２の各ソースの接続点と定電流源Ｉ１との間に接続されている。トランジスタＭ２２は、トランジスタＭ１のドレインと定電流源Ｉ３の他端との接続点と定電流源Ｉ３との間に接続されている。トランジスタＭ２３は、トランジスタＭ２のドレインと定電流源Ｉ４の他端との接続点と定電流源Ｉ４との間に接続されている。トランジスタＭ２４は、トランジスタＭ１のドレインとトランジスタＭ２２のドレインとの間に接続されている。トランジスタＭ２５は、トランジスタＭ２のドレインとトランジスタＭ２５のドレインとの間に接続されている。
ＣＭＦＢ２ａは、図２に示すＣＭＦＢ２の構成に加えて、Ｐチャネル型ＭＯＳトランジスタＭ２６〜Ｍ２８を有するカスコード回路４ｃと、Ｎチャネル型ＭＯＳトランジスタＭ２９〜Ｍ３２を有するカスコード回路４ｄとを備えている。
トランジスタＭ２６は、トランジスタＭ５，Ｍ６の各ソースの接続点と定電流源Ｉ８との間に接続されている。トランジスタＭ２７は、トランジスタＭ７，Ｍ８の各ソースの接続点と定電流源Ｉ９との間に接続されている。トランジスタＭ２８は、トランジスタＭ９，Ｍ１０の各ソースの接続点と定電流源Ｉ１０との間に接続されている。
トランジスタＭ２９は、トランジスタＭ５，Ｍ７の各ドレインの接続点とトランジスタＭ１１のドレインとの間に接続されている。トランジスタＭ３０は、トランジスタＭ６，Ｍ８の各ドレインの接続点とトランジスタＭ１２のドレインとの間に接続されている。トランジスタＭ３１は、トランジスタＭ９のドレインとトランジスタＭ１３のゲートとの接続点とトランジスタＭ１３のドレインとの間に接続されている。トランジスタＭ３２は、トランジスタＭ１０のドレインとトランジスタＭ１４のゲートとの接続点とトランジスタＭ１４のドレインとの間に接続されている。
カスコード回路４ａ，４ｃのトランジスタの各ゲートは、それぞれ互いに接続されて、バイアス電圧ｖｂｉａｓ２が入力され、カスコード回路４ｂ，４ｄのトランジスタの各ゲートは、それぞれ互いに接続されて、バイアス電圧ｖｂｉａｓ１が入力される。
このように、ＧＭ１ａ、ＣＭＦＢ２ａは、それぞれカスコード回路を備えている。これにより、ＧＭ１ａ、ＣＭＦＢ２ａを広帯域化できる。
例えばカスコード回路４ｃ，４ｄを備えていない場合のＣＭＦＢ２ａの定電流源の出力インピーダンスをｒｏ１とすると、カスコード回路４ｃ，４ｄを備えている場合の定電流源のＣＭＦＢ２ａの出力インピーダンスｒｏ２は、
ｒｏ２＝ｇｍｃ＊ｒｏｃ＊ｒｏ１ （５）
となる。
但し、
ｇｍｃ：カスコード回路４ｃ，４ｄのトランジスタのトランスコンダクタンス
ｒｏｃ：カスコード回路４ｃ，４ｄのトランジスタの出力インピーダンス
上記式（５）に示すように、カスコード回路を備えることにより、カスコード回路を備えていない場合と比較して定電流源の出力インピーダンスを大きくすることができ、これにより、広帯域化できる。
次に、電圧供給回路３ａは、図２に示す電圧供給回路３の構成に加えて、トランジスタＭ１６に並列にコンデンサＣ１（コンデンサ，第４コンデンサ）が設けられている。定電圧回路３ａの基準電圧Ｖｒｅｆａは、定電圧回路３の基準電圧ｖｒｅｆを示す上記式（３）で表される。従って、電源電圧の影響の少ない、すなわち電源ノイズを除去した電圧を得ることができる。
また、電圧供給回路３ａでは、コンデンサＣ１を備えているため、ローパスフィルタを構成できる。
トランジスタＭ１６とコンデンサＣ１との並列接続インピーダンスは、
（１／ｇｍ２）／／（１／（ｓ＊Ｃ１））＝１／（ｓ＊Ｃ１＋ｇｍ２）
基準電圧ｖｒｅｆａは、電源電圧ｖｄｄをトランジスタＭ１５のインピーダンスと、トランジスタＭ１６およびコンデンサＣ１の並列接続インピーダンスとで分割した値となるので、
ｖｒｅｆａ＝ｖｄｄ＊（１／ｇｍ２）／／（１／（ｓ＊Ｃ１））／（（１／ｇｍ１）＋（１／ｇｍ２）／／（１／（ｓ＊Ｃ１）））
＝ｖｄｄ＊（１／（ｓ＊Ｃ１＋ｇｍ２））／（（１／ｇｍ１）＋１／（ｓ＊Ｃ１＋ｇｍ２））
整理することにより、
ｖｒｅｆａ＝（ｇｍ１／Ｃ１）／（ｓ＋（１／Ｃ１）＊（１／（（１／ｇｍ１）／／（１／ｇｍ２））））
となり、Ｃ１＊（（１／ｇｍ１）／／（１／ｇｍ２））の時定数のローパスフィルタを得られる。
但し、
ｇｍ１：トランジスタＭ１５のトランスコンダクタンスであり、μｐ＊Ｃｏｘ＊（Ｗ１／Ｌ１）＊（ｖｇｓ１−Ｖｔｈ）で表される。
ｇｍ２：トランジスタＭ１６のトランスコンダクタンスであり、μｐ＊Ｃｏｘ＊（Ｗ２／Ｌ２）＊（Ｖｇｓ２−Ｖｔｈ）で表される。
このように、電圧供給回路３ａでは、ローパスフィルタを備えるため、高周波領域でも電源ノイズを除去することができる。
以上のように、本発明に係る演算増幅回路は、ＧＭとＣＭＦＢとを備えることにより、ＧＭの差動出力電圧の直流電圧レベルを基準電圧ｖｒｅｆと等しくするようにし、そして、この基準電圧ｖｒｅｆとして、電源電圧の影響の少ない電圧を供給することで、電源ノイズを除去している。また、ＧＭの電源電圧を電源端子から供給することで、ダイナミックレンジを確保している。
〔実施の形態２〕
本発明に係る一実施形態について、図４〜図７に基づいて説明すると以下の通りである。
図４は、バンドパスフィルタ回路（以下、ＢＰＦと記載）２０の構成を示している。
ＢＰＦ２０は、差動入力電圧を差動出力電流に変換するトランスコンダクタンスアンプ回路（以下、単にＧＭと記載）１１〜１３（第１トランスコンダクタンスアンプ回路〜第３トランスコンダクタンスアンプ回路）と、コモンモードフィードバック回路（以下、単にＣＭＦＢと記載）１４，１５（第１，第２コモンモードフィードバック回路）と、コンデンサＣ１１〜Ｃ１３（第１コンデンサ〜第３コンデンサ）と、上記実施の形態１における電圧供給回路３とを備えている全差動型バンドパスフィルタ回路である。なお、以下、装置を総称して記載する場合、例えばＧＭ１１〜ＧＭ１３を総称して記載する場合は、単に「ＧＭ」と記載する。また、電圧供給回路３については、上記実施の形態１で説明したため、ここではその説明を省略する。
ＧＭ１１の非反転出力部は、ＧＭ１２の非反転入力部に接続され、ＧＭ１１の反転出力部は、ＧＭ１２の反転入力部に接続されている。ＧＭ１２の非反転出力部は、ＧＭ１３の非反転入力部に接続され、ＧＭ１２の反転出力部は、ＧＭ１３の反転入力部に接続されている。
ＧＭ１２の非反転出力部は、ＧＭ１１の反転入力部に接続され、ＧＭ１２の反転出力部は、ＧＭ１１の非反転入力部に接続されている。また、ＧＭ１２の非反転出力部と反転出力部とには、コンデンサＣ１３が接続されている。また、ＧＭ１２の非反転出力部は、ＧＭ１３の反転出力部に接続され、ＧＭ１２の反転出力部は、非反転出力部に接続されている。
ＢＰＦ２０の非反転入力端子ＩＮ＋は、コンデンサＣ１１を介して、ＧＭ１１の非反転出力部とＧＭ１２の非反転入力部との接続点に接続され、ＢＰＦ２０の反転入力端子ＩＮ−は、コンデンサＣ１２を介して、ＧＭ１１の反転出力部とＧＭ１２の反転入力部との接続点に接続されている。ＢＰＦ２０の非反転出力端子ＯＵＴ＋は、ＧＭ１３の反転出力部に相当し、ＢＰＦ２０の反転出力端子ＯＵＴ−は、ＧＭ１３の非反転出力部に相当する。
ＣＭＦＢ１４は、ＧＭ１１の非反転出力部および反転出力部を入力端子とし、ＧＭ１１の差動出力電圧と、電圧供給回路３から供給される電源電圧の影響の少ない、すなわち電源ノイズが除去された基準電圧ｖｒｅｆとが入力され、ＧＭ１１の差動出力電圧の直流電圧レベルが基準電圧ｖｒｅｆと等しくなるように、ＧＭ１１に第１制御信号を出力する。ＣＭＦＢ１５は、ＧＭ１２の非反転出力部および反転出力部を入力端子とし、ＧＭ１２の差動出力電圧と電圧供給回路３から供給される基準電圧ｖｒｅｆとが入力され、ＧＭ１２の差動出力電圧の直流電圧レベルが基準電圧ｖｒｅｆと等しくなるように、ＧＭ１２に第２制御信号を出力する。ＣＭＦＢ１４，１５の具体的な構成は、上記実施の形態１で示したＣＭＦＢ２（図２）と同様であるため、ここではその説明を省略する。
図５は、ＧＭの具体的な構成を示している。
ＧＭは、Ｐチャネル型ＭＯＳトランジスタＭ３１〜Ｍ３６と、Ｎチャネル型ＭＯＳトランジスタＭ３７〜Ｍ４０と、電流源Ｉ１１〜Ｉ１７と、抵抗ＲＥとを備えている。
トランジスタＭ３１のソースは、電流源Ｉ１１を介して電源端子に接続され、トランジスタＭ３２のソースは、電流源Ｉ１２を介して電源端子に接続されている。トランジスタＭ３１のソースと電流源Ｉ１１との接続点と、トランジスタＭ３２のソースと電流源Ｉ１２との接続点には、抵抗ＲＥが接続されている。トランジスタＭ３１のドレインには、トランジスタＭ３３のソースが接続され、トランジスタＭ３２のドレインには、トランジスタＭ３４のソースが接続されている。トランジスタＭ３３のゲートとドレインとは、互いに接続されてＧＮＤ端子に接続され、トランジスタＭ３４のゲートとドレインとは、互いに接続されてＧＮＤ端子に接続されている。トランジスタＭ３１のゲートは、非反転入力部であり、トランジスタＭ３２のゲートは、反転入力部である。
トランジスタＭ３５は、各ゲートがそれぞれ互いに接続され、また、各ソースがそれぞれ互いに接続されているトランジスタＭ３５−０〜Ｍ３５−４を備えている。トランジスタＭ３６は、各ゲートがそれぞれ互いに接続され、また、各ソースがそれぞれ互いに接続されているトランジスタＭ３６−０〜Ｍ３６−４を備えている。トランジスタＭ３７は、各ソースがそれぞれ互いに接続されているトランジスタＭ３７−１〜Ｍ３７−４を備えている。トランジスタＭ３８は、各ソースがそれぞれ互いに接続されているトランジスタＭ３８−１〜Ｍ３８−４を備えている。
トランジスタＭ３５のゲートは、すなわちそれぞれが互いに接続されたトランジスタＭ３５−０〜Ｍ３５−４の各ゲートは、トランジスタＭ３２のドレインに接続され、トランジスタＭ３６のゲートは、すなわちそれぞれが互いに接続されたトランジスタＭ３６−０〜Ｍ３６−４の各ゲートは、トランジスタＭ３１のドレインに接続されている。
トランジスタＭ３５のソースは、すなわちそれぞれが互いに接続されたトランジスタＭ３５−０〜Ｍ３５−４の各ソースは、電流源Ｉ１３を介して電源端子に接続され、同様に、トランジスタＭ３６のソースは、すなわちそれぞれが互いに接続されたトランジスタＭ３６−０〜Ｍ３６−４の各ソースは、電流源Ｉ１３を介して電源端子に接続されている。
トランジスタＭ３５−１のドレインは、トランジスタＭ３７−１のドレインに接続され、トランジスタＭ３５−２のドレインは、トランジスタＭ３７−２のドレインに接続され、トランジスタＭ３５−３のドレインは、トランジスタＭ３７−３のドレインに接続され、トランジスタＭ３５−４のドレインは、トランジスタＭ３７−４のドレインに接続されている。トランジスタＭ３７−１〜Ｍ３７−４のそれぞれ互いに接続されている各ソースは、ＧＮＤ端子に接続されている。
トランジスタＭ３６−１のドレインは、トランジスタＭ３８−１のドレインに接続され、トランジスタＭ３６−２のドレインは、トランジスタＭ３８−２のドレインに接続され、トランジスタＭ３６−３のドレインは、トランジスタＭ３８−３のドレインに接続され、トランジスタＭ３６−４のドレインは、トランジスタＭ３８−４のドレインに接続されている。トランジスタＭ３８−１〜Ｍ３８−４のそれぞれ互いに接続されている各ソースは、ＧＮＤ端子に接続されている。
トランジスタＭ３７−１，Ｍ３８−１の各ゲートには、レジスタから調整信号ＳＷ１が入力され、トランジスタＭ３７−２，Ｍ３８−２の各ゲートには、レジスタから調整信号ＳＷ２が入力され、トランジスタＭ３７−３，Ｍ３８−３の各ゲートには、レジスタから調整信号ＳＷ３が入力され、トランジスタＭ３７−４，Ｍ３８−４の各ゲートには、レジスタから調整信号ＳＷ４が入力される。
一端が電源端子に接続された電流源Ｉ１４の他端と、一端がＧＮＤ端子に接続された電流源Ｉ１６の他端とが接続され、電流源Ｉ１６に並列にトランジスタＭ３９が接続されている。一端が電源端子に接続された電流源Ｉ１５の他端と、一端がＧＮＤ端子に接続された電流源Ｉ１７の他端とが接続され、電流源Ｉ１７に並列にトランジスタＭ４０が接続されている。
トランジスタＭ３９のドレインには、トランジスタＭ３５−０のドレインが接続され、トランジスタＭ４０のドレインには、トランジスタＭ３６−０のドレインが接続されている。トランジスタＭ３９のドレインとトランジスタＭ３５−０のドレインとの接続点をｐ１とし、トランジスタＭ４０のドレインとトランジスタＭ３６−０のドレインとの接続点をｐ２とする。接続点ｐ１は、反転出力部であり、接続点ｐ２は、非反転出力部である。接続点ｐ１，ｐ２は、ＣＭＦＢの入力端子でもあり、トランジスタＭ３９，Ｍ４０の各ゲートには、ＣＭＦＢから制御電圧ｖｃｍｆｂ（第１，第２制御信号）が入力される。これにより、ＧＭの差動出力電圧の直流電圧レベルは、基準電圧ｖｒｅｆと等しくなる。なお、図５は、ＧＭ１１，１２の構成を示しており、ＧＭ１３は、基本的にＧＭ１１，１２の構成と同様な構成を有しているが、トランジスタＭ３９，Ｍ４０を備えておらず、ＣＭＦＢに接続されていない。
ＢＰＦ２０では、上記実施の形態１における演算増幅回路５同様、電圧供給回路３から電源電圧の影響が少ない、すなわち電源ノイズを除去した基準電圧ｖｒｅｆが供給され、この基準電圧ｖｒｅｆを用いてＧＭ１１，１２の差動出力電圧の直流電圧レベルが設定される。従って、ＢＰＦ２０においても、電源ノイズ除去特性を向上させることができる。
また、ＢＰＦ２０では、ＧＭ１１，１２の電源電圧は、電源端子から供給される電源電圧ｖｄｄである。従って、ダイナミックレンジを減少することがない。
また、ＢＰＦ２０を上述のような全差動型バンドパスフィルタ回路とすることで、同相入力を除去することができるため、入力に電源ノイズが重畳した場合でも、その電源ノイズをキャンセルすることができる。
ところで、上述のような構成を有するＢＰＦ２０の伝達関数Ｈ（ｓ）は、以下の式（６）のように表せる。また、ＢＰＦ２０の各定数（固有角周波数ω０，Ｑ値，ゲインＨ）は、それぞれ式（７）〜（９）のように表せる。
キルヒホフの法則より、
ＧＭ１１の非反転出力部の出力は、
ｇｍ１１＊（−ｖｏ−ｖｏ）＝ｓ＊Ｃ１１＊（ｖ１−ｖｉｎ）
となり、
ＧＭ１１の反転出力部の出力は、
−ｇｍ１１＊（−ｖｏ−ｖｏ）＝ｓ＊Ｃ１１＊（−ｖ１−（−ｖｉｎ））
となり、非反転出力部の出力と等しくなる。
また、ＧＭ１２の非反転出力部の出力は、
ｇｍ１２＊（ｖ１−（−ｖ１））−ｇｍ１３＊（ｖｏ−（−ｖｏ））＝ｓ＊Ｃ１３＊（ｖｏ−（−ｖｏ））
となり、
ＧＭ１２の反転出力部の出力は、
−ｇｍ１２＊（ｖ１−（−ｖ１））＋ｇｍ１３＊（ｖｏ−（−ｖｏ））＝ｓ＊Ｃ１３＊（−ｖｏ−（ｖｏ））
となり、非反転出力部の出力と等しくなる。
以上の式からｖ１を消去し、Ｈ（ｓ）＝ｖｏ／ｖｉｎより、
Ｈ（ｓ）＝｛（ｇｍ１２／Ｃ１３）＊ｓ｝／｛ｓ２＋（ｇｍ１３／Ｃ１３）＊ｓ＋（（ｇｍ１１＊ｇｍ１２）／（（Ｃ１１／２）＊Ｃ１３））｝ （６）
ω０＝（（ｇｍ１１＊ｇｍ１２）／（（Ｃ１１／２）＊Ｃ１３））１／２
＝ｇｍ／Ｃ （７）
Ｑ＝（（Ｃ１３／（Ｃ１１／２））＊（ｇｍ１１＊ｇｍ１２）／（ｇｍ１３２））１／２
＝ｇｍ／ｇｍ１３ （８）
Ｈ＝ｇｍ１２／ｇｍ１３
＝ｇｍ／ｇｍ１３ （９）
但し、
ｓ：複素数
ｖｉｎ：ＢＰＦ２０の入力電圧であって、ｖｉｎ＝（ｖｉｎ＋）＝−（ｖｉｎ−）
ｖｉｎ＋：ＢＰＦ２０の非反転入力端子ＩＮ＋に入力される電圧
ｖｉｎ−：ＢＰＦ２０の反転入力端子ＩＮ−に入力される電圧
ｖｏ：ＢＰＦ２０の出力電圧であって、ｖｏ＝（ｖｏ＋）＝−（ｖｏ−）
ｖｏ＋：ＢＰＦ２０の非反転出力端子ＯＵＴ＋から出力される電圧
ｖｏ−：ＢＰＦ２０の反転出力端子ＯＵＴ−から出力される電圧
ｖ１：ＧＭ１１の出力電圧であって、ｖ１＝（ｖ１＋）＝−（ｖ１−）
ｖ１＋：ＧＭ１１の非反転出力部から出力される電圧
ｖ１−：ＧＭ１１の反転出力部から出力される電圧
ｇｍ１１：ＧＭ１１のトランスコンダクタンス
ｇｍ１２：ＧＭ１２のトランスコンダクタンス
ｇｍ１３：ＧＭ１３のトランスコンダクタンス
ｉ１１：ＧＭ１１の出力電流
ｉ１２：ＧＭ１２の出力電流
ｉ１３：ＧＭ１３の出力電流
Ｃ１１：コンデンサＣ１１，Ｃ１２の各容量値
Ｃ１３：コンデンサＣ１３の容量値
であり、
ｇｍ＝ｇｍ１１＝ｇｍ１２
Ｃ＝Ｃ１１／２＝Ｃ１３
と設定している。
上記式（７）〜（９）より、ｇｍ１１，ｇｍ１２，ｇｍ１３を調整することにより、ＢＰＦ２０の各定数を調整できることがわかる。特に、ｇｍ１３のみ調整することにより、固有角周波数ω０を一定のまま、Ｑ値，ゲインＨが調整できる。また、例えば、ｇｍ１３＝β＊ｇｍ（０＜β＜１）と設定すると、Ｑ＝１／β，Ｈ＝１／βとなり、βの調整のみでＱ値，ゲインＨを調整することもできる。
図６は、ＢＰＦ２０におけるＧＭのｇｍを調整するための構成を備えたＢＰＦ２０ａを示している。
ＢＰＦ２０ａは、図示のように、図４に示す構成に加えて、レジスタ１６，１７，１８（調整手段）を備えている。レジスタは、外部からの信号により、ｇｍを調製するための調整信号ＳＷをＧＭに出力する。これにより、ｇｍを調整することができる。その結果、ＢＰＦ２０ａの各定数を調整することができる。
ＧＭ１１では、レジスタ１６からの調整信号ＳＷによりｇｍ１１が調整されることで、固有角周波数ω０，Ｑ値を調整することができる。同様に、ＧＭ１２でも、レジスタ１７からの調整信号ＳＷによりｇｍ１２が調整されることで、固有角周波数ω０，Ｑ値，ゲインＨを調整することができる。ＧＭ１３では、レジスタ１８からの調整信号ＳＷによりｇｍ１３が調整されることで、Ｑ値，ゲインＨを調整することができる（式（７）〜式（９）参照）。
図７は、ＢＰＦ２０の参考例であるＢＰＦ２０ｂを示している。ＢＰＦ２０ｂは、ＧＭ１１とＧＭ１３とを共有した構成であり、ＧＭ１１が第１出力部と第２出力部とを備えている。
ＧＭ１１の上記第１出力部における非反転出力部は、ＧＭ１２の非反転入力部に接続され、ＧＭ１１の上記第１出力部における反転出力部は、ＧＭ１２の反転入力部に接続されている。ＧＭ１２の非反転出力部は、ＧＭ１１の反転入力部に接続され、ＧＭ１２の反転出力部は、ＧＭ１１の非反転入力部に接続されている。また、ＧＭ１２の非反転出力部と反転出力部とには、コンデンサＣ１３が接続されている。また、ＧＭ１２の非反転出力部は、ＧＭ１１の上記第２出力部における反転出力部に接続され、ＧＭ１２の反転出力部は、ＧＭ１１の上記第２出力部における非反転出力部に接続されている。
ＢＰＦ２０ｂの非反転入力端子ＩＮ＋は、コンデンサＣ１１を介して、ＧＭ１１の上記第１出力部における非反転出力部とＧＭ１２の非反転入力部との接続点に接続され、ＢＰＦ２０ｂの反転入力端子ＩＮ−は、コンデンサＣ１２を介して、ＧＭ１１の上記第１出力部における反転出力部とＧＭ１２の反転入力部との接続点に接続されている。ＢＰＦ２０ｂの非反転出力端子ＯＵＴ＋は、ＧＭ１２の非反転出力部に相当し、ＢＰＦ２０ｂの反転出力端子ＯＵＴ−は、ＧＭ１２の反転出力部に相当する。
ＣＭＦＢ１４は、ＧＭ１１の上記第１出力部における非反転出力部および反転出力部を入力端子とし、ＧＭ１１の差動出力電圧と基準電圧ｖｒｅｆとが入力され、ＧＭ１１の差動出力の直流電圧レベルが基準電圧ｖｒｅｆと等しくなるように、ＧＭ１１に第１制御信号を出力する。ＣＭＦＢ１５は、ＧＭ１２の非反転出力部および反転出力部を入力端子とし、ＧＭ１２の差動出力電圧と基準電圧ｖｒｅｆとが入力され、ＧＭ１２の差動出力の直流電圧レベルが基準電圧ｖｒｅｆと等しくなるように、ＧＭ１２に第２御信号を出力する。
以上の構成から、ＢＰＦ２０ｂは、ＢＰＦ２０同様、ダイナミックレンジを減少することなく電源ノイズ除去特性を向上させることができる。また、ＢＰＦ２０ｂでは、ＢＰＦ２０と同様な伝達関数を得ることができ、また、全差動型の構成であるため、Ｑ値等の定数の調整が可能であると共に、入力に重畳した電源ノイズをキャンセルすることができる。また、ＢＰＦ２０ｂでは、ＧＭ１１とＧＭ１３とを共有することにより、回路構成が簡素となり、コストダウンが可能となる。また、図示のように、レジスタ１８（ＧＭ１１の上記第２出力部を制御する）のみを設ける場合、より回路構成が簡素となり、よりコストダウンが可能となる。しかしながら、図６および図７で示したレジスタの設け方は、一例であることは言うまでもない。
次に、ＧＭのｇｍの具体的な調整方法について説明する。
図５にて示したような構成を有するＧＭにおいて、トランジスタＭ３１〜Ｍ３６は、弱反転領域で動作する。弱反転領域での電流式は、以下の式（１０）のように表せる。
Ｉｄ＝（Ｗ／Ｌ）＊Ｉｄｏ＊ｅｘｐ（Ｖｇｓ／（ｎ＊Ｖｔ）） （１０）
上記式（１０）より、
ｇｍ＝Ｉｄ／（ｎ＊Ｖｔ）
ｒｅ＝（ｎ＊Ｖｔ）／Ｉａ
ΔＩ＝２＊ｖａ／（ＲＥ＋２ｒｅ）
但し、
Ｉｄ：ドレイン電流
Ｗ：チャネル幅
Ｌ：チャネル長
Ｉｄｏ：弱反転領域における電流のパラメータ
Ｖｇｓ：ゲート−ソース間電圧
ｎ＝１＋Ｃｄ／Ｃｏｘ
Ｃｏｘ：ゲート酸化膜容量
Ｖｔ＝ｋ＊Ｔ／ｑ
ｋ：ボルツマン定数
Ｔ：絶対温度
ｑ：電子の素電荷
ｒｅ：トランジスタのトランスコンダクタンスの逆数
Ｉａ：電流源Ｉ１１，Ｉ１２の出力電流
ＲＥ：抵抗ＲＥの抵抗値
ΔＩ：抵抗ＲＥを流れる電流
ｖａ：ＧＭの入力電圧であって、ｖａ＝（ｖａ＋）＝−（ｖａ−）
である。
トランジスタＭ３３〜Ｍ３６のトランスリニアループより、
Ｖｇｓ３３＋Ｖｇｓ３５＝Ｖｇｓ３４＋Ｖｇｓ３６
ｉａ＝（Ｉｂａ／Ｉａ）＊ΔＩ
ｇｍ＝ｉａ／ｖａ
＝２＊（Ｉｂａ／Ｉａ）／（ＲＥ＋２＊（（ｎ＊Ｖｔ）／Ｉａ）） （１１）
但し、
Ｉｂａ：トランジスタＭ３５＿０，Ｍ３６＿０に流れる電流値
ｉａ：ＧＭの出力電流であって、ｉａ＝（ｉａ＋）＝−（ｉａ−）
である。
上記式（１１）における電流値Ｉｂａを制御することで、ｇｍの調整を行う。具体的には、レジスタとトランジスタＭ３７−１〜Ｍ３７−４，Ｍ３８−１〜Ｍ３８−４のＭＯＳスイッチとを用いて、電流値Ｉｂａを制御する。
例えば、トランジスタＭ３５＿０〜Ｍ３５＿４，Ｍ３６＿０〜Ｍ３６＿４の各Ｗ／Ｌ比を以下のように設定する。
トランジスタＭ３５−０，Ｍ３６−０ （Ｗ０／Ｌ０）
トランジスタＭ３５−１，Ｍ３６−１ （Ｗ０／Ｌ０）
トランジスタＭ３５−２，Ｍ３６−２ （Ｗ０／Ｌ０）＊２１
トランジスタＭ３５−３，Ｍ３６−３ （Ｗ０／Ｌ０）＊２２
トランジスタＭ３５−４，Ｍ３６−４ （Ｗ０／Ｌ０）＊２３
そして、レジスタからの制御信号ＳＷ（ここではレジスタを４ビットとしてＳＷ１〜ＳＷ４）によって、トランジスタＭ３７−１〜Ｍ３７−４，Ｍ３８−１〜Ｍ３８−４のオン／オフを切り替える。これにより、トランジスタＭ３５−０，Ｍ３６−０に流れる電流値Ｉｂａを制御することができる。
表１は、上記ｇｍの調整の具体的な内容を示している。なお、表１は、図７に示すＢＰＦ２０ｂで上記ｇｍの調整を行った場合である。表に示すように、レジスタからの制御信号ＳＷに応じて、トランジスタＭ３５−０，Ｍ３６−０に流れる電流値Ｉｂａが変化している。そして、この電流値Ｉｂａの変化に伴って、ｇｍが変化している。上述のように、ここではレジスタを４ビットとしているため、１６通りのｇｍの調整が可能である。電流値Ｉｂａは、以下の式（１２）によって表せる。
Ｉｂａ＝Ｉｂ＊（１／２ｍ） （ｍ＝０〜４） （１２）
Figure 0004290721
Ｑ＝ｇｍ／ｇｍ１３
＝｛２＊（Ｉｂ／Ｉａ）／（Ｒｅ＋２＊（（ｎ＊Ｖｔ）／Ｉａ））｝／｛２＊（Ｉｂａ／Ｉａ）／（Ｒｅ＋２＊（（ｎ＊Ｖｔ）／Ｉａ））｝
＝２ｍ （１３）
上記ｇｍの調整に伴い、上記式（１３）に示すようにＱ値を１６〜１の範囲で制御可能となる。
また、
Ｈ＝ｇｍ／ｇｍ３
＝｛２＊（Ｉｂ／Ｉａ）／（Ｒｅ＋２＊（（ｎ＊Ｖｔ）／Ｉａ））｝／｛２＊（Ｉｂａ／Ｉａ）／（Ｒｅ＋２＊（（ｎ＊Ｖｔ）／Ｉａ））｝
＝２ｍ （１４）
となり、上記ｇｍの制御に伴い、ゲインＨも上記式（１４）に示すように１６〜１の範囲で制御可能となる。
以上のように、本発明に係るＢＰＦは、ＧＭとＣＭＦＢとを備えることにより、ＧＭの差動出力電圧の直流電圧レベルを基準電圧ｖｒｅｆと等しくするようにし、そして、この基準電圧ｖｒｅｆとして、電源電圧の影響の少ない電圧を供給することで、電源ノイズを除去している。また、ＧＭの電源電圧を電源端子から供給することで、ダイナミックレンジを確保している。さらに、その構成により、ｇｍを調整することで、Ｑ値等の定数の調整を行える。
なお、本実施形態では、電圧供給回路３、ＣＭＦＢ２と同一の構成を有したＣＭＦＢ１４，１５を備えたＢＰＦについて説明したが、上記実施の形態１で示した電圧供給回路３ａ、ＣＭＦＢ２ａの構成も適応可能であることは言うまでもない。
〔実施の形態３〕
本発明に係る他の実施形態について、図８〜図１６に基づいて説明すると以下の通りである。
本実施形態では、本発明に係るＢＰＦを備えた赤外線リモコン受信機（赤外線信号処理回路）（伝送レート１ｋｂｐｓ以下、空間伝送距離１０ｍ以上）について説明する。なお、上記赤外線リモコン受信機は、インバータ蛍光灯ノイズの低減およびＢＰＦ出力の波形歪みの低減等の機能を有している。
図８は、上記赤外線リモコン受信機としての赤外線リモコン受信機５０ａの構成を示している。
赤外線リモコン受信機５０ａは、フォトダイオードチップ３１（受光素子）と、電流―電圧変換回路３２、コンデンサ３３、アンプ（増幅回路）３４、一例としてＢＰＦ２０ｂ、キャリア検出回路４２ａ、積分回路４３、ヒステリシスコンパレータ４４、および電圧供給回路３を有する受信チップ４６とを備えている。アンプ３４は、上記実施の形態１における演算増幅回路５と同様な構成を有している。電圧供給回路３は、アンプ３４とＢＰＦ２０ｂとに基準電圧ｖｒｅｆを供給する。図中の入力端子ＩＮは、受信チップ４６の入力端子であり、出力端子ＯＵＴは、受信チップ４６の出力端子である。
赤外線リモコン受信機５０ａは、図示しない赤外線リモコン送信機から送信されたリモコン送信信号（赤外線信号）をフォトダイオードチップ３１にて電流信号Ｉｉｎに変換し、この電流信号Ｉｉｎを電流―電圧変換回路３２にて電圧信号に変換する。次いで、この電圧信号をアンプ３４にて増幅し、ＢＰＦ２０ｂにてキャリア周波数成分を取り出し、キャリア検出回路４２ａにてキャリアを検出し、積分回路４３でキャリアの存在する時間を積分し、ヒステリシスコンパレータ４４にてキャリアの有無を判別してデジタル出力する。このデジタル出力Ｄｏｕｔは、電子機器を制御するマイコン等に送られる。
赤外線リモコン受信機５０ａは、アンプ３４およびＢＰＦ２０ｂを備えていることにより、ダイナミックレンジを減少させることなく電源ノイズ除去特性を向上させることができる。
キャリア検出回路４２ａは、コンパレータ３６ａ（第１比較回路），３６ｂ（第３比較回路），３６ｃ（第２比較回路）、発振回路３７、およびコンパレータ３６ａ〜３６ｃの各出力を論理演算する論理回路３８を備え、上記キャリアの検出に加え、アンプ３４のゲイン制御、ＢＰＦ２０ｂのゲイン制御およびＱ値制御を行う。
コンパレータ３６ａ〜３６ｃの一方の入力端子には、それぞれＢＰＦ２０ｂの出力信号ｂｐｆが入力される。コンパレータ３６ａの他方の入力端子には、ノイズ検出レベルである閾値電圧Ｖｔｈ１（第１閾値電圧）が入力され、コンパレータ３６ｂの他方の入力端子には、ＢＰＦ２０ｂの出力信号ｂｐｆのレベルを判定するピーク検出レベルである閾値電圧Ｖｔｈ２（第３閾値電圧）が入力され、コンパレータ３６ｃの他方の入力端子には、第１信号検出レベルである閾値電圧Ｖｔｈ３（第２閾値電圧）が入力されている。閾値電圧Ｖｔｈ１〜Ｖｔｈ３は、Ｖｔｈ１＜Ｖｔｈ３＜Ｖｔｈ２という関係を有している。
コンパレータ３６ａは、ＢＰＦ２０ｂの出力信号ｂｐｆと閾値電圧Ｖｔｈ１とを比較し、ＢＰＦ２０ｂの出力信号ｂｐｆレベルが閾値電圧Ｖｔｈ１レベルを上回っている場合は、出力信号Ｄ１を出力する。同様に、コンパレータ３６ｂは、ＢＰＦ２０ｂの出力信号ｂｐｆと閾値電圧Ｖｔｈ２とを比較し、ＢＰＦ２０ｂの出力信号ｂｐｆレベルが閾値電圧Ｖｔｈ２レベルを上回っている場合は、出力信号Ｄ２を出力し、コンパレータ３６ｃは、ＢＰＦ２０ｂの出力信号ｂｐｆと閾値電圧Ｖｔｈ３とを比較し、ＢＰＦ２０ｂの出力信号ｂｐｆレベルが閾値電圧Ｖｔｈ３レベルを上回っている場合は、出力信号Ｄ３を出力する。
発振回路３７は、例えば、ＢＰＦ２０ｂの中心周波数と同じ周波数で発振する。
図９は、論理回路３８の構成を示している。
論理回路３８は、カウンタ３９ａ（第１カウンタ），３９ｂ（第２カウンタ）と、アップダウンカウンタ４０ａ（第１アップダウンカウンタ），４０ｂ（第２アップダウンカウンタ）とを備えている。
カウンタ３９ａは、発振回路３７の出力信号（クロック信号）ｏｓｃをクロックとしてカウンタ動作を行う。所定パルス数カウントすると（例えば１５ビット、２１５＝３２７６８パルスカウントする）、アンプ制御信号ｃｔ１（第１増幅回路制御信号）（ゲイン増加用）をアップダウンカウンタ４０ａに出力する。また、カウンタ３９ａは、発振回路３７の出力信号ｏｓｃをクロックとしてカウンタ動作を行い、所定パルス数カウントすると（例えば１０ビット、２１０＝１０２４パルスカウントする）、ＢＰＦ制御信号ｃｔＢ１（ゲイン増加およびＱ値増加用）をアップダウンカウンタ４０ｂに出力する。リセット端子ＲＳＴには、コンパレータ３６ｃの出力Ｄ３が入力される。
アンプ制御信号ｃｔ１の時定数は、３００ｍｓｅｃ以上であり、アンプ制御の時定数を設定する。また、ＢＰＦ制御信号ｃｔＢ１の時定数は、３００ｍｓｅｃ以下であり、ＢＰＦ制御の時定数を設定する。
カウンタ３９ｂは、コンパレータ３６ａの出力信号Ｄ１をクロックとしてカウンタ動作を行う。所定パルス数カウントすると（例えば１４ビット、２１４＝１６３８４パルスカウントする）、アンプ制御信号ｃｔ２（第２増幅回路制御信号）（ゲイン減少用）をアップダウンカウンタ４０ａに出力する。アンプ制御信号ｃｔ２の時定数は、３００ｍｓｅｃ以上であり、アンプ制御の時定数を設定する。なお、アンプ制御信号ｃｔの各出力数は、アンプ制御信号ｃｔ２の出力数＞アンプ制御信号ｃｔ１の出力数という関係を有している。
アップダウンカウンタ４０ａは、カウンタ３９ａから出力されるアンプ制御信号ｃｔ１によりカウンタ動作を行い、アンプ制御信号ｃｔ１１（第１制御信号）をアンプ３４に出力し、アンプ３４のゲインを増加させる。また、アップダウンカウンタ４０ａは、カウンタ３９ｂから出力されるアンプ制御信号ｃｔ２によりカウンタ動作を行い、アンプ制御信号ｃｔ１２（第２制御信号）をアンプ３４に出力し、アンプ３４のゲインを減少させる。
アップダウンカウンタ４０ｂは、カウンタ３９ａから出力されるＢＰＦ制御信号ｃｔＢ１によりカウンタ動作を行い、ＢＰＦ制御信号ｃｔＢ１１（第３制御信号）をＢＰＦ２０ｂに出力し、ＢＰＦ２０ｂのゲインおよびＱ値を増加させる。また、アップダウンカウンタ４０ｂは、コンパレータ３６ｂの出力信号Ｄ２が入力され、このコンパレータ３６ｂの出力信号Ｄ２によりカウンタ動作を行い、ＢＰＦ制御信号ｃｔＢ１２（第４制御信号）をＢＰＦ２０ｂに出力し、ＢＰＦ２０ｂのゲインおよびＱ値を減少させる。
アップダウンカウンタ４０ｂから出力されるＢＰＦ制御信号ｃｔＢ１１，ｃｔＢ１２は、ＢＰＦ２０ｂのレジスタ１８に入力される。これにより、レジスタ１８から表１に示すような調整信号ＳＷが出力され、ＢＰＦ２０ｂのゲインおよびＱ値が制御される。
以上のように、キャリア検出回路４２ａは、デジタル回路で実現可能であるため、チップサイズの縮小、これに伴いコストを低下させることができる。
次に、図１０を用いて赤外線リモコン受信機５０ａの動作について説明する。図１０は、赤外線リモコン受信機５０ａの各回路の動作波形を示している。なお、ここでは、インバータ蛍光灯ノイズが入射されており、その後、リモコン送信信号が入射される場合を例として説明する。
まず、赤外線リモコン受信機５０ａにインバータ蛍光灯ノイズが入射されると、電流―電圧変換回路３２、アンプ３４、およびＢＰＦ２０ｂで然るべき処理が施されて、ＢＰＦ２０ｂの出力信号ｂｐｆ（図中の信号ｂｐｆ１）がキャリア検出回路４２ａのコンパレータ３６ａ〜３６ｃにそれぞれ入力される。これにより、図示のように、コンパレータ３６ａおよび３６ｃから出力信号Ｄ１およびＤ３がそれぞれ出力される。
コンパレータ３６ｃの出力信号Ｄ３によりカウンタ３９ａがリセットされ、これにより、カウンタ３９ａのカウンタ動作は停止する。コンパレータ３６ａの出力信号Ｄ１は、カウンタ３９ｂに入力され、これにより、アンプ制御信号ｃｔ２が出力され、アップダウンカウンタ４０ａに入力される。アップダウンカウンタ４０ａでは、アンプ制御信号ｃｔ２により、アンプ制御信号ｃｔ１２をアンプ３４に出力し、アンプ３４のゲインを減少させるようにアンプ３４を制御する。
次に、上述のアンプ３４のゲイン制御により、インバータ蛍光灯ノイズが減衰され、コンパレータ３６ｃの出力信号Ｄ３が出力されなくなると、カウンタ３９ａのカウンタ動作が開始され、ＢＰＦ制御信号ｃｔＢ１がアップダウンカウンタ４０ｂに出力される。これにより、アップダウンカウンタ４０ｂでは、ＢＰＦ制御信号ｃｔＢ１１をＢＰＦ２０ｂに出力し、ＢＰＦ２０ｂのゲインおよびＱ値を増加させるようにＢＰＦ２０ｂを制御する。
その後、アンプ制御信号ｃｔ１がアップダウンカウンタ４０ａに出力され、これにより、アップダウンカウンタ４０ａでは、アンプ制御信号ｃｔ１１をアンプ３４に出力し、アンプ３４のゲインを増加させるようにアンプ３４を制御する。以上のようなアンプ３４およびＢＰＦ２０ｂ制御により、インバータ蛍光灯ノイズは、コンパレータ３６ａの閾値電圧Ｖｔｈ１以下まで減衰される（図中の信号ｂｐｆ２）、すなわち、誤動作を引き起こさないレベルまでノイズが低減される。これにより、インバータ蛍光灯ノイズによる誤動作を低減することができる。
次に、赤外線リモコン受信機５０ａにリモコン送信信号が入力されると、電流―電圧変換回路３２、アンプ３４、およびＢＰＦ２０ｂで然るべき処理が施されて、ＢＰＦ２０ｂの出力信号ｂｐｆ（図中の信号ｂｐｆ３）がキャリア検出回路４２ａのコンパレータ３６ａ〜３６ｃにそれぞれ入力される。これにより、図示のように、コンパレータ３６ａ〜３６ｃから出力信号Ｄ１〜Ｄ３がそれぞれ出力される。コンパレータ３６ａの出力信号Ｄ１および発振回路３７の出力信号ｏｓｃにより、上述のようなアンプ３４およびＢＰＦ２０ｂの制御が行われる。
ここで、このコンパレータ３６ａの出力信号Ｄ１および発振回路３７の出力信号ｏｓｃにより行われる制御では、アンプ制御信号ｃｔ１およびアンプ制御信号ｃｔ２の時定数を３００ｍｓｅｃ以上として十分な時定数を確保しているため、ゲインの急激な変動をなくすことができ、リモコン送信信号入力時に、安定した受信感度を得ることができる。
また、コンパレータ３６ｃの出力信号Ｄ３が出力されている間は、カウンタ３９ａがリセットされるため、発振回路３７の出力信号ｏｓｃによる、アンプ３４のゲイン増加制御、ＢＰＦ２０ｂのゲインおよびＱ値増加制御が行われず、アンプ３４のゲイン減少制御のみが行われるため、ゲインの変動（ばたつき）を小さくすることができ、リモコン送信信号入力時に、安定した受信感度を得ることができる。さらに、アンプ３４のゲイン減少制御のみが行われるため、インバータ蛍光灯ノイズによる誤動作を低減できる。
また、上記制御と共に、コンパレータ３６ｂの出力信号Ｄ２により、ＢＰＦ２０ｂの制御が行われる。コンパレータ３６ｂの出力信号Ｄ２が出力された場合は、例えば上記従来技術で述べたような近距離での通信に相当し、コンパレータ３６ｃの出力信号Ｄ３に波形歪が生じ、パルス幅が大きくなる等の問題が生じると判断され、ＢＰＦ２０ｂのゲインおよびＱ値を制御する。
具体的には、コンパレータ３６ｂの出力信号Ｄ２がアップダウンカウンタ４０ｂに入力されると、アップダウンカウンタ４０ｂは、ＢＰＦ制御信号ｃｔＢ１２をＢＰＦ２０ｂに出力し、ＢＰＦ２０ｂのゲインおよびＱ値を減少させるようにＢＰＦ２０ｂを制御する。これにより、ＢＰＦ２０ｂの出力信号ｂｐｆは、コンパレータ３６ｂの閾値電圧Ｖｔｈ２以下まで減衰されるため（図中の信号ｂｐｆ４）、ＢＰＦ２０ｂの出力信号ｂｐｆを最適にすることができ、受信不可能といった問題を生じない。また、コンパレータ３６ｂの出力信号Ｄ２が出力されない場合は、ＢＰＦ２０ｂの制御は行われないため、高いＱ値およびゲインを維持できる。また、アップダウンカウンタ２０ｂに設定される時定数は小さいため、急速に制御できる。
ここで、コンパレータ３６ａの出力信号Ｄ１および発振回路３７の出力信号ｏｓｃにより行われる制御では、ＢＰＦ２０ｂのＱ値が増加されている。この場合、ＢＰＦ２０ｂの安定性の低下や、ＢＰＦ２０ｂの出力信号ｂｐｆの波形歪が大きくなることによる受信感度の低下といった問題を生じる。しかしながら、上述のＢＰＦ２０ｂの制御により、ＢＰＦ２０ｂのＱ値が減少される制御が行われるため、上記のような問題を生じることがない。
次に、リモコン送信信号の入力が停止すると、カウンタ３９ａのみが動作を行い、ゲイン制御信号ｃｔＢ１がアップダウンカウンタ４０ｂに出力され、ＢＰＦ制御信号ｃｔＢ１１により、ＢＰＦ２０ｂのゲインおよびＱ値を増加させるようにＢＰＦ２０ｂを制御する。その後、ゲイン制御信号ｃｔ１がアップダウンカウンタ４０ａに出力され、ゲイン制御信号ｃｔ１１により、アンプ３４のゲインを増加させるようにアンプ３４を制御する。
なお、ここでは、インバータ蛍光灯ノイズを減衰させた後に、リモコン送信信号が入射される場合を例として説明したが、インバータ蛍光灯ノイズを減衰させる前に、リモコン送信信号が入力される場合も考えられる。この場合、コンパレータ３６ｂの出力信号Ｄ２による、急速なＢＰＦ２０ｂのゲインおよびＱ値制御により対応可能であるため問題ない。
図１１（ａ）は、コンパレータ３６の具体的な構成を示しており、図１１（ｂ）および図１１（ｃ）は、コンパレータ３６の動作の様子を示している。なお、ＭＯＳトランジスタＱＰは、Ｐチャンネル型ＭＯＳトランジスタであり、ＭＯＳトランジスタＱＮは、Ｎチャンネル型ＭＯＳトランジスタである。また、後述の実施の形態４におけるコンパレータ３６ｄも同様の構成である。
コンパレータ３６は、図１１（ａ）に示すようなヒステリシスコンパレータである。まず、素子の接続関係について説明する。ＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２の各ソースは、互いに接続され、電流源Ｉ２０を介して電源Ｖｄｄに接続されている。ＭＯＳトランジスタＱＰ１のゲートは、コンパレータ３６の一方の入力端子であり、ＢＰＦ２０ｂの出力信号ｂｐｆが入力され、ＭＯＳトランジスタＱＰ２のゲートは、コンパレータ３６の他方の入力端子であり、閾値電圧Ｖｔｈ（閾値電圧Ｖｔｈ１〜Ｖｔｈ４の総称）が入力される。
ＭＯＳトランジスタＱＰ１のドレインは、ＭＯＳトランジスタＱＮ２とカレントミラー回路を構成するＭＯＳトランジスタＱＮ１のドレインに接続され、ＭＯＳトランジスタＱＰ２のドレインは、ＭＯＳトランジスタＱＮ３とカレントミラー回路を構成するＭＯＳトランジスタＱＮ４のドレインに接続されている。また、ＭＯＳトランジスタＱＰ１のドレインは、ＭＯＳトランジスタＱＮ３のドレインに接続され、ＭＯＳトランジスタＱＰ２のドレインは、ＭＯＳトランジスタＱＮ２のドレインに接続されている。
ＭＯＳトランジスタＱＮ１のゲートは、ＭＯＳトランジスタＱＮ５のゲートに接続され、ＭＯＳトランジスタＱＮ３のゲートは、ＭＯＳトランジスタＱＮ６のゲートに接続されている。ＭＯＳトランジスタＱＮ５のドレインは、ＭＯＳトランジスタＱＰ４とカレントミラー回路を構成するＭＯＳトランジスタＱＰ３のドレインに接続され、ＭＯＳトランジスタＱＮ６のドレインは、ＭＯＳトランジスタＱＰ４のドレインに接続されている。
また、ＭＯＳトランジスタＱＮ６のドレインは、ＭＯＳトランジスタＱＰ５およびＭＯＳトランジスタＱＮ７により構成されるＣＭＯＳインバータの入力端子に接続され、このＣＭＯＳインバータの出力端子がコンパレータ３６の出力端子である。ＭＯＳトランジスタＱＰ３およびＭＯＳトランジスタＱＰ４の各ソースは、電源Ｖｄｄに接続され、ＭＯＳトランジスタＱＮ１〜ＭＯＳトランジスタＱＮ７の各ソースは、ＧＮＤに接続されている。
次に、図１１（ｂ）および図１１（ｃ）を用いて、コンパレータ３６の動作を説明する。図１１（ｂ）は、ＢＰＦ２０ｂの出力信号ｂｐｆが大きい値から小さい値へと変化するときの動作を説明するものであり、図１１（ｃ）は、ＢＰＦ２０ｂの出力信号ｂｐｆが小さい値から大きい値へと変化するときの動作を説明するものである。なお、図１１（ｂ）および図１１（ｃ）における点線部分は、電流が流れていないことを示している。
まず、図１１（ｂ）の場合について説明する。図１１（ｂ）には、ＢＰＦ２０ｂの出力信号ｂｐｆの値が大きく、コンパレータ３６の出力信号がＨレベルとなる（出力信号Ｄ１〜Ｄ４が出力される）状態が図示されている。
ＢＰＦ２０ｂの出力信号ｂｐｆ＞Ｖｔｈ−ΔＶ１のとき、ＭＯＳトランジスタＱＰ１には電流が流れておらず、ＭＯＳトランジスタＱＰ２がオーバードライブ状態であるとすると、ＭＯＳトランジスタＱＮ１にドレイン電流は流れないからＭＯＳトランジスタＱＮ２にもドレイン電流は流れない。従ってＭＯＳトランジスタＱＮ４がＯＮする必要があり、ＭＯＳトランジスタＱＮ３もＯＮする。しかしＭＯＳトランジスタＱＮ３にはドレイン電流が流れないからＭＯＳトランジスタＱＮ３のドレイン・ソース間電圧Ｖｄｓ＝０Ｖとなり、ＭＯＳトランジスタＱＮ１・ＱＮ２のゲート電位はＧＮＤになり、ＭＯＳトランジスタＱＮ１・ＱＮ２はオフする。このとき、ＭＯＳトランジスタＱＮ６がオンするため、ＭＯＳトランジスタＱＰ５がオンし、コンパレータ３６の出力信号がＨレベルとなる。
ＢＰＦ２０ｂの出力信号ｂｐｆが減少してＢＰＦ２０ｂの出力信号ｂｐｆ＝Ｖｔｈ−ΔＶ１となり、このときＭＯＳトランジスタＱＰ２のオーバードライブ状態が解除されてＭＯＳトランジスタＱＰ２のドレイン電流が減少可能になり、ＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２の両方にドレイン電流が流れるようになるとすると、ＭＯＳトランジスタＱＰ１に流れるドレイン電流はＭＯＳトランジスタＱＮ３に流れるので、ＭＯＳトランジスタＱＰ１のドレイン電流はＭＯＳトランジスタＱＰ２のドレイン電流のＮ倍になる。よって、ＭＯＳトランジスタＱＰ１のドレイン電流Ｍ１＝{Ｎ／（Ｎ＋１）}×Ｉ２０、ＭＯＳトランジスタＱＰ２のドレイン電流Ｍ２＝{１／（Ｎ＋１）}×Ｉ２０となり、差動対が平衡する。
また、このときのＭＯＳトランジスタＱＰ１とＭＯＳトランジスタＱＰ２とのゲート・ソース間電圧Ｖｇｓの差が、ΔＶとなる。ＭＯＳトランジスタＱＰ１とＭＯＳトランジスタＱＰ２とはソース電位が互いに等しいので、ドレイン電流Ｍ１、Ｍ２のＷ／Ｌ比（Ｗはゲート幅、Ｌはゲート長）を互いに等しいとし、ＭＯＳトランジスタＱＰ１のゲート・ソース間電圧をＶｇｓ１、ＭＯＳトランジスタＱＰ１のゲート・ソース間電圧をＶｇｓ２とすると、
Ｖｔｈ＋Ｖｇｓ２＝Ｖｔｈ−ΔＶ１＋Ｖｇｓ１
より、
ΔＶ１＝Ｖｇｓ１−Ｖｇｓ２
＝２１／２×Ｖｏｖ×｛（Ｎ／（Ｎ＋１））１／２−（１／（Ｎ＋１））１／２｝ （１５）
ただし、
Ｖｏｖ＝（Ｉ２０／（μ０×Ｃｏｘ×Ｗ／Ｌ））１／２
であり、μ０はキャリアの移動度、Ｃｏｘはゲート絶縁膜の容量、Ｖｏｖは、ヒステリシスがない場合（Ｎ＝１）の、ドレイン電流Ｍ１・Ｍ２を流すためのＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２のオーバードライブ電圧である。
次に、さらにＢＰＦ２０ｂの出力信号ｂｐｆが減少してＢＰＦ２０ｂの出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となると、ＭＯＳトランジスタＱＰ１のドレイン電流が増加しようとするためにＭＯＳトランジスタＱＮ３の電流も増加しようとする。しかし、ＭＯＳトランジスタＱＰ１のドレイン電流が増加するとＭＯＳトランジスタＱＰ２のドレイン電流は減少しなければならないので、ＭＯＳトランジスタＱＮ３の電流が増加することはできない。従って、ＭＯＳトランジスタＱＰ１のドレイン電流がＭＯＳトランジスタＱＮ１のゲートを急速に充電してＭＯＳトランジスタＱＮ１をＯＮさせる。これにより、ＭＯＳトランジスタＱＮ３のドレイン・ソース間電圧Ｖｄｓは大きくなる。また、これに伴いＭＯＳトランジスタＱＮ２もオンする。
しかし、ＭＯＳトランジスタＱＮ２はＭＯＳトランジスタＱＮ１のＮ倍の電流を流そうとするから、ＭＯＳトランジスタＱＰ２の電流を増やそうとするが、ＭＯＳトランジスタＱＰ２の電流は減少しなければならないのでＭＯＳトランジスタＱＮ２はＭＯＳトランジスタＱＮ４のゲートから電流を引き抜こうとし、ＭＯＳトランジスタＱＮ３およびＭＯＳトランジスタＱＮ４のゲート電位が低下してＭＯＳトランジスタＱＮ３およびＭＯＳトランジスタＱＮ４はオフする。この電流引き抜きには限界があるので、限界に達したらＭＯＳトランジスタＱＮ２にはドレイン電流は流れなくなりそのドレイン・ソース間電圧Ｖｄｓが０Ｖとなり、ＭＯＳトランジスタＱＮ３およびＭＯＳトランジスタＱＮ４のゲート電位はＧＮＤとなる。結局ＭＯＳトランジスタＱＰ２にはドレイン電流は流れなくなる。
このように、ＢＰＦ２０ｂの出力信号ｂｐｆ＝Ｖｔｈ−ΔＶ１のときの平衡は不安定で、ＢＰＦ１０ｂの出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となったとたんに回路の電流分布が反転する。これにより、コンパレータ３６の出力信号がＬレベルとなる。
図１１（ｃ）では、図１１（ｂ）のようにしてコンパレータ３６の出力信号がＬレベルとなった状態から、逆にＢＰＦ２０ｂの出力信号ｂｐｆレベルが上昇する場合の回路状態を示しており、まず、コンパレータ３６の出力信号がＬレベルの状態が図示されている。
図１１（ｂ）において、ＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２のソース電位は、ＢＰＦ２０ｂの出力信号ｂｐｆ＝Ｖｔｈ−ΔＶ１の状態からＢＰＦ２０ｂの出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となる瞬間に比べて、ＢＰＦ２０ｂの出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となった後の方が高くなる。これは、この状態移行が正帰還により行われて、少しでもＢＰＦ２０ｂの出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となると、ＭＯＳトランジスタＱＰ１がオーバードライブ状態となるためである。従って、図１１（ｃ）でコンパレータ３６の出力信号がＬレベルの状態からＢＰＦ２０ｂの出力信号ｂｐｆレベルが上昇するときには、ＢＰＦ２０ｂの出力信号ｂｐｆがＶｔｈ−ΔＶ１よりも大きいＶｔｈ＋ΔＶ２にまで上昇しないと、ＭＯＳトランジスタＱＰ１のドレイン電流が減少してＭＯＳトランジスタＱＰ２にドレイン電流が流れるようにはならない。これにより、ＢＰＦ２０ｂの出力信号ｂｐｆ＜Ｖｔｈ＋ΔＶ２のときには、ＭＯＳトランジスタＱＰ１にはドレイン電流が流れ、ＭＯＳトランジスタＱＰ２にはドレイン電流が流れない状態となり、電流分布はＢＰＦ２０ｂの出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１と同じになる。従って、コンパレータ３６の出力信号がＬレベルとなる。
ＢＰＦ２０ｂの出力信号ｂｐｆレベルが上昇してＶｔｈ＋ΔＶ２になると、ＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２の両方にドレイン電流が流れる状態となる。
このとき、ＭＯＳトランジスタＱＰ１のドレイン電流Ｍ１＝｛１／（Ｎ＋１）｝×Ｉ２０、ＭＯＳトランジスタＱＰ２のドレイン電流Ｍ２＝｛Ｎ／（Ｎ＋１）｝×Ｉ２０となって差動対が平衡する。このとき、
Ｖｔｈ＋Ｖｇｓ２＝Ｖｔｈ＋ΔＶ２＋Ｖｇｓ１
より、
ΔＶ２＝Ｖｇｓ２−Ｖｇｓ１
＝２１／２×Ｖｏｖ×｛（Ｎ／（Ｎ＋１））１／２−（１／（Ｎ＋１））１／２｝ （１６）
となる。従って、式（１５）および式（１６）から、
ΔＶ１＝ΔＶ２＝ΔＶ
となって、Ｖｔｈ−ΔＶ１とＶｔｈ＋Ｖ２とはＶｔｈに対して対称な位置にある。
次に、さらにＢＰＦ２０ｂの出力信号ｂｐｆレベルが上昇してＢＰＦ２０ｂの出力信号ｂｐｆ＞Ｖｔｈ＋ΔＶ２となると、電流分布はＢＰＦ２０ｂの出力信号ｂｐｆ＞Ｖｔｈ−ΔＶ１のときの電流分布と等しくなり、コンパレータ３６の出力信号がＨレベルとなる。このとき、正帰還の作用により、ＭＯＳトランジスタＱＰ１にはドレイン電流が流れなくなり、ＭＯＳトランジスタＱＰ２はオーバードライブ状態となる。この状態からＢＰＦ２０ｂの出力信号ｂｐｆレベルが減少すると、図１１（ｂ）で説明した変化が起こる。
コンパレータ３６を以上のようなヒステリシスコンパレータとすることで、ＢＰＦ２０ｂの出力信号ｂｐｆが、閾値電圧Ｖｔｈ付近の場合でも、出力Ｄ１〜出力Ｄ３のパルス幅が大きくなり、カウンタ３９ａ，３９ｂを確実にトリガすることができる。
図１２（ａ）は、発振回路３７の具体的な構成を示しており、図１２（ｂ）は、その動作波形を示している。なお、図中の周期ｔｏｓｃは、発振回路の出力信号ｏｓｃの周期である。まず、発振回路３７の素子の接続関係を説明する。
ＭＯＳトランジスタＱＰ１１、ＭＯＳトランジスタＱＰ１２、およびＭＯＳトランジスタＱＰ１３の各ソースは、電源Ｖｄｄに接続され、ＭＯＳトランジスタＱＰ１１のドレインは、ＭＯＳトランジスタＱＰ１３とカレントミラー回路を構成するＭＯＳトランジスタＱＰ１２のドレインに接続され、ＭＯＳトランジスタＱＰ１１のドレインおよびＭＯＳトランジスタＱＰ１２のドレインは、電流源Ｉ２１を介してＧＮＤに接続されている。ＭＯＳトランジスタＱＮ１１、ＭＯＳトランジスタＱＮ１２、およびＭＯＳトランジスタＱＮ１３の各ソースは、ＧＮＤに接続され、ＭＯＳトランジスタＱＮ１１のドレインは、ＭＯＳトランジスタＱＮ１３とカレントミラー回路を構成するＭＯＳトランジスタＱＮ１２のドレインに接続され、ＭＯＳトランジスタＱＮ１１のドレインおよびＭＯＳトランジスタＱＮ１２のドレインは、電流源Ｉ２２を介して電源Ｖｄｄに接続されている。
ＭＯＳトランジスタＱＰ１３のドレインおよびＭＯＳトランジスタＱＮ１３のドレインは、互いに接続され、この接続点とＧＮＤとの間には、ＭＯＳトランジスタＱＮ１４およびコンデンサＣ２０が並列に接続されている。また、上記接続点には、コンパレータ４７ａの反転入力端子およびコンパレータ４７ｂの非反転入力端子がそれぞれ接続されている。コンパレータ４７ａの非反転入力端子には、閾値電圧Ｖｔｈ１２が入力され、コンパレータ４７ｂの反転入力端子には、閾値電圧Ｖｔｈ１１が入力されている。閾値電圧Ｖｔｈ１１および閾値電圧Ｖｔｈ１２は、閾値電圧Ｖｔｈ１１＜閾値電圧Ｖｔｈ１２という関係を有している。
コンパレータ４７ａの出力端子は、セットリセットフリップフロップ（以下、単に、ＳＲＦＦと記載）のセット端子Ｓに接続され、コンパレータ４７ｂの出力端子は、リセット端子Ｒに接続されている。ＳＲＦＦの出力端子Ｑバーは、ＭＯＳトランジスタＱＰ１１およびＭＯＳトランジスタＱＮ１１の各ゲートに接続されている。ＭＯＳトランジスタＱＮ１４のゲートには、外部から発振回路３７をリセットするためのリセット信号が入力される。ＳＲＦＦの出力端子Ｑが発振回路３７の出力端子である。
次に、図１２（ｂ）を用いて、発振回路３７の動作を説明する。
まず、ＳＲＦＦの出力端子ＱからＬレベルの信号が出力されるとする。これにより、電流源Ｉ２１の出力電流が、ＭＯＳトランジスタＱＰ１２およびＭＯＳトランジスタＱＰ１３からなるカレントミラー回路を介してコンデンサＣ２０に流れ、コンデンサＣ２０を充電する。なお、このとき、電流源Ｉ２２の出力電流は、オン状態にあるＭＯＳトランジスタＱＮ１１によりＧＮＤへ流れるため、コンデンサＣ２０の充電に寄与しない。
上記充電により、コンデンサＣ２０の電位Ｃｏｓｃが徐々に上昇し、コンパレータ４７ａの閾値電圧Ｖｔｈ１２を上回ると、コンパレータ４７ａの出力信号がＬレベルとなる。このとき、コンデンサＣ２０の電位Ｃｏｓｃは、当然閾値電圧Ｖｔｈ１１を上回っているため、コンパレータ４７ｂの出力信号はＨレベルであり、これにより、ＳＲＦＦの出力端子ＱからＨレベルの信号が出力される。
次いで、ＳＲＦＦの出力端子ＱからＨレベルの信号が出力されたことにより、ＭＯＳトランジスタＱＮ１１がオフし、電流源Ｉ２２の出力電流によりＭＯＳトランジスタＱＮ１２およびＭＯＳトランジスタＱＮ１３がオンして、コンデンサＣ２０の電位Ｃｏｓｃを放電する。この結果、コンデンサＣ２０の電位Ｃｏｓｃが徐々に減少し、コンパレータ４７ｂの閾値電圧Ｖｔｈ１１を下回ると、コンパレータ４７ｂの出力信号がＬレベルとなる。このとき、コンデンサＣ２０の電位Ｃｏｓｃは、当然閾値電圧Ｖｔｈ１２を下回っているため、コンパレータ４７ａの出力信号はＨレベルであり、これにより、ＳＲＦＦの出力端子ＱからＬレベルの信号が出力される。このような動作を繰り返すことにより、図１で示すような出力信号ｏｓｃを出力する。
発振回路３７の発振周波数ｆｏｓｃは、以下の式（１７）により求められる。なお、式（３３）は、電流源Ｉ２１の出力電流値と電流源Ｉ２２の出力電流値とを等しくした場合である。式（３３）から明らかであるように、電流源Ｉ２１の出力電流値または電流源Ｉ２２の出力電流値、あるいは双方の出力電流値を制御することで、発振周波数ｆｏｓｃを制御できる。
ｆｏｓｃ＝Ｉ／（２×Ｃ２０×（Ｖｔｈ１２−Ｖｔｈ１１）） （１７）ただし、
Ｉ：電流源Ｉ２１および電流源Ｉ２２の出力電流値
である。
ここで、発振周波数ｆｏｓｃは、ＢＰＦ２０ｂの中心周波数と同一の周波数であることが好ましい。コンパレータ３６は、ＢＰＦ２０ｂの出力信号を比較するため、その出力信号の周波数は、ＢＰＦ２０ｂの中心周波数となる。従って、発振回路３７の発振周波数ｆｏｓｃを、ＢＰＦ２０ｂの中心周波数と同一の周波数とすることにより、双方の出力信号の時間ズレを低減でき、論理回路３８の誤動作を低減できる。また、発振周波数ｆｏｓｃは、ＢＰＦ２０ｂの中心周波数より小さい周波数であることが好ましい。発振周波数ｆｏｓｃをＢＰＦ２０ｂの中心周波数より小さい周波数とすることで、発振回路３７の出力信号ｏｓｃによりカウンタ動作を行うカウンタ３９ａの時定数を、カウンタのｂｉｔ数を増大させることなく、大きくすることができる。
図１３は、カウンタ３９の具体的な構成を示している。
カウンタは、４ビット同期式バイナリカウンタであり、排他的論理和回路（以下、単にＥＸＯＲと記載）、ＡＮＤ回路（以下、単にＡＮＤと記載）、およびＤフリップフロップ（以下、単にＤＦＦと記載）からなるカウンタ部４８が４段設けられている。なお、出力Ｑ０はＤＦＦ０の出力であり、出力Ｑ１はＤＦＦ１の出力である。その他のＤＦＦについても同様である。
ｎ段目のカウンタ部４８において、ＥＸＯＲの一方の入力端子には、ｎ−１段目のカウンタ部４８が有するＡＮＤの出力端子が接続され、他方の入力端子には、ｎ段目のカウンタ部４８が有するＤＦＦの出力端子Ｑが接続される。ＥＸＯＲの出力端子には、ｎ段目のカウンタ部４８が有するＤＦＦの入力端子Ｄが接続されている。なお、初段のカウンタ部４８に備えられているＥＸＯＲの一方の入力端子のみ、下位からの桁上げ信号ｃｉｎが入力される。
各段のカウンタ部４８が有するＡＮＤには、下位からの桁上げ信号ｃｉｎ、ｎ段目のカウンタ部４８が有するＤＦＦの出力、および全前段（ｎ−１段、ｎ−２段…初段）のＤＦＦの出力が入力される。例えば、図中のカウンタ部４８ａをｎ段目のカウンタ部４８とした場合、カウンタ部４８ａが有するＡＮＤ３は、下位からの桁上げ信号ｃｉｎ、ｎ段目のカウンタ部４８が有するＤＦＦの出力であるＤＦＦ３の出力Ｑ３、および全前段のＤＦＦの出力である、ＤＦＦ０の出力Ｑ０（初段）とＤＦＦ１の出力Ｑ１（ｎ−２段）とＤＦＦ２の出力Ｑ２（ｎ−１段）とが入力される。
カウンタ３９は、上述のような構成を有し、クロックＣＬＫの入力に対し、００００〜１１１１までパルスをカウントする。なお、最終段のカウント部４８が有するＡＮＤ（上記ＡＮＤ３）は、各段が有するＤＦＦの出力が「１１１１」のとき、桁上げ用信号ｃｉｎを出力し、上位のカウンタに入力する。これにより、多ｂｉｔのカウンタを構成できる。赤外線リモコン受信機５０ａの場合、ＢＰＦ２０ｂの中心周波数は一般的な仕様で４０ｋＨｚであり、パルス周期２５ｓｅｃである。従って、２５μｓｅｃ×２１４＝０．４０９６ｓｅｃより、１４ｂｉｔ以上で３００ｍｓｅｃ以上の時定数が得られる。
図１４は、アップダウンカウンタ４０の具体的な構成を示している。
アップダウンカウンタ４０は、７ビット同期式バイナリカウンタであり、７段設けられた、２つのＥＸＯＲ、ＡＮＤ、およびＤＦＦからなるカウンタ部４９と、全段のカウンタ部４９が有するＥＸＯＲ１の出力Ａ０〜Ａ６が入力されるＡＮＤ５により構成されている。ＡＮＤ５は、全段のカウンタ部４９が有するＥＸＯＲ１の出力が「１」のとき、桁上げ用信号Ｃｉｎａを出力し、上位のカウンタに入力する。
ｎ段目のカウンタ４９において、ＥＸＯＲ１の一方の入力端子には、カウント制御信号ＵＤが入力され、他方の入力端子は、ｎ段目のカウンタ部４９が有するＥＸＯＲ２の他方の入力端子と接続されると共に、ｎ段目のカウンタ部４９が有するＤＦＦの出力端子Ｑに接続されている。ｎ段目のカウンタ部４９が有するＡＮＤには、ｎ−１段目のカウンタ部４９が有するＡＮＤの出力端子とＥＸＯＲ１の出力端子とが接続され、その出力端子は、上記ＥＸＯＲ２の一方の入力端子に入力されると共に、上記ＥＸＯＲ１の出力端子と共に、ｎ＋１段目のカウンタ部４９が有するＡＮＤに接続される。上記ＥＸＯＲ２の出力端子は、ＤＦＦの入力端子Ｄに接続されている。初段のカウンタ部４９が有するＡＮＤには、イネーブル信号ＥＮと下位からの桁上げ用信号Ｃｉｎａとが入力される。
アップダウンカウンタ４０は、上述のような構成を有し、クロックＣＬＫの入力に対し、０００００００〜１１１１１１１までパルスをカウントする。なお、カウント制御信号ＵＤにＨレベルの信号が入力された場合、アップカウントが行われ、Ｌレベルの信号が入力された場合、ダウンカウントが行われる。
ここで、カウンタ３９およびアップダウンカウンタ４０は、それぞれスキャンパスを備え、シフトレジスタ動作を可能とすることができる。そして、所定時であるウェハテスト時に、カウンタ３９およびアップダウンカウンタ４０を同一クロックＣＬＫ入力で動作させることで（通常時は、それぞれ異なるクロックＣＬＫ入力で動作）、テスト設計が容易になり、故障検出率を向上することができる。
図１５（ａ）は、カウンタ３９およびアップダウンカウンタ４０に用いられるＤＦＦの具体的な構成例を示しており、図１５（ｂ）および図１５（ｃ）は、ＤＦＦの動作の様子を示している。ＤＦＦは、クロックトインバータ（以下、単にインバータＩＮと記載）、ＡＮＤ、およびＮＯＲ回路（以下、ＮＯＲと記載）により構成されている。まず、素子の接続関係について説明する。
ＤＦＦの入力端子Ｄには、インバータＩＮ１が接続され、インバータＩＮ１の出力端子は、ＡＮＤ１１の他方の入力端子に接続されている。ＡＮＤ１１の一方の入力端子には、ＤＦＦの出力を設定するためのＨ出力設定端子ＯＳ（初期値設定手段）が接続されている。ＡＮＤ１１の出力端子は、ＮＯＲ１の他方の入力端子に接続され、ＮＯＲ１の一方の入力端子には、ＤＦＦをリセットするための、Ｌ出力設定端子であるリセット端子ＲＳＴ（初期値設定手段）が接続されている。ＮＯＲ１の出力端子には、インバータＩＮ２が接続され、インバータＩＮ２の出力端子は、ＡＮＤ１１の他方の入力端子に接続されている。
また、ＮＯＲ１の出力端子には、インバータＩＮ３が接続され、インバータＩＮ３の出力端子は、ＡＮＤ１２の他方の入力端子に接続されている。ＡＮＤ１２の一方の入力端子には、Ｈ出力設定端子ＯＳが接続されている。ＡＮＤ１２の出力端子は、ＮＯＲ２の他方の入力端子に接続され、ＮＯＲ２の一方の入力端子には、リセット端子ＲＳＴが接続されている。ＮＯＲ２の出力端子には、インバータＩＮ４が接続され、インバータＩＮ４の出力端子は、インバータＩＮ３の出力端子に接続されている。ＮＯＲ２の出力端子が、ＤＦＦの出力端子Ｑであり、インバータＩＮ４の出力端子がＤＦＦの出力端子Ｑバーである。
次に、図１５（ｂ）および図１５（ｃ）を用いてＤＦＦの動作を説明する。図１５（ｂ）は、クロックＣＬＫとしてＨレベルの信号が入力された場合を示しており、図１５（ｃ）は、クロックＣＬＫとしてＬレベルの信号が入力された場合を示している。ＤＦＦは、上述のように、Ｈ出力設定端子ＯＳおよびリセット端子ＲＳＴを備えていることにより、ＤＦＦの出力を設定することができる。具体的には、Ｈ出力設定端子ＯＳにＬレベルの信号を入力した場合、ＤＦＦの出力を「Ｈ」とすることができ、リセット端子ＲＳＴにＨレベルの信号を入力した場合、ＤＦＦをリセットする、すなわちＤＦＦの出力を「Ｌ」とすることができる。以下、それぞれの場合について説明する。
まず、図１５（ｂ）に示すように、クロックＣＬＫとしてＨレベルの信号を入力し、リセット端子ＲＳＴにＨレベルの信号を入力してＤＦＦの出力を「Ｌ」とする場合について説明する。
図１５（ｂ）に示すように、クロックＣＬＫとしてＨレベルの信号が入力されると、インバータＩＮ１およびインバータＩＮ４がハイインピーダンス状態となる。そして、リセット端子ＲＳＴにＨレベルの信号を入力することにより、ＮＯＲ１の一方の入力端子にＨレベルの信号を入力され、この結果、ＡＮＤ１１の出力がいかなるレベルであろうと、ＮＯＲ１の出力がＬレベルとなるため、ＡＮＤ１１とＮＯＲ１とを、出力がＬレベルとなる１つのインバータとみなすことができる（図中のＩＮ１１）。同様に、ＡＮＤ１２とＮＯＲ２とを、出力がＬレベルとなる１つのインバータとみなすことができる（図中のＩＮ１２）。これにより、ＤＦＦの出力を「Ｌ」とすることができる。
次に、図１５（ｃ）に示すように、クロックＣＬＫとしてＬレベルの信号を入力し、リセット端子ＲＳＴにＨレベルの信号を入力してＤＦＦの出力を「Ｌ」とする場合について説明する。
この場合は、インバータＩＮ２およびインバータＩＮ３がハイインピーダンス状態となる。そして、ＡＮＤ１１とＮＯＲ１とを、出力がＬレベルとなるＩＮ１１とみなすことができ、ＡＮＤ１２とＮＯＲ２とを、出力がＬレベルとなるインバータＩＮ１２とみなすことができる。これにより、ＤＦＦの出力を「Ｌ」とすることができる。
次に、図１５（ｂ）に示すように、クロックＣＬＫとしてＨレベルの信号を入力し、Ｈ出力設定端子ＯＳにＬレベルの信号を入力してＤＦＦの出力を「Ｈ」とする場合について説明する。
図１５（ｂ）に示すように、クロックＣＬＫとしてＨレベルの信号が入力されると、インバータＩＮ１およびインバータＩＮ４がハイインピーダンス状態となる。そして、Ｈ出力設定端子ＯＳにＬレベルの信号を入力することにより、ＡＮＤ１１の一方の入力端子にＬレベルの信号が入力され、この結果、ＡＮＤ１１の出力が必ずＬレベルとなる。ＮＯＲ１の一方の入力端子には、リセット端子ＲＳＴによりＬレベルの信号が入力されるため、ＮＯＲ１の出力は必ずＨレベルとなり、この結果、ＡＮＤ１１とＮＯＲ１とを、出力がＨレベルとなる１つのインバータとみなすことができる（図中のＩＮ１１ａ）。同様に、ＡＮＤ１２とＮＯＲ２とを、出力がＨレベルとなる１つのインバータとみなすことができる（図中のＩＮ１２ａ）。これにより、ＤＦＦの出力を「Ｈ」とすることができる。
次に、図１５（ｃ）に示すように、クロックＣＬＫとしてＬレベルの信号を入力し、Ｈ出力設定端子ＯＳにＬレベルの信号を入力してＤＦＦの出力を「Ｈ」とする場合について説明する。
この場合は、インバータＩＮ２およびインバータＩＮ３がハイインピーダンス状態となる。そして、ＡＮＤ１１とＮＯＲ１とを、出力がＨレベルとなるＩＮ１１ａとみなすことができ、ＡＮＤ１２とＮＯＲ２とを、出力がＨレベルとなるインバータＩＮ１２ａとみなすことができる。これにより、ＤＦＦの出力を「Ｈ」とすることができる。
以上のように、ＤＦＦは、Ｈ出力設定端子ＯＳにＬレベルの信号を入力することにより、また、リセット端子ＲＳＴにＨレベルの信号を入力することにより、ＤＦＦの出力を設定することができる。これにより、電源投入時に、アンプ３４のゲイン、ＢＰＦ２０ｂのゲインおよびＱ値を設定することができる。この結果、アンプ３４のゲイン、ＢＰＦ２０ｂのゲインおよびＱ値を使用環境に応じて適宜最適な値に設定することができるため、使用環境に適切に対応した赤外線リモコン受信機５０ａを実現することができる。
〔実施の形態４〕
本発明に係る他の実施形態について、図１６〜図１８に基づいて説明すると以下の通りである。
図１６は、赤外線リモコン受信機５０ｂの構成を示している。なお、図８に示した、赤外線リモコン受信機５０ａと同一の符号を付した部材は同一の機能を有するものとし、その動作等については特に説明しない。
赤外線リモコン受信機５０ｂは、赤外線リモコン受信機５０ａの構成に、キャリア検出回路４２ａとしてのキャリア検出回路４２ｂを備えた構成である。
キャリア検出回路４２ｂは、キャリア検出回路４２ａの構成に、コンパレータ３６ｄ（第４比較回路）、論理回路３８としての論理回路３８ａ、およびセレクタ回路４１を備えている。コンパレータ３６ｄの一方の入力端子には、ＢＰＦ２０ｂの出力信号ｂｐｆが入力され、他方の入力端子には、第２信号検出レベルである閾値電圧Ｖｔｈ４（第４閾値電圧）が入力されている。閾値電圧Ｖｔｈ１〜Ｖｔｈ４は、Ｖｔｈ１＜Ｖｔｈ３＜Ｖｔｈ４＜Ｖｔｈ２という関係を有している。
図１７は、論理回路３８ａの構成例を示している。
論理回路３８ａは、論理回路３８とほぼ同一の構成であるが、アップダウンカウンタ４０ｂとしてアップダウンカウンタ４０ｂｂを備えている。アップダウンカウンタ４０ｂｂは、ＢＰＦ２０ｂの制御を行うと共に、セレクタ回路４１の制御を行う。より具体的には、コンパレータ３６ｂの出力信号Ｄ２が入力された場合、セレクタ回路４１にセレクタ制御信号ｃｔＳを出力する。
セレクタ回路４１は、コンパレータ３６ｃの出力信号Ｄ３とコンパレータ３６ｄの出力信号Ｄ４とが入力され、この２つの出力信号からキャリアを選択する。キャリアの選択は、上述の論理回路３８ａにおけるアップダウンカウンタ４０ｂｂから出力されるセレクタ制御信号ｃｔＳに基づいて選択する。ここでは、一例として、セレクタ制御信号ｃｔＳが入力された場合、キャリアとしてコンパレータ３６ｄの出力信号Ｄ４を出力する。
このように、コンパレータ３６ｂの出力信号Ｄ２が出力された場合に、すなわち、コンパレータ３６ｃの出力信号Ｄ３のパルス幅が大きくなる等の問題が生じると判断される場合に、コンパレータ３６ｄの出力信号Ｄ４がキャリアとして後段の回路に出力されることで、リモコン送信信号に対して適切なキャリアを出力でき、受信不可能といった問題を生じることがない。また、閾値電圧Ｖｔｈ２より大きいレベルの閾値電圧Ｖｔｈ４で比較されたコンパレータ６ｄの出力信号Ｄ４をキャリアとして出力するため、よりインバータ蛍光灯ノイズによる誤動作を低減できる。
さらに、本実施形態４の構成では、リモコン送信信号入力時の急なインバータ蛍光灯ノイズの発生（例えば、急に蛍光灯を点灯させることにより生じる）にも対応できる。図１８を用いて説明する。図１８は、急なインバータ蛍光灯ノイズが発生した場合の、赤外線リモコン受信機５０ｂの各回路の動作波形を示している。
図示のように、急なインバータ蛍光灯ノイズが発生しても（図中の信号ｂｐｆ５）、ノイズ発生以前に、コンパレータ３６ｂの出力信号Ｄ２が出力されたことにより、セレクタ回路４１からは、コンパレータ３６ｄの出力信号Ｄ４がキャリアとして出力されている。これにより、急なインバータ蛍光灯ノイズによる誤動作を防ぐことができる。
なお、本発明に係る赤外線リモコン受信機は、上記実施の形態３および４で示した構成に限られるわけではなく、図１９に示す赤外線リモコン受信機５０ｃの構成も取り得る。赤外線リモコン受信機５０ｃは、赤外線リモコン受信機５０ａの構成と同様な構成を有しているが、キャリア検出回路４２ａに代えて、単にキャリアの検出のみを行うキャリア検出回路３５を備え、キャリア検出回路３５の出力とＢＰＦ２０ｂの出力とが積分回路４３に入力される。赤外線リモコン受信機５０ｃでも、アンプ３４およびＢＰＦ２０ｂを備えているため、ダイナミックレンジを減少することなく、電源ノイズ除去特性を向上させることができる。
〔実施の形態５〕
本発明に係る他の実施形態について、図２０に基づいて説明すると以下の通りである。
上記実施の形態３および４では、本発明に係るＢＰＦを赤外線リモコン受信機に適応させた場合を説明したが、赤外線リモコン受信機に限らず、光空間伝送送受信機（赤外線信号処理回路）（伝送レート２．４ｋｂｐｓ〜１１５．２ｋｂｐｓ，１．１５２Ｍｂｐｓ，４Ｍｂｐｓ、空間伝送距離約１ｍ）、およびIrDA Control（赤外線信号処理回路）（伝送レート７５ｋｂｐｓ、副搬送波１．５ＭＨｚ、空間伝送距離１ｍ以上）に適応させることもできる。本実施形態では、一例として、本発明に係るＢＰＦ（ＢＰＦ２０ｂ）をIrDA Controlに適応させた場合を示す。
図２０は、IrDA Control８０の構成を示している。なお、図１に示した赤外線リモコン受信機５０ａと同一の符号を付した部材は同一の機能を有するものとし、その動作等については特に説明しない。
IrDA Control８０は、双方向通信のため、送信部６０および受信部７０を備えている。送信部６０は、ＬＥＤとその駆動回路を備えている。受信部７０は、赤外線リモコン受信機５０ａと同様な構成であるが、IrDA Controlは、副搬送波が１．５ＭＨｚであるため、中心周波数を１．５ＭＨｚとしたＢＰＦ２０ｂとしてのＢＰＦ２０ｂａ、および発振周波数ｆｏｓｃを１．５ＭＨｚとした発振回路３７としての発振回路３７ａを備えている。
IrDA Control８０は、上述のような構成を有することにより、例えばインバータ蛍光灯ノイズを低減すると共に、ＢＰＦ出力の波形歪を低減することができる。また、アンプ３４およびＢＰＦ２０ｂａを備えているため、ダイナミックレンジを減少することなく、電源ノイズ除去特性を向上させることができる。
なお、IrDA Control８０の構成は、上述のような構成に限られるわけではなく、上記各実施形態で示した構成を適宜取り得ることは言うまでもない。例えば、図２１に示すIrDA Control８０ａの構成も取り得る。IrDA Control８０ａは、IrDA Control８０の構成と同様な構成を有しているが、受信部７０に代えて、受信部７０ａを備えている。受信部７０ａは、赤外線リモコン受信機５０ｃの構成と同様な構成を有しているが、ＢＰＦ２０ｂに代えて、中心周波数を１．５ＭＨｚとしたＢＰＦ２０ｂａを備えている。IrDA Control８０ａにおいても、例えばインバータ蛍光灯ノイズを低減すると共に、ＢＰＦ出力の波形歪を低減することができる。また、アンプ３４およびＢＰＦ２０ｂａを備えているため、ダイナミックレンジを減少することなく、電源ノイズ除去特性を向上させることができる。
以上、各実施形態で示した本発明の赤外線信号処理回路は、従来の構成が生じていた各種問題を生じることがない。以下、その点について説明する。
まず、特許文献２のデータ伝送システムでは、ある時間範囲Tcheckを設け、この時間範囲Tcheck中に、休止期間Tdが発生したか否かにより赤外線信号かノイズかを判別して、ノイズである場合は、増幅器の制御を行っている。しかしながら、このデータ伝送システムでは、赤外線信号が使用するメーカによって異なっていることにより（例えば、NECコード、sonyコード、RCMMコード等、十数種類）、赤外線信号によっては休止期間Tdに適合しないものがあり、そのような赤外線信号を受信できないという問題を生じていた。また、特許文献６において指摘されているように、ゲイン調整速度が遅く、急なノイズの発生に対応できないという問題を生じていた。
しかしながら、例えば赤外線リモコン受信機５０ａでは、特許文献２とは異なり赤外線信号のパターンを検出する構成ではないため、あらゆる赤外線信号に対応することができる。また、赤外線リモコン受信機５０ｂでは、セレクタ回路４１により、急なノイズの発生にも対応できる。
また、特許文献３には、ＢＰＦの出力信号を復調し、この復調した信号をトリガとしてアンプおよびＢＰＦを制御する受信機回路が開示されている。しかしながら、この受信機回路は、インバータ蛍光灯ノイズが高照度で入射した場合は、ＢＰＦの出力信号がノイズで飽和し、復調された信号が常時Ｌレベルとなるためトリガとして利用できず、アンプおよびＢＰＦの制御が行えないという問題を生じていた。
しかしながら、例えば赤外線リモコン受信機５０ａでは、ＢＰＦ１０ｂの出力信号ｂｐｆを比較した比較回路３６の出力信号により制御を行う構成であり、ＢＰＦ１０ｂが振動している限り、制御が必要な場合に比較回路３６の出力信号がなくなることはないため、特許文献３のような制御不能の事態を生じることがない。
また、特許文献４には、ＢＰＦの出力信号を検出し、ＢＰＦのＱ値を増大させることによりノイズの低減を行うリモコン受光装置が開示されている。しかしながら、ＢＰＦのＱ値を増加させると、ＢＰＦの安定性の低下という問題や、ＢＰＦの出力信号の波形歪が大きくなることによる受信感度の低下という問題を生じる。この問題について、図２２を用いて説明する。図２２（ａ）は、ＢＰＦの極配置を示し、図２２（ｂ）は、ＢＰＦの出力信号波形を示している。なお、
まず、ＢＰＦの安定性について述べる。ＢＰＦの伝達関数を式（１８）に、ＢＰＦの極ｐ１・ｐ２を式（１９）に示す。
Ｈ（ｓ）＝（Ｈ×ω０ｓ／Ｑ）／（ｓ２＋ω０ｓ／Ｑ＋ω０２） （１８）
ｐ１＝（−ω０／２／Ｑ，ω０（１−（１／２Ｑ）２）１／２）
ｐ２＝（−ω０／２／Ｑ，−ω０（１−（１／２Ｑ）２）１／２） （１９）
図２２（ａ）に示すように、ＢＰＦのＱ値を増加させることにより極配置が右半平面に近づく。この結果、負帰還回路において、極配置が右半平面に存在するとき、系は不安定となるというナイキストの安定判別法に基づき、ＢＰＦが不安定になり、発振などの問題を生じる。
次に、ＢＰＦの出力信号の波形歪について述べる。ＢＰＦの正弦波応答については、正弦波のラプラス変換を式（２０）とし、Ｈ（ｓ）Ｆ（ｓ）の逆ラプラス変換を行うことで得ることができる（式（７））。
Ｆ（ｓ）＝Ｌ（ｓｉｎ（ω０ｔ））＝ω０／（ｓ２＋ω０２） （２０）
Ｌ−１（Ｈ（ｓ）Ｆ（ｓ））＝Ｈ（１−ｅｘｐ（−ω０ｔ／２／Ｑ））ｓｉｎ（ω０ｔ） （２１）
式（２１）における（１−ｅｘｐ（−ω０ｔ／２／Ｑ））が波形歪に影響するため、Ｑ値を増加させることで波形歪みが大きくなることがわかる。そして、ＢＰＦの出力信号の波形歪が大きくなれば、受信感度が低下する。特に、リモコン送信信号のベース周波数のパルス幅が小さいとき、波形歪は相対的に大きくなる。従って、ＢＰＦのＱ値は、一般的に１０〜１５程度に設定される。
しかしながら、例えば赤外線リモコン受信機５０ａでは、コンパレータ３６ｂの出力信号Ｄ２が出力されることにより、アンプ３４のゲイン、ＢＰＦ２０ｂのゲインおよびＱ値が大きいと判断し、ＢＰＦ２０ｂのゲインおよびＱ値を減少させるように、急速にＢＰＦ２０ｂの制御を行う。このため、上記のような問題を生じることがない。
また、特許文献５には、キャリアを検出するための基準レベル電圧を、検出したノイズレベル電圧等により生成する赤外線信号処理回路が開示されている。該赤外線信号処理回路では、赤外線信号入力時に上記基準電圧レベルが変動すると受信感度が低下するため、大きい時定数の積分回路で、上記基準電圧レベルを平滑する必要がある。このため、上記赤外線信号処理回路に内蔵される積分回路の容量は大きくなり、チップサイズの増大、これに伴うコストの増加という問題を生じていた。
しかしながら、例えば赤外線リモコン受信機５０ａでは、論理回路３８に大きな時定数を設定することができるため、積分回路の容量を低減できる。
また、特許文献６には、ゲイン調整回路の時定数を小さくすることで、急なインバータ蛍光灯ノイズの発生に対応したゲイン調整回路が開示されている。しかしながら、この場合、上記ゲイン調整回路の時定数が小さいため、受信感度が低下するという問題を生じていた。
しかしながら、赤外線リモコン受信機５０ｂでは、セレクタ回路４１により信号検出レベルを適宜変更させることで、受信感度を低下させることなく、急なインバータ蛍光灯ノイズによる誤動作も低減できる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
電池駆動等の低電圧での動作を要求されるデバイスに好適に用いることができる。
本発明の参考例に係る演算増幅回路の構成を示す図である。 上記演算増幅回路の具体的な構成を示す図である。 上記演算増幅回路の他の参考例の具体的な構成を示す図である。 本発明の他の実施形態に係るバンドパスフィルタ回路の構成を示す図である。 上記バンドパスフィルタ回路が備えるトランスコンダクタンスアンプ回路の具体的な構成を示す図である。 上記トランスコンダクタンスアンプ回路のトランスコンダクタンスを調整するための構成を示す図である。 上記バンドパスフィルタ回路の参考例を示す図である。 本発明の他の実施形態に係る赤外線リモコン受信機の構成を示す図である。 上記赤外線リモコン受信機が備える論理回路の構成を示すブロック図である。 上記赤外線リモコン受信機が備える各回路の動作波形を示す図である。 （ａ）は、上記赤外線リモコン受信機が備えるコンパレータの具体的な構成を示す回路図であり、（ｂ）および（ｃ）は、その動作の様子を示す図である。 （ａ）は、上記赤外線リモコン受信機が備える発振回路の具体的な構成を示す回路図であり、（ｂ）は、その動作波形を示す図である。 上記論理回路が備えるカウンタの具体的な構成を示す図である。 上記論理回路が備えるアップダウンカウンタの具体的な構成を示す図である。 （ａ）は、上記カウンタおよび上記アップダウンカウンタが備えるＤフリップフロップの具体的な構成を示す図であり、（ｂ）および（ｃ）は、その動作の様子を示す図である。 本発明の他の実施形態に係る赤外線リモコン受信機の構成を示す図である。 上記図１６に示す赤外線リモコン受信機が備える論理回路の構成を示すブロック図である。 上記図１６に示す赤外線リモコン受信機が備える各回路の動作波形を示す図である。 本発明に係る赤外線リモコン受信機の他の構成例を示す図である。 本発明の他の実施形態に係るIrDA Controlの構成を示す図である。 本発明に係るIrDA Controlの他の構成例を示す図である。 ＢＰＦの安定性および出力信号の波形歪を説明する図であり、（ａ）は、ＢＰＦの極配置を示す図であり、（ｂ）は、ＢＰＦの出力信号波形を示す図である。 従来技術を示すものであり、赤外線リモコン受信機の構成を示す図である。 上記図２３に示す赤外線リモコン受信機が備える各回路の動作波形を示す図である。 従来技術を示すものであり、電源ノイズ除去特性の向上が可能な赤外線リモコン受信機の構成を示す図である。 上記図２５に示す赤外線リモコン受信機が備える演算増幅回路の構成を示す図である。
符号の説明
１、１ａ、１１、１２、１３ トランスコンダクタンスアンプ回路
２、２ａ、１４、１５ コモンモードフィードバック回路
３、３ａ 電圧供給回路
５、５ａ 演算増幅回路
１６、１７、１８ レジスタ（調整手段）
２０、２０ａ、２０ｂ バンドパスフィルタ回路
３１ フォトダイオードチップ（受光素子）
３４ アンプ（増幅回路）
４２ａ、４２ｂ キャリア検出回路
５０ａ、５０ｂ、５０ｃ 赤外線リモコン受信機（赤外線信号処理回路）
８０、８０ａ IrDA Control（赤外線信号処理回路）
Ｃ１ コンデンサ（第４コンデンサ）
Ｃ１１、Ｃ１２、Ｃ１３ コンデンサ（第１〜第３コンデンサ）
ＺＬ 出力負荷

Claims (8)

  1. 差動入力電圧を差動出力電流に変換する第１トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第２トランスコンダクタンスアンプ回路と、差動入力電圧を差動出力電流に変換する第３トランスコンダクタンスアンプ回路と、
    上記第１トランスコンダクタンスアンプ回路の差動出力電圧と基準電圧とが入力され、上記第１トランスコンダクタンスアンプ回路の差動出力電圧の直流電圧レベルを上記基準電圧と等しくするように、上記第１トランスコンダクタンスアンプ回路に第１制御信号を出力する第１コモンモードフィードバック回路と、
    上記第２トランスコンダクタンスアンプ回路の差動出力電圧と上記基準電圧とが入力され、上記第２トランスコンダクタンスアンプ回路の差動出力電圧の直流電圧レベルを上記基準電圧と等しくするように、上記第２トランスコンダクタンスアンプ回路に第２制御信号を出力する第２コモンモードフィードバック回路と、
    上記基準電圧として、電源電圧の影響の少ない電圧を上記第１コモンモードフィードバック回路および上記第２コモンモードフィードバック回路に供給する電圧供給回路と、
    第１コンデンサと、第２コンデンサと、第３コンデンサとを備え、
    非反転入力端子が、上記第１コンデンサを介して、上記第１トランスコンダクタンスアンプ回路の非反転出力部と上記第２トランスコンダクタンスアンプ回路の非反転入力部とに接続され、
    反転入力端子が、上記第２コンデンサを介して、上記第１トランスコンダクタンスアンプ回路の反転出力部と上記第２トランスコンダクタンスアンプ回路の反転入力部に接続され、
    上記第２トランスコンダクタンスアンプ回路の非反転出力部が、上記第１トランスコンダクタンスアンプ回路の反転入力部と、上記第３トランスコンダクタンスアンプ回路の非反転入力部および反転出力部と、上記第３コンデンサの一端とに接続され、
    上記第２トランスコンダクタンスアンプ回路の反転出力部が、上記第１トランスコンダクタンスアンプ回路の非反転入力部と、上記第３トランスコンダクタンスアンプ回路の反転入力部および非反転出力部と、上記第３コンデンサの他端とに接続され、
    上記第３トランスコンダクタンスアンプ回路の非反転出力部が、反転出力端子であり、上記第３トランスコンダクタンスアンプ回路の反転出力部が、非反転出力端子であり、
    上記第１トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第１コモンモードフィードバック回路の入力端子であり、
    上記第２トランスコンダクタンスアンプ回路の非反転出力部および反転出力部が、上記第２コモンモードフィードバック回路の入力端子であり、
    上記各回路は、電源端子から電源電圧が供給されることを特徴とするバンドパスフィルタ回路。
  2. 上記電圧供給回路は、ソースが上記電源端子に接続されていると共に、ゲートとドレインとが互いに接続されている第１ＭＯＳトランジスタと、
    上記第１ＭＯＳトランジスタのゲートとドレインとの接続点にソースが接続され、ゲートとドレインとが互いに接続されてグラウンド端子に接続されている第２ＭＯＳトランジスタとを備え、
    上記第１ＭＯＳトランジスタのゲートとドレインとの接続点から、上記電圧が取り出されることを特徴とする請求項１に記載のバンドパスフィルタ回路。
  3. 上記電圧供給回路は、ソースが電源端子に接続されていると共に、ゲートとドレインとが互いに接続されている第１ＭＯＳトランジスタと、
    上記第１ＭＯＳトランジスタのゲートとドレインとの接続点にソースが接続され、ゲートとドレインとが互いに接続されてグランド端子に接続されている第２ＭＯＳトランジスタと、
    上記第２ＭＯＳトランジスタに並列に接続された第４コンデンサとを備え、
    上記第１ＭＯＳトランジスタのゲートとドレインとの接続点から、上記電圧が取り出されることを特徴とする請求項１に記載のバンドパスフィルタ回路。
  4. 上記各コモンモードフィードバック回路は、ＭＯＳトランジスタを有し、上記コモンモードフィードバック回路が備えている定電流源の出力インピーダンスを大きくするカスコード回路を備えていることを特徴とする請求項１に記載のバンドパスフィルタ回路。
  5. 上記バンドパスフィルタ回路は、少なくとも１つのトランスコンダクタンスアンプ回路のトランスコンダクタンスを調整する調整手段を備えていることを特徴とする請求項１〜４のいずれか１項に記載のバンドパスフィルタ回路。
  6. 請求項１〜４のいずれか１項に記載のバンドパスフィルタ回路を備えていることを特徴とする赤外線信号処理回路。
  7. 受光した赤外線信号を電気信号に変換する受光素子と、
    上記電気信号を増幅する増幅回路と、
    増幅された電気信号からキャリア周波数成分を取り出す、請求項５に記載のバンドパスフィルタ回路と、
    上記バンドパスフィルタ回路の出力信号と、ノイズ検出レベルである第１閾値電圧とを比較する第１比較回路と、上記バンドパスフィルタ回路の出力信号と、第１キャリア検出レベルである、上記第１閾値電圧より大きいレベルの第２閾値電圧とを比較する第２比較回路と、上記バンドパスフィルタ回路の出力信号と、上記バンドパスフィルタ回路の出力信号のレベルを判定するピーク検出レベルである、上記第２閾値電圧より大きいレベルの第３閾値電圧とを比較する第３比較回路と、上記第１比較回路の出力信号に基づいて、上記第１比較回路の出力信号が出力されないように、上記増幅回路のゲインを制御し、上記第３比較回路の出力信号に基づいて、上記第３比較回路の出力信号が出力されないように、上記バンドパスフィルタ回路のゲインおよびＱ値を制御する論理回路とを有し、上記第２比較回路の出力信号をキャリアとして出力するキャリア検出回路とを備えていることを特徴とする赤外線信号処理回路。
  8. 上記赤外線信号処理回路は、上記バンドパスフィルタ回路の出力信号と、第２信号検出レベルである、上記第２閾値電圧より大きいレベルの第４閾値電圧とを比較する第４比較回路と、
    上記第２比較回路の出力信号と上記第４比較回路の出力信号とから、上記キャリアを選択するセレクタ回路とをさらに備えていることを特徴とする請求項７に記載の赤外線信号処理回路。
JP2006309631A 2006-11-15 2006-11-15 バンドパスフィルタ回路、並びに赤外線信号処理回路 Active JP4290721B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006309631A JP4290721B2 (ja) 2006-11-15 2006-11-15 バンドパスフィルタ回路、並びに赤外線信号処理回路
US11/933,054 US7894727B2 (en) 2006-11-15 2007-10-31 Operational amplifier circuit, bandpass filter circuit, and infrared signal processing circuit
CN2007101868115A CN101183856B (zh) 2006-11-15 2007-11-14 运算放大电路、带通滤波器电路以及红外线信号处理电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006309631A JP4290721B2 (ja) 2006-11-15 2006-11-15 バンドパスフィルタ回路、並びに赤外線信号処理回路

Publications (2)

Publication Number Publication Date
JP2008125024A JP2008125024A (ja) 2008-05-29
JP4290721B2 true JP4290721B2 (ja) 2009-07-08

Family

ID=39369321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006309631A Active JP4290721B2 (ja) 2006-11-15 2006-11-15 バンドパスフィルタ回路、並びに赤外線信号処理回路

Country Status (3)

Country Link
US (1) US7894727B2 (ja)
JP (1) JP4290721B2 (ja)
CN (1) CN101183856B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007004432A1 (ja) * 2005-07-05 2007-01-11 Nec Corporation 電流変換方法、トランスコンダクタンスアンプおよびこれを用いたフィルタ回路
JP4246222B2 (ja) * 2006-07-18 2009-04-02 シャープ株式会社 キャリア検出回路、それを備えた赤外線信号処理回路、ならびにキャリア検出回路の制御方法
JP4283301B2 (ja) * 2006-11-15 2009-06-24 シャープ株式会社 バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路
JP4290721B2 (ja) * 2006-11-15 2009-07-08 シャープ株式会社 バンドパスフィルタ回路、並びに赤外線信号処理回路
KR20100078231A (ko) * 2008-12-30 2010-07-08 삼성전자주식회사 무선 통신 시스템의 참조 귀환 회로를 이용한 필터링 장치 및 방법
JP5325688B2 (ja) * 2009-07-22 2013-10-23 株式会社日立製作所 信号増幅回路、光受信回路、光モジュールおよびデータ交換システム
US20120270512A1 (en) * 2009-07-29 2012-10-25 Kyocera Corporation Transfer Gate Circuit and Power Combining Circuit, Power Amplifying Circuit, Transmission Device, and Communication Device Using the Transfer Gate Circuit
JP5551626B2 (ja) 2011-01-14 2014-07-16 オリンパス株式会社 演算増幅回路
KR20120120730A (ko) * 2011-04-25 2012-11-02 에스케이하이닉스 주식회사 반도체 집적회로
CN103066934B (zh) * 2012-12-20 2016-02-10 西安电子科技大学 用于红外接收器中的可变增益运算放大器
CN105099380A (zh) * 2014-05-08 2015-11-25 中芯国际集成电路制造(上海)有限公司 全差分放大器
JP6574582B2 (ja) * 2015-03-13 2019-09-11 キヤノンメディカルシステムズ株式会社 波形整形フィルタ、集積回路、及び放射線検出装置、並びに、波形整形フィルタの時定数調整方法及び利得調整方法
TWI641231B (zh) * 2016-01-26 2018-11-11 昇佳電子股份有限公司 應用於光感測裝置中的類比數位轉換模組
FR3056857B1 (fr) * 2016-09-26 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit sommateur
WO2018070033A1 (ja) * 2016-10-14 2018-04-19 三菱電機株式会社 コモンモードフィードバック回路
US11005573B2 (en) * 2018-11-20 2021-05-11 Macom Technology Solutions Holdings, Inc. Optic signal receiver with dynamic control
CN109743032B (zh) * 2019-01-08 2020-09-11 北京智芯微电子科技有限公司 具有共模反馈控制电路的反相伪全差分放大器
US11658630B2 (en) 2020-12-04 2023-05-23 Macom Technology Solutions Holdings, Inc. Single servo loop controlling an automatic gain control and current sourcing mechanism
CN114448384B (zh) * 2022-02-09 2023-07-21 深圳市九天睿芯科技有限公司 一种滤波电路
CN117595842B (zh) * 2024-01-19 2024-04-02 赛卓电子科技(上海)股份有限公司 一种差分信号的比较方法、比较装置及传感器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0429717B1 (de) * 1989-12-01 1995-04-05 Deutsche ITT Industries GmbH Transkonduktanzverstärker
JPH0821906B2 (ja) * 1990-07-03 1996-03-04 株式会社東芝 光受信回路
US5155447A (en) * 1991-02-11 1992-10-13 Signetics Company Multi-stage amplifier with capacitive nesting and multi-path forward feeding for frequency compensation
CA2050878C (en) 1991-09-06 1999-10-19 Gerald Molnar Power amplifier with quiescent current control
KR960011407B1 (ko) 1994-04-26 1996-08-22 한국전기통신공사 저전압 고속동작의 씨모스 (cmos) 연산증폭기
DE19642149A1 (de) 1996-10-12 1998-04-23 Telefunken Microelectron System zur Datenübertragung
JP3361021B2 (ja) 1996-12-16 2003-01-07 株式会社東芝 フィルタ回路
US6107882A (en) * 1997-12-11 2000-08-22 Lucent Technologies Inc. Amplifier having improved common mode voltage range
US6181196B1 (en) 1997-12-18 2001-01-30 Texas Instruments Incorporated Accurate bandgap circuit for a CMOS process without NPN devices
JP3390341B2 (ja) 1998-05-15 2003-03-24 シャープ株式会社 赤外線信号処理回路
CA2298310C (en) * 2000-02-09 2003-07-29 James A. Cherry Low-voltage transconductance amplifier/filters
DE10038616B4 (de) 2000-08-08 2012-07-12 Atmel Automotive Gmbh Verfahren und Anordnung zur Störunterdrückung in einer Empfängerschaltung
US7276965B1 (en) * 2001-03-13 2007-10-02 Marvell International Ltd. Nested transimpedance amplifier
JP3575453B2 (ja) 2001-09-14 2004-10-13 ソニー株式会社 基準電圧発生回路
CN1173464C (zh) * 2001-09-25 2004-10-27 义隆电子股份有限公司 可低电压工作的运算放大器
JP2003110441A (ja) * 2001-09-26 2003-04-11 Toshiba Microelectronics Corp ポップ音低減回路及び音声出力増幅装置
JP2004056541A (ja) 2002-07-22 2004-02-19 New Japan Radio Co Ltd リモコン受光装置
JP2004328487A (ja) 2003-04-25 2004-11-18 Renesas Technology Corp 演算増幅器
US7454184B2 (en) * 2003-12-02 2008-11-18 Skyworks Solutions, Inc. DC offset cancellation in a wireless receiver
JP2005354172A (ja) 2004-06-08 2005-12-22 Toyota Industries Corp コモンモードフィードバック回路、相互コンダクタンス増幅器及びｇｍＣフィルタ
JP2006060410A (ja) 2004-08-18 2006-03-02 Rohm Co Ltd ゲイン調整回路並びにそれを備えた信号処理回路及び電気機器
JP2006148572A (ja) 2004-11-19 2006-06-08 Sharp Corp 受光装置および電子機器
JP4193066B2 (ja) * 2005-04-28 2008-12-10 日本電気株式会社 無線用フィルタ回路およびノイズ低減方法
JP4283301B2 (ja) 2006-11-15 2009-06-24 シャープ株式会社 バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路
JP4290721B2 (ja) * 2006-11-15 2009-07-08 シャープ株式会社 バンドパスフィルタ回路、並びに赤外線信号処理回路
JP4473885B2 (ja) * 2007-03-20 2010-06-02 株式会社東芝 光受信回路

Also Published As

Publication number Publication date
JP2008125024A (ja) 2008-05-29
US7894727B2 (en) 2011-02-22
CN101183856A (zh) 2008-05-21
CN101183856B (zh) 2010-06-02
US20080112711A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
JP4290721B2 (ja) バンドパスフィルタ回路、並びに赤外線信号処理回路
JP4283301B2 (ja) バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路
JP4246222B2 (ja) キャリア検出回路、それを備えた赤外線信号処理回路、ならびにキャリア検出回路の制御方法
WO2010100741A1 (ja) 光通信装置
US8497711B2 (en) Envelope detector and associated method
US7231152B2 (en) Infrared remote control receiver (IRCR) having semiconductor signal processing device therein
JP4528790B2 (ja) 信号強度検出回路
US20130249633A1 (en) Low gm transconductor
US8519793B2 (en) Operational amplifier circuit
GB2419247A (en) Variable power supply filter for an optical transducer
US7532045B1 (en) Low-complexity active transconductance circuit
JP2006050633A (ja) Ｄ／ａコンバータ
JP2015146497A (ja) 増幅回路
JP4267664B2 (ja) 基準電流源回路および赤外線信号処理回路
US8471630B2 (en) Fast settling reference voltage buffer and method thereof
WO2011140730A1 (zh) 一种用于低频信号检测及传输系统的模拟前端装置
CN103647514A (zh) 一种应用于电流电压互阻放大器及其它电路的交流耦合回路
KR100532224B1 (ko) Ｃｍｏｓ 공정만을 사용하여 설계된 반도체 신호처리장치를 갖는 적외선 리모콘 수신기
JP2011055055A (ja) 増幅回路及び信号強度検出回路並びにオフセット電圧調整方法
WO2022165801A1 (zh) 通信装置
CN116224033A (zh) 全差分放大器的快速共模检测电路
WO2017219720A1 (zh) 一种多模式射频发射机及信号传输方法、计算机存储介质
JP2021175047A (ja) 増幅回路
JP2005260854A (ja) コンパレータおよび自動利得制御回路
JP2004023360A (ja) 電圧比較器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090401

R150 Certificate of patent or registration of utility model

Ref document number: 4290721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4