JP5325688B2

JP5325688B2 - 信号増幅回路、光受信回路、光モジュールおよびデータ交換システム

Info

Publication number: JP5325688B2
Application number: JP2009170711A
Authority: JP
Inventors: 徹矢崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2009-07-22
Filing date: 2009-07-22
Publication date: 2013-10-23
Anticipated expiration: 2029-07-22
Also published as: JP2011029738A; US8346096B2; US20110020011A1

Description

本発明は、電源雑音の影響を低減可能な信号増幅回路、信号増幅回路を用いた光受信回路、信号増幅回路を用いた光モジュール、信号増幅回路を用いたデータ交換システムに関する。

近年、インターネットの普及に伴いネットワークに要求されるトラヒック容量が加速度的に増大している。サーバ、ルータ等に代表される電算機や通信機器等の大容量データ伝送装置筐体内のバックプレーン伝送の分野では、これらの大容量データ伝送装置筐体内の信号伝送に１０Ｇｂｐｓを超える通信速度が必要とされるようになり、従来の電気信号を用いた通信から、高速通信が可能な光通信へと移行することが予想される。光通信による光配線の実用化には論理ＬＳＩに集積化可能なＣＭＯＳプロセスの送受信回路が必要であり、多チャンネル化の必要性から低面積で高速動作可能な回路方式の実現が要求されている。
また、プロセスの微細化に伴う電源電圧の低下により、通信のための信号レベルが低下するという問題が発生している。そのため、従来は大きな問題となっていなかった電源雑音が信号に与える影響も無視できなくなり、近年は電源雑音による信号品質の劣化の抑制も要求されている。

特許文献１（特開２００１−３２６３７７）には、「光−電流変換機能を持つフォトダイオードと電流−電圧変換機能を持つトランスインピーダンス型のアンプ回路とをハイブリッドに結合して構成した光受信回路において、前記フォトダイオードが、ウェーハボンディングを用いたハイブリッド集積法によって前記アンプ回路基板上に直接貼り合わされ、かつ、前記フォトダイオードと前記アンプ回路とを電気的に結合するために、前記アンプ回路基板上に専用の電極パッドを設けた光受信回路であって、前記トランスインピーダンス型のアンプ回路が、シリコンＣＭＯＳのインバータ回路をＮ段（Ｎは奇数）直列に接続した回路の入出力間に並列帰還インピーダンスを接続した回路であることを特徴とする光受信回路。」が開示されている。

また、特許文献２（特開昭５９−１１５６２８）には、「雑音信号が幅広く存在する周波数帯域の目的の信号周波数を受信する受信装置において、該目的の信号周波数に同調させる信号受信系統と、目的とする信号周波数より任意に外した周波数に同調させて、雑音信号だけを受信する信号受信系統を設け、それぞれの受信系統で復調した出力に含まれる雑音信号の出力レベルを等しくかつ互いに逆位相となるように設定し、逆位相にした雑音出力信号を相互に打消させ、目的とする信号を抽出するようにしたことを特徴とする受信装置の雑音除去方式。」が開示されている。

特開２００１−３２６３７７特開昭５９−１１５６２８

上記、特許文献１に開示される光受信回路の回路方式は低面積で高速動作可能な信号増幅回路を実現することを目的としているが、電源雑音の信号への重畳を抑えることが困難であるという課題を有する。図２および式１を用いて、特許文献１に開示される光受信回路が当該課題を有する理由を説明する。

図２は特許文献１（特開２００１−３２６３７７）に開示される信号増幅回路の一部を示したものであり、図２（a）は並列帰還型ＣＭＯＳ光受信回路（信号増幅回路）の回路図であり、図２（b）は図２（a）に示す並列帰還型ＣＭＯＳ光受信回路の電源から出力端子までの信号経路を小信号等価回路で表現した説明図である。
図２（a）の並列帰還型ＣＭＯＳ光受信回路（増幅回路）は、ＮＭＯＳトランジスタ１０１とＰＭＯＳトランジスタ１０２からなるＣＭＯＳインバータと帰還抵抗１０３とを有して構成される。ここで１０６は入力端子、１０７は出力端子である。

図２（ｂ）は図２（ａ）の増幅回路の電源から出力端子までの信号経路を小信号等価回路で表現したものであり、電流源２０１はＮＭＯＳトランジスタ１０１の等価電流源で、電流源２０３はＮＭＯＳトランジスタ１０２の等価電流源で、抵抗器２０２と２０４はトランジスタの出力インピーダンスｒｏである。このとき、帰還抵抗１０３をＲ、電源雑音をＶｎｏｉｓｅとして出力端子１０７に現れる電源雑音成分をＶｏｕｔｎすると、ＮＭＯＳトランジスタ１０１のトランスコンダクタンスをｇｍ１としたときの等価電流源２０１はｇｍ１・（Ｖｏｕｔｎ―Ｖｎｏｉｓｅ）で表わされ、ＰＭＯＳトランジスタ１０２のトランスコンダクタンスをｇｍ２としたときの等価電流源２０３はｇｍ１・Ｖｏｕｔｎでそれぞれ表わされる。よって、電源端子２０５から出力端子２０６への伝達関数は（数１）で表わされる。

（数１）において電源ノイズの重畳を低減するためには、ｇｍ２およびｒｏを小さくすればよい。しかしながら、ｇｍ２およびｒｏはプロセスによって決定される定数であるためこれらを小さくすることが困難であり、雑音の低減が困難であるという課題を有する。
特許文献２に開示される受信装置の雑音除去方式は、信号の雑音除去を目的としているが、雑音の除去には雑音信号を検出するために受信回路を２つ必要であることに加え、さらに、位相反転回路、加算回路が必要となるため、回路面積が大幅に増加し、多チャンネル化が困難となるという課題を有する。
そこで、本発明では、上記従来技術による課題を解決し、低面積で電源雑音の信号への重畳を低減することが可能な光受信回路を提供する。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば次のとおりである。
（１）PMOSトランジスタとNMOSトランジスタとで構成されたCMOSインバータと、前記ＣＭＯＳインバータに信号を入力する入力端子と、前記ＣＭＯＳインバータからの信号を出力する出力端子と、前記ＣＭＯＳインバータと接続された電源と、前記ＣＭＯＳインバータと各々接続される第一の素子と第二の素子と、を備え、互いに逆位相となる２種類の電源経路を有する光増幅回路である。
（２）（１）記載の光増幅回路であって、前記第一の素子は、前記入力端子と前記電源との間に接続され、前記第二の素子は前記入力端子と前記出力端子との間に接続され、前記電源から前記PMOSトランジスタを介して前記出力端子に伝達する第一の電源経路と、前記第一の抵抗器から前記ＮＭＯＳトランジスタを介して前記出力端子に伝達する第二の電源経路と、を有することを特徴とする光増幅回路である。

本発明によると、低面積で電源雑音の信号への重畳を低減することが可能な信号増幅回路、光受信回路、光モジュールおよびデータ交換システムを提供することができる。

本発明に係る実施の形態４における信号増幅回路の回路構成図の一例を示す図である。特許文献１に開示される並列帰還型ＣＭＯＳ光受信回路（増幅回路）の回路図である。図２（a）に示す、特許文献１に開示される並列帰還型ＣＭＯＳ光受信回路の電源から出力端子までの信号経路を小信号等価回路で表現した説明図である。本発明に係る実施の形態１における信号増幅回路の回路構成図の一例を示す図である。図３（ａ）に示す信号増幅回路の電源から出力端子までの信号経路を小信号等価回路で表現した説明図である。本発明に係る実施の形態１の信号増幅回路による効果と、特許文献１に開示される信号増幅回路による効果とを比較した説明図である。特許文献１に開示された信号増幅回路を用いた場合のアイパターンである。本発明に係る実施の形態１の信号増幅回路を用いた場合のアイパターンである。本発明に係る実施の形態２における信号増幅回路の回路構成図の一例の説明図である。本発明に係る実施の形態３における信号増幅回路の一例の説明図である。本発明に係る実施の形態３における信号増幅回路の変形例の説明図である。本発明に係る実施の形態５における光受信回路の一例を示す回路構成図の説明図である。本発明に係る実施の形態６における光受信回路の一例を示す回路構成図の説明図である。実施の形態４、５および６記載の光受信回路を用いた光モジュールの一例を示す構成図である。実施の形態７記載の光モジュールを用いたデータ交換システムの一例を示す構成図である。実施の形態７記載の光モジュールを製品に適用した一例を示す構成図である。実施の形態９記載の光モジュールを用いたバックプレーン伝送内の光伝送の一例を示す構成図である。

以下、本発明に係る実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。

図３に、本発明に係る実施の形態１における信号増幅回路の一例を示す。図３（ａ）は、本発明に係る実施の形態１における信号増幅回路の回路構成図であり、図３（b）は、図３（ａ）に示す信号増幅回路の電源から出力端子までの信号経路を小信号等価回路で表現したものである。

図３（a）の信号増幅回路は、ＰＭＯＳトランジスタ１０１とＮＭＯＳトランジスタ１０２で構成されたＣＭＯＳインバータと、抵抗器１０３、１０４と、入力端子１０６、出力端子１０７、電源１０８とを有して構成されている。ここで抵抗器１０３は、ＰＭＯＳトランジスタ１０１とＮＭＯＳトランジスタ１０２で構成されたＣＭＯＳインバータにおいてその出力端子１０７から入力端子１０６に至る帰還経路上に設けられており並列帰還型の信号増幅器を構成し、抵抗器１０４は、入力端子１０６と電源１０８の間に配置された構成となっている。抵抗器１０４を配置することによって、電源雑音が出力端子１０７へ伝達される経路として、トランジスタ１０１を介して伝達する雑音経路８０２と、抵抗器１０４を介してトランジスタ１０２へと伝わり出力端子へ伝達される雑音経路８０１、との２経路が形成される。雑音経路８０２はＰＭＯＳトランジスタ１０１のソースへ雑音が入力され、ドレインへと出力されるゲート接地型であるため電源雑音の位相と出力端子１０７に伝達される位相は同位相となる。一方、雑音経路８０１を伝わる電源雑音はＮＭＯＳトランジスタのゲートへ雑音が入力され、ドレインへと出力されるソース接地型であるため、電源雑音の位相と出力端子１０７に出力される位相は逆位相の関係となる。出力端子１０７に現れる電源雑音は、雑音経路８０１と雑音経路８０２の雑音が加算され逆位相の関係にある雑音が加算されるため、互いに打ち消しあうことによって電源雑音を低減できる。

また、上記の雑音を低減する原理について、回路解析手法の一つである小信号等価回路を用いて述べる。図３（b）の信号増幅回路の電源から出力端子までの信号経路の小信号等価回路は、ＰＭＯＳトランジスタ１０１の等価電流源２０１、ＮＭＯＳトランジスタ１０２の等価電流源２０３、トランジスタの出力インピーダンスｒｏである２０２、２０４、帰還抵抗Ｒである１０３、抵抗器ＲＬである１０４、電圧Ｖaである１０９、電源端子２０５、出力端子２０６とを有して構成されている。ここで、電源雑音をＶｎｏｉｓｅ、出力端子の電源雑音をＶｏｕｔｎとすると、ＮＭＯＳトランジスタ１０１のトランスコンダクタンスをｇｍ１としたときの等価電流源２０１はｇｍ１・（Ｖｏｕｔｎ-Ｖａ）で表わされ、ＰＭＯＳトランジスタ１０２のトランスコンダクタンスをｇｍ２としたときの等価電流源２０３はｇｍ１・Ｖａで表わされ、電源端子２０５から出力端子２０６への伝達関数は（数２）により表わされる。

ここで、（数２）においてｇｍ１・Ｒ＝ｇｍ２・ＲＬとなるようにＲまたはＲＬを調整すると、出力端子２０６に現れる電源雑音（Ｖｏｕｔｎ）成分を低減することができる。つまり、抵抗器１０４がない場合には、電源１０８から出力端子１０７へ伝搬される雑音（雑音経路８０２による雑音）が発生していたが、図３（a）のように抵抗器１０４を設けることで、電源１０８から出力端子１０７へ伝搬される雑音（雑音経路８０２による雑音）に対して逆位相となる雑音（雑音経路８０１による雑音）を発生させる信号経路が形成されることになる。よって、逆位相となる雑音経路８０１による雑音と雑音経路８０２による雑音とが互いに打ち消しあい、見かけ上、電源から信号への雑音を低減させることができる。
ここで、本実施の形態１では逆位相の雑音を発生させるための素子として抵抗器１０４を設けたが、雑音経路１による雑音に対して逆位相となる雑音を発生させることのできる素子を設ければ、実施の形態１と同様の効果を得ることができ、抵抗器１０４に限られない。
よって、本発明に係る実施の形態１によって、電源雑音の信号への重畳を低減することが可能となる。

図４は、本発明に係る実施の形態１の信号増幅回路による効果を示す説明図である。
図４は、周波数［Hz］と電源雑音の除去量（ゲイン）［dB］との関係を回路シミュレータによって解析した結果を示す図であり、特許文献１（特開２００１−３２６３７７）に開示された信号増幅回路と本発明に係る実施の形態１の信号増幅回路とを用いた場合の各周波数における電源雑音の除去量を示している。解析には回路シミュレータＳｐｅｃｔｒｅを用い、解析方法ＡＣ、プロセスCMOS９０nm、電源電圧1．2［V］、抵抗器１０３が３００［Ω］、抵抗器１０４が５６０［Ω］の解析条件のもとで行った。これにより、周波数が１０ＧＨｚ程度以下の場合には、本発明に係る実施の形態１による信号増幅回路による電源雑音は、特許文献１に開示された信号増幅回路による電源雑音と比較して、大幅に低減されていることが確認できる。

図５は、本発明に係る実施の形態１の信号増幅回路による効果を示す説明図である。
図５（a）は特許文献１に開示された信号増幅回路を用いた場合のアイパターンであり、図５（b）は本発明に係る実施の形態１の信号増幅回路を用いた場合のアイパターンである。
アイパターンとは、アイダイアグラムとも呼ばれ、信号波形の遷移を多数サンプリングし、重ね合わせてグラフィカルに表示したものである。ここで、波形が毎回同じ位置で複数重ね合わされている場合は品質の良い波形であり、逆に波形の位置がずれている場合は品質の悪い波形であることが分かる。
図５（a）は波形の位置がずれており品質が悪いのに対して、図５（b）は波形の位置が一致しており、本発明に係る実施の形態１における信号増幅回路は、電源雑音の重畳が低減でき波形品質が向上していることが確認できる。

図６は、本発明に係る実施の形態２における信号増幅回路の回路構成図の一例である。
実施の形態２では、実施の形態１に記載した信号増幅回路に対して、雑音除去用の抵抗１２４がグランドに接続されている点が異なる。雑音除去用の抵抗１２４を設けることによって、グランド雑音が出力端子１０７へ伝達される経路はトランジスタ１０２を介して伝達する雑音経路８０４と、抵抗器１２４を介してトランジスタ１０１へと伝わり出力端子へ伝達される雑音経路８０３の２経路が形成される。雑音経路８０４はＮＭＯＳトランジスタ１０２のソースへ雑音が入力され、ドレインへと出力されるゲート接地型であるためグランド雑音の位相と出力端子１０７に伝達される位相は同位相となる。一方、雑音経路８０３を伝わるグランド雑音はＰＭＯＳトランジスタのゲートへ雑音が入力され、ドレインへと出力されるソース接地型であるためグランド雑音の位相と出力端子１０７に出力される位相は逆位相の関係となる。出力端子１０７に現れるグランド雑音は、雑音経路８０３と雑音経路８０４の雑音が加算され、逆位相の関係にある雑音が加算されるため、グランドからの重畳雑音を低減することが可能となり、波形品質の向上を図ることが可能となる。また、上記効果を低面積の信号増幅回路で実現できる。

図７に、本発明に係る実施の形態３における信号増幅回路の一例を示す。図７（ａ）および図７（ｂ）はそれぞれ、本発明に係る実施の形態３における信号増幅回路の変形例を示したものである。
図７（a）は、図３（a）の抵抗器１０４を可変抵抗器１３４に変換し、信号増幅回路を構成した点が異なる。図７（b）は図６の抵抗１２４を可変抵抗１４４に変換し、信号増幅回路を構成した点が異なる。実施の形態３では、抵抗を可変抵抗とすることにより、当該可変抵抗１３４および１４４を、雑音を除去するために使用し、雑音の重畳を可変させ、信号増幅回路内の素子にばらつきが発生した場合にも調整可能となる効果を有する。また、上記効果を低面積の信号増幅回路で実現できる。

図１は、本発明に係る実施の形態４における信号増幅回路の回路構成図の一例である。実施の形態４では、図３（a）記載の信号増幅回路の入力端子１０６に、光電気変換素子１０５を接続した構成となっている点が異なる。
光電気変換素子１０５を接続することにより、光受信回路における電源雑音の低減が可能となり、波形品質の向上を図ることが可能となる。また、上記効果を低面積の信号増幅回路で実現できる。

図８は本発明に係る実施の形態５における光受信回路の一例を示す回路構成図である。図８は、図３（a）の信号増幅回路に、光電気変換素子１０５と電流バッファ３２０が付加された構成となっている点が異なる。

電流バッファ３２０は、ＰＭＯＳトランジスタ１０１、ＮＭＯＳトランジスタ１０２、抵抗器１０３、抵抗器１０４、出力端子１０７および入力端子とを有して構成される信号増幅回路の入力端子間に接続されており、光電子変換素子１０５は、電流バッファ３２０に接続されている。ここで、実施の形態５における電流バッファ３２０は、ＮＭＯＳトランジスタ３１８、反転アンプ３１９、電流源３１７、電流源３１６とを有して構成される。
実施の形態５によれば、実施の形態１が開示された図３における信号増幅回路と同様の電源雑音低減効果が見込めるが、さらに電流バッファ３２０を挿入していることで、フォトダイオードの寄生容量と本発明回路の入力インピーダンスによる帯域劣化の影響が低減できるため、高速動作が可能となる効果を有する。

図９は本発明に係る実施の形態６における光受信回路の一例を示す回路構成図である。図９は、図１記載の信号増幅回路のゲート端子１０２aに対して、レベル変換回路３２３と電流バッファ３２０とが接続されている点が異なる光受信回路である。
ここで、レベル変換回路３２３は、ＮＭＯＳトランジスタ３２２と電流源３２１とを有して構成され、電流バッファ３２０は、実施の形態５記載の光受信回路と同様に、ＮＭＯＳトランジスタ３１８、反転アンプ３１９、電流源３１７、電流源３１６とを有して構成されている。
レベル変換回路３２３を備えたことによって本発明回路の直流レベルが調整可能となる。また、電流バッファ３２０を挿入していることで、フォトダイオードの寄生容量と本発明回路の入力インピーダンスによる帯域劣化の影響が低減できるため、高速動作が可能となる効果を有する。

図１０は、実施の形態４、５および６に記載した光受信回路を用いた光モジュールの一例として実施の形態７を示す構成図である。光モジュール５００は、光受信回路５０１と光送信回路５０３と信号処理回路５０２とを有して構成される。
ここで、光受信回路５０１は、光モジュール５００に入力された光信号を電気信号に変換して信号処理回路５０２に送信する回路であり、光送信回路５０３は、信号処理回路５０２から受信された電気信号を光信号に変換して送信する回路であり、信号処理回路５０２は、光受信回路５０１からの入力信号を信号処理して出力し、また、入力された信号を信号処理して光送信回路５０３に送信する。

実施の形態４乃至６記載の光受信回路を光モジュールに適用することで、受信信号への電源雑音の重畳を低減することが可能となる。また、電流バッファ３２０を挿入した光受信回路を用いた場合には、フォトダイオードの寄生容量と本発明回路の入力インピーダンスによる帯域劣化の影響が低減できるため、高速動作が可能となる効果を有する。また、レベル変換回路３２３を備えた光受信回路を用いた場合には、直流レベルが調整可能となる。さらに、上記効果を低面積の信号増幅回路で実現できる。

図１１は、実施の形態７記載の光モジュールを用いたデータ交換システム（ルータ）の一例として実施の形態８を示す構成図である。
データ交換システムは、複数の通信機６００‐１、・・・６００‐ｎ、メインボード６０１、伝送媒体６０２、インターフェース部６０３、メモリ６０４、演算部６０５、光モジュール６０６とを有して構成される。
ここで、複数の通信機６００‐１、・・・６００‐ｎの各通信機は、それぞれ外部ネットワークに接続されると共に、メインボード６０１に備えられた光配線を用いた伝送媒体６０２を介して互いにデータ信号を送受信可能な構成となっている。通信機６００‐ｎの内部は光モジュールを用いたインターフェイス部６０３、メモリ６０４、演算部６０５で構成される。

この構成によれば、伝送媒体を伝送する信号の品質を向上できる。その結果、各通信機の間の伝送距離を長くとれるため、より大規模でネットワーク接続数の増加に対応可能なデータ交換システムを構築することができる。

図１２は、実施の形態７の光モジュールを製品に適用した一例として実施の形態９を示す図である。基板９０６上に配置された光信号路９０５がフォトダイオード９０７、レーザダイオード９０８を介して、光送受信ＬＳＩ９００に接続された構成である。光信号路９０５を通して入力された光信号は、フォトダイオード９０７で電気信号に変換され光送受信ＬＳＩ９００に伝達される。光信号ＬＳＩ９００は受信部９０１、信号処理部９０２、送信部９０３で構成され、受信部９０１に入力された電気信号を信号処理部９０２で処理し、送信部９０３でレーザダイオードを駆動して再び光信号へと変換する。

実施の形態４乃至６のいずれかに記載の光受信回路を光モジュールに適用することで、受信信号への電源雑音の重畳を低減することが可能となる。また、電流バッファを挿入した光受信回路を用いた場合には、フォトダイオードの寄生容量と本発明回路の入力インピーダンスによる帯域劣化の影響が低減できるため、高速動作が可能となる効果を有する。また、レベル変換回路を備えた光受信回路を用いた場合には、直流レベルが調整可能となる。さらに、上記効果を低面積の信号増幅回路で実現できる。

図１３は、実施の形態９記載の光モジュールを用いたバックプレーン伝送内の光伝送の構成図の一例として実施の形態１０を示す図である。サーバやルータ装置内のバックプレーン９１０に接続されたドータボード９１１はバックプレーン９１０上に実装された光信号路９１２で接続される。光信号路９１２はコネクタ９１４を介してドータボード上の光モジュール９１３に接続される。

実施の形態９記載の光モジュールをバックプレーン伝送に適用することで、電源雑音の重畳を低減することが可能となる。また、電流バッファを挿入した光受信回路を用いた場合には、フォトダイオードの寄生容量と本実施の形態に記載の回路の入力インピーダンスによる帯域劣化の影響が低減できるため、高速動作が可能となる効果を有する。また、レベル変換回路を備えた光受信回路を用いた場合には、直流レベルが調整可能となる。さらに、上記効果を低面積の信号増幅回路で実現できる。

１０2 ＰＭＯＳトランジスタ、１０1・３１８・３２２ＮＭＯＳトランジスタ、１０２ａゲート端子、１０３・１０４・１２４抵抗器、１０５光電気変換素子、１０６入力端子、１０７出力端子、１０８電源、１０９電圧Ｖa、１３４・１４４可変抵抗器、２０１・２０３等価電流源、２０２・２０４等価インピーダンス、２０５電源端子、３２０レギュレーティッド・カスコード回路、３１６・３１７・３２１電流源、３１９増幅回路、３２１電流源、３２３レベルシフト回路、５００・６０３・６０６光モジュール、５０１光受信回路、５０２信号処理回路、５０３光送信回路、６０３・６０６光モジュールを用いたインターフェイス部、６０１メインボード、６０２光配線、６０４メモリ、６０５演算部、６０１‐１・６０１‐ｎ通信機、８０１・８０２・８０３・８０４雑音経路、９００光送受信ＬＳＩ、９０１受信部、９０２信号処理部、９０３送信部、９０５光信号経路、９０６基板、９０７フォトダイオード、９０８レーザダイオード、９１０バックプレーン、９１１ドータボード、９１２光信号経路、９１３モジュール、９１４コネクタ

Claims

電源線に繋がった第1のノードと、
ゲート端子が第２のノードに接続され、ソースおよびドレインの一方の端子が第1のノードに接続され、ソースおよびドレインの他方の端子が第３のノードに接続されたＮＭＯＳトランジスタと、
ゲート端子が第２のノードに接続され、ソースおよびドレインの一方の端子が第３のノードに接続され、ソースおよびドレインの他方の端子がＧＮＤに接続されたＰＭＯＳトランジスタと、
第２のノードと第３のノード間に設けられた第１の抵抗と、
第１のノードと第２のノード間に設けられた第２の抵抗と、を有し、
第２のノードが入力端子に接続され、第３のノードが出力端子に接続され、
前記ＮＭＯＳトランジスタのコンダクタンスｇｍ１と、前記ＰＭＯＳトランジスタのコンダクタンスｇｍ２と、前記第1の抵抗の抵抗値Ｒと、前記第２の抵抗の抵抗値ＲＬとが、
ｇｍ１・Ｒ＝ｇｍ２・ＲＬ
の関係を満たすことを特徴とする光増幅回路。
請求項１に記載の光増幅回路の前記入力端子に光電気変換素子を接続したことを特徴とする光受信回路。
請求項２に記載の光受信回路の前記入力端子に、さらに電流バッファを接続したことを特徴とする光受信回路。
請求項３に記載の光受信回路の前記入力端子に、さらにレベル変換回路を接続したことを特徴とする光受信回路。
請求項４に記載の光受信回路と、
前記光受信回路から入力された信号を信号処理する信号処理回路と、
前記信号処理回路から受信した信号を変換して送信する光送信回路と、を有することを特徴とする光モジュール。