WO2018070033A1 - コモンモードフィードバック回路 - Google Patents
コモンモードフィードバック回路 Download PDFInfo
- Publication number
- WO2018070033A1 WO2018070033A1 PCT/JP2016/080520 JP2016080520W WO2018070033A1 WO 2018070033 A1 WO2018070033 A1 WO 2018070033A1 JP 2016080520 W JP2016080520 W JP 2016080520W WO 2018070033 A1 WO2018070033 A1 WO 2018070033A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- transistor
- channel mos
- common mode
- mos transistor
- voltage
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Abstract
コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制する。本発明の一実施形態は、全差動増幅器の同相電圧(Vc)を基準電圧(Vcm)に近づけるために、同相電圧(Vc)と基準電圧(Vcm)との差を増幅して、全差動増幅器に出力するコモンモードフィードバック回路である。入力差動対(DP1A)は、同相電圧(Vc)を受ける第1トランジスタ部(TU1A)と、基準電圧(Vcm)を受ける第2トランジスタ部(TU2A)とを備える。第1トランジスタ部(TU1A)は、トランジスタ(Q21A~Q21C)を含む。第2トランジスタ部(TU2A)は、トランジスタ(Q22A,Q22B)を含む。第2トランジスタ部(TU2A)の相互コンダクタンスは、第1トランジスタ部(TU1A)の相互コンダクタンスより小さい。
Description
本発明は、全差動増幅器の同相電圧と基準電圧とを増幅して全差動増幅器にフィードバックするコモンモードフィードバック回路に関する。
全差動増幅器は、2つの入力信号の電圧差を増幅し、互いに逆相の2つの出力信号として出力する増幅器である。全差動増幅器においては、2つの入力信号の電圧差をとるときに2つの入力信号に同相の信号として混入したノイズは除去されるため、出力信号に含まれるノイズが抑制される。また、全差動増幅器においては、2つの出力信号が互いに逆相であるため、2つの出力信号の電圧差をとることにより、単一出力差動増幅器に比べて2倍の信号振幅(利得)を得ることができる。このような特徴を有する全差動増幅器は、電源電圧が低いことが要請される電子機器において広く用いられている。
高い利得を有する全差動増幅器においては、2つの出力信号の電圧が所定の範囲内の値となるように、同相電圧(2つの出力信号の電圧の中間値)を基準電圧に合わせる必要がある。
同相電圧を基準電圧に合わせるために、コモンモードフィードバック回路が使用されるのが一般的である。たとえば、特開2005-354172号公報(特許文献1)には、単一出力差動増幅器によって実現されたコモンモードフィードバック回路が開示されている。当該コモンモードフィードバック回路は、同相電圧と基準電圧との差を示す信号を単一出力差動増幅器によって増幅して全差動増幅器にフィードバックする。
コモンモードフィードバック回路によって形成されるフィードバックループ(コモンモードループ)の安定化のためには、コモンモードフィードバック回路に含まれる差動増幅器(コモンモードアンプ)の利得を小さくして、過度の増幅が行なわれないようにする必要がある。
コモンモードアンプに含まれる入力差動対の相互コンダクタンスを小さくすることにより、コモンモードアンプの利得を小さくすることができる。相互コンダクタンスは、ゲート電圧の変化に対するドレイン電流の変化の割合であり、ドレイン電流をゲート電圧で微分することにより求められる。相互コンダクタンスは、電流の流れやすさを示す指標ともいえる。
特開2005-354172号公報(特許文献1)に示されるコモンモードフィードバック回路のように、入力差動対が同じサイズの一対のトランジスタで構成されている場合がある。このような構成の入力差動対の相互コンダクタンスを小さくする場合、一対のトランジスタの各サイズを同様に変更することにより、両者の相互コンダクタンスが一律に小さくされることが多い。
入力差動対に含まれる一対のトランジスタのうち、同相電圧がゲートに入力されるトランジスタに関しては、当該ゲートが全差動増幅器に電気的に接続されているため、当該ゲートに接続される配線の寄生容量(配線容量)を無視することができない。同相電圧が入力されるトランジスタの相互コンダクタンスを小さくして当該トランジスタを流れる電流を小さくすると、当該トランジスタのゲートに接続される配線の寄生容量の充電時間が長くなり、ゲート電圧が動作電圧に達するまでの時間が長くなる。その結果、当該トランジスタの動作周波数が低下して、コモンモードアンプが動作可能な帯域が低下してしまう。
コモンモードループの安定化およびコモンモードアンプの帯域の維持を両立させようとすると、コモンモードアンプの入力差動対を流れる電流量を大きくして、配線容量が充電されるまでの時間を短縮する必要がある。その結果、コモンモードフィードバック回路において消費される電力が大きくなってしまう。
本発明は、上述のような課題を解決するためになされたものであり、その目的は、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することである。
本発明の一実施形態は、全差動増幅器の同相電圧を基準電圧に近づけるために、同相電圧と基準電圧との差を増幅して、全差動増幅器に出力するように構成されたコモンモードフィードバック回路である。コモンモードフィードバック回路は、定電流源と、出力負荷部と、入力差動対とを備える。入力差動対は、定電流源と出力負荷部との間に接続されている。入力差動対は、第1トランジスタ部と、第2トランジスタ部とを備える。第1トランジスタ部は、同相電圧を受ける。第2トランジスタ部は、基準電圧を受ける。第1トランジスタ部および第2トランジスタ部の各々は、少なくとも1つのトランジスタを含む。第2トランジスタ部の相互コンダクタンスは、第1トランジスタ部の相互コンダクタンスより小さい。
本発明に係るコモンモードフィードバック回路においては、基準電圧を受ける第2トランジスタ部の相互コンダクタンスは、同相電圧を受ける第1トランジスタ部の相互コンダクタンスよりも小さい。このような構成により、入力差動対の相互コンダクタンスの低減を、第2トランジスタ部の相互コンダクタンスを小さくすることにより実現することができるとともに、第1トランジスタ部の相互コンダクタンスを維持することによりコモンモードアンプの帯域の低下を抑制することができる。そのため、第1トランジスタ部の配線容量の充電時間を短縮するために必要な電流量を抑制することができる。その結果、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することができる。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則的に繰り返さない。
実施の形態1.
図1は、実施の形態1に係るコモンモードフィードバック回路10を説明するための機能ブロック図である。図1に示されるように、全差動増幅器11は、2つの入力電圧VinpおよびVinnを受ける。全差動増幅器11は、入力電圧VinpおよびVinnの差を増幅して、出力電圧VoutpおよびVoutnを出力する。
図1は、実施の形態1に係るコモンモードフィードバック回路10を説明するための機能ブロック図である。図1に示されるように、全差動増幅器11は、2つの入力電圧VinpおよびVinnを受ける。全差動増幅器11は、入力電圧VinpおよびVinnの差を増幅して、出力電圧VoutpおよびVoutnを出力する。
コモンモードフィードバック回路10は、コモンモードアンプ12と、同相電圧算出部13とを備える。同相電圧算出部13は、全差動増幅器11の出力電圧VoutnおよびVoutpを受けて、両者の同相電圧Vcをコモンモードアンプ12へ出力する。コモンモードアンプ12は、同相電圧Vcと基準電圧Vcmとの差を増幅して、出力電圧Vocmを全差動増幅器11へフィードバックする。
図2は、図1の全差動増幅器11およびコモンモードフィードバック回路10の回路図である。図2に示されるように、全差動増幅器11は、nチャネルMOS(Metal Oxide Semiconductor)トランジスタQ1~Q8と、pチャネルMOSトランジスタQ9~Q16とを含む。nチャネルMOSトランジスタQ1のソースは、nチャネルMOSトランジスタQ2のソースに接続されている。nチャネルMOSトランジスタQ1のゲートは、nチャネルMOSトランジスタQ2のゲートに接続されている。nチャネルMOSトランジスタQ1およびQ2は、第2電流源14を構成している。
nチャネルMOSトランジスタQ3のソースは、nチャネルMOSトランジスタQ1のドレインに接続されている。nチャネルMOSトランジスタQ3のゲートは、nチャネルMOSトランジスタQ4のゲートに接続されている。nチャネルMOSトランジスタQ4のソースは、nチャネルMOSトランジスタQ2のドレインに接続されている。nチャネルMOSトランジスタQ3およびQ4の各ゲートには、バイアス電圧が印加されている。
nチャネルMOSトランジスタQ5のソースは、nチャネルMOSトランジスタQ1のソースに接続されている。nチャネルMOSトランジスタQ5のゲートは、nチャネルMOSトランジスタQ3のドレインに接続されている。nチャネルMOSトランジスタQ6のソースは、nチャネルMOSトランジスタQ2のソースに接続されている。nチャネルMOSトランジスタQ6のゲートは、nチャネルMOSトランジスタQ4のドレインに接続されている。
nチャネルMOSトランジスタQ7のソースは、nチャネルMOSトランジスタQ3のドレインに接続されている。nチャネルMOSトランジスタQ7のゲートには、バイアス電圧が印加されている。nチャネルMOSトランジスタQ8のソースは、nチャネルMOSトランジスタQ4のドレインに接続されている。nチャネルMOSトランジスタQ8のゲートには、バイアス電圧が印加されている。
pチャネルMOSトランジスタQ9のドレインは、nチャネルMOSトランジスタQ3のドレインに接続されている。pチャネルMOSトランジスタQ9のソースは、nチャネルMOSトランジスタQ7のドレインに接続されている。pチャネルMOSトランジスタQ9のゲートは、pチャネルMOSトランジスタQ10のゲートに接続されている。pチャネルMOSトランジスタQ10のドレインは、nチャネルMOSトランジスタQ4のドレインに接続されている。pチャネルMOSトランジスタQ10のソースは、nチャネルMOSトランジスタQ8のドレインに接続されている。pチャネルMOSトランジスタQ9およびQ10のゲートには、バイアス電圧が印加されている。
pチャネルMOSトランジスタQ11のドレインは、nチャネルMOSトランジスタQ5のドレインに接続されている。pチャネルMOSトランジスタQ11のゲートは、pチャネルMOSトランジスタQ9のソースに接続されている。pチャネルMOSトランジスタQ12のドレインは、nチャネルMOSトランジスタQ6のドレインに接続されている。pチャネルMOSトランジスタQ12のゲートは、pチャネルMOSトランジスタQ10のソースに接続されている。
pチャネルMOSトランジスタQ13のドレインは、pチャネルMOSトランジスタQ9のソースに接続されている。pチャネルMOSトランジスタQ13のゲートは、pチャネルMOSトランジスタQ14のゲートに接続されている。pチャネルMOSトランジスタQ14のドレインは、pチャネルMOSトランジスタQ10のソースに接続されている。pチャネルMOSトランジスタQ13およびQ14の各ゲートには、バイアス電圧が印加されている。
pチャネルMOSトランジスタQ15のドレインは、pチャネルMOSトランジスタQ13のソースに接続されている。pチャネルMOSトランジスタQ15のソースは、pチャネルMOSトランジスタQ11およびQ16のソースに接続されている。pチャネルMOSトランジスタQ15のゲートは、pチャネルMOSトランジスタQ16のゲートに接続されている。pチャネルMOSトランジスタQ16のソースは、pチャネルMOSトランジスタQ12のソースに接続されている。pチャネルMOSトランジスタQ16のドレインは、pチャネルMOSトランジスタQ14のソースに接続されている。pチャネルMOSトランジスタQ15およびQ16の各ゲートには、バイアス電圧が印加されている。pチャネルMOSトランジスタQ15およびQ16は、第1電流源15を構成している。
全差動増幅器11は、nチャネルMOSトランジスタQ5のドレイン電圧およびnチャネルMOSトランジスタQ6のドレイン電圧を、出力電圧VoutnおよびVoutpとしてコモンモードフィードバック回路10へそれぞれ出力する。
コモンモードフィードバック回路10は、コモンモードアンプ12と、同相電圧算出部13とを含む。同相電圧算出部13は、抵抗値が同じである抵抗R1,R2を含む。抵抗R1,R2は、nチャネルMOSトランジスタQ5のドレインとnチャネルMOSトランジスタQ6のドレインとの間で直列に接続されている。同相電圧算出部13は、抵抗R1,R2の接続ノードの電圧Vcを同相電圧としてコモンモードアンプ12へ出力する。
コモンモードアンプ12は、定電流源CS1と、入力差動対DP1と、出力負荷部CM1とを含む。定電流源CS1は、pチャネルMOSトランジスタQ23,Q24を含む。pチャネルMOSトランジスタQ23のソースは、pチャネルMOSトランジスタQ12のソースに接続されている。pチャネルMOSトランジスタQ23のゲートは、pチャネルMOSトランジスタQ24のゲートに接続されている。pチャネルMOSトランジスタQ24のソースは、pチャネルMOSトランジスタQ23のソースに接続されている。pチャネルMOSトランジスタQ24のドレインは、pチャネルMOSトランジスタQ23のドレインに接続されている。pチャネルMOSトランジスタQ23,Q24の各ゲートにはバイアス電圧が印加されている。
入力差動対DP1は、トランジスタ部TU1,TU2を含む。トランジスタ部TU1,TU2は、pチャネルMOSトランジスタQ21,Q22をそれぞれ含む。pチャネルMOSトランジスタQ21のソースは、pチャネルMOSトランジスタQ23のドレインに接続されている。pチャネルMOSトランジスタQ21のゲートは、抵抗R1,R2の接続ノードに接続され、同相電圧Vcを受ける。pチャネルMOSトランジスタQ22のソースは、pチャネルMOSトランジスタQ24のドレインに接続されている。pチャネルMOSトランジスタQ22のゲートは、基準電圧Vcmを受ける。
出力負荷部CM1は、nチャネルMOSトランジスタQ17~Q20を含む。nチャネルMOSトランジスタQ19のドレインは、pチャネルMOSトランジスタQ21のドレインに接続されている。nチャネルMOSトランジスタQ19のドレインは、nチャネルMOSトランジスタQ1,Q2の各ゲートに接続されている。nチャネルMOSトランジスタQ19のゲートは、nチャネルMOSトランジスタQ20のゲートに接続されている。nチャネルMOSトランジスタQ20のドレインは、pチャネルMOSトランジスタQ22のドレインに接続されている。nチャネルMOSトランジスタQ19のドレインの電圧Vocmが、全差動増幅器11にフィードバックされる。
nチャネルMOSトランジスタQ17のドレインは、nチャネルMOSトランジスタQ19のソースに接続されている。nチャネルMOSトランジスタQ17のゲートは、nチャネルMOSトランジスタQ19のドレインに接続されている。nチャネルMOSトランジスタQ17のソースは、nチャネルMOSトランジスタQ6のソースに接続されている。nチャネルMOSトランジスタQ18のドレインは、nチャネルMOSトランジスタQ20のソースに接続されている。nチャネルMOSトランジスタQ18のゲートは、nチャネルMOSトランジスタQ20のドレインに接続されている。nチャネルMOSトランジスタQ18のソースは、nチャネルMOSトランジスタQ17のソースに接続されている。
nチャネルMOSトランジスタQ19のドレインは、nチャネルMOSトランジスタQ1,Q2,Q17の各ゲートに接続されている。そのため、pチャネルMOSトランジスタQ17のドレイン電流が増加すると、nチャネルMOSトランジスタQ1,Q2のドレイン電流が増加する。
同相電圧Vcが基準電圧Vcmより小さくなった場合、pチャネルMOSトランジスタQ21のドレイン電流が増加する。pチャネルMOSトランジスタQ21のドレイン電流が増加すると、同じ電流経路にあるnチャネルMOSトランジスタQ17のドレイン電流を増加させるために、nチャネルMOSトランジスタQ17のゲート電圧(出力電圧Vocm)が上昇する。
nチャネルMOSトランジスタQ17のゲートは、全差動増幅器11内のnチャネルMOSトランジスタQ1,Q2の各ゲートに接続されている。nチャネルMOSトランジスタQ17のゲート電圧が上昇すると、nチャネルMOSトランジスタQ1,Q2のドレイン電流が増加する。
nチャネルMOSトランジスタQ1,Q2のドレイン電流が増加すると、pチャネルMOSトランジスタQ11のゲート電圧が下降する。その結果、出力電圧Voutnが上昇する。また、nチャネルMOSトランジスタQ12のゲート電圧が下降する。その結果、出力電圧Voutpが上昇する。
以上から、同相電圧Vcが基準電圧Vcmより小さくなった場合、コモンモードフィードバック回路10から出力電圧Vocmが全差動増幅器11にフィードバックされることにより、出力電圧Voutp,Voutnはいずれも上昇する。その結果、同相電圧Vcは上昇して基準電圧Vcmに近づく。このように、同相電圧Vcは、基準電圧Vcmに近づくように制御される。
一方、同相電圧Vcが基準電圧Vcmより大きくなった場合、pチャネルMOSトランジスタQ21のドレイン電流が減少する。pチャネルMOSトランジスタQ21のドレイン電流が減少すると、同じ電流経路にあるnチャネルMOSトランジスタQ17のドレイン電流を減少させるために、nチャネルMOSトランジスタQ17のゲート電圧(出力電圧Vocm)が下降する。
nチャネルMOSトランジスタQ17のゲート電圧が下降すると、nチャネルMOSトランジスタQ1,Q2のドレイン電流が減少し、pチャネルMOSトランジスタQ11のゲート電圧およびpチャネルMOSトランジスタQ12のゲート電圧が上昇する。その結果、出力電圧Voutn,Voutpが低下する。
以上から、同相電圧Vcが基準電圧Vcmより大きくなった場合、コモンモードフィードバック回路10から出力電圧Vocmが全差動増幅器11にフィードバックされることにより、出力電圧Voutp,Voutnはいずれも低下する。その結果、同相電圧Vcは低下して基準電圧Vcmに近づく。このように、同相電圧Vcは基準電圧Vcmに近づくように制御される。
コモンモードループの安定化のためには、コモンモードアンプ12の利得を小さくして、過度の増幅が行なわれないようにする必要がある。
コモンモードアンプ12に含まれる入力差動対DP1の相互コンダクタンスを小さくすることにより、コモンモードアンプ12の利得を小さくすることができる。
入力差動対DP1を構成する一対のトランジスタ部TU1,TU2が同じトランジスタで構成されている場合、入力差動対DP1の相互コンダクタンスの低減は、たとえば当該トランジスタのサイズを変更して、両者の相互コンダクタンスを一律に小さくすることにより実現されることが多い。
入力差動対DP1に含まれる一対のトランジスタ部TU1,TU2のうち、同相電圧Vcがゲートに入力されるトランジスタ部TU1に関しては、トランジスタ部TU1のドレインが全差動増幅器11に電気的に接続されているため、当該ドレインに接続される配線の寄生容量を無視することができない。同相電圧Vcが入力されるトランジスタ部TU1の相互コンダクタンスを小さくして当該トランジスタ部TU1を流れる電流を小さくすると、トランジスタ部TU1の配線容量の充電時間が長くなり、ゲート電圧が動作電圧に達するまでの時間が長くなる。その結果、コモンモードアンプ12が動作可能な帯域が低下してしまう。
一対のトランジスタ部TU1,TU2の相互コンダクタンスを一律に小さくした上で、コモンモードループの安定化およびコモンモードアンプ12の帯域の維持を両立させようとすると、コモンモードアンプ12の入力差動対を流れる電流量を大きくして、配線容量が充電されるまでの時間を短縮する必要がある。その結果、コモンモードフィードバック回路10において消費される電力が大きくなってしまう。
そこで、実施の形態1においては、トランジスタ部TU2の相互コンダクタンスを、トランジスタ部TU1の相互コンダクタンスよりも小さくする。このような構成により、入力差動対DP1の相互コンダクタンスをトランジスタ部TU2の相互コンダクタンスを小さくすることにより実現することができるとともに、トランジスタ部TU1の相互コンダクタンスを維持することによりコモンモードアンプ12の帯域の低下を抑制することができる。そのため、トランジスタ部TU1の配線容量の充電時間を短縮するために必要な電流量を抑制することができる。その結果、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することができる。
トランジスタの相互コンダクタンスは、トランジスタのチャネル長に対するチャネル幅の比に相関関係があることが知られている。実施の形態1においては、トランジスタ部TU2の相互コンダクタンスを、トランジスタ部TU1の相互コンダクタンスよりも小さくするために、pチャネルMOSトランジスタQ21,Q22のチャネル長を略等しくして、pチャネルMOSトランジスタQ22のチャネル幅を、pチャネルMOSトランジスタQ21のチャネル幅よりも小さくする。あるいは、pチャネルMOSトランジスタQ21,Q22のチャネル幅を略等しくして、pチャネルMOSトランジスタQ22のチャネル長を、pチャネルMOSトランジスタQ21のチャネル長よりも大きくする。実施の形態1においては、一対のトランジスタ部TU1,TU2に含まれるトランジスタは異なるサイズのトランジスタである。
以上、実施の形態1に係るコモンモードフィードバック回路においては、基準電圧を受ける第2トランジスタ部の相互コンダクタンスは、同相電圧を受ける第1トランジスタ部の相互コンダクタンスよりも小さい。このような構成により、入力差動対の相互コンダクタンスの低減を、第2トランジスタ部の相互コンダクタンスを小さくすることにより実現することができるとともに、第1トランジスタ部の相互コンダクタンスを維持することによりコモンモードアンプの帯域の低下を抑制することができる。そのため、第1トランジスタ部の配線容量の充電時間を短縮するために必要な電流量を抑制することができる。その結果、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することができる。
実施の形態1の変形例.
実施の形態1においては、入力差動対に含まれる一対のトランジスタ部が、それぞれ1つのトランジスタ部を含む場合について説明した。一対のトランジスタ部がそれぞれ含むトランジスタの数は、複数であってもよいし、異なる数であってもよい。実施の形態1の変形例においては、入力差動対に含まれる一対のトランジスタ部が、それぞれ異なる数のトランジスタを含む場合について説明する。
実施の形態1においては、入力差動対に含まれる一対のトランジスタ部が、それぞれ1つのトランジスタ部を含む場合について説明した。一対のトランジスタ部がそれぞれ含むトランジスタの数は、複数であってもよいし、異なる数であってもよい。実施の形態1の変形例においては、入力差動対に含まれる一対のトランジスタ部が、それぞれ異なる数のトランジスタを含む場合について説明する。
実施の形態1の変形例と実施の形態1との違いは、コモンモードアンプの入力差動対である。それ以外の構成については同様であるため、説明を繰り返さない。
図3は、実施の形態1に係るコモンモードフィードバック回路の入力差動対DP1Aの構成を説明するための回路図である。図3に示されるように、入力差動対DP1Aは、トランジスタ部TU1A,TU2Aを含む。トランジスタ部TU1Aは、pチャネルMOSトランジスタQ21A~Q21Cを含む。チャネルMOSトランジスタQ21A~Q21Cの各ソースは、定電流源CS1に接続されている。チャネルMOSトランジスタQ21A~Q21Cの各ドレインは、出力負荷部CM1に接続されている。チャネルMOSトランジスタQ21A~Q21Cは、定電流源CS1と出力負荷部CM1との間に並列に接続されている。チャネルMOSトランジスタQ21A~Q21Cの各ゲートには、同相電圧Vcが印加されている。
トランジスタ部TU2Aは、pチャネルMOSトランジスタQ22A,Q22Bを含む。pチャネルMOSトランジスタQ22A,Q22Bの各ソースは、定電流源CS1に接続されている。pチャネルMOSトランジスタQ22A,Q22Bの各ゲートは、出力負荷部CM1に接続されている。pチャネルMOSトランジスタQ22A,Q22Bは、定電流源CS1と出力負荷部CM1との間に並列に接続されている。pチャネルMOSトランジスタQ22A,Q22Bの各ゲートには、基準電圧Vcmが印加されている。
実施の形態1の変形例においては、pチャネルMOSトランジスタQ21A~Q21C,Q22A,Q22Bの各チャネル長に対すチャネル幅の比は同じである。たとえばpチャネルMOSトランジスタQ21A~Q21C,Q22A,Q22Bは、同一のサイズのトランジスタである。並列に接続されているトランジスタの数は、トランジスタ部TU1Aの方が、トランジスタ部TU2Aよりも多い。そのため、トランジスタ部TU1Aの方がトランジスタ部TU2Aよりも電流が流れ易く、相互コンダクタンスが大きい。トランジスタ部TU2Aの相互コンダクタンスは、トランジスタ部TU1Aの相互コンダクタンスよりも小さいため、コモンモードアンプの帯域の低下を抑制することができる。
以上、実施の形態1の変形例に係るコモンモードフィードバック回路においても、実施の形態1と同様に、基準電圧を受ける第2トランジスタ部の相互コンダクタンスは、同相電圧を受ける第1トランジスタ部の相互コンダクタンスよりも小さい。その結果、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することができる。
実施の形態2.
実施の形態1においては、第2トランジスタ部の相互コンダクタンスを第1トランジスタ部の相互コンダクタンスよりも小さくすることにより、コモンモードアンプを流れる電流が減少する。その結果、全差動増幅器に含まれる第1電流源からの電流量を第2電流源で吸込みきれなくなる事態が生じ得る。このような事態が生じるとコモンモードフィードバック回路によるフィードバック制御が正常に行なえなくなる可能性がある。そこで、実施の形態2においては、コモンモードアンプを流れる電流量を維持するための構成について説明する。
実施の形態1においては、第2トランジスタ部の相互コンダクタンスを第1トランジスタ部の相互コンダクタンスよりも小さくすることにより、コモンモードアンプを流れる電流が減少する。その結果、全差動増幅器に含まれる第1電流源からの電流量を第2電流源で吸込みきれなくなる事態が生じ得る。このような事態が生じるとコモンモードフィードバック回路によるフィードバック制御が正常に行なえなくなる可能性がある。そこで、実施の形態2においては、コモンモードアンプを流れる電流量を維持するための構成について説明する。
実施の形態2と実施の形態1との違いは、コモンモードフィードバック回路がコモンモードアンプに電流を供給する電流供給回路を含む点である。それ以外の構成については同様であるため、説明を繰り返さない。
図4は、図1の全差動増幅器11および実施の形態2に係るコモンモードフィードバック回路20の回路図である。図4に示されるように、コモンモードフィードバック回路20は、図2に示されるコモンモードフィードバック回路10の構成に加えて、電流供給回路16を含む。電流供給回路16は、nチャネルMOSトランジスタQ25,Q26と、pチャネルMOSトランジスタQ27,Q28とを含む。
pチャネルMOSトランジスタQ28のソースは、pチャネルMOSトランジスタQ24のソースに接続されている。pチャネルMOSトランジスタQ28のドレインは、pチャネルMOSトランジスタQ24のドレインに接続されている。pチャネルMOSトランジスタQ28のゲートには、バイアス電圧が印加されている。
pチャネルMOSトランジスタQ27のソースは、pチャネルMOSトランジスタQ28のドレインに接続されている。pチャネルMOSトランジスタQ27のゲートには、基準電圧Vcmが印加されている。
nチャネルMOSトランジスタQ26のドレインは、pチャネルMOSトランジスタQ27のドレインに接続されている。nチャネルMOSトランジスタQ26のゲートには、バイアス電圧が印加されている。nチャネルMOSトランジスタQ25のドレインは、nチャネルMOSトランジスタQ26のソースに接続されている。nチャネルMOSトランジスタQ25のソースは、nチャネルMOSトランジスタQ18のソースに接続されている。nチャネルMOSトランジスタQ25のゲートには、バイアス電圧が印加されている。
基準電圧Vcmに応じて、pチャネルMOSトランジスタQ28からの電流が、コモンモードアンプ12に供給される。トランジスタ部TU2の相互コンダクタンスをトランジスタ部TU1の相互コンダクタンスよりも小さくしたことによる電流量の減少が、電流供給回路16からの電流によって補われ、nチャネルMOSトランジスタQ21のドレイン電流が増加する。nチャネルMOSトランジスタQ1,Q2のドレイン電流が増加し、第2電流源14で受けられる電流量が増加する。その結果、第1電流源15からの電流を第2電流源14が吸込みきれないという事態の発生を抑制することができる。
以上、実施の形態2に係るコモンモードフィードバック回路においても、実施の形態1と同様に、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することができる。
さらに、実施の形態2に係るコモンモードフィードバック回路によれば、全差動増幅器に含まれる第2電流源が受けることができる電流を増加させることにより、全差動増幅器に含まれる第1電流源からの電流を第2電流源が吸込みきれないという事態の発生を抑制することができる。
実施の形態3.
実施の形態2においては、全差動増幅器に含まれる第2電流源が受けることができる電流量を増加させることにより、第1電流源からの電流を第2電流源が吸込みきれないという事態の発生を抑制する場合について説明した。実施の形態3においては、第1電流源からの電流量を減少させることにより、第1電流源からの電流を第2電流源が吸込みきれないという事態の発生を抑制する場合について説明する。
実施の形態2においては、全差動増幅器に含まれる第2電流源が受けることができる電流量を増加させることにより、第1電流源からの電流を第2電流源が吸込みきれないという事態の発生を抑制する場合について説明した。実施の形態3においては、第1電流源からの電流量を減少させることにより、第1電流源からの電流を第2電流源が吸込みきれないという事態の発生を抑制する場合について説明する。
実施の形態3と実施の形態1との違いは、コモンモードフィードバック回路が全差動増幅器に含まれる第1電流源からの電流量を制御するための電流制御回路17を含む点である。それ以外の構成については同様であるため、説明を繰り返さない。
図5は、図1の全差動増幅器11および実施の形態3に係るコモンモードフィードバック回路30の回路図である。図5に示されるように、コモンモードフィードバック回路30は、図2に示されるコモンモードフィードバック回路10の構成に加えて、電流制御回路17を含む。電流制御回路17は、nチャネルMOSトランジスタQ29,Q30と、pチャネルMOSトランジスタQ31,Q32とを含む。
nチャネルMOSトランジスタQ29のソースは、nチャネルMOSトランジスタQ18のソースに接続されている。nチャネルMOSトランジスタQ29のゲートは、nチャネルMOSトランジスタQ18のゲートに接続されている。nチャネルMOSトランジスタQ30のソースは、nチャネルMOSトランジスタQ29のドレインに接続されている。nチャネルMOSトランジスタQ30のゲートには、バイアス電圧が印加されている。
pチャネルMOSトランジスタQ31のドレインは、nチャネルMOSトランジスタQ30のドレインに接続されている。pチャネルMOSトランジスタQ31のゲートには、バイアス電圧が印加されている。pチャネルMOSトランジスタQ32のドレインは、pチャネルMOSトランジスタQ31のソースに接続されている。pチャネルMOSトランジスタQ32のソースは、pチャネルMOSトランジスタQ24のソースに接続されている。pチャネルMOSトランジスタQ32のゲートは、pチャネルMOSトランジスタQ31のドレインに接続されている。pチャネルMOSトランジスタQ32のゲートは、pチャネルMOSトランジスタQ15,Q16の各ゲートに接続されている。
nチャネルMOSトランジスタQ18,Q29の各ゲートには、いずれもnチャネルMOSトランジスタQ20のドレイン電圧が印加されている。そのため、nチャネルMOSトランジスタQ18を流れる電流量が減少すると、それに応じてnチャネルMOSトランジスタQ29を流れる電流量が減少する。pチャネルMOSトランジスタQ31,Q32による電圧降下が小さくなるから、pチャネルMOSトランジスタQ31のドレイン電圧が上昇する。第1電流源15に含まれる一対のpチャネルMOSトランジスタQ15,Q16の各ゲート電圧が上昇するから、両者のドレイン電流が減少し、第1電流源15からの電流量が減少する。その結果、第1電流源15からの電流を第2電流源14が吸込みきれないという事態の発生を抑制することができる。
以上、実施の形態3に係るコモンモードフィードバック回路においても、実施の形態1と同様に、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することができる。
さらに、実施の形態3に係るコモンモードフィードバック回路によれば、第1電流源からの電流量を減少させることにより、全差動増幅器において第1電流源からの電流を第2電流源が吸込みきれないという事態の発生を抑制することができる。
今回開示された各実施の形態は、矛盾しない範囲で適宜組合わせて実施することも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
10,20,30 コモンモードフィードバック回路、11 全差動増幅器、12 コモンモードアンプ、13 同相電圧算出部、14 第2電流源、15 第1電流源、16 電流供給回路、17 電流制御回路、CM1 出力負荷部、CS1 定電流源、DP1,DP1A 入力差動対、MOSトランジスタ Q1~Q32,Q21A~Q21C,Q22A,Q22B トランジスタ、R1,R2 抵抗、TU1,TU1A,TU2A,TU2 トランジスタ部。
Claims (7)
- 全差動増幅器の同相電圧を基準電圧に近づけるために、前記同相電圧と前記基準電圧との差を増幅して、前記全差動増幅器に出力するように構成されたコモンモードフィードバック回路であって、
定電流源と、
出力負荷部と、
前記定電流源と前記出力負荷部との間に接続された入力差動対とを備え、
前記入力差動対は、前記同相電圧を受ける第1トランジスタ部と、前記基準電圧を受ける第2トランジスタ部とを含み、
前記第1トランジスタ部および前記第2トランジスタ部の各々は、少なくとも1つのトランジスタを含み、
前記第2トランジスタ部の相互コンダクタンスは、前記第1トランジスタ部の相互コンダクタンスより小さい、コモンモードフィードバック回路。 - 前記第1トランジスタ部は、第1トランジスタを含み、
前記第2トランジスタ部は、第2トランジスタを含み、
前記第1トランジスタ部に含まれるトランジスタの数および前記第2トランジスタ部に含まれるトランジスタの数は、いずれも1であり、
前記第2トランジスタのチャネル長に対するチャネル幅の比は、前記第1トランジスタのチャネル長に対するチャネル幅の比よりも小さい、請求項1に記載のコモンモードフィードバック回路。 - 前記第2トランジスタのチャネル長は、前記第1トランジスタのチャネル長に略等しく、
前記第2トランジスタのチャネル幅は、前記第1トランジスタのチャネル幅よりも小さい、請求項2に記載のコモンモードフィードバック回路。 - 前記第2トランジスタのチャネル幅は、前記第1トランジスタのチャネル幅に略等しく、
前記第2トランジスタのチャネル長は、前記第1トランジスタのチャネル長よりも大きい、請求項2に記載のコモンモードフィードバック回路。 - 前記第1トランジスタ部に含まれる各トランジスタの制御端子は、前記同相電圧を受け、
前記第2トランジスタ部に含まれる各トランジスタの制御端子は、前記基準電圧を受け、
前記第1および第2トランジスタ部に含まれる各トランジスタの第1端子は、前記定電流源に接続され、
前記第1および第2トランジスタ部に含まれる各トランジスタの第2端子は、前記出力負荷部に接続され、
前記第1および第2トランジスタ部に含まれる各トランジスタのチャネル長に対するチャネル幅の比は、略一定であり、
前記第2トランジスタ部に含まれるトランジスタの数は、前記第1トランジスタ部に含まれるトランジスタの数よりも少ない、請求項1に記載のコモンモードフィードバック回路。 - 前記全差動増幅器は、
第1電流源と、
前記第1電流源から電流を受ける第2電流源とを備え、
前記第2電流源は、1対のトランジスタを含み、
前記1対のトランジスタの各制御端子は、前記第1トランジスタ部と前記出力負荷部との接続ノードに接続され、
前記コモンモードフィードバック回路は、
前記基準電圧を受け、前記定電流源からの電流に前記基準電圧に応じた電流を加えるように構成された電流供給回路をさらに備える、請求項1~5のいずれか1項に記載のコモンモードフィードバック回路。 - 前記全差動増幅器は、
第1電流源と、
前記第1電流源からの電流を受ける第2電流源とを備え、
前記第1電流源および前記第2電流源の各々は、1対のトランジスタを含み、
前記第2電流源の1対のトランジスタの各制御端子は、前記第1トランジスタ部と前記出力負荷部との第1接続ノードに接続され、
前記コモンモードフィードバック回路は、
前記第2トランジスタ部と前記出力負荷部との第2接続ノードの第1電圧を受けて、前記第1電圧に応じた第2電圧を前記第1電流源の1対のトランジスタの各制御端子に出力するように構成された電流制御回路をさらに含む、請求項1~5のいずれか1項に記載のコモンモードフィードバック回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/080520 WO2018070033A1 (ja) | 2016-10-14 | 2016-10-14 | コモンモードフィードバック回路 |
JP2018544657A JP6639693B2 (ja) | 2016-10-14 | 2016-10-14 | コモンモードフィードバック回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/080520 WO2018070033A1 (ja) | 2016-10-14 | 2016-10-14 | コモンモードフィードバック回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018070033A1 true WO2018070033A1 (ja) | 2018-04-19 |
Family
ID=61905257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2016/080520 WO2018070033A1 (ja) | 2016-10-14 | 2016-10-14 | コモンモードフィードバック回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6639693B2 (ja) |
WO (1) | WO2018070033A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283952A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 差動演算増幅器 |
JP2004524732A (ja) * | 2000-12-22 | 2004-08-12 | インフィネオン テヒノロギーズ アーゲー | 低ノイズで完全差動増幅のための回路構成 |
JP2004328487A (ja) * | 2003-04-25 | 2004-11-18 | Renesas Technology Corp | 演算増幅器 |
JP2005354172A (ja) * | 2004-06-08 | 2005-12-22 | Toyota Industries Corp | コモンモードフィードバック回路、相互コンダクタンス増幅器及びgmCフィルタ |
JP2008125024A (ja) * | 2006-11-15 | 2008-05-29 | Sharp Corp | 演算増幅回路、バンドパスフィルタ回路、並びに赤外線信号処理回路 |
-
2016
- 2016-10-14 JP JP2018544657A patent/JP6639693B2/ja not_active Expired - Fee Related
- 2016-10-14 WO PCT/JP2016/080520 patent/WO2018070033A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283952A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 差動演算増幅器 |
JP2004524732A (ja) * | 2000-12-22 | 2004-08-12 | インフィネオン テヒノロギーズ アーゲー | 低ノイズで完全差動増幅のための回路構成 |
JP2004328487A (ja) * | 2003-04-25 | 2004-11-18 | Renesas Technology Corp | 演算増幅器 |
JP2005354172A (ja) * | 2004-06-08 | 2005-12-22 | Toyota Industries Corp | コモンモードフィードバック回路、相互コンダクタンス増幅器及びgmCフィルタ |
JP2008125024A (ja) * | 2006-11-15 | 2008-05-29 | Sharp Corp | 演算増幅回路、バンドパスフィルタ回路、並びに赤外線信号処理回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6639693B2 (ja) | 2020-02-05 |
JPWO2018070033A1 (ja) | 2019-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9236841B2 (en) | Current-feedback operational amplifier | |
US9836070B2 (en) | Regulator with low dropout voltage and improved stability | |
EP3437187B1 (en) | System and method for controlling common mode voltage via replica circuit and feedback control | |
US7312660B2 (en) | Differential amplifier and active load for the same | |
EP1083655A2 (en) | Amplifier circuit | |
KR101127461B1 (ko) | 고도의 선형 가변이득 증폭기 | |
US7292098B2 (en) | Operational amplifier | |
US9136806B2 (en) | Amplifier circuit | |
US8031002B2 (en) | Buffer amplifier | |
US20140002195A1 (en) | Operational amplifier with latching state suppression | |
US7449951B2 (en) | Low voltage operational amplifier | |
US10122335B2 (en) | Low voltage high speed CMOS line driver without tail current source | |
WO2018070033A1 (ja) | コモンモードフィードバック回路 | |
CN112468104A (zh) | 一种运算放大器 | |
US7443238B2 (en) | Amplifier stage, operational amplifier and method for amplifying a signal | |
US10187024B2 (en) | Input feed-forward technique for class AB amplifier | |
JP5865815B2 (ja) | 演算増幅器 | |
US20190158033A1 (en) | Transconductance shifted differential difference amplifier | |
JPH03274911A (ja) | 演算増幅器 | |
JP7453562B2 (ja) | 差動増幅回路、受信回路及び半導体集積回路 | |
US20230091797A1 (en) | Power amplifying device | |
JP2008028766A (ja) | 電子回路、増幅回路およびそれを搭載した通信システム | |
JP2005286822A (ja) | コンダクタンスアンプ | |
JP2005348109A (ja) | gmCフィルタの周波数自動調整回路、相互コンダクタンス増幅器のgm自動調整回路及びそのMOS集積回路 | |
Gao et al. | A 3.6 V Rail-to-Rail Operational Amplifier with Constant g m |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 2018544657 Country of ref document: JP |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 16918954 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 16918954 Country of ref document: EP Kind code of ref document: A1 |