JPS6234281B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は振動子の振動が電気回路によつて維持
される形式の発振回路に関するものである。振動
子は水晶結晶であつて、また電気回路は特に電子
水晶時計のタイムベースとして使用されるもので
ある。

現在、時計に最も広く使用されているCMOS発
振回路は、第2110109号として公開されたフラン
ス特許に説明された回路である。この公知の回路
においては、アクテイブエレメント（能動素子）
は直流電源を供給されるインバータからなつてい
る。十分に高い値（10MΩ以上）のバイアス抵抗
が水晶振動子と並列にインバータの出力と入力と
の間に接続される。そのうちの１つは発振周波数
の調節を可能とするために可変形であるような、
２つのコンデンサが供給電源の１つの端子と、イ
ンバータの入力および出力それぞれとの間に接続
される。

公知の発振回路は極めて単純であるが、その電
流消費および他のパラメータに依存した発振周波
数の変化などを配慮すると、満足すべきものでは
ない。このことは、通常の動作モードにおいて
は、振動子および発振回路自体がオーバーエキサ
イトされているという理由による。これは、回路
素子の値を決定する際に、供給電圧、振動子のイ
ンピーダンス、充電容量のような動作パラメータ
に関して最悪条件を配慮する必要があるためであ
る。公知発振回路のスロープが通常動作モードに
おいては急岐であることが、結果的にオーバーエ
キサイトとなる。加えて、発振のトリガを生じさ
せるため、インバータの２つのトランジスタが同
時に導通状態とされる必要があり、また公知回路
においてはこのことが、２つのトランジスタのス
レツシヨールド電圧の和よりも高い供給電圧を要
求する。

電圧調整器または抵抗を用いて発振回路のスロ
ープを減じさせることは、既に提案されている。
しかし、これら装置は未だに不満足なものであ
る。

満足できる結果に到達するためには、増幅器ま
たはこれに接地される周波数デバイダのアクテイ
ブエレメントのバイアス電流が自動的に調節され
て、動作可能な範囲において最低の発振振幅を得
ることができるような発振回路を設計する必要が
ある。

例えばスイス特許第580358号明細書で説明され
るこの種の発振回路は第１図に概略的に示されて
いる。この公知回路は抵抗２によつてバイアスさ
れたＰチヤンネルMOSトランジスタ１を有し、
抵抗２はそのドレイン１ａとゲート１ｂとの間に
接続されて、ゲート１ｂの平均電位がドレイン１
ａのそれと等しくなるよう動作する。電流源３は
トランジスタ１のドレイン・ソース間の電流路と
直列に、＋Ｖ，oVとして表わされた供給電圧源の
端子間に接続される。電流源３は、その制御され
た電流路が、端子＋ＶおよびoVの間で、トラン
ジスタ１と直列に接続されるｎチヤンネルMOS
トランジスタを有し、発振トリガの限界値よりも
わずかに大きな値の平均ドレイン電流をトランジ
スタ１に供給する。調整回路４は発振器の入力端
子５と電流源３の制御端子３ａとの間に接続さ
れ、振動子６の発振信号の振幅に依存して電流源
３を制御する。この回路４はトランジスタ１のド
レイン・ソース間の電流路を流れる電流を安定化
させることを可能とする。

トランジスタ１が弱い反転モードにおいて動作
する時、発振器のスロープは次により与えられ
る。

ｇｍ＝Ｉｏ／Ｖｃ ここでIoは電流源３によつて供給される電流、
Vcはトランジスタ１の特性電圧であつて、この
特性電圧は実施される技術手法によつて定められ
る近似的な定数値であり標準的には50ｍＶの値で
ある。

第１図から理解されるように、公知発振回路は
また発振器の入力端子５と出力端子７との間に接
続された水晶振動子６を有し、バイアス抵抗２は
入力端子５と出力端子７との間に接続され、入力
端子５はトランジスタ１のゲート１ｂに接続さ
れ、出力端子７はトランジスタ１のドレインに接
続され、さらに発振回路は２つのコンデンサ８ａ
および８ｂを有して、これらはそれぞれ供給電圧
源の端子oVと発振器の入力端子５および出力端
子７の間に接続される。

この様な回路が極めて低レベルの電流消費を実
現するとしても、Ａ級動作モードにおける不都合
を回避することはできない。Ａ級増幅器の効率が
低いことは、良く知られている事実である。

1977年第15657号で公告されたスイス特許出願
では、他の公知発振器を説明している。これを第
２図に示す。第２図においては、第１図に示した
と同等あるいは類似の構成要素は、第１図と同様
の参照番号によつて示される。この公知発振器は
ＰチヤンネルMOSトランジスタ９とｎチヤンネ
ルMOSトランジスタ１０とを有し、トランジス
タ９および１０は共通バイアス抵抗１１を持つイ
ンバータとして配置される。電流源３はフイルタ
ーコンデンサ１２と並列に、トランジスタ１０の
ソースと供給電圧源の端子oVとの間に接続され
る。電流源３はインバータ９から１１に流れる電
流を発振トリガを許容するちようど十分な値に固
定する。この電流源３または振動子６の発振信号
の振幅に依存した調整器４によつて制御される。

発振電圧の交流分を短絡するコンデンサ１２に
よつて、インバータの供給電圧は発振周期の間、
１定であると考えられる。しかし、インバータ
９，１０，１１の端子における供給電圧は、発振
器回路の電流消費が電流源３によつて供給される
電流値に等しい値となるように適合される。

この公知回路は第１図に示された回路よりも少
ない電流を消費するが、２つの重大な不都合が予
想される。これまでに説明したインバータ回路の
場合において、供給電圧は２つのトランジスタ９
および１０のスレツシヨールド電圧の合計よりも
大きくなくてはならない。さらに、フイルターコ
ンデンサ１２は集積回路のスペースのかなりの量
を占有してしまう。

本発明の目的は特に、前に述べたような公知回
路の長所を結合し、さらにそれらにおける不都合
を解消するような、発振器回路を提供することで
ある。

本発明によれば、この目的は次のような構成に
より達成される。即ち振動子の発振信号を維持さ
せるための発振回路において、入力端子と、出力
供給端子と、第１能動素子と、第１能動素子をバ
イアスするための装置と、その制御される電流路
が第１能動素子のそれと直列に電源供給端子間に
接続される第２能動素子と、電源供給端子の一方
と入力端子との間に接続された入力コンデンサ
と、電源供給端子の一方と出力端子との間に接続
された出力コンデンサとバイアス調整装置とが設
けられており、該バイアス調整装置は、電流源と
該電流源に直列に接続された制御される電流路を
持つ第３能動素子と前記第３の能動素子をバイア
スするためのバイアス装置と第３能動素子の制御
される電流路に並列に接続されたコンデンサと電
流源から供給される電流を振動子の発振信号の振
幅に依存して制御する調整回路とを有し、前記バ
イアス装置を介して電流源と第３の能動素子との
接続路が、各々第２能動子の制御電極および第１
能動素子の制御電極ならびに前記入力端子に光流
的に接続されており、第３能動素子は第２能動素
子と同一導電型であり、前記入力端子に現われる
振動子の発振信号およびその振幅に応じて第１お
よび第２能動素子の制御電極に制御信号が印加さ
れ、前記制御信号の各々は発振信号の振幅に依存
して変化する値を持つ直流信号に重畳された発振
信号からなる低消費電流の発振器回路により達成
される。

この回路においては、２つの能動素子は増幅モ
ードで動作し、しかも各々はＣ級モードでも動作
でき、このことが発振器の電流消費を実質的に減
少させることとなる。

加えて、前記直流電圧信号は各能動素子を配慮
して、それが導通している時に能動素子を流れる
電流が実質的に振動子の発振が維持されるに足る
最小値であるように選択されることが可能であ
る。

本発明による発振器回路の特徴と長所とは、添
付図面を参照しながら、例として提示された実施
例における下記説明によつてさらに良く理解され
る。

第１図および第２図に示された回路と同様に、
第３図に描かれた回路は水晶振動子６、入力端子
５、出力端子７、入力端子５と電源の端子oVの
１つとの間に接続された第１コンデンサ８ａ、発
振器の出力端子７と端子oVとの間に接続された
第２コンデンサ８ｂ、およびドレイン１ａが発振
器の出力端子７にまたゲート１ｂが発振器の入力
端子５に接続されるＰチヤンネルMOSトランジ
スタ１とを有している。ｎチヤンネルを持つ第
2MOSトランジスタ１３は第1MOSトランジスタ
のソース・ドレイン電流路と直列に電源の端子＋
ＶとoVとの間に接続され、また調整器４は発振
器の入力端子５における発振信号VAを受ける。

しかし、第３図に示す回路においては、第２ト
ランジスタのゲート１３ａと調整器４との間に中
間回路１４を有する。この回路は調整器４によつ
て供給される信号と端子５に発生する信号VAと
に応答して、発振信号の振幅Ａに依存する値の直
流電圧VCに重畳された交流発振信号VAを含む制
御信号１５を発生する。

トランジスタ１３のドレイン１３ｂはトランジ
スタ１のドレイン１ａに接続され、そのソース１
３ｃは電源の端子oVに接続される。トランジス
タ１のソース１ｃが電源の端子＋Ｖに接続されて
いるため、トランジスタ１および１３の制御され
る電流路は電源の端子＋ＶとoVとの間に直列に
接続される。

中間回路１４は電流源トランジスタ１７、その
ドレイン・ソース路が電流源１７と直列に接続さ
れたｎチヤンネルMOSトランジスタ１８、トラ
ンジスタ１８のゲート１８ａとドレイン１８ｂと
の間に接続されたバイアス抵抗１９、およびトラ
ンジスタ１８のドレイン・ソース路と並列に、抵
抗１９とドレイン１８ｂの接続点２１と電源の端
子oVとの間に接続されたフイルターコンデンサ
２０を有する。トランジスタ１８のゲート１８ａ
はトランジスタ１３のゲート１３ａに接続され、
またトランジスタ１８のソース１８ｃは端子oV
に接続される。トランジスタ１３および１８は互
いに電流ミラーの関係となるように配置されてお
り、平衡状態においては、トランジスタ１３を通
過する電流ｉは電流源１７によつて供給される電
流に比例している。

トランジスタ１および１３のゲート１ｂおよび
１３ａは、それぞれコンデンサ２２および２３を
通して発振器の入力端子５に接続されている。水
晶振動子６は発振器の入力端子５と出力端子７と
の間に接続される。

発振器の入力端子における入力信号VAを受け
る調整回路４は、発振器によつて消費される電流
を安定化させしかも最小とさせるように、電流源
１７によつて供給される電流を制御する。

第３図に示した調整回路４は、ジユネーブにお
いて1979年９月に催された「第10回国際時間測定
法会議」の会報第３巻ページ131〜140において
E.A.ブイトズによつて公表された論文「腕時計
のための水晶発振器」中の139ページに掲載され
た第１５図に示された発振器の振幅調整器に類似
したものである。

その構成においては、調整器４はコンプレメン
タリ（相補性）トランジスタ２４システム２５か
らなる第１ペアを有し、これらのドレインは共通
接続点を持ち、またこれらのソースはそれぞれ電
源の端子＋ＶおよびoVに相当する電位に接続さ
れる。Ｐチヤンネルトランジスタ２５のゲートは
そのドレインに並列され、またトランジスタ１７
のゲート１７ａに接続される。

調整器４はまたコンプレメンタリトランジスタ
２６および２７の第２ペアを有し、これらもまた
ドレインにおいて共通接続点をもち、またこれら
のソースは電源の端子＋ＶおよびoVに相当する
電位に接続される。ｎチヤンネルトランジスタ２
４のゲートは１方では抵抗２８を介してｎチヤン
ネルトランジスタ２６のゲートに、また他方では
コンデンサ２９を介して端子oVに接続される。
トランジスタ２４のソースは抵抗３０を介して端
子oVに接続される。トランジスタ２６のゲート
は抵抗３１を介してそのドレインに、またコンデ
ンサ３２を介して入力端子５に接続される。さら
に、トランジスタ２６のドレインはコンデンサ３
３を介して端子oVに接続される。

第３図において示された回路の動作モードは次
による。発振が停止している時は、トランジスタ
１８の動作点は電流源１７により供給される電流
によつて定められる。このトランジスタのドレイ
ン１８ｂおよびゲート１８ａにおける電圧は、ト
ランジスタ１８のドレイン電流に依存するゲート
電圧に関する特性によつて得られる。同様に、ト
ランジシタ１の動作点はトランジスタ１３のドレ
イン・ソース路に流れる電流ｉによつて決定さ
れ、この電流は電流源１７によつて供給される電
流値に比例する。

発振器がトリガされると、交流電圧VAはトラ
ンジスタ１８のゲート１８ａ上で直流電圧VCに
重畳される。トランジスタ１８の非直線性特性に
よつて、信号VAの振幅Ａが増大するに従い、ト
ランジスタ１８を通過する平均電流は電流源１７
から供給される電流よりも大きくなろうとする。
このことがコンデンサ２０を放電させ、結果とし
てコンデンサ２０の端子電圧を低下させる。コン
デンサ２０の容量値は交流電圧信号VAの各周期
に関してコンデンサ両端の電圧が近似的に１定と
なるように選択され、トランジスタ１８が飽和域
で動作することを確実とさせる。これにより、こ
こで説明している型式の発振器においては交流電
圧VAのピーク・ピークの振幅は、用いられてい
るトランジスタのスレツシヨールド電圧よりも小
さくなる。

トランジスタ１８のゲート１８ａにおける電圧
の平均値VCがコンデンサ２０の両端における電
圧に等しいことから、抵抗１９の電流は、トラン
ジスタ１８のドレイン・ソース路に流れる平均電
流が電流源１７によつて供給される電流と等しく
なるまで流れる。トランジスタ１８の動作点はこ
のため、発振器の入力端子５における交流電圧
VAの振幅Ａに依存して、また電流源１７によつ
て供給される電流値に依存して、シフトされる。
この結果、電圧VCの平均値は振幅Ａに依存す
る。

トランジスタ１８を適切に設定することによ
り、発振のない時には前記平均電圧が実質的にト
ランジシタ１３のスレツシヨールド電圧Vtに等
しい値VCoを有するように配置される。（第４図
参照） トランジスタ１のゲート１ｂに加えられる電圧
の平均値VICは交流電圧VAの振幅Ａに対する増
加関数である。またトランジスタ１および１３を
適切に設定することにより、Ａ＝Ｏの時のVICの
値VICoが実質的にトランジスタ１のスレツシヨ
ールド電圧V′tに等しくなるように配置される。
このため、トランジスタ１はそのゲート１ｂにお
いて、振幅Ａと、トランジスタ１のスレツシヨー
ルド電圧V′tに実質的に等しい値VICo（Ａ＝Ｏ
時）とから発生される直流電圧信号VICに重畳さ
れた信号VAによつて形成される制御信号１００
を受ける。

こうして、発振器が動作を開始する時、トラン
ジスタ１および１３はそれぞれ実質的に信号VA
の負および正の半サイクルのみを増幅し、発振器
が動作中にはトランジスタ１および１３はそれぞ
れ信号VAの負および正のピークのみを増幅す
る。

第４図において、ハツチング部分はトランジス
タ１３によつて増幅される信号部分を示し、トラ
ンジスタ１３の特性曲線Ｉ_D＝ｆ（Vg−Vs）は３
４として示されている。トランジスタ１が増幅す
る信号VAの部分は実質的に類似であるがしか
し、第４図に示されたハツチ部とは反対極性であ
る。

そのため、トランジスタ１と１３とは、発振の
通常状態においてはＣ級で動作するプツシユプル
段を構成していると考えられる。こうして、電流
はトランジスタ１および１３を同時に流れること
はなく、このため過度の電流消費は抑えられる。

動作においては、電源＋Ｖ，oVから供給され
る電流は信号VAの負の半サイクルのわずかの期
間だけトランジスタ１を通過し、この電流が出力
コンデンサ８ｂを充電するために用いられる。信
号VAの正の半サイクルの間、出力コンデンサは
導通トランジスタ１３を通して端子oVに向けて
放電する。

このように設けられた振動維持回路はこうし
て、実質的にＢ極動作を行う短いスタート期間の
後はＣ級で動作する。トランジスタ１，１３およ
び１８を、電流源１７によつて供給される平均電
流が近似的にトランジスタ１３に流れる平均電流
の10％に等しくなるような寸法に作ることによ
り、発振回路の電流消費は第２図に示された回路
のそれよりもわずかに大きくなる。

さらに、第２図に示された回路との比較におい
ては、トランジスタ１８、コンデンサ２０，２２
および２３、およびバイアス抵抗１９のような付
加素子は第２図に示された回路に用いられている
フイルターコンデンサよりも大幅に少ない空間を
占有する。加えて、これら付加素子は第１図また
は第２図に示されたような回路を製造するために
用いられる技術と、総体的に矛盾のないものであ
る。

トランジスタ１および１８に結合するバイアス
抵抗２および１９は、例えばE.A.ブイトズによ
る前記報告に説明されている方法で多晶シリコン
に製造されるサイドジヤンクシヨンによつて形成
されるダイオードによつて構成することができ
る。FETゲートを入力するには、高ドープ多晶
シリコンによる技術が適当である。また、バイア
ス抵抗はMOSトランジスタのシステムに含まれ
る。

加えて、本発明による回路は、通常発振モード
ではゲートに直列に接続されるトランジスタがな
いため単一のMOSトランジスタのスレツシヨー
ルド電圧よりもわずかに高い供給電圧において動
作する。

回路４および１４によつて形成される制御装置
は、振動子６の発振信号の装置Ａおよび入力端子
５における信号VAとに応答して、信号VA上に重
畳された、その値が前記振幅Ａに依存する直流電
圧信号VCによつて形成される制御信号を発生す
るような、他の回路により置換され得ることは、
明白である。

さらに、本発明はCMOS型による回路に限定さ
れることはない。特に、２つの増幅用MOSトラ
ンジスタ１および１３は等しい導通型式を有する
ものであることも可能である。この場合この回路
は、振幅Ａに関りなく、Ｐチヤンネルまたはｎチ
ヤンネルの、いずれのトランジスタであるかによ
つて立ち上りおよび立ち下りそれぞれの方法が異
る直流電圧信号VCおよびVICを用いる。

【図面の簡単な説明】

第１図および第２図は２つの従来技術手法によ
る発振器の回路を示す図であり、第３図は本発明
による発振維持回路の特定の実施例の回路図であ
り、第４図は第２能動素子のゲートとソース間の
異る電位に対するドレイン電流の特性図、および
この素子に加えられる制御信号に関する２つの波
形を時間軸上に表わした図である。 １……ＰチヤンネルMOSトランジスタ、２…
…バイアス抵抗、３……電流源。

Claims (1)

1. 【特許請求の範囲】 １ 振動子６の発振信号を維持させるための発振
   回路において、入力端子５と、出力端子７と、電
   源供給端子＋Ｖ，OVと、第１能動素子１と、第
   １能動素子をバイアスするための装置と、その制
   御される電流路が第１能動素子１のそれと直列に
   電源供給端子間に接続される第２能動素子１３
   と、電源供給端子の一方と入力端子５との間に接
   続された入力コンデンサ８ａと、電源供給端子の
   一方と出力端子７との間に接続された出力コンデ
   ンサ８ｂとバイアス調整装置４，１４とが設けら
   れており、該バイアス調整装置は、電流源１７と
   該電流源１７に直列に接続された制御される電流
   路を持つ第３能動素子１８と前記第３の能動素子
   をバイアスするためのバイアス装置１９と第３能
   動素子の制御される電流路に並列に接続されたコ
   ンデンサ２０と電流源から供給される電流を振動
   子の発振信号の振幅に依存して制御する調整回路
   ４とを有し、前記バイアス装置を介して電流源と
   第３の能動素子との接続路が、各々第２能動子１
   ３の制御電極１３ａおよび第１能動素子の制御電
   極１ｂならびに前記入力端子５に交流的に接続さ
   れており、第３能動素子は第２能動素子と同一導
   電形であり、前記入力端子５に現われる振動子６
   の発振信号VAおよびその振幅Ａに応じて第１お
   よび第２能動素子１；１３の制御電極１ｂ；１３
   ａに制御信号１００，１５が印加され、前記制御
   信号の各々は発振信号の振幅Ａに依存して変化す
   る値を持つ直流信号VIC，Vcに重畳された発振
   信号VAからなる低消費電流の発振器回路。 ２ 第１および第２能動素子が反対の導電型式を
   もつMOSトランジスタであり、また第３能動素
   子１８と共にトランジスタ類が製造され、電流源
   およびコンデンサはCMOS集積回路として形成さ
   れるような、特許請求の範囲第１項記載の回路。 ３ 能動機器が高ドープされた多晶シリコンゲー
   トを持つトランジスタであり、第１および／また
   は第３能動素子をバイアスするための装置がその
   素子のゲートとドレインの間に接続された抵抗を
   有し、この抵抗は多晶シリコンに作られたサイド
   ジヤンクシヨンによつて形成されるダイオードを
   有するような、特許請求の範囲第１項または第２
   項に記載の回路。 ４ 第１および／または第３能動素子１，１８を
   バイアスするための装置がトランジスタシステム
   を有するような、特許請求の範囲第１項または第
   ２項に記載の回路。