JPS6242283B2

JPS6242283B2 -

Info

Publication number: JPS6242283B2
Application number: JP53021423A
Authority: JP
Inventors: Ringusutetsuto Erunsuto; Meegen Geruharuto; Botoruuba Gotsutofuriido
Original assignee: OIROJIRU EREKUTORONITSUKU GmbH
Current assignee: OIROJIRU EREKUTORONITSUKU GmbH
Priority date: 1977-02-24
Filing date: 1978-02-24
Publication date: 1987-09-08
Also published as: CH623420A5; US4232261A; DE2708021A1; DE2708021C3; DE2708021B2; JPS5416649A

Description

【発明の詳細な説明】本発明は集積回路、特にCMOS回路用給電電圧
を制御する回路に関する。すなわち、基準電圧に
よつて前もつて与えられている十分に一定な値
で、給電されるべき回路に直列抵抗として接続さ
れ、この回路と共に供給電圧が加えられ、制御し
うる抵抗によつて制御するための集積CMOS技術
における回路構成に関する。

集積回路は一般に電池で作動され、電流消費が
できるだけ少なくなければならない。この点に関
してCMOS技術は他の技術に対して有利な特性を
示す。デイジタルCMOS回路は電力損失が非常に
小さい。これは周知のように１つの論理的スイツ
チング段階の各論理的スイツチング状態において
常に相補的な枝路の一方が遮断され、集積回路の
全体において電流源の電極の間に物理的な接続が
ないからである。このような回路において、電力
損失は本質的に動的な作動において寄生的な回路
容量の荷電交替によつて起る。さらに、Ｎトラン
ジスタとＰトランジスタとが共に導通している限
り、スイツチング過程のつど短時間電流源の電極
間が接続される。これによつていわゆる無効電流
が生ずる。そのほかに、CMOS回路の中に動作点
の調節によつて無効電流が保持電流として流れ、
これが同様に回路の電力損失に寄与するような回
路部材が含まれることがある。

CMOS回路を他の技術によつて構成される集積
回路のように、できるだけ少い電流入力を意図し
て設計することができる。CMOS回路の場合、た
とえば相補的トランジスタの閾値電圧は、それら
の絶対値の和がほぼ給電電圧に相当するように選
ばれねばならない。これによつて前述の無効電流
を大いに減少させることができる。これはこの状
態においてそれぞれ直列接続された２つの相補的
トランジスタがその導電性の最低域において作動
されるからである。しかしここで困難な点は、閾
値電圧のある程度の製作許容度が不可避であるこ
と、そして特に電流源が電池の場合に給電電圧が
比較的大きく変動するということである。この種
の回路を能率よく作動させるには、最低の給電電
圧において最高の閾値電圧で作動させることであ
る。しかし、最低の閾値電圧で最高の給電電圧の
場合には、無駄な電流入力を消費する。

閾値電圧の許容度と給電電圧の変動によつて、
他の回路パラメータの比較的広い許容度範囲が生
ずる。このようなパラメータはたとえば後続接続
された回路を制御する際のCMOS回路の出力電流
である。その上に、前もつて正確に定められた安
定なスイツチング特性を有する一安定または二安
定回路を実現するのは、スイツチング時間が閾値
電圧と給電電圧とに高度に従属するので非常に困
難である。

したがつて本発明の課題は、低い電流入力の際
に最大の作動の確実性とたとえば閾値電圧または
供給電圧の変動に対する非従属性とを保証する、
集積回路用電源電圧を制御することである。

冒頭に述べた回路構成は、この課題を解決する
ために本発明に従つて次のようにして構成され
る。すなわち、制御可能な抵抗としてMOS電界
効果トランジスタが備えられ、これが差動増幅器
の出力信号によつて制御される。この差動増幅器
の一方の入力と給電せられるべき回路との間に接
続されしかも供給電圧電極に第一基準電圧源が設
けられ、そして他方の入力と給電されるべき回路
との間でありしかも制御可能な抵抗の共通の接続
点の間に第二基準電圧源を設ける。

本発明によつて次のことが達成される。すなわ
ち、制御可能な抵抗として働くCMOS電界効果ト
ランジスタの両端に、供給電圧に対して減少した
給電電圧が、給電されるべき集積回路のために発
生され、この際差動増幅器による制御可能な抵抗
に作用する制御の結果、供給電圧または集積回路
の中の電流の変化をもたらす可能性がある極めて
種々の影響値を有する変動が十分に等化されるの
である。本発明は既知の制御原理を使用するが、
従来の方法とは対照的に２つの基準電圧が使用さ
れる。このことは正い電池作動の集積回路用給電
電圧の制御の際に有利である。これはこの回路が
一般に比較的低い供給電圧で作動するからであ
る。また制御されない供給電圧と制御された給電
電圧との間の差が非常に小さくなる。従来の制御
増幅器回路において、制御された給電電圧は、一
方の差動増幅器入力に直接フイードバツクされ
る。上記２つの供給電圧の差が小さいならば、差
動増幅器の入力電圧は、ほとんど供給電圧の一方
の電位に相当する。これは差動増幅器が遮断され
た入力トランジスタによつてもはや制御可能でな
い領域に、制御電圧が存在する可能性がある。本
発明は第二基準電圧を設けることによつてこの欠
点も避けている。一方の差動増幅器入力に制御さ
れた給電電圧に比例する信号が供給される接続部
分に、上記基準電圧源があり、したがつてここに
電圧の和が形成される。このようにして制御状態
において、差動増幅器の両入力に制御電圧が現わ
れる。

本発明回路によれば、CMOS回路の給電の際、
CMOS回路内にある相補的なトランジスタの閾値
電圧の絶対値の和にちようど相当する制御された
給電電圧を発生することは非常に簡単である。つ
まり、給電されるべき回路内にある一方または他
方の導電性型のMOS電界効果トランジスタの閾
値電圧に対応して、第一または第二基準電圧が、
割り当てられるためである。

本発明の有利な点は、第一基準電圧の発生のた
めに集積CMOS技術で構成された基準電圧発生器
が備えられ、その出力電圧が第二基準電圧を生じ
させる定電圧源形成枝路のための制御電圧である
ことである。これによつて、第二基準電圧が発生
するために、別個の基準電圧発生器を２つ設ける
という浪費を避けられる。この基準電圧は、一方
では差動増幅器を制御するために利用され、他方
では定電圧源の動作点を調節するために利用され
る。したがつてこれから供給される第二基準電圧
は、実際上第一基準電圧と同じ安定性を有する。

その制御特性と給電電圧が高度に安定している
こととのために、本発明回路は、発振回路への給
電に特によく適している。特に水晶制御作動をす
るこのような発振回路は、その生長過程の間に定
常の発振状態に対して高いエネルギー、したがつ
て高い給電電圧を必要とする。この種の発振回路
に対してもできるだけ電力の小さい給電を実現す
るために、本発明回路構成を次のように別に行う
ことができる。すなわち、供給電圧を印加する時
点に対して遅れて調定し、また所定の給電電圧に
調定する調時回路が備えられ、これが少くとも給
電されるべき発振回路の生長過程の間所定の値に
対して高い給電電圧を生ずるようにするのであ
る。後述するように、調時回路は、RC回路にお
ける電圧変化によつて、給電電圧の制御に作用す
る信号を出すことができる。しかしながらまた、
給電される発振回路から発振振幅に比例する出力
信号を取り出してこれを制御回路に供給すること
も可能である。すると制御回路は生長過程の間影
響を受け、そしてこの影響は発振回路が所定の発
振振幅に達すると取り除かれる。

本発明回路は、できるだけ一定な基準電圧を必
要とする。基準電圧を発生するには、本発明の意
図する応用目的の意味において電流消費が少い回
路が必要である。本発明回路は次のように行うの
が有利である。すなわち、基準電圧の少くとも１
つを発生するために、供給電圧が印加され、直列
抵抗を経て飽和作動するMOS電界効果トランジ
スタを備える枝路を含み、MOS電界効果トラン
ジスタによつて安定化された電圧を取り出すこと
ができるような安定化部材と、これによつて制御
される少くとも１つのこの種の別の安定化部材と
から成る。さらに、その直列抵抗が１つの抵抗を
経て電流負帰還で作動され安定化された電圧で制
御され、これに直列に接続されたMOS電界効果
トランジスタと相補的なMOS電界効果トランジ
スタから構成され、そしてこの構成においてその
他の安定化部材が、それらのそれぞれの出力電圧
がそれぞれ次のものの制御電圧または基準電圧で
あるように順次に接続されることである。

本発明回路の他の実要な応用例は、集積RC発
振回路の給電電圧を制御することである。本発明
によつて制御される給電電圧の一定性は非常に高
いので、従来の普通のRC発振回路を用いてもそ
の周波数安定性は本発明によつて本質的に改善さ
れる。また周波数安定性の改善は別のRC発振回
路によつても可能となる。この回路は、互に並列
に給電電圧を印加されうる２つのMOSインバー
タで構成され、このインバータがRC構成によつ
て共に発振回路に接続されているものである。こ
のような発振回路は発明思想をさらに発展させれ
ば周波数安定性を高めるために次のように実施す
ることができる。すなわち各インバータがMOS
電界効果トランジスタと抵抗の直列接続とから構
成されるようにするのである。

以下本発明の実施例を図面によつて説明する。

第１図は本発明回路の概要を示す回路図であ
る。給電電圧VLで給電される集積回路Ｌが、
MOS電界効果トランジスタＴと直列に接続さ
れ、この直列回路に供給電圧Ｖ_Dが加えられる。
MOS電界効果トランジスタＴは、そのゲートに
差動増幅器DAの出力信号が印加され制御され
る。差動増幅器DAには供給電圧Ｖ_Dが加えられ
る。反転入力に電圧VAが印加され、非反転入力
に電圧VBと電圧VTとが印加されて差動増幅器
DAが制御される。電圧VTはMOS電界効果トラ
ンジスタＴにおいて降下する電圧であり、電圧
VAおよびVBは基準電圧であつて、後述の方法で
基準電圧発生器または定電圧源によつて発生す
る。

MOS電界効果トランジスタＴと回路Ｌとの接
続点に制御された電圧が現われ、これが電圧VB
の電源を経て差動増幅器DAの非反転入力にフイ
ードバツクされる。差動増幅器DAは、その２つ
の入力に電圧差がある場合はこれを増幅し、その
出力信号は差動増幅器DAの２入力の間の電圧差
が消えるようにMOS電界効果トランジスタＴを
制御する。すると集積回路Ｌの給電電圧VLが生
じ、電圧VLは基準電圧VAおよびVBの和に相当
し、基準電圧が一定であるから電圧VLも一定で
ある。トランジスタＴにおいて降下する電圧VT
は、供給電圧Ｖ_Dと電圧VLとの差をなす。

差動増幅器の非反転入力における基準電圧に対
して、常に電圧VBとVTとの和があるので、電圧
VTが非常に小さい値の場合でも差動増幅器DAの
制御が保証される。

集積回路ＬとしてCMOS回路が備えられるとき
は、次のようにすると、できるだけ少い電流消費
という意味で有利である。すなわち、回路内に備
えられる二導電率型のMOS電界効果トランジス
タの閾値電圧の和に相当する制御された電圧VL
を、回路Ｌに供給するのである。たとえば基準電
圧VAが回路ＬのＰチヤネル・トランジスタの閾
値電圧に相当するように、そして基準電圧VBが
Ｎチヤネル・トランジスタの閾値電圧に相当する
ように、基準電圧VAおよびVBを割り当てること
は、後に示すようにCMOS技術において簡単に行
なえる。

第２図は、基準電圧VAおよびVBが、CMOS技
術においていかに有利に発生されるかを詳細に示
す回路図である。MOS電界効果トランジスタＴ
１〜Ｔ７を備える基準電圧発生器によつて正確な
一定の出力電圧として基準電圧VAが発生し、差
動増幅器DAの反転入力に加えられる。同時にこ
れは１つの定電圧源の制御の役をする。この定電
圧源は２個の電界効果トランジスタＴ８およびＴ
９を含み、その定電圧は第二基準電圧として差動
増幅器DAの非反転入力に加えられる。

第２図に示す実施例において、基準電圧発生器
は４個の枝路からなり、そのうちの第一のものは
飽和駆動のMOS電界効果トランジスタＴ１とこ
れと直列に接続された抵抗Ｒ１とを含む。この直
列回路は供給電圧Ｖ_Dの電極に接続されている。
第二の枝路は、抵抗Ｒ２、MOS電界効果トラン
ジスタＴ１において降下する電圧によつて制御さ
れるMOS電界効果トランジスタＴ２および飽和
駆動MOS電界効果トランジスタＴ３を含む。
MOS電界効果トランジスタＴ２は、抵抗Ｒ２を
経て電流帰還される。この枝路と同種の枝路がト
ランジスタＴ４とＴ５およびＴ６とＴ７とそれぞ
れ電流帰還抵抗Ｒ３およびＲ４で構成される。出
力電圧VAはMOS電界効果トランジスタＴ７に現
われ、正確な電圧安定性を有する。

CMOSで構成されたこの回路の利点は、個々の
枝路の電流消費が極めて少いことであり、そして
出力電圧VAが実際上、飽和において駆動される
Ｎチヤネル電界効果トランジスタＴ７の閾値電圧
に相当するということである。

第２図に示す基準電圧発生器の代りに、安定化
のために、より少いまたはより多い枝路を含む変
形を備えることができる。たとえば、供給電圧以
外に、ゼロ電位に関係する基準電圧が必要とされ
るならば、トランジスタＴ５のような飽和駆動
MOS電界効果トランジスタがゼロ電位と接続さ
れる別の枝路を備え、出力電圧がゼロ電位に関係
するようにできる。

第２図示回路において、差動増幅器DAの反転
入力に加える基準電圧VAは、飽和駆動MOS電界
効果トランジスタＴ９と直列に接続されるMOS
電界効果トランジスタＴ８を制御する。この直列
回路は、既知の方法で定電圧源を構成する。基準
電圧VAを高度に一定に制御したために、トラン
ジスタＴ９においても高度に一定な電圧VBが降
下するからである。この電圧VBは図示の接続を
経て差動増幅器DAの非反転入力に加わる。

第２図に示すように、基準電圧VAが定電圧に
制御されることによつて、２つの基準電圧を発生
する費用は本質的に減少される。これは基準電圧
VBを発生させるについて、基準電圧VAを制御す
るような完全な基準電圧発生器を必要としないか
らである。

集積回路Ｌが、誘導性および容量性の素子を含
むか、または発振用水晶を用いて制御する発振回
路に関係するとき、供給電圧Ｖ_Dの印加の際に発
振回路の動作を正確に保つために、高いエネルギ
ーが必要である。CMOS回路の場合に目的に応じ
て、Ｐチヤネル・トランジスタとＮチヤネル・ト
ランジスタとの閾値電圧の和に相当する比較的小
さい値を電圧VLが有し、またこの作動条件で相
補回路技術においておもに用いられる発振器の電
流増幅が比較的低い。したがつて供給電圧Ｖ_Dの
印加の際、発振回路が常に確実に発振するもので
はない。発振回路の中にある２つの導電率型
MOS電界効果トランジスタの閾値電圧の和より
も発振回路の給電電圧が大きいときに、相補的発
振器に対応するより高い電流増幅度と、供給電圧
の印加の後の確実な発振条件とが、得られる。一
方定常の発振状態で、発振回路の給電電圧を再び
減少させることが可能である。このときはその都
度発振が中断しないだけエネルギーのみを供給し
なければならないからである。

したがつて本発明による回路は、目的に応じて
次のような制御特性を備えるべきであろう。すな
わち、供給電圧Ｖ_Dの印加の際、まず高い給電電
圧が発振回路Ｌに加えられ、定常発振状態へ達し
た際、制御された電圧VLにその給電電圧が低下
するようになすことである。このようにする回路
を第２図に示す。ここではRC時定回路となすコ
ンデンサCSと抵抗RSとの直列接続が問題とな
る。供給電圧Ｖ_Dを印加すると、コンデンサCSと
抵抗RSとの接続点に電圧が現われ、その値は両
素子によつて決定される時定数に従つて降下す
る。この電圧は、MOS電界効果トランジスタTS
を制御する。MOS電界効果トランジスタＴまた
は負帰還抵抗Ｒ４を備えたMOS電界効果トラン
ジスタＴ６と並列にトランジスタTSを接続する
ことができる。この２つの変形例は第２図におい
て破線で示されている。

トランジスタTSとトランジスタＴとを接続す
ると、コンデンサCSの充電中、トランジスタＴ
が過渡的に導通する。したがつて最初に、全供給
電圧Ｖ_Dが回路Ｌに加わる。抵抗RSを経てコンデ
ンサCSの充電が進行すると、トランジスタTSは
遮断される。したがつてトランジスタＴの短絡は
終り、トランジスタＴは回路Ｌを制御する直列抵
抗として作用する。したがつて回路Ｌには、制御
された給電電圧VLしか加わらない。

第２図に破線で示した他の回路変形の場合、
RC時定回路で生じた時間に依存する信号は、基
準電圧VAに影響する。コンデンサCSの充電中、
MOS電界効果トランジスタTSは最初導通状態に
保たれるから、基準電圧発生器の出力トランジス
タＴ７を流れる電流は増大する。これによつてト
ランジスタＴ７において、より大きい基準電圧
VAが降下するので回路Ｌ、したがつて発振回路
の給電電圧VLもより大きい値に制御される。コ
ンデンサCSの充電の終りごろにトランジスタTS
は遮断されるので、前述の基準電圧発生器の出力
回路への影響は取り除かれ、再び比較的小さい給
電電圧VLが回路Ｌに加わる。

回路Ｌに対して給電電圧VLを高くする際の時
間的長さは、前述のRC時定回路の時定数に依存
する。しかしながら、給電電圧の過渡的な上昇持
続時間を、発振器に生じた発振に依存させること
も可能である。このためにRC時定回路で発生し
た信号のように、出力信号が供給電圧Ｖ_Dの制御
に影響を及ぼすし張発振部材が備えられる。供給
電圧Ｖ_Dの印加によつてし張発振部材は第一のス
イツチング状態になり、この状態においてし張発
振部材の出力信号は、望みの給電電圧上昇を生ず
る。発振器がその発振位相の間で、後続の段階で
の続く処理のために十分な発振振幅に達すると直
ちに、し張発振部材は第二のスイツチング状態に
おかれるので、給電電圧VLの制御の影響は再び
取り除かれる。さらに、給電電圧の過渡的上昇
が、発振回路から取り出され、その都度発振振幅
に比例する値を有する信号によつて直接制御する
ことも可能である。第３図において、このような
本発明の一実施例を発振回路OSCの給電につい
て示す。

第３図に示す回路は簡単化された基準電圧発生
器を含む。これは第２図に示す回路とは対照的
に、抵抗Ｒ１と飽和駆動MOS電界効果トランジ
スタＴ１とを有する安定化枝路のみを備える。こ
のトランジスタＴ１で降下する電圧は、もう１つ
のMOS電界効果トランジスタ１０を制御し、ト
ランジスタＴ１０はMOS電界効果トランジスタ
Ｔ１１と共にもう１つの枝路を構成する。トラン
ジスタＴ１において降下し供給電圧Ｖ_Dの変動に
対して十分に一定な電圧によつて、トランジスタ
Ｔ１０およびＴ１１の枝路の中で、十分に一定な
電流の制御が行なわれる。トランジスタＴ１０お
よびＴ１１の接続点において降下する電圧が、差
動増幅器DAの反転入力に加えられる。基準電圧
源VBは概略的にのみ示されている。これは、発
振回路OSCの発振の間、VBが第一基準電圧VAの
制御に影響しないからである。

MOS電界効果トランジスタＴ１１は、そのゲ
ートに発振回路OSCの信号が印加されて制御さ
れる。この信号は、発振回路OSCのそのつどの
発振振幅に比例する電圧を有する。発振回路
OSCが発振しないとき、この制御信号は給電電
圧VLのおよそ半分に相当する直流電圧によつて
形成される。この電圧は、MOS電界効果トラン
ジスタＴ１１を次のように制御する。すなわち、
トランジスタＴ１１において、比較的高い電圧が
降下し、これが基準電圧VAとして差動増幅器DA
の反転入力に加えられ、既述の方法でトランジス
タＴを強く導通制御するので、発振回路OSCの
ために比較的高い給電電圧VLを用いることがで
きる。発振回路OSCで発振が始まると、MOS電
界効果トランジスタＴ１１を制御する直流電圧は
一つの交流電圧と重なる。この交流電圧は、
MOS電界効果トランジスタＴ１１の非線型の特
性曲線の結果整流される。この整流された電圧は
トランジスタＴ１１のゲートにおける直流電圧と
重なり、これによつてこの場所で前述の状態に対
してより少い電圧降下が生ずる。これにより既述
の方法で、発振器に給電する電圧VLが減少す
る。

第３図にはさらに抵抗RFとコンデンサCFが示
されている。これらはトランジスタＴ１０とＴ１
１との接続点と差動増幅器DAの反転入力との間
に低域フイルタを構成する。これは、上述の重な
りによつて形成された中程度の直流電圧のみが、
差動増幅器DAの反転入力に導かれ、電圧信号か
ら得られる発振回路OSCの高周波電圧発振が停
止することを保証する。

第３図に示す回路の利点は、発振回路OSCの
発振振幅の変動が補償されることにある。発振回
路OSCから出る発振振幅に比例する制御信号は
MOS電界効果トランジスタＴ１１の抵抗を調節
し、発振振幅の増大が給電電圧VLを減少させ、
発振振幅の減少が給電電圧VLを増大する。この
ようにして第３図に示す回路は、集積発振回路の
電流消費を少なくするように給電するばかりでな
く、発振振幅を一定の正確な値する。

本発明回路は、独自の制御特性によつて、集積
回路のために高度に一定な給電電圧を供給するの
で、これをまた極めて有利にRC発振回路の給電
のために使用することができる。この種の回路は
一般に集積CMOS技術で構成できるが、しかし水
晶制御回路に対して周波数安定性が劣る。これは
冒頭に述べた影響量の変動によるものである。集
積技術によつて構成されたRC発振回路の発振周
波数が、供給電圧の変動または周囲の温度に対し
て影響を受ける従属性は、水晶制御回路の対応す
る従属性に対して係数1000だけ高い。この結果、
このような回路が周波数変動を、パーセント範囲
に保つている。さらに、これらは比較的高い供給
電圧を必要とするということが欠点である。

第４図に示すRC発振回路は集積MOS技術によ
つて構成され、本発明回路によつて発生され極め
て一定な値を有する給電電圧での給電に適してい
るので、給電電圧変動による周波数変化は実用上
問題にならない。従来知られているCMOS技術で
構成されたRC発振回路とは対照的に、第４図に
示す回路は４個ではなく２個のMOS電界効果ト
ランジスタのみを含む。この回路は本質的に２個
のインバータからなり、これらはそれぞれMOS
電界効果トランジスタＴ２０とＴ２１およびこれ
と直列に接続された抵抗Ｒ２０とＲ２１とを備え
ている。両インバータには供給電圧Ｖ_Dが加わ
り、MOS電界効果トランジスタＴ２１が交流電
圧Ｖ_OSCを出力する。この出力はコンデンサＣ２
２を経てMOS電界効果トランジスタＴ２０のゲ
ートと接続されている。このトランジスタＴ２０
のドレインはトランジスタＴ２１のゲートと接続
され、そして負帰還抵抗Ｒ２２はトランジスタＴ
２０のドレインとそのゲートとの間に設けられて
いる。

この回路は、完全に集積化可能で水晶制御を必
要としない。その周波数安定性は、高度に一定に
制御された給電電圧による給電と図示の回路構成
とによつて、従来のRC発振回路に対して本質的
に改善されている。Ｎチヤネル・トランジスタＴ
２０およびＴ２１の閾値電圧のほぼ２倍の値に相
当する給電電圧の際、回路を次のようにできるこ
とが明らかになつている。すなわち、たとえば
1.2ボルトの閾値電圧の際、22mVの給電電圧の変
動が僅か0.1％の周波数変化を起す。

上述の回路において、MOS電界効果トランジ
スタの基板接点は、それぞれソース接点と連結さ
れている。これによつていわゆる基板制御効果が
避けられる。同様にまた基板接点を前もつて与え
られた他の電位におくことも可能である。

上述の集積CMOS技術によつて構成された回路
は、図示の状態に対してまた供給電圧Ｖ_Dの他の
極性でも作動させることができる。このためには
対応する相補枝路の逆の構成が必要である。

【図面の簡単な説明】

第１図は本発明回路の原理的な回路図、第２図
は第１図示回路の詳細回路図であり、ここで差動
増幅器と給電されるべき集積回路は機能ブロツク
として示し、第３図は発振回路用給電電圧を制御
する本発明の一実施例を示す回路図、第４図は本
発明によつて制御される給電電圧を印加するRC
発振回路の一実施例を示す回路図である。 VL……給電電圧、Ｌ……集積回路、Ｔ……
MOS電界効果トランジスタ、Ｖ_D……供給電圧、
DA……差動増幅器、VA，VB，VT……電圧、
OSC……発振器。

Claims

【特許請求の範囲】１調節部材として被給電負荷と直列に接続する
と共に電源電圧と接続し基準電圧と被調定供給電
圧の差を形成する差動増幅器の出力信号によつて
制御されるMOS電界トランジスタを含み、負荷
に対する供給電圧を基準電圧によつてあらかじめ
定められた値に調定するための集積CMOS方式回
路であつて、集積CMOS方式で構成された負荷に
使用する場合、 (a) 調定される供給電圧VLが基準電圧VA，VB
の和によつて決定され、 (b) 基準電圧VA，VBが負荷Ｌ中に存在するそれ
ぞれ導電性タイプの異なるMOS電界効果トラ
ンジスタの臨界電圧に従つて設定されており、 (c) 基準電圧発生回路がそれぞれの基準電圧
VA，VBを決定する素子として導電性タイプが
互いに逆の飽和作動MOS電界効果トランジス
タＴ７，Ｔ９を含むことを特徴とする給電電圧制御回路。２一方の基準電圧発生回路の出力電圧VAが第
２基準電圧VBを出力するための定電圧源を形成
する分岐回路Ｔ８，Ｔ９に対する制御電圧である
ことを特徴とする特許請求の範囲第１項に記載の
給電電圧制御回路。３定電圧源を構成する分岐回路Ｔ８，Ｔ９が基
準電圧発生回路の出力電圧VAで制御されるMOS
電界効果トランジスタＴ８及びこれと補完関係に
あつて飽和作動し、差動増幅器DAによつて制御
されるMOS電界効果トランジスタＴと直列の
MOS電界効果トランジスタＴ９の直列回路を含
むことと、第２基準電圧VBを互いに補完関係に
ある２つのMOS電界効果トランジスタＴ８，Ｔ
９の接続点でタツプすることを特徴とする特許請
求の範囲第２項に記載の給電電圧制御回路。４少なくとも一方の基準電圧VAを発生させる
ため、電源電圧VDと接続し、直列抵抗Ｒ１を介
して飽和作動するMOS電界効果トランジスタＴ
１を有する分岐回路を含み、MOS電界効果トラ
ンジスタＴ１において安定電圧をタツプできるよ
うにした安定回路及びこれによつて制御される同
様の別設安定回路から成る回路構成を設け、前記
別設安定回路の直列回路を、オーム抵抗Ｒ２を介
して電流帰還態様で作動し、安定電圧によつて制
御されるMOS電界効果トランジスタＴ２で構成
し、このMOS電界効果トランジスタＴ２がこれ
と直列に接続するMOS電界効果トランジスタＴ
３と補完関係となるようにしたことと、この回路
構成において、別設の安定回路Ｔ２，Ｔ３；Ｔ
４，Ｔ５；Ｔ６，Ｔ７を、それぞれの出力電圧が
次の出力電圧の制御電圧または基準電圧VAとな
るように順次接続したことを特徴とする特許請求
の範囲第１項乃至第３項に記載の給電電圧制御回
路。５発振回路の供給電圧を調定するための回路で
あつて、電源電圧VDの印加時点より遅延させて
供給電圧VLを所定の値に設定する時定回路RS，
CSを設け、前記時定回路が被給電発振回路Ｌの
少なくとも立上がり時間に亘つて供給電圧VLを
所定値よりも高くすることを特徴とする特許請求
の範囲第１項乃至第４項に記載の給電電圧制御回
路。６時定回路が電源回路VDと接続するRC部材
RS，CSを含み、発振回路Ｌの供給電圧VLの調
定を制御するスイツチング素子Ｔ，Ｔ６と並列に
接続されたMOS電界効果トランジスタTSに対す
る制御電圧が前記RC部材においてタツプされる
ことを特徴とする特許請求の範囲第５項に記載の
給電電圧制御回路。７振動振幅に比例する発振回路OSCの出力信
号が差動増幅器DAの入力にも供給されることを
特徴とする特許請求の範囲第５項に記載の給電電
圧制御回路。８時定回路として、電源電圧の印加によつて第
１スイツチング状態に制御される双安定回路を設
け、このスイツチング状態における前記双安定回
路の出力信号が供給電圧を高め、所定の振動振幅
に比例する発振回路の出力信号によつて前記双安
定回路が第２スイツチング状態に制御されること
を特徴とする特許請求の範囲第５項に記載の給電
電圧制御回路。９ RC部材RS，CSを介して制御されるMOS電
界効果トランジスタTSを、差動増幅器DAの出力
信号で制御されるMOS電界効果トランジスタＴ
と並列に接続したことを特徴とする特許請求の範
囲第６項に記載の給電電圧制御回路。１０ RC部材RS，CSを介して制御されるMOS
電界効果トランジスタTSを基準電圧発生回路の
出力Ｔ６，Ｔ７に接続したことを特徴とする特許
請求の範囲第６項に記載の給電電圧制御回路。１１発振回路OSCの出力信号が基準電圧発生
回路の出力回路Ｔ１０，Ｔ１１に設けたMOS電
界効果トランジスタＴ１１を振動振幅に反比例す
る第１基準電圧VAの方向に制御することを特徴
とする特許請求の範囲第７項に記載の給電電圧制
御回路。１２双安定回路の第１スイツチング状態におけ
る出力信号が、発振回路への供給電圧調定を制御
するスイツチング素子と並列に接続したMOS電
界効果トランジスタを制御することを特徴とする
特許請求の範囲第８項に記載の給電電圧制御回
路。１３第１基準電圧VAが低域フイルタ−RC部材
RF，CFを介して差動増幅器DAの出力に供給さ
れることを特徴とする特許請求の範囲第１１項に
記載の給電電圧制御回路。１４双安定回路の出力信号によつて制御される
MOS電界効果トランジスタを、差動増幅器の出
力で制御されるMOS電界効果トランジスタと並
列に接続したことを特徴とする特許請求の範囲第
１２項に記載の給電電圧制御回路。１５双安定回路の出力信号によつて制御される
MOS電界効果トランジスタを基準電圧発生回路
の出力に接続したことを特徴とする特許請求の範
囲第１２項に記載の給電電圧制御回路。１６供給電圧と接続可能で、かつRC部材を介
して同時に発振回路に接続される２つのMOSイ
ンバータ回路を含むRC発振回路であつて、各イ
ンバータ回路がMOS電界効果トランジスタＴ２
０；Ｔ２１及びオーム抵抗Ｒ２０；Ｒ２１の直列
回路から成る集積RC発振回路を具備することを
特徴とする特許請求の範囲第１項乃至第１５項に
記載の給電電圧制御回路。