JPH0739139A - 定電流集積電源 - Google Patents
定電流集積電源Info
- Publication number
- JPH0739139A JPH0739139A JP3318218A JP31821891A JPH0739139A JP H0739139 A JPH0739139 A JP H0739139A JP 3318218 A JP3318218 A JP 3318218A JP 31821891 A JP31821891 A JP 31821891A JP H0739139 A JPH0739139 A JP H0739139A
- Authority
- JP
- Japan
- Prior art keywords
- buffer capacitor
- load
- clock signal
- buffer
- during
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 175
- 230000008859 change Effects 0.000 claims abstract description 14
- 230000001105 regulatory effect Effects 0.000 claims abstract description 5
- 238000007599 discharging Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000005513 bias potential Methods 0.000 claims 2
- 230000008901 benefit Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】 （修正有）
【目的】正の付勢電圧を負荷を付勢させるための安定で
且つ調整乃至は調節された電圧へ変換するＣＭＯＳ回路
を提供する。 【構成】ＣＭＯＳ回路における正の付勢電圧が、一対の
バッファコンデンサ１６８，１８０、フィルタコンデン
サ１７２によって、特定の負の電位へ変換される。バッ
ファコンデンサ１６８が、クロックの正の期間中に、第
一スイッチ１４４，１６６を介して充電される。バッフ
ァコンデンサ１６８は、第二、第三スイッチ１４８，１
５０を介して、クロックの負の期間中に負荷１７４へ放
電される。バッファコンデンサ１８０は、クロックの負
の期間中に正電圧により第四スイッチ１７６，１８２を
介して充電される。バッファコンデンサ１８０は、第
五、三スイッチ１７８，１５０を介して、クロックの正
の期間中に負荷へ放電される。負電位の大きさは、該第
三スイッチの導電度状態における変化に従って変化さ
れ、負電位を特定の値に調節する。
且つ調整乃至は調節された電圧へ変換するＣＭＯＳ回路
を提供する。 【構成】ＣＭＯＳ回路における正の付勢電圧が、一対の
バッファコンデンサ１６８，１８０、フィルタコンデン
サ１７２によって、特定の負の電位へ変換される。バッ
ファコンデンサ１６８が、クロックの正の期間中に、第
一スイッチ１４４，１６６を介して充電される。バッフ
ァコンデンサ１６８は、第二、第三スイッチ１４８，１
５０を介して、クロックの負の期間中に負荷１７４へ放
電される。バッファコンデンサ１８０は、クロックの負
の期間中に正電圧により第四スイッチ１７６，１８２を
介して充電される。バッファコンデンサ１８０は、第
五、三スイッチ１７８，１５０を介して、クロックの正
の期間中に負荷へ放電される。負電位の大きさは、該第
三スイッチの導電度状態における変化に従って変化さ
れ、負電位を特定の値に調節する。
Description
【０００１】
【産業上の利用分野】本発明は、正電圧を負電圧へ変換
する装置に関するものであって、更に詳細には、正の付
勢用電圧を負荷を付勢させるための調整した負電圧へ変
換させるＣＭＯＳ回路に関するものである。
する装置に関するものであって、更に詳細には、正の付
勢用電圧を負荷を付勢させるための調整した負電圧へ変
換させるＣＭＯＳ回路に関するものである。
【０００２】
【従来の技術】集積回路チップ内の相補的金属−酸化物
−半導体（ＣＭＯＳ）回路は、通常、集積回路チップ上
のトランジスタ及びその他のコンポーネントを付勢させ
且つ該集積回路チップ上のトランジスタの動作を制御す
るために正電圧を使用する。他のタイプの回路（例え
ば、バイポーラ）と比較してＣＭＯＳ回路の利点の一つ
は、集積回路チップ内における回路を付勢させるために
正電圧（負電圧ではない）を使用せねばならないだけで
あるという点である。他のタイプのチップと比較してＣ
ＭＯＳチップのその他の利点は、ＣＭＯＳチップは、電
力消費量が比較的少なく且つトランジスタなどのような
コンポーネントをチップ上により密接して集積化させる
ことが可能であるという点である。
−半導体（ＣＭＯＳ）回路は、通常、集積回路チップ上
のトランジスタ及びその他のコンポーネントを付勢させ
且つ該集積回路チップ上のトランジスタの動作を制御す
るために正電圧を使用する。他のタイプの回路（例え
ば、バイポーラ）と比較してＣＭＯＳ回路の利点の一つ
は、集積回路チップ内における回路を付勢させるために
正電圧（負電圧ではない）を使用せねばならないだけで
あるという点である。他のタイプのチップと比較してＣ
ＭＯＳチップのその他の利点は、ＣＭＯＳチップは、電
力消費量が比較的少なく且つトランジスタなどのような
コンポーネントをチップ上により密接して集積化させる
ことが可能であるという点である。
【０００３】時々、正電圧のみが使用可能である場合に
実施することが不可能なある種の機能を実施するために
ＣＭＯＳ集積回路チップ上に負電圧を供給することが所
望される場合がある。例えば、ＣＭＯＳチップ上の負荷
を負電圧で付勢させることが所望される場合がある。更
に、この負電圧を調節して、負電圧供給源から負荷へ電
流が流れる場合であっても負電圧を一定に維持すること
が所望される場合がある。
実施することが不可能なある種の機能を実施するために
ＣＭＯＳ集積回路チップ上に負電圧を供給することが所
望される場合がある。例えば、ＣＭＯＳチップ上の負荷
を負電圧で付勢させることが所望される場合がある。更
に、この負電圧を調節して、負電圧供給源から負荷へ電
流が流れる場合であっても負電圧を一定に維持すること
が所望される場合がある。
【０００４】ＣＭＯＳ集積回路内において負電圧を得る
ため及びこの負電圧を負荷へ導入して該負荷への電流の
流れを得るための回路が従来技術において考案されてい
る。従来のＣＭＯＳ回路における負電圧は、通常、負電
圧を供給するために回路内に接続されたバッファコンデ
ンサを充電し且つ負荷を付勢させるために回路内に接続
されたフィルタコンデンサを充電することにより得られ
ていた。従来のＣＭＯＳ回路における一つの問題は、フ
ィルタコンデンサからの負電圧は、フィルタコンデンサ
が負荷に対して放電するに従い変化する傾向となり、従
って負電圧は一定状態を維持するものではないという点
であった。理解される如く、この様な負電圧における変
動は、その負電圧によって制御される回路の動作に影響
を与える傾向となる。この問題は、かなりの努力がなさ
れたにも拘らず且つその問題を解決すべくかなりの資金
が消費されたにも拘らずかなりの間存在している。
ため及びこの負電圧を負荷へ導入して該負荷への電流の
流れを得るための回路が従来技術において考案されてい
る。従来のＣＭＯＳ回路における負電圧は、通常、負電
圧を供給するために回路内に接続されたバッファコンデ
ンサを充電し且つ負荷を付勢させるために回路内に接続
されたフィルタコンデンサを充電することにより得られ
ていた。従来のＣＭＯＳ回路における一つの問題は、フ
ィルタコンデンサからの負電圧は、フィルタコンデンサ
が負荷に対して放電するに従い変化する傾向となり、従
って負電圧は一定状態を維持するものではないという点
であった。理解される如く、この様な負電圧における変
動は、その負電圧によって制御される回路の動作に影響
を与える傾向となる。この問題は、かなりの努力がなさ
れたにも拘らず且つその問題を解決すべくかなりの資金
が消費されたにも拘らずかなりの間存在している。
【０００５】
【課題を解決するための手段】本発明は、正の付勢電圧
を負荷を付勢させるための安定で且つ調整乃至は調節さ
れた電圧へ変換するＣＭＯＳ回路を提供している。負電
圧は、負荷が付勢されている期間中においても実質的に
一定状態を維持する。本発明は、一対のバッファコンデ
ンサとフィルタコンデンサとを有している。しかしなが
ら、該バッファコンデンサは、主に、負荷へ放電する。
この放電は、クロック信号の相継ぐ半サイクルと同期し
てプシュプル態様で発生する。該フィルタコンデンサ
は、バッファコンデンサの何れもが負荷に対して放電し
ていない期間中にのみ、負荷に対して放電を行なう。こ
れは、クロック信号における相継ぐ半サイクルの間の遷
移時に発生する。
を負荷を付勢させるための安定で且つ調整乃至は調節さ
れた電圧へ変換するＣＭＯＳ回路を提供している。負電
圧は、負荷が付勢されている期間中においても実質的に
一定状態を維持する。本発明は、一対のバッファコンデ
ンサとフィルタコンデンサとを有している。しかしなが
ら、該バッファコンデンサは、主に、負荷へ放電する。
この放電は、クロック信号の相継ぐ半サイクルと同期し
てプシュプル態様で発生する。該フィルタコンデンサ
は、バッファコンデンサの何れもが負荷に対して放電し
ていない期間中にのみ、負荷に対して放電を行なう。こ
れは、クロック信号における相継ぐ半サイクルの間の遷
移時に発生する。
【０００６】本発明の一実施例においては、好適にはＣ
ＭＯＳ回路における正付勢電圧が、主に、一対のバッフ
ァコンデンサ及び二次的なフィルタコンデンサにより特
定の負電位へ変換される。１個のバッファコンデンサ
が、クロック信号の正の半サイクル期間中に正電圧によ
り第一スイッチを介して充電される。このバッファコン
デンサは、バッファコンデンサと、第二スイッチと、第
三スイッチと、基準電圧（例えば、接地）ラインと、負
電位ラインとを有する回路を介して、クロック信号の負
の半サイクル期間中に、負荷へ放電される。この第二バ
ッファコンデンサは、クロック信号の負の半サイクル期
間中に、正電圧により第四スイッチを介して充電され
る。このバッファコンデンサは、このバッファコンデン
サと、第五スイッチと、第三スイッチと、基準電圧ライ
ンと負電位ラインとを有する回路を介して、クロック信
号の正の半サイクル期間中に、負荷へ放電される。
ＭＯＳ回路における正付勢電圧が、主に、一対のバッフ
ァコンデンサ及び二次的なフィルタコンデンサにより特
定の負電位へ変換される。１個のバッファコンデンサ
が、クロック信号の正の半サイクル期間中に正電圧によ
り第一スイッチを介して充電される。このバッファコン
デンサは、バッファコンデンサと、第二スイッチと、第
三スイッチと、基準電圧（例えば、接地）ラインと、負
電位ラインとを有する回路を介して、クロック信号の負
の半サイクル期間中に、負荷へ放電される。この第二バ
ッファコンデンサは、クロック信号の負の半サイクル期
間中に、正電圧により第四スイッチを介して充電され
る。このバッファコンデンサは、このバッファコンデン
サと、第五スイッチと、第三スイッチと、基準電圧ライ
ンと負電位ラインとを有する回路を介して、クロック信
号の正の半サイクル期間中に、負荷へ放電される。
【０００７】該第三スイッチは、各時刻において、その
時刻における負電位の大きさに依存する導電度の可変状
態を有している。該負電位の大きさは、第三スイッチの
導電度の状態における変化に従って変化され、負電位を
特定の値に調整乃至は調節する。該フィルタコンデンサ
は、その負電位により充電され且つ、第二及び第五スイ
ッチが同時的に開放される場合に負荷に対して放電され
る。これは、クロック信号の極性が変化する短いインタ
ーバル毎に発生する。
時刻における負電位の大きさに依存する導電度の可変状
態を有している。該負電位の大きさは、第三スイッチの
導電度の状態における変化に従って変化され、負電位を
特定の値に調整乃至は調節する。該フィルタコンデンサ
は、その負電位により充電され且つ、第二及び第五スイ
ッチが同時的に開放される場合に負荷に対して放電され
る。これは、クロック信号の極性が変化する短いインタ
ーバル毎に発生する。
【０００８】
【実施例】図１は、ＣＭＯＳ集積回路チップ内の正付勢
用電圧を負荷を付勢するための負電圧へ変換する従来技
術において使用されていた回路を示している。この従来
回路は、クロック信号源１０を有しており、それは図２
において１２で示してある。このクロック信号は、従来
の態様で構成することが可能なレベルシフタ１４へ導入
される。レベルシフタ１４は、正電圧供給源１６からの
正電圧により付勢される。レベルシフタ１４は、更に、
例えば接地などのような基準電位を供給する基準電位源
２０へ接続されている。
用電圧を負荷を付勢するための負電圧へ変換する従来技
術において使用されていた回路を示している。この従来
回路は、クロック信号源１０を有しており、それは図２
において１２で示してある。このクロック信号は、従来
の態様で構成することが可能なレベルシフタ１４へ導入
される。レベルシフタ１４は、正電圧供給源１６からの
正電圧により付勢される。レベルシフタ１４は、更に、
例えば接地などのような基準電位を供給する基準電位源
２０へ接続されている。
【０００９】レベルシフタ１４は、更に、バッファコン
デンサ２２の一方の端子へ接続されており、該コンデン
サの他方の端子はダイオード２４のアノードへ接続され
ると共にダイオード２６のカソードへ接続されている。
ダイオード２４のカソードは、フィルタコンデンサ２８
の一方の端子と接続されており、この端子は例えば接地
などのような基準電位へ接続されている。ダイオード２
６のアノードはフィルタコンデンサ２８の他方の端子と
共通接続されている。フィルタコンデンサ２８は、バッ
ファコンデンサ２２よりも著しく高い値を有している。
抵抗によって概略的に示される負荷３０は、フィルタコ
ンデンサ２８と並列的に接続されている。
デンサ２２の一方の端子へ接続されており、該コンデン
サの他方の端子はダイオード２４のアノードへ接続され
ると共にダイオード２６のカソードへ接続されている。
ダイオード２４のカソードは、フィルタコンデンサ２８
の一方の端子と接続されており、この端子は例えば接地
などのような基準電位へ接続されている。ダイオード２
６のアノードはフィルタコンデンサ２８の他方の端子と
共通接続されている。フィルタコンデンサ２８は、バッ
ファコンデンサ２２よりも著しく高い値を有している。
抵抗によって概略的に示される負荷３０は、フィルタコ
ンデンサ２８と並列的に接続されている。
【００１０】前に説明した如く、供給源１０からのクロ
ック信号は１２で示されており且つ交互の正及び負極性
の半サイクルにより表わされている。正の半サイクル
は、約５Ｖの正電位を有することが可能であり、且つ負
の半サイクルは、例えば、接地などのような基準電位を
有することが可能である。これは、図２における１２で
示してある。
ック信号は１２で示されており且つ交互の正及び負極性
の半サイクルにより表わされている。正の半サイクル
は、約５Ｖの正電位を有することが可能であり、且つ負
の半サイクルは、例えば、接地などのような基準電位を
有することが可能である。これは、図２における１２で
示してある。
【００１１】レベルシフタからの電圧は図２において波
形３２で表わしてある。この電圧は、バッファコンデン
サとダイオード２４とを具備する回路を介してバッファ
コンデンサ２２を充電し、従って該コンデンサの上側の
端子において正電位が発生される。ダイオード２４を横
断しての例えば０．６Ｖの電位降下のために、図２にお
いて波形３４で示した如く、コンデンサ２２の下側の端
子上においても正電位が発生される。クロック信号１２
の負の半サイクルにおいて、該バッファコンデンサの下
側端子上の電圧は、該バッファコンデンサを横断しての
電圧における降下のために、負極性となる。これは、図
２において波形３６で示してある。
形３２で表わしてある。この電圧は、バッファコンデン
サとダイオード２４とを具備する回路を介してバッファ
コンデンサ２２を充電し、従って該コンデンサの上側の
端子において正電位が発生される。ダイオード２４を横
断しての例えば０．６Ｖの電位降下のために、図２にお
いて波形３４で示した如く、コンデンサ２２の下側の端
子上においても正電位が発生される。クロック信号１２
の負の半サイクルにおいて、該バッファコンデンサの下
側端子上の電圧は、該バッファコンデンサを横断しての
電圧における降下のために、負極性となる。これは、図
２において波形３６で示してある。
【００１２】理解される如く、フィルタコンデンサ２８
の上側端子は接地電位にある。フィルタコンデンサ２８
は、クロック信号１２の負の半サイクル期間中に充電さ
れて、その下側端子において負電圧を発生する。これ
は、ダイオード２６を設けることにより発生するもので
あり、該ダイオード２６はバッファコンデンサ２２の下
側端子上の負電圧３６をフィルタコンデンサの下側端子
へパスさせるべく逆バイアスされている。フィルタコン
デンサ２８の下側端子上の電圧は、従って、約３．８Ｖ
である。
の上側端子は接地電位にある。フィルタコンデンサ２８
は、クロック信号１２の負の半サイクル期間中に充電さ
れて、その下側端子において負電圧を発生する。これ
は、ダイオード２６を設けることにより発生するもので
あり、該ダイオード２６はバッファコンデンサ２２の下
側端子上の負電圧３６をフィルタコンデンサの下側端子
へパスさせるべく逆バイアスされている。フィルタコン
デンサ２８の下側端子上の電圧は、従って、約３．８Ｖ
である。
【００１３】負荷３０が比較的小さい場合には、フィル
タコンデンサ２８は該負荷に対して放電する。フィルタ
コンデンサ２８を横断しての電圧は、この放電の結果と
して、多少変化する。これは図２において波形３８で示
してある。フィルタコンデンサ２８における電荷は、図
２において波形４０で示した如く、クロック信号１２に
おける各負の半サイクルの開始時に補充される。
タコンデンサ２８は該負荷に対して放電する。フィルタ
コンデンサ２８を横断しての電圧は、この放電の結果と
して、多少変化する。これは図２において波形３８で示
してある。フィルタコンデンサ２８における電荷は、図
２において波形４０で示した如く、クロック信号１２に
おける各負の半サイクルの開始時に補充される。
【００１４】負荷３０が比較的大きい場合には、フィル
タコンデンサ２６の放電は一層強調されたものとなる。
これは、フィルタコンデンサ２８の下側端子における電
圧を、電圧３８における変化よりもより急峻な割合で変
化させる。これは、図２において破線４４で示してあ
る。更に、バッファコンデンサ２２は、クロック信号１
２の負の半サイクル期間中に負荷３０に対して放電し、
フィルタコンデンサ２８の放電を助ける。その結果、バ
ッファコンデンサ２２の下側端子上の電圧は、クロック
信号の負の半サイクル期間中に変化する。これは、図２
における波形４６で示してある。バッファコンデンサ２
２の下側端子上における電圧及びフィルタコンデンサ２
８の下側端子上における電圧における変化は、負荷３０
を横断しての電圧に影響を与えるので望ましいものでは
ない。
タコンデンサ２６の放電は一層強調されたものとなる。
これは、フィルタコンデンサ２８の下側端子における電
圧を、電圧３８における変化よりもより急峻な割合で変
化させる。これは、図２において破線４４で示してあ
る。更に、バッファコンデンサ２２は、クロック信号１
２の負の半サイクル期間中に負荷３０に対して放電し、
フィルタコンデンサ２８の放電を助ける。その結果、バ
ッファコンデンサ２２の下側端子上の電圧は、クロック
信号の負の半サイクル期間中に変化する。これは、図２
における波形４６で示してある。バッファコンデンサ２
２の下側端子上における電圧及びフィルタコンデンサ２
８の下側端子上における電圧における変化は、負荷３０
を横断しての電圧に影響を与えるので望ましいものでは
ない。
【００１５】図３は、本発明の一実施例を示しており、
この実施例は、好適には、ＣＭＯＳ集積回路チップ上に
構成される。この実施例においては、レベルシフタ１０
０及び１０２が設けられており、その各々は、図１のレ
ベルシフタ１４と同様な態様で動作する。レベルシフタ
１００は、図４ａにおいて波形１０８で示した如く、供
給源１０６からのライン１０４上のクロック信号を受取
るべく適合されている。これらの信号は、＋２．７５Ｖ
及び−２．２５Ｖの間で振幅が変化することが可能であ
る。
この実施例は、好適には、ＣＭＯＳ集積回路チップ上に
構成される。この実施例においては、レベルシフタ１０
０及び１０２が設けられており、その各々は、図１のレ
ベルシフタ１４と同様な態様で動作する。レベルシフタ
１００は、図４ａにおいて波形１０８で示した如く、供
給源１０６からのライン１０４上のクロック信号を受取
るべく適合されている。これらの信号は、＋２．７５Ｖ
及び−２．２５Ｖの間で振幅が変化することが可能であ
る。
【００１６】レベルシフタ１００は、ライン１１２（図
３）上に信号１１０（図４ａ）、ライン１１６（図３）
上に信号１１４（図４ａ）及びライン１２０（図３）上
に信号１１８（図４ａ）を発生すべく適合されている。
ライン１１２上の信号１１０は、＋５Ｖと０Ｖとの間で
変化することが可能であり、ライン１１６上の信号１１
４は＋２．７５Ｖと−２．２５Ｖとの間で変化すること
が可能であり、且つライン１２０上の信号１１８は＋
２．２５Ｖと−２．７５Ｖとの間で変化することが可能
である。理解される如く、ライン１２０上の信号１１８
は、信号１０８，１１０，１１４に対して位相が反対で
あり、且つインバータ（不図示）から得ることが可能で
ある。
３）上に信号１１０（図４ａ）、ライン１１６（図３）
上に信号１１４（図４ａ）及びライン１２０（図３）上
に信号１１８（図４ａ）を発生すべく適合されている。
ライン１１２上の信号１１０は、＋５Ｖと０Ｖとの間で
変化することが可能であり、ライン１１６上の信号１１
４は＋２．７５Ｖと−２．２５Ｖとの間で変化すること
が可能であり、且つライン１２０上の信号１１８は＋
２．２５Ｖと−２．７５Ｖとの間で変化することが可能
である。理解される如く、ライン１２０上の信号１１８
は、信号１０８，１１０，１１４に対して位相が反対で
あり、且つインバータ（不図示）から得ることが可能で
ある。
【００１７】供給源１０６からのクロック信号は、１２
２において反転され、且つその反転された信号はライン
１２４を介してレベルシフタ１０２へ導入される。これ
は、図４Ｂにおける波形１２６で示してある。レベルシ
フタ１０２は、ライン１３２（図３）上に信号１３０
（図４ｂ）を発生し、ライン１３６（図３）上に信号１
３４（図４ｂ）を発生し、且つライン１４０（図３）上
に信号１３８（図４ｂ）を発生すべく適合されている。
２において反転され、且つその反転された信号はライン
１２４を介してレベルシフタ１０２へ導入される。これ
は、図４Ｂにおける波形１２６で示してある。レベルシ
フタ１０２は、ライン１３２（図３）上に信号１３０
（図４ｂ）を発生し、ライン１３６（図３）上に信号１
３４（図４ｂ）を発生し、且つライン１４０（図３）上
に信号１３８（図４ｂ）を発生すべく適合されている。
【００１８】ライン１１２上の信号が、Ｐ型とすること
が可能なトランジスタ１４４のゲートへ導入される。ト
ランジスタ１４４のソースは、正電圧の供給源１４６か
ら例えば５Ｖなどの適宜の正電圧を受取る。トランジス
タ１４４のドレインは、好適にはＮ型であるトランジス
タ１４８のドレインへ接続されている。トランジスタ１
４８のゲートはライン１２０へ接続されている。
が可能なトランジスタ１４４のゲートへ導入される。ト
ランジスタ１４４のソースは、正電圧の供給源１４６か
ら例えば５Ｖなどの適宜の正電圧を受取る。トランジス
タ１４４のドレインは、好適にはＮ型であるトランジス
タ１４８のドレインへ接続されている。トランジスタ１
４８のゲートはライン１２０へ接続されている。
【００１９】トランジスタ１４８のソースは、Ｎ型とす
ることが可能なトランジスタ１５０のドレインと共通接
続されている。トランジスタ１５０のゲートは、例えば
接地１５４などの基準電位へ及び一対の抵抗１５６及び
１５８の間の共通端子へそれぞれ接続された入力端子を
持ったオペアンプ１５２からの出力を受取る。抵抗１５
６の他方の端子は、バッテリ１６０として概略図示した
供給源の正端子から基準電圧を受取る。バッテリ１６０
の第二端子は、例えば接地１５４などのような基準電位
へ接続されている。抵抗１５８の他方の端子は、例えば
−２．７５Ｖなどのような負電位を受取るライン１６２
へ接続されている。
ることが可能なトランジスタ１５０のドレインと共通接
続されている。トランジスタ１５０のゲートは、例えば
接地１５４などの基準電位へ及び一対の抵抗１５６及び
１５８の間の共通端子へそれぞれ接続された入力端子を
持ったオペアンプ１５２からの出力を受取る。抵抗１５
６の他方の端子は、バッテリ１６０として概略図示した
供給源の正端子から基準電圧を受取る。バッテリ１６０
の第二端子は、例えば接地１５４などのような基準電位
へ接続されている。抵抗１５８の他方の端子は、例えば
−２．７５Ｖなどのような負電位を受取るライン１６２
へ接続されている。
【００２０】トランジスタ１５０のソース及びトランジ
スタ１６６（Ｎ型とすることが可能である）のドレイン
は、例えば接地などのような基準電位を受取る。トラン
ジスタ１６６のゲートは、ライン１１６上の信号１１４
を受取るべく接続されている。トランジスタ１６６のソ
ースは、バッファコンデンサ１６８の一方の端子へ接続
されており、該コンデンサの他方の端子はトランジスタ
１４４及び１４８のドレインへ接続されている。
スタ１６６（Ｎ型とすることが可能である）のドレイン
は、例えば接地などのような基準電位を受取る。トラン
ジスタ１６６のゲートは、ライン１１６上の信号１１４
を受取るべく接続されている。トランジスタ１６６のソ
ースは、バッファコンデンサ１６８の一方の端子へ接続
されており、該コンデンサの他方の端子はトランジスタ
１４４及び１４８のドレインへ接続されている。
【００２１】トランジスタ１６６のソース及びトランジ
スタ１７０（Ｎ型とすることが可能である）のドレイン
は、共通に接続されている。トランジスタ１７０のゲー
トはライン１２０上の信号１１８を受取る。トランジス
タ１７０のソースは、負電位を与えるライン１６２と接
続されている。フィルタコンデンサ１７２は、ライン１
６２と接地１５４との間に接続されている。抵抗１７４
として概略的に図示した負荷は、フィルタコンデンサ１
７２と並列に接続されている。
スタ１７０（Ｎ型とすることが可能である）のドレイン
は、共通に接続されている。トランジスタ１７０のゲー
トはライン１２０上の信号１１８を受取る。トランジス
タ１７０のソースは、負電位を与えるライン１６２と接
続されている。フィルタコンデンサ１７２は、ライン１
６２と接地１５４との間に接続されている。抵抗１７４
として概略的に図示した負荷は、フィルタコンデンサ１
７２と並列に接続されている。
【００２２】ライン１３２上の信号１３０は、Ｐ型とす
ることが可能なトランジスタ１７６のゲートへ導入され
る。トランジスタ１７６のソースは、供給源１４６から
の正電圧により付勢される。トランジスタ１７６のドレ
インはＮ型とすることが可能なトランジスタ１７８のド
レインと接続されており、且つバッファコンデンサ１８
０の一方の端子と接続されている。バッファコンデンサ
１８０はコンデンサ１４８と同一の値を有することが可
能である。トランジスタ１７８のゲートは、ライン１４
０上の信号１３８を受取る。トランジスタ１７８のソー
スは、トランジスタ１４８のソース及びトランジスタ１
５０のドレインへ接続されている。
ることが可能なトランジスタ１７６のゲートへ導入され
る。トランジスタ１７６のソースは、供給源１４６から
の正電圧により付勢される。トランジスタ１７６のドレ
インはＮ型とすることが可能なトランジスタ１７８のド
レインと接続されており、且つバッファコンデンサ１８
０の一方の端子と接続されている。バッファコンデンサ
１８０はコンデンサ１４８と同一の値を有することが可
能である。トランジスタ１７８のゲートは、ライン１４
０上の信号１３８を受取る。トランジスタ１７８のソー
スは、トランジスタ１４８のソース及びトランジスタ１
５０のドレインへ接続されている。
【００２３】トランジスタ１８２（Ｎ型とすることが可
能である）のドレインは、例えば接地１５４などのよう
な基準電位へ接続されている。トランジスタ１８２のゲ
ートはライン１３６上の信号１３４を受取る。トランジ
スタ１８２のソースからトランジスタ１８４（Ｎ型とす
ることが可能である）のドレインへ接続が形成されてお
り、且つバッファコンデンサ１８０の第二端子へ接続が
形成されている。ライン１４０上の信号１３８はトラン
ジスタ１８４のゲートへ導入される。トランジスタ１８
４のソースはライン１６２と接続されている。
能である）のドレインは、例えば接地１５４などのよう
な基準電位へ接続されている。トランジスタ１８２のゲ
ートはライン１３６上の信号１３４を受取る。トランジ
スタ１８２のソースからトランジスタ１８４（Ｎ型とす
ることが可能である）のドレインへ接続が形成されてお
り、且つバッファコンデンサ１８０の第二端子へ接続が
形成されている。ライン１４０上の信号１３８はトラン
ジスタ１８４のゲートへ導入される。トランジスタ１８
４のソースはライン１６２と接続されている。
【００２４】前述した如く、図４ａ及び図４ｂは、図３
に示した実施例を駆動する信号の波形を示している。図
５ａ及び図５ｂは、図３に示した実施例における出力電
圧の波形を示している。図４ａにおけるライン１０４上
の電圧波形１０８は、ライン１１２上の電圧波形１１０
として図５ａに繰返し示されている。ライン１１２上の
電圧波形１１０が負である場合には、トランジスタ１４
４は電流をパスさせる。トランジスタ１６６も、ライン
１１６上の正電圧１１４がトランジスタのゲートへ導入
されるので、同時に電流をパスさせる。このことは、電
圧源１４６と、トランジスタ１４４と、バッファコンデ
ンサと、トランジスタ１６６及び接地１５４とを有する
回路を介して、バッファコンデンサ１６８を充電させ
る。
に示した実施例を駆動する信号の波形を示している。図
５ａ及び図５ｂは、図３に示した実施例における出力電
圧の波形を示している。図４ａにおけるライン１０４上
の電圧波形１０８は、ライン１１２上の電圧波形１１０
として図５ａに繰返し示されている。ライン１１２上の
電圧波形１１０が負である場合には、トランジスタ１４
４は電流をパスさせる。トランジスタ１６６も、ライン
１１６上の正電圧１１４がトランジスタのゲートへ導入
されるので、同時に電流をパスさせる。このことは、電
圧源１４６と、トランジスタ１４４と、バッファコンデ
ンサと、トランジスタ１６６及び接地１５４とを有する
回路を介して、バッファコンデンサ１６８を充電させ
る。
【００２５】同様に、供給源１０６からのクロック信号
の正の半サイクルは、これらの半サイクルにおいてイン
バータ１２２により反転され、バッファコンデンサ１８
０は、電圧源１４６と、トランジスタ１７６と、バッフ
ァコンデンサと、トランジスタ１８２と、接地１５４と
を有する回路を介して充電される。
の正の半サイクルは、これらの半サイクルにおいてイン
バータ１２２により反転され、バッファコンデンサ１８
０は、電圧源１４６と、トランジスタ１７６と、バッフ
ァコンデンサと、トランジスタ１８２と、接地１５４と
を有する回路を介して充電される。
【００２６】ライン１０４上のクロック信号１０８の正
の半サイクルにおいて、ライン１２０上の信号１１８は
正極性となる。このことは、トランジスタ１４８及び１
７０を導通状態とさせる。従って、バッファコンデンサ
１６８と、トランジスタ１４８と、トランジスタ１５０
と、接地１５４と、フィルタコンデンサ１７２と、ライ
ン１６２と、トランジスタ１７０とを有する回路を介し
て電流が流れる。その結果得られるバッファコンデンサ
１６８の放電は、ライン１６２上に負電位を発生させ
る。バッファコンデンサ１６８の放電は、更に、負荷１
７４を付勢させる。同様に、バッファコンデンサ１８０
と、トランジスタ１７８と、トランジスタ１５０と、接
地１５４と、フィルタコンデンサ１７２と、ライン１６
２と、トランジスタ１８４とを有する回路を介して、供
給源１０６からクロック信号の負の半サイクルにおいて
電流が流れる。
の半サイクルにおいて、ライン１２０上の信号１１８は
正極性となる。このことは、トランジスタ１４８及び１
７０を導通状態とさせる。従って、バッファコンデンサ
１６８と、トランジスタ１４８と、トランジスタ１５０
と、接地１５４と、フィルタコンデンサ１７２と、ライ
ン１６２と、トランジスタ１７０とを有する回路を介し
て電流が流れる。その結果得られるバッファコンデンサ
１６８の放電は、ライン１６２上に負電位を発生させ
る。バッファコンデンサ１６８の放電は、更に、負荷１
７４を付勢させる。同様に、バッファコンデンサ１８０
と、トランジスタ１７８と、トランジスタ１５０と、接
地１５４と、フィルタコンデンサ１７２と、ライン１６
２と、トランジスタ１８４とを有する回路を介して、供
給源１０６からクロック信号の負の半サイクルにおいて
電流が流れる。
【００２７】フィルタコンデンサ１７２は、バッファコ
ンデンサ１６８及び１８０の放電期間中に充電される。
フィルタコンデンサ１７２は、トランジスタ１７０及び
１８４の両方が同時的に非導通状態にある期間中におい
てのみ、負荷１７４に対して放電される。これは、供給
源１０６からのクロック信号１０８の正の半サイクルと
負の半サイクルとの間の遷移においてのみ発生する。そ
の結果、該負荷は、バッファコンデンサ１６８及び１８
０によって主に付勢され且つフィルタコンデンサ１７０
によっては二次的にであるに過ぎない。これは、負荷３
０が主にフィルタコンデンサ３０により付勢され且つバ
ッファコンデンサ２２によっては二次的であるに過ぎな
い図１に示した回路と対照的である。
ンデンサ１６８及び１８０の放電期間中に充電される。
フィルタコンデンサ１７２は、トランジスタ１７０及び
１８４の両方が同時的に非導通状態にある期間中におい
てのみ、負荷１７４に対して放電される。これは、供給
源１０６からのクロック信号１０８の正の半サイクルと
負の半サイクルとの間の遷移においてのみ発生する。そ
の結果、該負荷は、バッファコンデンサ１６８及び１８
０によって主に付勢され且つフィルタコンデンサ１７０
によっては二次的にであるに過ぎない。これは、負荷３
０が主にフィルタコンデンサ３０により付勢され且つバ
ッファコンデンサ２２によっては二次的であるに過ぎな
い図１に示した回路と対照的である。
【００２８】図５ａにおいて波形１９０で示した如く、
バッファコンデンサ１６８の上側端子は、該バッファコ
ンデンサが電圧供給源１４６から充電されている場合
に、クロック信号の半サイクル期間中に＋５Ｖの電位に
ある。バッファコンデンサ１６８が負荷１７４へ放電し
ている場合のクロック信号の半サイクル期間中、該バッ
ファコンデンサの上側端子上の電圧は、段階的に、接地
へ向けて減少する。これは、図５ａにおいて波形１９２
で示してある。バッファコンデンサ１４８の上側端子上
の電圧が該バッファコンデンサの放電期間中に段階的に
接地へ向かって減少するが、バッファコンデンサ１６８
の負端子は、該バッファコンデンサの放電期間中、実質
的に一定状態を維持する。これは、図５ａにおいて波形
１９４で示してある。これは、図１に示した回路と対照
的である。図１に示した回路においては、バッファコン
デンサ２２の下側端子上の電圧は、負荷３０が低である
場合に変化する。これは、図２において破線４６で示し
てある。理解される如く、バッファコンデンサ１８０の
下側端子上の電圧も、該バッファコンデンサの放電期間
中に、一定状態を維持する。これは、図５ｂにおいて波
形１９８で示してある。
バッファコンデンサ１６８の上側端子は、該バッファコ
ンデンサが電圧供給源１４６から充電されている場合
に、クロック信号の半サイクル期間中に＋５Ｖの電位に
ある。バッファコンデンサ１６８が負荷１７４へ放電し
ている場合のクロック信号の半サイクル期間中、該バッ
ファコンデンサの上側端子上の電圧は、段階的に、接地
へ向けて減少する。これは、図５ａにおいて波形１９２
で示してある。バッファコンデンサ１４８の上側端子上
の電圧が該バッファコンデンサの放電期間中に段階的に
接地へ向かって減少するが、バッファコンデンサ１６８
の負端子は、該バッファコンデンサの放電期間中、実質
的に一定状態を維持する。これは、図５ａにおいて波形
１９４で示してある。これは、図１に示した回路と対照
的である。図１に示した回路においては、バッファコン
デンサ２２の下側端子上の電圧は、負荷３０が低である
場合に変化する。これは、図２において破線４６で示し
てある。理解される如く、バッファコンデンサ１８０の
下側端子上の電圧も、該バッファコンデンサの放電期間
中に、一定状態を維持する。これは、図５ｂにおいて波
形１９８で示してある。
【００２９】トランジスタ１５０は、前のパラグラフに
特定した回路を介しての電流を調整乃至は調節し、負荷
に対するバッファコンデンサ１６８及び１８０の放電を
与える。この調整乃至は調節は、オペアンプ１５２の出
力端からのトランジスタ１５０のゲートへ印加されるバ
イアス電圧における調節により与えられる。オペアンプ
１５２は、例えば接地１５４などのような基準電圧を抵
抗１５６及び１５８により表わされる分圧回路により調
節される如く、ライン１６２上の電圧と比較することに
より出力電圧において変化を与えるべく動作する。バッ
ファコンデンサ１６８及び１８０に対する放電回路を介
しての電流を調節することにより、トランジスタ１５０
は、ライン１６２上の電圧を、例えば、−２．７５Ｖの
特定の大きさに維持すべく動作する。
特定した回路を介しての電流を調整乃至は調節し、負荷
に対するバッファコンデンサ１６８及び１８０の放電を
与える。この調整乃至は調節は、オペアンプ１５２の出
力端からのトランジスタ１５０のゲートへ印加されるバ
イアス電圧における調節により与えられる。オペアンプ
１５２は、例えば接地１５４などのような基準電圧を抵
抗１５６及び１５８により表わされる分圧回路により調
節される如く、ライン１６２上の電圧と比較することに
より出力電圧において変化を与えるべく動作する。バッ
ファコンデンサ１６８及び１８０に対する放電回路を介
しての電流を調節することにより、トランジスタ１５０
は、ライン１６２上の電圧を、例えば、−２．７５Ｖの
特定の大きさに維持すべく動作する。
【００３０】図３に示し且つ上述した回路は幾つかの利
点を有している。その一つの利点は、該回路は、負荷１
７４の大きさに拘らず、実質的に一定状態を維持する負
電位をライン１６２上に供給することである。これは、
バッファコンデンサの放電期間中、バッファコンデンサ
１６８及び１８０を横断しての電位変化は、主に、バッ
ファコンデンサの上側端子において発生するという事実
から得られるものである。別の利点は、負荷の付勢は、
主に、バッファコンデンサ１６８及び１８０から発生
し、且つフィルタコンデンサ１７２からは二次的に発生
するに過ぎないという点である。フィルタコンデンサ１
７２を横断しての電圧は実質的に一定状態を維持し且つ
フィルタコンデンサの一方の端子は接地電位にあるの
で、このことは、ライン１６２上の負電位を例えば約−
２．７５Ｖなどのような特定の値に実質的に維持するこ
とを確保している。
点を有している。その一つの利点は、該回路は、負荷１
７４の大きさに拘らず、実質的に一定状態を維持する負
電位をライン１６２上に供給することである。これは、
バッファコンデンサの放電期間中、バッファコンデンサ
１６８及び１８０を横断しての電位変化は、主に、バッ
ファコンデンサの上側端子において発生するという事実
から得られるものである。別の利点は、負荷の付勢は、
主に、バッファコンデンサ１６８及び１８０から発生
し、且つフィルタコンデンサ１７２からは二次的に発生
するに過ぎないという点である。フィルタコンデンサ１
７２を横断しての電圧は実質的に一定状態を維持し且つ
フィルタコンデンサの一方の端子は接地電位にあるの
で、このことは、ライン１６２上の負電位を例えば約−
２．７５Ｖなどのような特定の値に実質的に維持するこ
とを確保している。
【００３１】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに、種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに、種々の変形が可能であることは勿論であ
る。
【図１】 ＣＭＯＳ集積回路チップ内の正の付勢電圧を
負荷を付勢させるための負電圧へ変換する従来の回路を
示した概略図。
負荷を付勢させるための負電圧へ変換する従来の回路を
示した概略図。
【図２】 図１に示した回路における動作を説明する電
圧波形を示した波形図。
圧波形を示した波形図。
【図３】 ＣＭＯＳ集積回路チップ内の正の付勢電圧を
負荷を付勢するための安定でかつ調整された負電位へ変
換する本発明の一実施例に基づいて構成された回路を示
した概略図。
負荷を付勢するための安定でかつ調整された負電位へ変
換する本発明の一実施例に基づいて構成された回路を示
した概略図。
【図４】 （ａ）及び（ｂ）は、図３に示した回路の動
作を説明する各波形図。
作を説明する各波形図。
【図５】 （ａ）及び（ｂ）は図３に示した実施例にお
ける出力電圧を示した各波形図。
ける出力電圧を示した各波形図。
１００，１０２ レベルシフタ １０６ クロック信号供給源 １４６ 正電圧供給源 １５２ オペアンプ １５４ 接地 １６０ バッテリ １６８，１８０ バッファコンデンサ １７２ フィルタコンデンサ １７４ 負荷
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年２月２１日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
Claims (20)
- 【請求項１】 負荷へエネルギを供給する装置におい
て、付勢用電位源が設けられており、基準電位源が設け
られており、一対のバッファコンデンサが設けられてお
り、前記バッファコンデンサよりも大きな値を持ったフ
ィルタコンデンサが設けられており、交互に第一及び第
二の反対の極性を持った特定周波数のクロック信号を供
給する手段が設けられており、前記クロック信号の極性
を反転させる手段が設けられており、前記付勢電位源及
び前記基準電位源及び前記バッファコンデンサの個別的
な一つと関連しており且つ前記クロック信号に応答して
前記クロック信号の第一極性の期間中に個々のバッファ
コンデンサを特定の電位へ充電させる第一スイッチング
手段が設けられており、前記付勢電位源と前記基準電位
源と前記バッファコンデンサの他の一つと関連しており
且つ反転されたクロック信号に応答して反転クロック信
号の第一極性期間中に前記他方のバッファコンデンサを
前記特定の電位へ充電させる第二スイッチング手段が設
けられており、前記バッファコンデンサの個別的な一つ
と関連しており且つ前記クロック信号に応答して前記ク
ロック信号の第二極性期間中に前記個別的なバッファコ
ンデンサを前記負荷に対して放電させる第三スイッチン
グ手段が設けられており、前記他方のバッファコンデン
サと関連しており且つ前記反転クロック信号に応答して
前記反転クロック信号の第二極性期間中に前記他方のバ
ッファコンデンサを前記負荷に対して放電させる第四ス
イッチング手段が設けられており、前記フィルタコンデ
ンサは前記バッファコンデンサの放電に従って充電され
且つ前記バッファコンデンサが前記負荷に対して放電し
ていない場合に前記負荷に対して放電すべく動作可能で
あることを特徴とする装置。 - 【請求項２】 請求項１において、前記第三及び第四ス
イッチング手段が導通動作状態及び非導通動作状態を有
しており且つ導通状態で動作して関連するバッファコン
デンサの放電を前記負荷へ供給し且つ非導通状態で動作
してこの様な放電を防止し、前記第三及び第四スイッチ
ング手段は導通状態と非導通状態との間のこの様なスイ
ッチング手段の変換期間中に非導通状態において両方の
スイッチング手段の瞬間的な動作を与えるべく構成され
ており、前記フィルタコンデンサは前記第三及び第四ス
イッチング手段が同時的に非導通状態にある期間中に前
記負荷に対して放電すべく動作可能であることを特徴と
する装置。 - 【請求項３】 請求項２において、前記導通状態にある
前記第三及び第四スイッチング手段の動作に応答して前
記負荷へのバッファコンデンサからの電流の流れを調節
する手段が設けられていることを特徴とする装置。 - 【請求項４】 請求項３において、前記調節手段が、前
記基準電位及び負電位に応答して制御電位を発生するオ
ペアンプを有すると共に、前記制御電位に応答し且つ前
記第三及び第四スイッチング手段及び前記バッファコン
デンサに関連しており前記制御電圧における変化に従っ
て前記負荷への前記バッファコンデンサの放電を調節す
る手段を有することを特徴とする装置。 - 【請求項５】 負荷へエネルギを供給する装置におい
て、第一及び第二バッファコンデンサが設けられてお
り、第一及び第二の反対の極性を持ったクロック信号を
特定の周波数において供給する第一手段が設けられてお
り、前記バッファコンデンサへ動作結合されており且つ
クロック信号に応答して前記クロック信号における第一
極性の期間中に前記第一バッファコンデンサを充電し且
つ前記クロック信号における第二極性の期間中に第二バ
ッファコンデンサを充電する第二手段が設けられてお
り、前記バッファコンデンサに動作結合されており前記
クロック信号の第二極性期間中に前記第一バッファコン
デンサを前記負荷に対して放電させ且つ前記クロック信
号における第一極性期間中に前記第二バッファコンデン
サを前記負荷に対して放電させる第三手段が設けられて
おり、前記第一及び第二バッファコンデンサが前記負荷
に対して放電していない場合に前記負荷に対して放電す
るフィルタ手段が設けられていることを特徴とする装
置。 - 【請求項６】 請求項５において、前記第三手段内にお
いて、交互の半サイクルにおいて前記第一及び第二バッ
ファコンデンサの前記負荷に対する放電を調節する手段
が設けられていることを特徴とする装置。 - 【請求項７】 請求項６において、付勢用電圧を供給す
る手段が設けられており、基準電圧を供給する手段が設
けられており、前記調節手段が、前記付勢用電圧と前記
基準電圧との間の差に従って制御電圧を供給する手段を
有すると共に、前記制御電圧における変化に従って前記
第一及び第二バッファコンデンサの前記負荷に対する放
電を変化させる手段を有することを特徴とする装置。 - 【請求項８】 請求項７において、前記第一手段と関連
しており前記クロック信号における第一極性期間中に前
記第一バッファコンデンサを充電するための正電圧を供
給すると共に前記クロック信号における第二極性の期間
中に前記第二バッファコンデンサを充電する手段が設け
られており、前記第三手段が前記第一クロック手段の第
二極性期間中に負電位にある前記第一バッファコンデン
サを前記負荷に対して放電し且つ前記クロック信号にお
ける第一極性の期間中に負電位にある前記第二バッファ
コンデンサを前記負荷に対して放電させるべく動作可能
であることを特徴とする装置。 - 【請求項９】 負荷へエネルギを供給する装置におい
て、第一及び第二バッファコンデンサが設けられてお
り、正の付勢用電位を供給する手段が設けられており、
第一及び第二の反対の極性を持ったクロック信号を供給
する手段が設けられており、基準電位を供給する手段が
設けられており、正の付勢用電位及び前記基準電位に応
答し前記クロック信号における第一極性の期間中に第一
バッファコンデンサを充電し且つ前記クロック信号にお
ける第二極性の期間中に第二バッファコンデンサを充電
する第一手段が設けられており、前記クロック信号にお
ける第二極性の期間中に負電位にある前記第一バッファ
コンデンサを前記負荷に対して放電し且つ前記クロック
信号における第一極性の期間中に負極性にある前記第二
バッファコンデンサを前記負荷に対して放電する第二手
段が設けられており、前記バッファコンデンサの放電期
間中に負電位へ充電されるべく前記バッファコンデンサ
へ接続されており且つ前記第一及び第二バッファコンデ
ンサが前記負荷に対して放電していない場合に前記負荷
に対して放電すべく動作可能なフィルタコンデンサが設
けられていることを特徴とする装置。 - 【請求項１０】 請求項９において、前記第二手段が、
前記第一及び第二バッファコンデンサの一方の放電を与
える前に前記第一及び第二バッファコンデンサの各々の
放電を終了させるべく動作可能であることを特徴とする
装置。 - 【請求項１１】 請求項１０において、前記第二手段と
関連しており前記クロック信号における第二極性の期間
中に負電位にある前記第一バッファコンデンサの前記負
荷に対する放電を調節し且つ前記クロック信号における
第一極性の期間中に負電位にある前記第二バッファコン
デンサの前記負荷に対する放電を調節する手段が設けら
れていることを特徴とする装置。 - 【請求項１２】 請求項１１において、前記調節手段
が、前記負電位から電圧を派生する手段を有すると共に
前記基準電圧と前記派生された電圧とを比較してその様
な比較に従って制御電圧内に変化を発生させる比較手段
を有しており、且つ、更に、前記制御電圧における変化
に従って前記第一及び第二バッファ増幅器からの放電電
流を調節する手段を有することを特徴とする装置。 - 【請求項１３】 負荷へエネルギを供給する装置におい
て、第一及び第二の反対の極性を持ったクロック信号を
供給する手段が設けられており、正電圧を供給する手段
が設けられており、第一及び第二バッファコンデンサが
設けられており、前記第一バッファコンデンサ及び前記
正電圧手段と関連しており前記クロック信号における第
一極性の期間中に前記正電圧手段から前記第一バッファ
コンデンサを充電する第一スイッチング手段が設けられ
ており、前記第二バッファコンデンサ及び前記正電圧手
段に関連しており前記クロック信号における第二極性の
期間中に前記正電圧手段から前記第二バッファコンデン
サを充電する第二スイッチング手段が設けられており、
前記第一バッファコンデンサと関連しており前記クロッ
ク信号における第二極性の期間中に負極性にある前記第
一バッファコンデンサを前記負荷に対して放電させる第
三スイッチング手段が設けられており、前記第二バッフ
ァコンデンサと関連しており前記クロック信号における
第一極性の期間中に負電圧にある前記第二バッファコン
デンサを前記負荷に対して放電させる第四スイッチング
手段が設けられており、前記第一及び第二バッファコン
デンサ及び前記第三及び第四スイッチング手段に関連し
ており前記第一及び第二バッファコンデンサの放電期間
中に負電位へ充電され且つ前記第三及び第四スイッチン
グ手段が負電位において前記負荷に対して放電していな
い場合に前記負荷に対して負電位で放電されるフィルタ
手段が設けられていることを特徴とする装置。 - 【請求項１４】 請求項１３において、前記第三スイッ
チング手段及び第四スイッチング手段が、前記クロック
信号が前記第一及び第二の反対の極性の間で変化する期
間中に前記第三及び第四スイッチング手段の前記負荷に
対する放電を防止すべく同時的に動作可能であるように
構成されていることを特徴とする装置。 - 【請求項１５】 請求項１４において、前記第三スイッ
チング手段及び第四スイッチング手段へ動作結合されて
おり前記クロック信号における第二極性の期間中に負電
位にある前記第一バッファコンデンサの前記負荷に対す
る放電を調節し且つ前記クロック信号における第一極性
の期間中に負電位にある前記第二バッファコンデンサの
前記負荷に対する放電を調節する手段が設けられている
ことを特徴とする装置。 - 【請求項１６】 請求項１４において、前記調節手段
が、オペアンプを有すると共に、負電位における変動に
従って前記オペアンプからの制御電圧を供給する手段を
有しており、且つ前記制御電圧における変化に応答して
前記クロック信号における第二極性の期間中に前記第一
バッファコンデンサの前記負荷に対する放電を変化させ
且つ前記クロック信号における第一極性の期間中に前記
第二バッファコンデンサの前記負荷に対する放電を変化
させる手段を有することを特徴とする装置。 - 【請求項１７】 負荷へエネルギを供給する装置におい
て、付勢用電位を供給する手段が設けられており、基準
電位を供給する手段が設けられており、一対のバッファ
コンデンサが設けられており、フィルタコンデンサが設
けられており、導通状態及び非導通状態を持った第一ス
イッチング手段が設けられており、導通状態及び非導通
状態を持った第二スイッチング手段が設けられており、
導通状態及び非導通状態を持った第三スイッチング手段
が設けられており、導通状態及び非導通状態を持った第
四スイッチング手段が設けられており、第一及び第二の
反対の極性を持ったクロック信号を交互に供給する手段
が設けられており、前記第一スイッチング手段と第一バ
ッファコンデンサと付勢用電位源と基準電位源とを具備
しており前記クロック信号における第一極性の期間中に
前記第一バッファコンデンサを充電する第一回路手段が
設けられており、前記第二スイッチング手段と前記第二
バッファコンデンサと前記付勢用電位源と前記基準電位
源とを具備しており前記クロック信号における第二極性
の期間中に前記第二バッファコンデンサを充電する第二
回路手段が設けられており、前記第三スイッチング手段
と前記第一バッファコンデンサと前記基準電位源とを具
備しており前記クロック信号における第二極性の期間中
に負電位にある前記第一バッファコンデンサを前記負荷
に対して放電させる第三回路手段が設けられており、前
記第四スイッチング手段と前記第二バッファコンデンサ
と前記基準電位手段とを具備しており前記クロック信号
における前記第一極性の期間中に前記負電位にある第二
バッファコンデンサを前記負荷に対して放電させる第四
回路手段が設けられており、前記第三回路手段及び第四
回路手段内に接続されており前記第一及び第二バッファ
コンデンサの放電期間中に負電位へ充電され且つ前記第
一及び第二バッファコンデンサが前記負荷に対して放電
されていない期間中に前記負荷に対して放電されるべく
動作可能なフィルタ手段が設けられていることを特徴と
する装置。 - 【請求項１８】 請求項１７において、前記第三回路手
段及び第四回路手段内に具備されており前記クロック信
号における第二極性の期間中に前記負電位にある第一バ
ッファコンデンサの前記負荷に対する放電を調節し且つ
前記クロック信号における第一極性の期間中に前記負電
位にある第二バッファコンデンサの前記負荷に対する放
電を調節する第五スイッチング手段が設けられているこ
とを特徴とする装置。 - 【請求項１９】 請求項１８において、前記第五スイッ
チング手段と関連しており前記負電位の大きさにおける
変動に従って前記第五スイッチング手段の導電度を変化
させる手段が設けられていることを特徴とする装置。 - 【請求項２０】 請求項１９において、前記負電位の大
きさにおける変化に従って変化可能な制御電圧を供給す
るオペアンプを具備する手段が設けられており、前記第
五スイッチング手段は前記制御電圧に応答して前記制御
電圧の大きさにおける変化に従ってその導電度に変化を
与えることが可能であることを特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/620,768 US5130570A (en) | 1990-12-03 | 1990-12-03 | Constant-current integrated power supply |
| US620768 | 1990-12-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0739139A true JPH0739139A (ja) | 1995-02-07 |
Family
ID=24487315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3318218A Pending JPH0739139A (ja) | 1990-12-03 | 1991-12-02 | 定電流集積電源 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5130570A (ja) |
| EP (1) | EP0489412B1 (ja) |
| JP (1) | JPH0739139A (ja) |
| CA (1) | CA2055898C (ja) |
| DE (1) | DE69113414T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009273233A (ja) * | 2008-05-07 | 2009-11-19 | Rohm Co Ltd | 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247241A (en) * | 1991-10-21 | 1993-09-21 | Silicon Systems, Inc. | Frequency and capacitor based constant current source |
| EP0734612B1 (en) * | 1993-12-14 | 2000-08-09 | Seagate Technology, Inc. | Regulated inverting power supply |
| US6125047A (en) * | 1993-12-14 | 2000-09-26 | Seagate Technology, Inc. | Regulated inverting power supply |
| US6178055B1 (en) | 1998-02-20 | 2001-01-23 | Seagate Technology Llc | Low ripple negative voltage supply for a disc drive |
| US6100834A (en) * | 1998-05-15 | 2000-08-08 | Pairgain Technologies, Inc. | Recursive multi-bit ADC with predictor |
| US6778347B2 (en) | 2000-11-20 | 2004-08-17 | Seagate Technology Llc | Load balancing circuit for a dual polarity power supply with single polarity voltage regulation |
| US8610492B2 (en) | 2009-12-16 | 2013-12-17 | St-Ericsson Sa | High voltage tolerant inverting charge pump |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3962591A (en) * | 1974-12-23 | 1976-06-08 | The United States Of America As Represented By The Secretary Of The Army | Voltage doubler circuit |
| US4636930A (en) * | 1985-10-01 | 1987-01-13 | Maxim Integrated Products, Inc. | Integrated dual charge pump power supply and RS-232 transmitter/receiver |
| EP0334980B1 (de) * | 1988-03-30 | 1993-05-26 | Deutsche ITT Industries GmbH | Filterschaltung |
| US4888677A (en) * | 1989-01-27 | 1989-12-19 | Teledyne Industries, Inc. | Three reservoir capacitor |
-
1990
- 1990-12-03 US US07/620,768 patent/US5130570A/en not_active Expired - Lifetime
-
1991
- 1991-11-20 CA CA002055898A patent/CA2055898C/en not_active Expired - Fee Related
- 1991-12-02 JP JP3318218A patent/JPH0739139A/ja active Pending
- 1991-12-03 DE DE69113414T patent/DE69113414T2/de not_active Expired - Lifetime
- 1991-12-03 EP EP91120787A patent/EP0489412B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009273233A (ja) * | 2008-05-07 | 2009-11-19 | Rohm Co Ltd | 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0489412A3 (en) | 1992-09-23 |
| US5130570A (en) | 1992-07-14 |
| CA2055898A1 (en) | 1992-06-04 |
| EP0489412B1 (en) | 1995-09-27 |
| EP0489412A2 (en) | 1992-06-10 |
| DE69113414T2 (de) | 1996-02-29 |
| CA2055898C (en) | 1998-08-11 |
| DE69113414D1 (de) | 1995-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5339236A (en) | Charge pump circuit for intermediate voltage between power supply voltage and its double voltage | |
| US7133038B2 (en) | Highly efficient LCD driving voltage generating circuit and method thereof | |
| US7746676B2 (en) | Charge pump | |
| JPH06351229A (ja) | 出力電圧安定化機能付チャージポンプ式昇圧回路 | |
| US20040135567A1 (en) | Switching regulator and slope correcting circuit | |
| US4232261A (en) | MOS Control circuit for integrated circuits | |
| JPH10319368A (ja) | 表示パネルの駆動装置 | |
| JPS6042519Y2 (ja) | 積分回路 | |
| US6911786B2 (en) | CCFL circuit with independent adjustment of frequency and duty cycle | |
| JPH0739139A (ja) | 定電流集積電源 | |
| US11557963B2 (en) | Charge-pump control circuit and battery control circuit | |
| JPH07113862B2 (ja) | 基準電圧発生回路 | |
| EP0652641A1 (en) | Slew rate control circuit | |
| JP3897942B2 (ja) | 電圧供給回路 | |
| US9621022B1 (en) | Method and apparatus for generating complementary signals | |
| JP2003077286A (ja) | 高電圧ジェネレータ用のレギュレーティング回路 | |
| JPH0774638A (ja) | Ａ−ｄ変換器 | |
| JP3397803B2 (ja) | レベルシフト回路 | |
| JP2725329B2 (ja) | 電流電圧変換回路 | |
| JP2751202B2 (ja) | 電流供給装置 | |
| US20040183600A1 (en) | Electronic circuit comprising an amplifier for amplifying a binary signal | |
| JPH1032926A (ja) | 電源電圧制御回路 | |
| JPS5848508A (ja) | 増幅器の電源供給回路 | |
| JPH07319567A (ja) | ツェナーダイオードによる基準電圧を有するレギュレータ回路 | |
| JPS61269716A (ja) | 電圧変換回路 |