JP4598992B2

JP4598992B2 - 水晶発振回路

Info

Publication number: JP4598992B2
Application number: JP2001165964A
Authority: JP
Inventors: 克好相原; 良樹岩倉; 敬和矢野; 幸夫大高; 伸一小峰
Original assignee: Citizen Holdings Co Ltd; Citizen Watch Co Ltd
Current assignee: Citizen Holdings Co Ltd; Citizen Watch Co Ltd
Priority date: 2001-06-01
Filing date: 2001-06-01
Publication date: 2010-12-15
Anticipated expiration: 2021-06-01
Also published as: US20020180542A1; US6727769B2; JP2002359524A

Description

【０００１】
【発明の属する技術分野】
本発明は、相補型電界効果型トランジスタから構成する増幅部で、発振容量と水晶振動子を有する共振部を励振する水晶発振回路の構成に関する。
【０００２】
【従来の技術】
水晶発振回路における従来技術として、一般に電子時計に用いられる水晶発振回路の構成と動作について図１０を用いて説明する。
【０００３】
従来技術に示す水晶発振回路９は、増幅部１２０と共振部１０を有する発振回路１３０と定電圧手段９４から構成されている。
尚、この水晶発振回路９は、電池などの電源電圧９３を定電圧手段９４によってレギュレート電圧９２に降圧し、それを電源としている。
増幅部１２０は、増幅用Ｐ型電界効果型トランジスタ２１（以下、増幅用ＰＭＯＳＦＥＴと呼ぶ）と増幅用Ｎ型電界効果型トランジスタ２２（以下、増幅用ＮＭＯＳＦＥＴと呼ぶ）が相補的に動作するように接続しており、その入力端子１２３ａと出力端子１２３ｂ間には高抵抗である帰還抵抗２３を接続する。
【０００４】
共振部１０は、第１の発振容量１１と第２の発振容量１２と水晶振動子１３から構成されている。
第１の発振容量１１と第２の発振容量１２とは、一方の端子が基準電位９１に接続し、第１の発振容量１１の他方の端子が増幅部１２０の入力端子１２３ａに接続し、第２の発振容量１２の他方の端子が増幅部１２０の出力端子１２３ｂに接続している。
さらに、水晶振動子１３は、増幅部１２０の入力端子１２３ａと出力端子１２３ｂ間に接続している。
この共振部１０で共振回路を構成し、その共振周波数を３２．７６８ｋＨｚになるように調整しており、水晶振動子１３の機械振動の減衰量を増幅部１２０によって増幅し、共振部１０と増幅部１２０間で正帰還をかけることによって発振が継続する。
【０００５】
腕時計など携帯型機器の電源には、１．３Ｖから３．０Ｖ程度の電圧範囲の銀電池またはリチウムイオン電池が使用される。
特に駆動電力をできるだけ小さく抑え、電池寿命を延ばし、電池廃棄による環境破壊低減や、使用者に対しての電池交換回数低減が望まれるため、発振回路１３０や後段に接続される分周回路の電圧を、電池電圧から降圧する定電圧手段９４を設けて、駆動電力を小さく抑える手段が取られる。
【０００６】
しかし、電子時計が完全に停止している状態から駆動する場合や、正常駆動状態から何らかの外乱を受けて一時的に停止した状態が起こった場合、発振開始初期段階から定電圧手段９４で駆動しようとすると、発振起動時間が長くなった
り、発振が開始しないという現象が発生する。
【０００７】
これは、増幅部１２０の入力端子１２３ａと出力端子１２３ｂ間に高抵抗である帰還抵抗２３を接続しているため、常に電源電圧９３の１／２に増幅部１２０の直流的なバイアスが決まる。
そのため、増幅部１２０を構成する増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳＦＥＴ２２の閾値電圧の２倍程度の電圧が、発振回路１３０の電源として供給されないと動作し得ないことになる。
これは、トランジスタ特性としては、電源電圧が閾値電圧よりも高い領域である線形領域または飽和領域で動作することを意味する。
【０００８】
増幅部１２０による信号の増幅率が最大になるのは、増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳＦＥＴ２２とがハイレベルからローレベル、ローレベルからハイレベルへと相補的に切り替わる動作状態近傍であり、その動作領域である飽和領域は電源電圧に比例して増幅率が増加する。
この増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳＦＥＴ２２とが相補的に切り替わる動作状態を直流的なバイアス点という。
つまり、発振回路１３０の発振開始初期段階で起動時間が長かったり、発振しないという現象は、増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳＦＥＴ２２の増幅率が小さいことに起因している。
【０００９】
そこで、発振回路１３０の発振が停止している時は、増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳＦＥＴ２２の増幅率を増加する手段をとることがある。
これは、発振回路１３０の発振と非発振を検出し、発振が停止しているときは電源電圧９３で駆動し、定常的に発振しているときは、消費電力を抑えるため電源電圧９３から定電圧手段９４でレギュレート電圧９２に降圧して回路を駆動する。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来例で示す発振回路１２０は、前述のように直流的なバイアス点が電源電圧９３の１／２に決まるため安定した発振動作を得るには、発振回路１３０に印加する電源電圧９３を増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳＦＥＴ２２の閾値電圧以下に設定することはできない。
その為、低電力駆動で発振回路１３０を発振させるには限界がある。
【００１１】
さらに、発振回路１３０を発振起動時には電源電圧９３で駆動し、定常発振時には定電圧手段９４によってレギュレート電圧９２に降圧すると、発振起動時から定常発振時への電圧降下時に、定電圧手段９４の周波数に対する応答性不足からレギュレートの出力電圧の変動が起こり、発振が停止したり、発振が安定しないという不具合が起こる。
定電圧手段９４の周波数に対する応答性を上げるには、定電圧手段９４の駆動電流を増加させ周波数特性を向上させればよいが、これでは、水晶発振回路９全体の消費電流が増加してしまい、低電力駆動には不利である。
この電源変動は、電源電圧９３と定電圧手段９４で降圧したレギュレート電圧９２との電圧差が大きいほど顕著になって現れる。
また、一般に集積回路を構成するＰＭＯＳＦＥＴとＮＭＯＳＦＥＴは、周囲温度や製造的な変動によって加工寸法誤差が生じ、定電圧手段９４で生成するレギュレート電圧９２や増幅部１２０の特性が変動するため安定した発振特性を得ることができない。
【００１２】
〔発明の目的〕
本発明の目的は、発振容量と水晶振動子を有する共振部と、前記共振部を励振する増幅部を有する発振回路において、発振起動時から定常発振時に至るまで特性変動を最小限に抑えて、安定した発振を可能にする水晶発振回路を提供するものである。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明の水晶発振回路は、下記記載の構成を採用する。
【００１４】
本発明の水晶発振回路は、発振容量と水晶振動子とを有する共振部と、前記共振部を励振する増幅用電界効果型トランジスタを有する増幅部と、を備える発振回路を有する水晶発振回路において、
前記増幅部のバイアス電流を設定する、基準電流制御手段と基準電流発生手段とを備える基準電流源と、前記発振回路が発振状態か非発振状態かを検出し、その状態に基づく制御信号を発生する制御信号発生手段と、を有し、
前記基準電流源は、前記基準電流制御手段に前記発振回路が非発振状態を示す前記制御信号が入力されたとき、前記バイアス電流が定常発振状態のときに比べて大きくなるように基準電流を制御することを特徴とする。
【００１５】
〔作用〕
本発明の水晶発振回路においては、増幅部のバイアス電流を決定する基準電流制御手段と基準電流発生手段を有する基準電流源と、基準電流制御手段を制御する制御信号発生手段とを設ける。
本発明の構成では、制御信号発生手段によって発振回路の発振と非発振を検出し、その結果に基づく出力信号で基準電流制御手段を制御して基準電流源に流れる電流を設定する。
そして、発振時と非発振時で基準電流源によって増幅部のバイアス電流を制御し、発振起動時と定常発振時で適切な増幅部の増幅率を設定する。
その結果、発振起動時から定常発振時に至るまで特性変動を最小限に抑えて、低電力で瞬時に発振させ、かつ安定した定常発振を可能にする発振特性を得ることができる。
【００１６】
【発明の実施の形態】
以下、図面を用いて本発明の最適な実施形態における水晶発振回路の構成について説明する。
【００１７】
〔第１の実施形態における水晶発振回路の構成説明：図１〕
まずはじめに図１を用いて、本発明における第１の実施形態における水晶発振回路の構成を説明する。図１は、本発明の第１の実施形態における水晶発振回路を示した回路図である。
図１に示すように、水晶発振回路８は、制御信号発生手段６０と、基準電流制御手段４４と基準電流発生手段５２とを有する基準電流源５１と、共振部１０と増幅部２０からなる発振回路３０で構成している。これらは、いずれも電池などを電源として動作する。
すなわち、従来技術のように定電圧手段によるレギュレート電圧で駆動していない。
【００１８】
まず始めに、基準電流源５１の構成について説明する。基準電流源５１は、基準電流制御手段４４と基準電流発生手段５２から構成している。
基準電流制御手段４４は、制御用ＭＯＳＦＥＴ４１と第１の基準抵抗４２と第２の基準抵抗４３から構成している。第１の基準抵抗４２は、第２の基準抵抗４３に比較して、その抵抗値は２桁以上低く設定する。
例えば、第１の基準抵抗４２を数十ＫΩとすれば、第２の基準抵抗４３は数ＭΩとする。
【００１９】
制御用ＭＯＳＦＥＴ４１と第１の基準抵抗４２とは、基準電位９１と電源電圧９３との電流経路に対して直列に接続されている。
制御用ＭＯＳＦＥＴ４１のソースは、基準電位９１に接続し、ドレインが第１の基準抵抗４２の一方の端子に接続し、その第１の基準抵抗４２の他方の端子は接続点４４ａに接続している。
第２の基準抵抗４３は、基準電位９１と接続点４４ａ間に接続しており、第１の基準抵抗４２と第２の基準抵抗４３とは並列接続している。
制御用ＭＯＳＦＥＴ４１のゲートは、制御信号発生手段６０に接続し、制御信号発生手段６０から出力される信号によって制御される。
【００２０】
基準電流発生手段５２は、第１のカラム４９と第２のカラム５０から構成している。
第１のカラム４９は、第１のＰＭＯＳＦＥＴ４５と第１のＮＭＯＳＦＥＴ４６で構成され、第２のカラム５０は、第２のＰＭＯＳＦＥＴ４７と第２のＮＭＯＳＦＥＴ４８で構成している。
第１のカラム４９と第２のカラム５０は、第１のＰＭＯＳＦＥＴ４５と第２のＰＭＯＳＦＥＴ４７のゲート同士を接続し、第１のＮＭＯＳＦＥＴ４６と第２のＮＭＯＳＦＥＴ４８のゲート同士を接続している。
第２のＰＭＯＳＦＥＴ４７はゲートとドレインを接続し、第１のＮＭＯＳＦＥＴ４６はゲートとドレインが接続している。
第１のＰＭＯＳＦＥＴ４５のソースは、基準電流制御手段４４と接続点４４ａで接続し、第２のＰＭＯＳＦＥＴ４７のソースは基準電位９１に接続している。
第１のＮＭＯＳＦＥＴ４６のソースと第２のＮＭＯＳＦＥＴ４８のソースは、電源電圧９３に接続する。
基準電位９１と接続点４４ａ間に配置した基準電流制御手段４４を一つの基準抵抗に置き換えると、一般的に知られたバンドギャップリファレンス型の定電圧回路になり、基準抵抗によって出力端子５０ａの電圧が定まる。
【００２１】
次に、図２を用いて制御信号発生手段６０の構成について説明する。
制御信号発生手段６０は、インバータ６７ａ、６７ｂと第１の充放電回路６１とインバータ６７ｃと第２の充放電回路６２と論理和６３によって構成してい
る。
同じ入力信号６８に対して、第１の充放電回路６１側には、２段のインバータ６７ａ、６７ｂを接続し、第２の充放電回路６２側には、１段のインバータ６７ｃを接続している。
【００２２】
第１の充放電回路６１は、容量６４ａと抵抗６５ａとＮ型電界効果型トランジスタ６６ａで構成している。容量６４ａと抵抗６５ａは並列に接続し、その一方を基準電位９１に接続し、他方をＮ型電界効果型トランジスタ６６ａのドレインに接続する。
Ｎ型電界効果型トランジスタ６６ａのゲートは、インバータ６７ｂの出力信号を入力とする。
第２の充放電回路６２も、第１の充放電回路６１と同様に、容量６４ｂと抵抗６５ｂとＮ型電界効果型トランジスタ６６ｂで構成しており、Ｎ型電界効果型トランジスタ６６ｂのゲートは、インバータ６７ｃの出力信号を入力とする。
第１の充放電回路６１と第２の充放電回路６２の出力は、２入力型の論理和６３の各々の入力端子に入力される。
【００２３】
入力信号６８にクロックが入力されると、第１の充放電回路６１と第２の充放電回路６２のどちらか一方が充電状態で他方が放電状態となる。
充電状態では、Ｎ型電界効果型トランジスタがオンして容量に電荷が充電され、放電状態では、Ｎ型電界効果型トランジスタはオフとなり、容量に充電された電荷が抵抗を介して放電される。
【００２４】
次に、図１を用いて発振回路３０の構成について説明する。
発振回路３０は、共振部１０と増幅部２０から構成されている。この共振部１０は、第１の発振容量１１と第２の発振容量１２と水晶振動子１３から構成されている。
第１の発振容量１１は、基準電位９１と増幅部２０の入力端子２３ａ間に接続され、第２の発振容量１２は基準電位９１と増幅部２０の出力端子２３ｂ間に接続されている。
水晶振動子１３は、増幅部２０の入力端子２３ａと出力端子２３ｂ間に接続されている。
【００２５】
増幅部２０は、入力信号に対して相補的に動作する増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳＦＥＴ２２と第１の高抵抗２４と第２の高抵抗２５と第１の結合容量２６と第２の結合容量２７から構成している。
【００２６】
第１の高抵抗２４と第２の高抵抗２５は、発振回路３０の交流信号が基準電流源５１にフィードバックしないように抵抗の温度係数と製造ばらつきを考慮し、数百ＭΩの抵抗値とする。
第１の結合容量２６と第２の結合容量２７は、発振回路３０で生成する交流成分を増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳＦＥＴ２２のゲートに伝達させるためのもので、ゲート容量との分圧比から、増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳＦＥＴ２２のゲート容量の１０倍以上の容量値に設定する。例えば、ゲート容量を１ｐＦとすれば、結合容量２６、２７は１０ｐＦの設定となる。
【００２７】
第１の結合容量２６と第２の結合容量２７の一方の端子は、増幅部２０の入力端子２３ａと接続し、第１の結合容量２６の他方の端子は、増幅用ＰＭＯＳＦＥＴ２１のゲートと接続し、第２の結合容量２７の他方の端子は、増幅用ＮＭＯＳＦＥＴ２２のゲートと接続されている。
この第１の結合容量２６と第２の結合容量２７によって、増幅部２０の入力端子２３ａが湿度などで漏れ電流が流れるような場合に起こる入力端子２３ａの直流的なバイアス変動を小さくすることができる。
【００２８】
第１の高抵抗２４は、基準電流源５１の出力端子５０ａと増幅用ＰＭＯＳＦＥＴ２１のゲートとの間に接続し、第２の高抵抗２５は、増幅部２０の出力端子２３ｂと増幅用ＮＭＯＳＦＥＴ２２のゲートとの間に接続する。
これによって、増幅用ＰＭＯＳＦＥＴ２１は、第１の高抵抗２４を介して基準電流源５１によって定電流バイアスされ、増幅用ＮＭＯＳＦＥＴ２２は、第２の高抵抗２５で直流的に電圧負帰還を与えることで、増幅用ＰＭＯＳＦＥＴ２１でバイアスされた結果に応じて自己バイアスされる。
【００２９】
この構成では、制御信号発生手段６０が、発振回路３０の出力端子２３ｂの信号によって発振と非発振を検出し、それに基づく信号を基準電流制御手段４４に出力して制御する。基準電流源５１に流れる電流は、基準電流制御手段４４で制御され設定される。
さらに、基準電流源５１で設定された電流に基づいて発振回路３０の増幅部２０のバイアス電流を設定することで、発振と非発振時で増幅部２０の増幅率を変化させる。
この時の電源電圧９３は、発振停止から発振起動時、さらに定常発振時に至るまで変化しない。
【００３０】
次に、第１の実施形態における水晶発振回路の動作について詳細に説明する。図１に示す水晶発振回路の構成では、図１０に示した従来技術の水晶発振回路９のように定電圧手段９４で決まるレギュレート電圧９２に依存することなく、基準電流源５１によって増幅部２０のバイアスを決定することができる。
増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１を基準電流源５１によって、閾値電圧近傍にバイアスすると、ドレイン電流が指数関数的に増加する領域で動作する。ここで、基準電位９１を０Ｖ、電源電圧９３を負電圧とする。
増幅用ＰＭＯＳＦＥＴ２１の閾値電圧を−０．５Ｖ、増幅用ＮＭＯＳＦＥＴ２２の閾値電圧を０．５Ｖとし、基準電流源５１によって増幅用ＰＭＯＳＦＥＴ２１を閾値電圧近傍にバイアスするとこの発振回路３０は、電源電圧が−０．５Ｖでも動作する。
【００３１】
このように、ゲート電圧が閾値電圧以下である指数関数領域でのＭＯＳＦＥＴの増幅率は、バイポーラトランジスタの電流増幅率と同様にドレイン電流に比例して増加する。
つまり、この増幅部２０を指数関数領域で動作させ、増幅率を増加させるには基準電流源５１によって増幅用ＰＭＯＳＦＥＴ２１のバイアス電流を増加させればよい。
【００３２】
つまり、非発振の時は増幅率を増加させるために基準電流源５１の電流を増加し、増幅用ＰＭＯＳＦＥＴ２１のバイアス電流を増加させ、定常発振時は低電力で動作させるため基準電流源５１によって発振に最低必要な増幅率まで低下させる。
【００３３】
基準電流源５１は、このように発振起動時と定常発振時における増幅部２０のバイアス電流を決定するために用いる。
この基準電流源５１の出力端子５０ａの電圧は、基準電流制御手段４４によって決定され、水晶発振回路８が安定動作領域になると、電源電圧９３に対して一定の電流が流れるようになる。
増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１のバイアス電流は、基準電流源５１を構成する第２のカラム５０に流れる電流と、第２のＰＭＯＳＦＥＴ４７と増幅用ＰＭＯＳＦＥＴ２１のゲート幅Ｗとゲート長Ｌとの比とで決定される。
【００３４】
この基準電流源５１に流れる一定電流を発振停止時から定常発振に至る発振起動時と、定常発振時とで、制御信号発生手段６０から出力される信号で動作する基準電流制御手段４４によって切り換える。
【００３５】
図２に示すように、制御信号発生手段６０は、クロックが入力されると第１の充放電回路６１と第２の充放電回路６２とは各々異なった論理が入力され、どちらか一方が充電状態であれば、他方は放電状態となる。
基準電位９１を０Ｖとして、電源電圧９３を負電圧とすれば、充放電回路の出力は、充電されていれば電源電圧９３のレベルとなり、放電状態ならば基準電位９１のレベルを出力する。
発振が継続した状態で、制御信号発生手段６０にクロックが入力されていれ
ば、どちらか一方の充放電回路が放電状態にあっても、次のクロックが入力されるため、充放電回路の出力に接続してある論理和６３の出力は、常に電源電圧レベルを出力する。
発振が停止すると、どちらか一方の充放電回路は放電状態にあって、放電が進み論理和６３の閾値を越えると、論理和６３の出力は電源電圧レベルから反転して基準電位レベルを出力する。
【００３６】
このように制御信号発生手段６０は、発振と非発振の状態を検出して、その検出結果に基づく信号を出力して基準電流制御手段４４に入力する。
尚、本例の場合の論理和６３は負論理とし、発振停止を検出すると電源電圧レベルを出力し、発振を検出すると基準電位レベルを出力する。
【００３７】
非発振時、つまり発振が停止している場合は、制御信号発生手段６０が発振停止を検出し、電源電圧レベルを出力して、基準電流制御手段４４の制御用ＭＯＳＦＥＴ４１がオンになる。
そして、基準電流制御手段４４は、低抵抗である第１の基準抵抗４２と高抵抗である第２の基準抵抗４３とが並列接続される状態となるため、合成抵抗は低抵抗である第１の基準抵抗４２で決定される。
そして、第１の基準抵抗４２で決定された基準電流によって、増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１のバイアス電流が決定する。
【００３８】
この時、発振起動時に充分な増幅率を得て、発振開始後、定常発振に至る。その後、制御信号発生手段６０は、発振状態を検出する。
発振を検出すると、制御信号発生手段６０は、基準電位レベルを出力し、基準電流制御手段４４の制御用ＭＯＳＦＥＴ４１をオフさせる。この時、制御用ＭＯＳＦＥＴ４１のゲートはハイの信号が入力されることになる。
この場合は、制御用ＭＯＳＦＥＴ４１のオフ抵抗が、第２の基準抵抗４３に比較して数桁大きいので、基準電流制御手段４４の合成抵抗は、第２の基準抵抗４３で決まり、基準電流源５１に流れる電流が決定される。
そして、第２の基準抵抗４３で決定された基準電流によって、増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１のバイアス電流が決定する。
この時、増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１のバイアス電流は、定常発振時に最低必要な電流まで低下することになる。
バイアス電流を変化させることは、前述したように増幅部２０の増幅率を変化させることである。
【００３９】
次に、本発明の水晶発振回路の重要なポイントであるバイアス電流と高次発振について詳細に説明する。まず、始めにバイアス電流について説明する。
図３は、増幅部２０の直流的なバイアス電流を説明するために測定した回路図を示したものである。尚、図３では図１と同一構成部分には同一符号を付けている。
それは、図１に示す発振回路３０の増幅部２０を取り出し、増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１のゲート電圧をパラメータにして、増幅部２０に印加する電源電圧９３に対する増幅部２０に流れるバイアス電流を測定するものである。
増幅用ＰＭＯＳＦＥＴ２１にゲート電圧を印加する直流電源９４は、第１の高抵抗２４と基準電位９１との間に接続した。
【００４０】
図５は、図３に示した測定回路によって、増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１のゲート電圧をパラメータにして、増幅部２０に印加する電源電圧９３に対する増幅部２０に流れるバイアス電流の変化を示したものである。
図５の横軸は、増幅部２０に印加する電源電圧９３を示し、縦軸は増幅部２０に流れる電流、すなわちバイアス電流を示している。ここで、基準電位９１を０Ｖとして電源電圧９３を負電圧とした。
パラメータとした増幅用ＰＭＯＳＦＥＴ２１のゲート電圧は、曲線７１が−０．４０Ｖ、曲線７２が−０．５０Ｖ、曲線７３が−０．５５Ｖ、曲線７４が−０．６０Ｖを示している。
【００４１】
図５に示すように、電源電圧９３を増加させていくと、ある電源電圧からバイアス電流が増加し始める。
増幅用ＰＭＯＳＦＥＴ２１のゲート電圧が曲線７１、７２、７３、７４と基準電位９１に対して低くなると、それに応じて定電流特性を示す飽和電流が増加する。
これは、増幅用ＰＭＯＳＦＥＴ２１に印加されるゲート電圧によって、定電流となる点７０が破線で示す曲線７０ａの曲線上を変化することを示しており、基準電位に対してゲート電圧が低くなるほど設定した電源電圧側に移動することが判る。
【００４２】
図６は、図３に示す測定回路によって、増幅用ＰＭＯＳＦＥＴ２１のゲート電圧をパラメータにした時の増幅部２０に印加する電源電圧９３に対する出力端子２３ｂの電圧（以下、出力電圧と呼ぶ）を示したものである。
図６の横軸は、増幅部２０に印加する電源電圧９３を示し、縦軸は増幅部２０の出力電圧を示している。縦軸に示した出力電圧は、上側が負電位、つまり電源電圧側を示している。
パラメータとした増幅用ＰＭＯＳＦＥＴ２１のゲート電圧は、曲線７５が−０．４０Ｖ、曲線７６が−０．５０Ｖ、曲線７７が−０．５５Ｖ、曲線７８が−０．６０Ｖである。
【００４３】
増幅部２０に印加する電源電圧９３が一定で、増幅用ＰＭＯＳＦＥＴ２１のゲート電圧が、基準電位９１に対して低くなると、出力電圧は基準電位側に移動する。
さらに、増幅部２０に印加する電源電圧９３が増加すると、出力電圧は基準電位９１に対して電源電圧側に移動することを示している。
この図６の出力電圧は、図５に示した増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１の電源電圧９３に対する電流特性が、直線領域から定電流領域に変わる点７０の変化に対応しており、増幅部２０の直流的なバイアスが電源電圧９３によって移動することを示している。
つまり、増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１を常に定電流でバイアスするには、少なくとも増幅用ＰＭＯＳＦＥＴ２１が定電流特性を示す領域に直流的なバイアスを設定する必要がある。
それは、図５に示す増幅用ＰＭＯＳＦＥＴ２１の各ゲート電圧の定電流となる点７０を結んで描ける曲線７０ａよりも右側である基準電位に対して低電源側の電圧領域となる。
【００４４】
本発明の水晶発振回路は、発振と非発振を制御信号発生手段６０で検出し、その結果に基づく信号によって基準電流制御手段４４を制御して基準電流源５１の電流を制御する。
その結果、基準電流によって決まる増幅部２０のバイアス電流を発振起動時は増加させ、定常発振時は減少させる。
これは、増幅部２０の増幅率を定常発振時に比較して発振起動時は増加させるということであるが、発振起動時に単純にバイアス電流を増加させればよいのではなく、前述した直流的なバイアスが増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１の定電流領域になるように設定する。
【００４５】
つまり、図５と図６から電源電圧９３を−０．６３Ｖとすると、増幅用ＰＭＯＳＦＥＴ２１が定電流領域になる最大のバイアス電流値は、ゲート電圧が
−０．５５Ｖの時で約１５０ｎＡであることが判る。
逆に、この例でバイアス電流を１５０ｎＡ以上に設定しようとしても、増幅用ＰＭＯＳＦＥＴ２１は定電流領域から直線領域へと移動して（曲線７０ａの左側の領域に移動して）、設定電流が得られない。
これは、増幅部２０の出力電圧が基準電位側に移動することを示しており、直流的なバイアスが基準電位側にずれている状態となる。
【００４６】
次に、本発明の水晶発振回路のもう１つのポイントであるバイアス電流と高次発振との関係を説明する。
図７は、図１に示す本発明の水晶発振回路のバイアス電流と高次発振との関係を示した図である。高次発振とは、本来の発振周波数に対して２倍、３倍など高次数の発振周波数となる発振状態のことである。
ここでは、発振回路３０の共振部１０が３２．７６８ｋＨｚで共振するように設定しているので、２倍高次発振では発振周波数が約６６ｋＨｚとなり、３倍高次発振では発振周波数が約９９ｋＨｚとなる。
【００４７】
高次発振は、発振回路３０の共振部１０で設定した周波数から見れば異常な発振であり、設計上は避ける必要がある。
図７の横軸は、増幅部２０に印加する電源電圧９３を示し、縦軸は高次発振しない最大のバイアス電流を示している。
つまり、増幅部２０に印加される電源電圧９３に対して、ここに示す曲線以上のバイアス電流が印加されると高次発振することを示している。
逆に言うと、図７の斜線領域内で電源電圧とバイアス電流を設定すれば、高次発振が起こらず正常に発振することを示している。
発振する最低電源電圧は、−０．５Ｖであり、電源電圧９３を基準電位に対して負側に増加していくと−０．８Ｖ付近でピークを持ち、−１．０Ｖを越える付近から最大バイアス電流は急激に減少していく。
つまり、電源電圧９３を増加させると正常発振するバイアス電流範囲が小さくなることを示している。
【００４８】
前述の例において、図５の電源電圧９３に対するバイアス電流の関係と図７の電源電圧９３と正常発振領域の関係に当てはめると、電源電圧９３が−０．６３Ｖでバイアス電流が１５０ｎＡの点は、図７中の点７９であり、直流的なバイアスも増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１の定電流領域（飽和領域）に位置し、しかも高次発振しない領域であることが判る。
このように、バイアス電流と高次発振領域とは、電源電圧に対して密接な関係があることが判る。
【００４９】
以上説明したように、本発明の水晶発振回路の増幅部２０はＭＯＳＦＥＴの指数関数領域で動作するため、その増幅率は増幅部２０に流れる電流であるバイアス電流によって決まる。そのため、発振起動時はバイアス電流を増加し、定常発振時はバイアス電流を発振が持続するに必要な程度まで低下させることによって低電力で駆動することができる。
このバイアス電流の切換は、発振と非発振を検出して基準電流制御手段４４で基準電流源５１の電流を設定することで実現する。
さらに、そのバイアス電流は、増幅部２０の増幅用ＰＭＯＳＦＥＴ２１が定電流領域にバイアスされ、且つ電源電圧９３によって変化する図７に示した斜線領域である高次発振が起こらない安定領域に設定する。
【００５０】
図８は、図１の水晶発振回路の動作を示した一例である。
横軸は、増幅部２０に印加する電源電圧９３を示し、縦軸は発振回路３０の発振電流を示したものである。
この時の、非発振状態である発振起動時のバイアス電流は１５０ｎＡとし、定常発振時のバイアス電流を１０ｎＡとした。実際に印加する電源電圧９３は、−０．６３Ｖとする。
図８中の曲線１０１は、発振起動時にバイアス電流が１５０ｎＡに設定された状態を示しており、曲線１０２は発振を検出して、バイアス電流が１０ｎＡに減少したときの発振電流曲線を示している。
電源電圧９３が−０．６３Ｖであれば、異常発振することなく瞬時に発振が開始し、定常発振時には、曲線１０２の電源電圧−０．６３Ｖに対する発振電流１５ｎＡで安定した発振が得られる。
【００５１】
このように、本発明の水晶発振回路では、電源電圧に依存することなく、増幅部の直流的なバイアスを基準電流源によって定電流バイアスするために、発振回路の駆動電源電圧を低くすることができる。
さらに、発振回路がＭＯＳＦＥＴの指数関数領域で動作するため、発振起動時の増幅率増加の手段は、増幅部のバイアス電流のみを増加させるので、電源電圧変動もなく、低電力でしかも安定な発振を得ることができる。
【００５２】
〔第２の実施形態における水晶発振回路の構成説明：図４〕
次に図４を用いて、本発明の第２の実施形態における水晶発振回路の構成について説明する。図４は、本発明の第２の実施形態における水晶発振回路を示したものであり、図１の第１の実施形態における水晶発振回路と同一構成要素には同一符号をつけている。
図４に示すように、水晶発振回路７は、制御信号発生手段６０と、基準電流制御手段４４と基準電流発生手段５２を有する基準電流源５１と、共振部１０と増幅部２０と電流制御用素子２９からなる発振回路２３０と、定電圧手段９４から構成している。
【００５３】
制御信号発生手段６０と、基準電流制御手段４４と基準電流発生手段５２を有する基準電流源５１の構成については、図１を用いて説明した第１の実施形態における水晶発振回路の構成と同じであるので構成の説明は省略する。
発振回路２３０は、共振部１０と増幅部２０と電流制御用素子２９から構成されている。共振部１０と増幅部２０の構成も第１の実施形態と同じであり、構成の説明は省略する。
第１の実施形態における発振回路３０の構成と異なっている点は、電流制御用素子２９と定電圧手段９４を設けたことである。電流制御要素子２９は、Ｎ型電界効果型トランジスタである。
定電圧手段９４は、基準電位９１と電源電圧９３によって駆動し、その出力電圧は電源電圧９３を降圧したレギュレート電圧９２となる。そのレギュレート電圧９２は、制御信号発生手段６０と基準電流源５１と発振回路２３０の電源として接続される。
【００５４】
この電流制御用素子２９は、増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１と電流経路方向に対して直列に接続している。
つまり電流制御用素子２９は、増幅用ＰＭＯＳＦＥＴ２１のソースとレギュレート電圧９２間に接続している。
さらに、電流制御用素子２９のゲート電圧は、第３の高抵抗２８を介して基準電流源５１によって制御され、前述した増幅部２０のバイアス電流の変化に連動して印加される。
【００５５】
第１の実施形態における水晶発振回路では、電源電圧の絶対値を低く設定できる場合を示したが、第２の実施形態における水晶発振回路では、水晶発振回路以降の例えば、分周回路が発振回路駆動電圧では、動作することができないような場合に、分周回路が動作する電圧まで電源電圧９３を降圧してレギュレート電圧９２で駆動し、さらに発振回路２３０の駆動電圧を低下させたい場合に有効である。
電流制御用素子２９に印加される電圧をレギュレート電圧９２として、基準電流源５１によって電流制御用素子２９に流れる電流を制御することができる。
【００５６】
次に、第２の実施形態における水晶発振回路の動作について説明する。
前述した図８において、曲線１０３は、図４の水晶発振回路の電源電圧に対する発振電流の関係を示したものである。
この場合は、第１の実施形態の水晶発振回路と同じく、電源電圧９３に対して増幅部２０の増幅用ＰＭＯＳＦＥＴ２１が定電流領域となり、且つ、高次発振しない領域でバイアス電流を設定する。
ここでは、電源電圧はレギュレート電圧９２を−０．７Ｖ、発振開始時のバイアス電流は、１５０ｎＡ、定常発振時は１０ｎＡとした。
【００５７】
発振起動時は、１５０ｎＡのバイアス電流が増幅部２０の増幅用ＰＭＯＳＦＥＴ２１に流れるが、発振を検出した後は、曲線１０３のように電源電圧９３に対して１５ｎＡの定電流である発振電流が流れる。
本例の場合、発振起動時はレギュレート電圧９２である−０．７Ｖが印加されているが、定常発振時は、電流制御用素子２９によって発振電流が１５ｎＡになる。
この定常発振時、増幅部２０に印加される実際の電圧は、図８の曲線１０３から発振電流が１５ｎＡになる点、つまり−０．５５Ｖ程度になる。
【００５８】
このように、発振回路以降の回路が低電圧で駆動できない場合は、分周回路をレギュレート電圧９２で駆動し、発振回路２３０は電流制御用素子２９を用いて発振回路を定電流制御して、実質の発振回路に印加される電圧をレギュレート電圧よりもさらに下げることができる。
この場合も、第１の実施の形態と同じく水晶発振回路は、電源電圧に依存することなく、増幅部の直流的なバイアスを基準電流源によって定電流バイアスするために、発振回路の駆動電源電圧を低くすることができ、さらに発振回路がＭＯＳＦＥＴの指数関数領域で動作するため、発振起動時の増幅率増加の手段は、増幅部のバイアス電流のみを増加させるので、電源電圧変動もなく、低電力でしかも安定な発振を得ることができる。
【００５９】
〔本発明の水晶発振回路を用いた電子時計の構成説明：図９〕
次に、本発明の水晶発振回路を電子時計に利用した場合についてその構成を説明する。図９は、電子時計の構成を示す図である。
図９に示す電子時計は、制御信号発生手段６０と、タイマ回路８１と、基準電流制御手段と基準電流発生手段を有する基準電流源５１と、共振部と増幅部と電流制御用素子からなる発振回路３０と、電子時計の運針や歩度調整などの各種制御を行う分周回路８２と、バッファ回路８３と、針を回転させるための各種ギアを駆動するステップモータ８４と、定電圧手段９４から構成している。一般に電子時計用の共振部は、３２．７６８ｋＨｚで共振するように調整している。
【００６０】
〔本発明の水晶発振回路を用いた電子時計の動作説明：図４、図９〕
つぎに、電子時計に本発明の水晶発振回路を用いた場合の動作について図４及び図９を用いて説明する。
図４に示す本発明の第２の実施形態における水晶発振回路で説明する。発振回路３０の出力は、分周回路８２に入力され、バッファ回路８３には周波数１Ｈｚとなった信号が入力され、ステップモータ８４を駆動する。
ステップモータ８４を駆動するときのバッファ回路８３の出力信号は、レギュレート電圧９２から電源電圧９３である電池電圧に昇圧されている。
発振と非発振は、制御信号発生手段６０によってその状態を検出し、タイマ回路８１を介して基準電流源５１の基準電流制御手段４４を制御する。
タイマ回路８１は、発振状態を確実に検出するため任意時間後に発振検出した信号を基準電流制御手段４４の制御用ＭＯＳＦＥＴ４１のゲートに出力するようにしている。
【００６１】
非発振時、つまり発振が停止して電子時計が停止している時から駆動する場合は、制御信号発生手段６０が発振停止を検出し、タイマ回路８１で任意時間だけその状態を保持した後、その信号を基準電流制御手段４４の制御用ＭＯＳＦＥＴ４１のゲートに印加する。この場合、制御用ＭＯＳＦＥＴ４１をオンにするためゲートに入力される信号はローである。
そして、基準電流制御手段４４は、低抵抗である第１の基準抵抗４２と高抵抗である第２の基準抵抗４３とが並列接続される状態となるため、合成抵抗は低抵抗である第１の基準抵抗４２で決定される。
そして、第１の基準抵抗４２で決定された基準電流によって、増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１のバイアス電流が決定する。この時、発振起動時に充分な増幅率を得て、発振開始後、定常発振に至る。
【００６２】
その後、分周回路８２を動作させるに必要な発振振幅が得られると電子時計を駆動するすべての回路が動作し、分周回路８２から出力される信号が制御信号発生手段６０に入力され、発振状態を検出する。
発振を検出すると、タイマ回路８１で安定発振時間（例えば、５００ｍｓ）だけその状態を保持した後、基準電流制御手段４４の制御用ＭＯＳＦＥＴ４１をオフさせる。この時、制御用ＭＯＳＦＥＴ４１のゲートはハイの信号が入力されることになる。
この場合は、制御用ＭＯＳＦＥＴ４１のオフ抵抗が、第２の基準抵抗４３に比較して数桁大きいので、基準電流制御手段４４の合成抵抗は、第２の基準抵抗４３で決まり、基準電流源５１に流れる電流が決定される。
そして、第２の基準抵抗４３で決定された基準電流によって、増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１のバイアス電流が決定する。この時、増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１のバイアス電流は、定常発振時に最低必要な電流まで低下することになる。
【００６３】
従来の水晶発振回路では、増幅部の直流バイアスは電源電圧の１／２に自動的に決まるため、増幅部を構成する電界効果型トランジスタの約２倍の閾値電圧分だけ電源電圧を必要とした。そのため、電源電圧を低くするには限界があった。
さらに、発振起動時にレギュレータ電圧から電源電圧に切換えて増幅部の増幅率を増加させる手段では、定常発振時に電源電圧からレギュレート電圧に切り換えるときに、レギュレータ回路の周波数応答性が低いために電源電圧変動が起こり、安定した発振を得ることができなかった。
本発明の水晶発振回路を電子時計に用いることにより、電源電圧変動もなく、発振起動時から定常発振時まで１秒以内に発振し、定常発振時には電子時計を駆動する回路全体で、３０ｎＡという低電流で安定動作することができた。
【００６４】
【発明の効果】
以上説明したように、本発明の水晶発振回路においては、電源電圧に依存することなく、増幅部の直流的なバイアスを基準電流源によって定電流バイアスするために、発振回路の駆動電源電圧を低くすることができる。
さらに、発振回路がＭＯＳＦＥＴの指数関数領域で動作するため、発振起動時の増幅率増加の手段は、増幅部のバイアス電流のみを増加させるので、電源電圧変動もなく、低電力でしかも安定な発振を得ることができる。
その結果、発振起動時から定常発振時に至るまで特性変動を最小限に抑えて、低電力で瞬時に発振させ、かつ安定した定常発振を可能にする発振特性が本発明の水晶発振回路では得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における水晶発振回路を示す回路図である。
【図２】本発明の実施形態における水晶発振回路の制御信号発生手段を示す回路図である。
【図３】本発明の実施形態における水晶発振回路の特性測定を行う測定回路を示す図面である。
【図４】本発明の第２の実施形態における水晶発振回路を示す回路図である。
【図５】本発明の実施形態における水晶発振回路の特性を示す図面である。
【図６】本発明の実施形態における水晶発振回路の特性を示す図面である。
【図７】本発明の実施形態における水晶発振回路の特性を示す図面である。
【図８】本発明の実施形態における水晶発振回路の特性を示す図面である。
【図９】本発明の実施形態における水晶発振回路を電子時計に用いた場合の構成を示すブロック図である。
【図１０】従来技術における水晶発振回路を示す回路図である。
【符号の説明】
７：水晶発振回路８：水晶発振回路
１０：共振部１１：第１の発振容量
１２：第１の発振容量１３：水晶振動子
２０：増幅部２９：電流制御用素子
３０：発振回路４１：制御用ＭＯＳＦＥＴ
４２：第１の基準抵抗４３：第２の基準抵抗
４４：基準電流制御手段５１：基準電流源
６０：制御信号発生手段９１：基準電位
９２：レギュレート電圧９３：電源電圧
９４：定電圧手段

Claims

発振容量と水晶振動子とを有する共振部と、前記共振部を励振する増幅用電界効果型トランジスタを有する増幅部と、を備える発振回路を有する水晶発振回路において、
前記増幅部のバイアス電流を決定する、基準電流制御手段と基準電流発生手段とを備える基準電流源と、
前記発振回路が発振状態か非発振状態かを検出し、その状態に基づく制御信号を発生する制御信号発生手段と、
を有し、
前記基準電流源は、前記基準電流制御手段に前記発振回路が非発振状態を示す前記制御信号が入力されたとき、前記バイアス電流が定常発振状態のときに比べて大きくなるように基準電流を制御することを特徴とする水晶発振回路。
前記増幅部は、２つの増幅用電界効果型トランジスタを有し、
前記基準電流源は、前記増幅部の一方の前記増幅用電界効果型トランジスタのバイアス電流を設定し、
前記基準電流制御手段は、前記発振回路が非発振状態のときの前記バイアス電流の電流値を、一方の前記増幅用電界効果型トランジスタの定電流領域に設定すると共に、前記発振回路が高次発振しない電流領域に設定することを特徴とする請求項１に記載の水晶発振回路。
前記基準電流制御手段は、前記制御信号で動作する制御用電界効果型トランジスタと、前記制御用電界効果型トランジスタと直列に接続する第１の基準抵抗と、前記制御用電界効果型トランジスタおよび前記第１の基準抵抗と並列に接続する第２の基準抵抗と、
を有し、
前記制御用電界効果型トランジスタのオンまたはオフにより、前記第２の基準抵抗と、前記第１の基準抵抗と前記第２の基準抵抗との合成抵抗と、を切り換え、これらの抵抗により前記基準電流を決定することを特徴とする請求項１または２に記載の水晶発振回路。
前記制御信号発生手段は、同一入力信号に対して互いに充電と放電との異なる状態となる並列に接続した２つの充放電回路を有し、前記２つの充放電回路の出力信号を入力とする論理和を備え、
前記発振回路の出力を前記入力信号として入力し、前記論理和の出力信号を前記制御信
号として出力することを特徴とする請求項１から３のいずれか１つに記載の水晶発振回路。
定電圧手段と前記基準電流源によって制御される電流制御用素子とを有し、
前記定電圧手段の出力を前記制御信号発生手段と前記基準電流源と前記発振回路とに入力し、
前記電流制御用素子は、前記増幅部と前記定電圧手段の出力との間に設け、
前記発振回路は、前記電流制御用素子が前記バイアス電流の変化に連動して制御されることで定電流制御されることを特徴とする請求項１から４のいずれか１つに記載の水晶発振回路。