JP2946641B2 - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JP2946641B2 JP2946641B2 JP2137531A JP13753190A JP2946641B2 JP 2946641 B2 JP2946641 B2 JP 2946641B2 JP 2137531 A JP2137531 A JP 2137531A JP 13753190 A JP13753190 A JP 13753190A JP 2946641 B2 JP2946641 B2 JP 2946641B2
- Authority
- JP
- Japan
- Prior art keywords
- feedback amplifier
- amplifier circuit
- inverting input
- capacitor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電圧制御発振器に関し、特に、PLL回路に
用いる電圧制御発振器に関する。
用いる電圧制御発振器に関する。
従来の技術 従来の電圧制御発振器は、第３図に示すように、帰還
増幅回路AMP1の非反転入力は抵抗R2、コンデンサC1から
成る直列回路を通ってこの帰還増幅回路AMP1の出力に接
続され、またこの帰還増幅回路AMP1の反転入力は、抵抗
Riを介して接地され、かつ抵抗Rfを通って帰還増幅回路
AMP1の出力に接続され、又非反転入力は、抵抗R1を介し
て接地され、コンデンサC3を介してバラクタダイオード
C2のカソード側に接続されており、外部の制御電圧はバ
ラクタダイオードC2のカソード側に印加される電圧制御
発振器である。
増幅回路AMP1の非反転入力は抵抗R2、コンデンサC1から
成る直列回路を通ってこの帰還増幅回路AMP1の出力に接
続され、またこの帰還増幅回路AMP1の反転入力は、抵抗
Riを介して接地され、かつ抵抗Rfを通って帰還増幅回路
AMP1の出力に接続され、又非反転入力は、抵抗R1を介し
て接地され、コンデンサC3を介してバラクタダイオード
C2のカソード側に接続されており、外部の制御電圧はバ
ラクタダイオードC2のカソード側に印加される電圧制御
発振器である。
ここで発振器の発振周波数を求める。
先ず発振をするための条件は、帰還増幅回路の利得を
Ａ、帰還率をβとし、ループ利得Ａβを求めて発振条件
を算出する。
Ａ、帰還率をβとし、ループ利得Ａβを求めて発振条件
を算出する。
（Cx:バラクタダイオードC2とコンデンサC3の和） 上式より発振の位相条件は、 となる。
従って、発振周波数ｆは、 となる。
また、外部の制御端子Ｐより直流電圧VDをあたえるこ
とによってバラクタダイオードC2の容量が変化する。C2
はバラクタダイオードC2とコンデンサC3の和ゆえ となり、 CxはC2を変化させることにより変化する。すなわち、
発振周波数ｆもC2を変化させることにより変化し、直流
電圧VDで発振周波数ｆが変化する電圧制御発振器とな
る。
とによってバラクタダイオードC2の容量が変化する。C2
はバラクタダイオードC2とコンデンサC3の和ゆえ となり、 CxはC2を変化させることにより変化する。すなわち、
発振周波数ｆもC2を変化させることにより変化し、直流
電圧VDで発振周波数ｆが変化する電圧制御発振器とな
る。
発明が解決しようとする課題 この従来の電圧制御発振器では、発振周波数を可変す
る為にバラクタダイオードを使用していたので、この電
圧制御発振器をIC化する場合にはバラクタダイオードを
ICの外付けに付けなければならないし、また外部にバラ
クタダイオードの為の端子を出さなければならないとい
う課題があった。
る為にバラクタダイオードを使用していたので、この電
圧制御発振器をIC化する場合にはバラクタダイオードを
ICの外付けに付けなければならないし、また外部にバラ
クタダイオードの為の端子を出さなければならないとい
う課題があった。
本発明は従来の上記実情に鑑みてなされたものであ
り、従って本発明の目的は、従来の技術に内在する上記
課題を解決することを可能とした新規な電圧制御発振器
を提供することにある。
り、従って本発明の目的は、従来の技術に内在する上記
課題を解決することを可能とした新規な電圧制御発振器
を提供することにある。
課題を解決するための手段 上記目的を達成するために、本発明に係る電圧制御発
振器は、発振回路を構成する第１の帰還増幅回路の非反
転入力が第１の抵抗および第１のコンデンサから成る直
列回路を通って前記第１の帰還増幅回路の出力に接続さ
れ、前記第１の帰還増幅回路の反転入力は、第２の抵抗
を介して接地され、かつ第３の抵抗を通って前記第１の
帰還増幅回路の出力に接続され、前記第１の帰還増幅回
路の非反転入力は又第４の抵抗を介して接地され、かつ
第２のコンデンサの一端に接続され、前記第２のコンデ
ンサの他端は、第２の帰還増幅回路の反転入力に接続さ
れ、前記第２の帰還増幅回路の利得が外部制御電圧によ
って可変でき、前記第２の帰還増幅回路の反転入力は第
３のコンデンサを介して前記第２の帰還増幅回路の出力
に接続され、前記第２の帰還増幅回路の非反転入力はバ
イアスされて構成される。
振器は、発振回路を構成する第１の帰還増幅回路の非反
転入力が第１の抵抗および第１のコンデンサから成る直
列回路を通って前記第１の帰還増幅回路の出力に接続さ
れ、前記第１の帰還増幅回路の反転入力は、第２の抵抗
を介して接地され、かつ第３の抵抗を通って前記第１の
帰還増幅回路の出力に接続され、前記第１の帰還増幅回
路の非反転入力は又第４の抵抗を介して接地され、かつ
第２のコンデンサの一端に接続され、前記第２のコンデ
ンサの他端は、第２の帰還増幅回路の反転入力に接続さ
れ、前記第２の帰還増幅回路の利得が外部制御電圧によ
って可変でき、前記第２の帰還増幅回路の反転入力は第
３のコンデンサを介して前記第２の帰還増幅回路の出力
に接続され、前記第２の帰還増幅回路の非反転入力はバ
イアスされて構成される。
実施例 次に本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図であ
る。第２図は第１図の破線部の具体的構成の一実施例を
示す回路図である。
る。第２図は第１図の破線部の具体的構成の一実施例を
示す回路図である。
第１図に示すように、帰還増幅回路AMP1の非反転入
力、抵抗R2、コンデンサC1から成る直列回路を通ってこ
の帰還増幅回路AMP1の出力に接続され、またこの帰還増
幅回路AMP1の反転入力は抵抗Riを介して接地され、かつ
抵抗Rfを通って帰還増幅回路AMP1の出力に接続され、ま
た非反転入力は抵抗R1を介して接地され、コンデンサC3
を介して外部の制御電圧によって利得を可変することが
できる帰還増幅回路AMP2の反転入力に接続され、またこ
の反転入力はコンデンサC0を介して帰還増幅回路AMP2の
出力に接続され、帰還増幅回路AMP2の非反転入力はバイ
アスされている。
力、抵抗R2、コンデンサC1から成る直列回路を通ってこ
の帰還増幅回路AMP1の出力に接続され、またこの帰還増
幅回路AMP1の反転入力は抵抗Riを介して接地され、かつ
抵抗Rfを通って帰還増幅回路AMP1の出力に接続され、ま
た非反転入力は抵抗R1を介して接地され、コンデンサC3
を介して外部の制御電圧によって利得を可変することが
できる帰還増幅回路AMP2の反転入力に接続され、またこ
の反転入力はコンデンサC0を介して帰還増幅回路AMP2の
出力に接続され、帰還増幅回路AMP2の非反転入力はバイ
アスされている。
また第２図は第１図の破線部を具体的回路にしたもの
であり、トランジスタQ1〜Q6はダブルバランス形の帰還
増幅回路で負荷抵抗RLを出力とし、トランジスタQ1、Q2
のそれぞれのベースが、非反転入力、反転出力となって
おり、出力から反転入力にコンデンサC0で帰還されてお
り、制御電圧端子P1、P2の電圧によってこの帰還増幅回
路の利得を変化させることが出来る。
であり、トランジスタQ1〜Q6はダブルバランス形の帰還
増幅回路で負荷抵抗RLを出力とし、トランジスタQ1、Q2
のそれぞれのベースが、非反転入力、反転出力となって
おり、出力から反転入力にコンデンサC0で帰還されてお
り、制御電圧端子P1、P2の電圧によってこの帰還増幅回
路の利得を変化させることが出来る。
ここで、第２図の帰還増幅回路の利得を求めると、 従って利得Ａは下記（７）式のようになる。
又第１図の破線部の入力容量はミラー効果より Cin＝（Ａ−１）Co ……（８） （A:帰還増幅回路の利得） となり、破線部を第２図にしたならば入力容量Cin′は となる。
次に第１図の電圧制御発振器の発振周波数を求めると 上式より発振の位相条件は となって、発振周波数ｆは となる。
破線部を第２図にしたならばCinは下記に示す式とな
る。
る。
となるので、 CinはΔＶの関数であり、すなわちCxの式より、Cxも
ΔＶで変化する。従って発振周波数ｆはΔＶで変化す
る。
ΔＶで変化する。従って発振周波数ｆはΔＶで変化す
る。
発明の効果 以上説明したように、本発明によれば、帰還増幅器の
非反転入力と帰還増幅器の出力とを容量結合することに
より、帰還増幅器の入力容量をミラー効果により帰還増
幅器の利得を可変して変化させ、発振器の周波数を変化
させるために、バラクタダイオードを外付けで付けるこ
となく、周波数を制御でき、帰還増幅器の利得は制御電
圧によって変化する電圧制御利得増幅器とすることによ
り、制御電圧によって周波数が制御できる。
非反転入力と帰還増幅器の出力とを容量結合することに
より、帰還増幅器の入力容量をミラー効果により帰還増
幅器の利得を可変して変化させ、発振器の周波数を変化
させるために、バラクタダイオードを外付けで付けるこ
となく、周波数を制御でき、帰還増幅器の利得は制御電
圧によって変化する電圧制御利得増幅器とすることによ
り、制御電圧によって周波数が制御できる。
また本発明によれば、バラクタダイオードが不要のた
めに外付け部品が減り、かつバラクタダイオード用の端
子も省略できるので、IC化に適しているという効果が得
られる。
めに外付け部品が減り、かつバラクタダイオード用の端
子も省略できるので、IC化に適しているという効果が得
られる。
第１図は本発明の一実施例を示すブロック構成図、第２
図は第１図に示した破線部分の具体的回路図、第３図は
従来例を示すブロック構成図である。 R1、R2、Ri、Rf、RL、RB1、RB2……抵抗、C1、C2、C3、
C0……コンデンサ、AMP1、AMP2……帰還増幅回路、Q1〜
Q6……トランジスタ、Io……定電流源、V1、V2……定電
圧源、Ｐ、P1、P2……制御電圧端子
図は第１図に示した破線部分の具体的回路図、第３図は
従来例を示すブロック構成図である。 R1、R2、Ri、Rf、RL、RB1、RB2……抵抗、C1、C2、C3、
C0……コンデンサ、AMP1、AMP2……帰還増幅回路、Q1〜
Q6……トランジスタ、Io……定電流源、V1、V2……定電
圧源、Ｐ、P1、P2……制御電圧端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03B 5/20 - 5/26 H03H 11/48
Claims (1)
- 【請求項１】発振回路を構成する第１の帰還増幅回路の
非反転入力が第１の抵抗および第１のコンデンサから成
る直列回路を通って前記第１の帰還増幅回路の出力に接
続され、前記第１の帰還増幅回路の反転入力は、第２の
抵抗を介して接地され、かつ第３の抵抗を通って前記第
１の帰還増幅回路の出力に接続され、前記第１の帰還増
幅回路の非反転入力は第４の抵抗を介して接地され、か
つ第２のコンデンサの一端に接続され、前記第２のコン
デンサの他端は第２の帰還増幅回路の反転入力に接続さ
れ、前記第２の帰還増幅回路の利得が外部制御電圧によ
って可変でき、前記第２の帰還増幅回路の反転入力は第
３のコンデンサを介して前記第２の帰還増幅回路の出力
に接続され、前記第２の帰還増幅回路の非反転入力はバ
イアスされていることを特徴とする電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137531A JP2946641B2 (ja) | 1990-05-28 | 1990-05-28 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137531A JP2946641B2 (ja) | 1990-05-28 | 1990-05-28 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435302A JPH0435302A (ja) | 1992-02-06 |
| JP2946641B2 true JP2946641B2 (ja) | 1999-09-06 |
Family
ID=15200858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2137531A Expired - Lifetime JP2946641B2 (ja) | 1990-05-28 | 1990-05-28 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946641B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6308055B1 (en) | 1998-05-29 | 2001-10-23 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications |
| US6304146B1 (en) | 1998-05-29 | 2001-10-16 | Silicon Laboratories, Inc. | Method and apparatus for synthesizing dual band high-frequency signals for wireless communications |
| US6574288B1 (en) | 1998-05-29 | 2003-06-03 | Silicon Laboratories Inc. | Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications |
| US6167245A (en) | 1998-05-29 | 2000-12-26 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications |
| US6150891A (en) | 1998-05-29 | 2000-11-21 | Silicon Laboratories, Inc. | PLL synthesizer having phase shifted control signals |
| US6137372A (en) | 1998-05-29 | 2000-10-24 | Silicon Laboratories Inc. | Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications |
| US6327463B1 (en) | 1998-05-29 | 2001-12-04 | Silicon Laboratories, Inc. | Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications |
| US6311050B1 (en) * | 1998-05-29 | 2001-10-30 | Silicon Laboratories, Inc. | Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same |
| US6233441B1 (en) | 1998-05-29 | 2001-05-15 | Silicon Laboratories, Inc. | Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications |
| JP2001203532A (ja) * | 2000-01-24 | 2001-07-27 | Alps Electric Co Ltd | 発振装置 |
-
1990
- 1990-05-28 JP JP2137531A patent/JP2946641B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435302A (ja) | 1992-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3887881A (en) | Low voltage CMOS amplifier | |
| KR920000104B1 (ko) | 크리스탈 발진기 회로 | |
| CA2043599C (en) | Voltage controlled balanced crystal oscillator circuit | |
| JPH07114349B2 (ja) | デューティ制御回路装置 | |
| JP2946641B2 (ja) | 電圧制御発振器 | |
| US5515012A (en) | Very low noise, wide frequency range phase lock loop | |
| JP2002515664A (ja) | 発振器を含む集積回路 | |
| US3256496A (en) | Circuit for substantially eliminating oscillator frequency variations with supply voltage changes | |
| JPS6085605A (ja) | 発振器回路 | |
| US4994764A (en) | Single-pin oscillator | |
| US3717826A (en) | Variable reactance circuit | |
| JPH0469442B2 (ja) | ||
| JPH0336099Y2 (ja) | ||
| JPH0691413B2 (ja) | リアクタンス制御回路 | |
| KR100197842B1 (ko) | 가변 리액턴스 회로 | |
| US3831112A (en) | Voltage controlled sweep oscillator | |
| US3918008A (en) | Voltage controlled sweep oscillator | |
| JPH0516722Y2 (ja) | ||
| JPH10200334A (ja) | 電圧制御発振器 | |
| JP2918281B2 (ja) | 高周波発振回路 | |
| JP2602327B2 (ja) | 発振回路 | |
| JP2956985B2 (ja) | 水晶発振器の駆動回路 | |
| JPS6150406A (ja) | １端子型発振回路 | |
| JPH0476522B2 (ja) | ||
| JP2577946B2 (ja) | 増幅回路 |