JP2837592B2 - 位相ロックループ回路の制御発振回路 - Google Patents

位相ロックループ回路の制御発振回路

Info

Publication number
JP2837592B2
JP2837592B2 JP4302238A JP30223892A JP2837592B2 JP 2837592 B2 JP2837592 B2 JP 2837592B2 JP 4302238 A JP4302238 A JP 4302238A JP 30223892 A JP30223892 A JP 30223892A JP 2837592 B2 JP2837592 B2 JP 2837592B2
Authority
JP
Japan
Prior art keywords
circuit
current
output
control oscillation
loop filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4302238A
Other languages
English (en)
Other versions
JPH06152394A (ja
Inventor
昌利 國司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Original Assignee
Asahi Kasei Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP4302238A priority Critical patent/JP2837592B2/ja
Publication of JPH06152394A publication Critical patent/JPH06152394A/ja
Application granted granted Critical
Publication of JP2837592B2 publication Critical patent/JP2837592B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は位相ロックループ(PL
L)回路に関し、特にPLL回路を構成する制御発振回
路に関する。
【0002】
【従来の技術】従来のPLL回路の代表的な構成を図1
に示す。位相比較回路1は2つの入力信号(REF C
LK,SLV CLK)の位相差に対応するような誤差
電圧を発生させる機能を有し、乗算器形やデジタル形が
知られている。ループフィルタ2は低域通過フィルタで
あり、位相比較回路1で生じる高周波成分を除去する働
きだけでなく、PLLの同期特性や応答特性を決定する
重要な要素である。制御発振回路3は電圧制御発振回路
(VCO)または電流制御発振回路(ICO)で、制御
電圧または制御電流によって発振周波数が変化し、その
出力(SLV CLK)が位相比較回路1に加えられ
る。
【0003】この制御発振回路3は一般にコンパレータ
やラッチ回路から構成され、ループフィルタ2の電圧出
力(または電流出力)を周波数に変換する。
【0004】
【発明が解決しようとする課題】しかしながら、上述の
ような従来のPLL回路の制御発振回路3では、ループ
フィルタ2の出力(LOOP OUT)の位相が変化す
る度毎に上記のコンパレータやラッチ回路に貫通電流が
流れるため、電源にこの電流がまわり込んで回路特性を
劣化させるという問題があった。
【0005】本発明の目的は、上述の点に鑑み、電源に
まわり込むジッタ、ノイズ等を低減することができる位
相ロックループ回路の制御発振回路を提供することにあ
る。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、位相ロックループ回路を構成する制御発
振回路において、コンパレータの出力バッファとして働
き、複数のカレントコンスタントロジックを用いて構成
したラッチ回路と、該ラッチ回路の前記カレントコンス
タントロジックの各々にループフィルタの出力に依存し
た電圧を供給する電圧供給回路とを有することを特徴と
する。
【0007】
【作用】本発明では、PLL回路の制御発振回路を構成
するコンパレータの出力バッファとしてカレントコンス
タントロジック(電流一定論理回路)を用いてラッチ回
路を構成し、このカレントコンスタントロジックにルー
プフィルタの出力に依存した電圧を供給するようにして
いるので、そのロジックに流れる電流を最適化すること
ができ、さらにカレントコンスタントロジックを用いた
ことで電流の瞬間的な変化が低減されるので、電源にま
わり込むジッタ,ノイズ等を低減することができる。
【0008】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
【0009】図2は本発明の一実施例のPLL回路中の
制御発振回路の構成を示す。他の位相比較回路等は図1
と同様とする。本例の制御発振回路はGMセル31,I
COコア32,コンパレータ回路33,複数のカレント
コンスタントロジック341〜346で構成されたラッ
チ回路34およびロジック用バイアス回路35からな
る。カレントコンスタントロジック341〜346の詳
細なトポロジーは図2の下側に示してある。
【0010】GMセル31はループフィルタ2からの出
力電圧(LOOP OUT)を電流に変換する働きをす
る。
【0011】ICOコア32はPLL発振周波数を決定
しているブロックであり、この発振周波数はコンデンサ
の容量C1 とこのコンデンサに流れ込む全電流It の値
で決まる。この全電流It は各MOSFET(電界効果
トランジスタ)からの電流I1 ,I2 とI3 の和であ
る。電流I1 は第1の電界効果トランジスタMP1から
供給される電流であり、ループフィルタの出力(LOO
P OUT)に依存しない一定電流である。電流I3
第4の電界効果トランジスタMP4から供給されるミラ
ー電流である。この電流I3 はGMセル31の第6の電
界効果トランジスタMP6に流れる電流をミラー(鏡
映)しているので、ループフィルタの出力に依存した電
流となる。
【0012】電流I2 の電流値は第2の電界効果トラン
ジスタMP2の動作状態によって決まる。すなわち、第
2の電界効果トランジスタMP2の出力点マルAの電位
はGMセル31とICOコア32との接続点であるBG
Mノードの電位よりも第3の電界効果トランジスタMP
3の電位VGS分だけ高い。BGMノードの電位が十分低
い場合は上記マルA点の電位は第2の電界効果トランジ
スタMP2が飽和領域に入れる電位になるが、BGMノ
ードの電位が上昇してくると、マルA点の電位も上昇す
るので、第2電界効果トランジスタMP2はリニア領域
で動作するようになる。このように第2電界効果トラン
ジスタMP2から供給される電流I2 は後段の第3電界
効果トランジスタMP3により制限される。
【0013】本実施例では好ましい一例としてループフ
ィルタの出力電圧(LOOP OUT)が参照電圧VR
EFと等しいときに、上記電流I2 ≒0になるように設
計してある。このため、ループフィルタの出力電圧が参
照電圧VREFよりも小さいときには、全電流It はI
t =I1 +I3 となる。ループフィルタの出力電圧が参
照電圧VREFよりも大きくなると、上記マルA点の電
位が下がってくるので、電流I2 は大きくなる傾向にな
る。従って、このときの全電流It は、It =I1 +I
2 +I3 となる。
【0014】このことから、全電流It は低域動作(低
速動作)のときにはI1 +I3 となり、高域動作(高速
動作)のときにはI1 +I2 +I3 となることが分る。
よって、本例のPLL回路のロックレンジ(同期保持範
囲)は低域を変えることなく、高域へ伸ばすことが可能
となる。
【0015】図2のロジック用バイアス回路35はカレ
ントコンスタントロジック341〜346へ供給する電
位VPを発生する回路である。このバイアス回路35に
おける電流I4 はGMセル31からのミラー電流であ
り、ループフィルタの出力に依存した電流である。電流
5 はループフィルタの出力に依存しない一定電流であ
る。各カレントコンスタントロジック341〜346へ
供給される電位VPはI6 =I4 +I5 の電流に対応し
た電位である。
【0016】このように、ラッチ回路34を構成するカ
レントコンスタントロジック341〜346にループフ
ィルタの出力に依存した電位VPを供給することによっ
て、カレントコンスタントロジック341〜346に流
れる電流を最適化することができる。すなわち、本例に
よれば低域動作のときは電流が絞られ、高域動作のとき
は電流をどんどん供給して高速動作をできる。かつ、ラ
ッチ回路34のロジック部にカレントコンスタントロジ
ック341〜346を使用しているので、電源にまわり
込むノイズを低減できる。
【0017】
【発明の効果】以上説明したように、本発明によれば、
ループフィルタの出力に依存した電圧をラッチ回路を構
成するカレントコンスタントロジックに供給しているの
で、そのロジックに必要な電流を最適化できる。
【0018】また、本発明ではカレントコンスタントロ
ジックを使用したことにより、電源にまわり込むジッ
タ,ノイズ等を抑圧することができる。
【0019】さらにまた、本発明ではループフィルタの
目的の異なる2種類の出力に依存する電流をICOコア
に供給しているので、ロックレンジを高域へ伸ばすこと
ができる。
【図面の簡単な説明】
【図1】従来のPLL回路の構成を示すブロック図であ
る。
【図2】本発明の一実施例のPLL回路の制御発振回路
の構成を示す回路図である。
【符号の説明】
1 位相比較回路 2 ループフィルタ 3 制御発振回路 31 GMセル 32 ICOコア 33 コンパレータ回路 34 ラッチ回路 35 ロジック用バイアス回路 MP1〜MP6 MOS電界効果トランジスタ 331,332 コンパレータ 341〜346 カレントコンスタントロジック

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 位相ロックループ回路を構成する制御発
    振回路において、 コンパレータの出力バッファとして働き、複数のカレン
    トコンスタントロジックを用いて構成したラッチ回路
    と、 該ラッチ回路の前記カレントコンスタントロジックの各
    々にループフィルタの出力に依存した電圧を供給する電
    圧供給回路とを有することを特徴とする制御発振回路
JP4302238A 1992-11-12 1992-11-12 位相ロックループ回路の制御発振回路 Expired - Lifetime JP2837592B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4302238A JP2837592B2 (ja) 1992-11-12 1992-11-12 位相ロックループ回路の制御発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4302238A JP2837592B2 (ja) 1992-11-12 1992-11-12 位相ロックループ回路の制御発振回路

Publications (2)

Publication Number Publication Date
JPH06152394A JPH06152394A (ja) 1994-05-31
JP2837592B2 true JP2837592B2 (ja) 1998-12-16

Family

ID=17906618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4302238A Expired - Lifetime JP2837592B2 (ja) 1992-11-12 1992-11-12 位相ロックループ回路の制御発振回路

Country Status (1)

Country Link
JP (1) JP2837592B2 (ja)

Also Published As

Publication number Publication date
JPH06152394A (ja) 1994-05-31

Similar Documents

Publication Publication Date Title
KR940001724B1 (ko) 위상동기회로
JP2004007588A (ja) 位相同期ループ回路および半導体集積回路装置
JP2007184778A (ja) リーク電流補償回路を備えたpll回路
JPH1084278A (ja) Pll回路
JP3586172B2 (ja) 半導体集積回路およびフェーズ・ロックド・ループ回路
JP3609658B2 (ja) Pll回路
JP2003133949A (ja) Pll回路
JPH11308103A (ja) Pll発振回路のノイズ低減方法とその回路
JP2837592B2 (ja) 位相ロックループ回路の制御発振回路
JP3656155B2 (ja) 複数の位相同期回路を用いた周波数シンセサイザ
JP2837593B2 (ja) 位相ロックループ回路
JP2002185291A (ja) 電圧制御発振器およびpll回路
JP2000036741A (ja) Pll回路
JP2003023354A (ja) デジタル制御発振器
JP2003229764A (ja) 半導体集積回路
JP4219669B2 (ja) 定電圧発生回路及びpll回路
US8619937B2 (en) Integrated CMOS clock generator with a self-biased phase locked loop circuit
JP4066500B2 (ja) Pll回路
JP5231931B2 (ja) Pll回路
JPS5938761Y2 (ja) Pll回路のロ−パスフィルタ
JP2656546B2 (ja) 位相同期発振器
JP2022068433A (ja) 間欠動作アンプを用いたpll回路
KR20040040047A (ko) 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프
JP2768013B2 (ja) 分周器
JP3564424B2 (ja) Pll回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980911

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 9

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111009

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111009

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 15