KR20040040047A - 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프 - Google Patents

빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프 Download PDF

Info

Publication number
KR20040040047A
KR20040040047A KR1020020068363A KR20020068363A KR20040040047A KR 20040040047 A KR20040040047 A KR 20040040047A KR 1020020068363 A KR1020020068363 A KR 1020020068363A KR 20020068363 A KR20020068363 A KR 20020068363A KR 20040040047 A KR20040040047 A KR 20040040047A
Authority
KR
South Korea
Prior art keywords
signal
charge pump
output
loop
phase
Prior art date
Application number
KR1020020068363A
Other languages
English (en)
Other versions
KR100499276B1 (ko
Inventor
박홍준
손영수
Original Assignee
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 포항공과대학교 filed Critical 학교법인 포항공과대학교
Priority to KR10-2002-0068363A priority Critical patent/KR100499276B1/ko
Priority to US10/701,421 priority patent/US20040095195A1/en
Publication of KR20040040047A publication Critical patent/KR20040040047A/ko
Application granted granted Critical
Publication of KR100499276B1 publication Critical patent/KR100499276B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상 고정 루프(PLL; Phase Locked Loop)에 있어서 락(lock) 상태의 동작상태에는 영향이 없으면서 빠른 락 타임을 가지는 적응 루프 위상폭(adaptive loop bandwidth) 기법으로 위상 차이를 판단하기 위해 디글리치(deglitch) 회로를 사용한 빠른 락타임을 가지는 디글리치 회로를 사용한 적응 대역폭 위상 고정 루프 회로에 관한 것이다.
이를 위한 본 발명은, 소정의 입력 클럭신호를 인가받는 위상 주파수 비교기 및 전압제어 발진기를 포함하는 적응 대역폭 위상 고정 루프에 있어서, 상기 위상 주파수 비교기의 업(up) 신호와 다운(down) 신호를 직접 인가받는 제1 전하펌프와; 상기 위상 주파수 비교기의 업 신호와 다운 신호를 각각 인가받아 주파수 위상 차이의 정도를 알아내기 위한 신호를 발생시키는 업신호 디글리치(deglitch) 회로와 다운신호 디글리치 회로와; 상기 업신호 디글리치 회로와 다운신호 디글리치 회로에서 각각 출력되는 신호를 인가받으며 그 출력단은 상기 제1 전하펌프의 출력단과 공통으로 접속되는 제2 전하펌프와; 상기 전압제어 발진기와 상기 전하펌프 사이에 개재되어 상기 각 전하펌프의 출력 신호에 포함된 불필요 신호를 제거하며 루프를 안정하게 만드는 루프 필터 회로를 포함하여 된 것을 특징으로 한다.

Description

빠른 락시간을 가지는 디글리치 회로를 사용한 적응 대역폭 위상 고정 루프{Adaptive bandwidth phase locked loop with deglitch circuit for fast lock time}
본 발명은 위상 고정 루프(PLL; Phase Locked Loop, 이하 "PLL"이라 약칭한다)에 관한 것으로서, 더 상세하게는 위상 고정 루프에 있어서 락(lock) 상태의 동작상태에는 영향이 없으면서 빠른 락 타임을 가지는 적응 루프 위상폭(adaptive loop bandwidth) 기법으로 위상 차이를 판단하기 위해 디글리치 회로를 사용한 빠른 락타임을 가지는 디글리치(deglitch) 회로를 사용한 적응 대역폭 위상 고정 루프 회로에 관한 것이다.
당업자에게 잘 알려진 바와 같이 도 1에 개략적으로 도시한 바와 같은 위상 고정 루프(PLL)란 입력 신호(또는 입력 클럭신호)와 전압제어 발진기(VCO; Voltage Controlled Oscillator)의 발진 출력 신호(또는 내부발생 클럭신호)의 위상차를 검출하여 전압제어 발진기(VCO)의 주파수 및 위상을 결정하는 회로인데, 이 회로를 사용하면 고(高) 안정도의 임의의 주파수의 발진 회로를 만들 수 있다. 도 1에서 부재번호 2은 외부 입력 클럭신호와 내부발생 클럭신호를 입력받는 위상 주파수 비교기이고, 4는 전하펌프(CP; Charge Pump), 6은 루프 필터(loop filter) 회로, 8은 전압제어 발진기(VCO)이다.
상기와 같은 PLL은 CMOS 칩에 클럭 제어 소자로 널리 사용되는데, 주요하게는 입력 클럭신호에서의 버퍼에 의한 시간 스큐(skew)를 제거하는 기능을 가진 제로 딜레이 버퍼(zero delay buffer)나 입력 주파수 보다 높은 주파수를 생성하는 주파수 발생기, 여러 위상을 가진 클럭신호를 발생시키는 멀티위상 클럭 발생기 등의 용도로 사용된다.
상기한 PLL의 동작에 있어서, 락타임(lock time)은 시간 지터(jitter) 성능과 함께 상당히 중요한 특성중 하나이다. 락타임이 느리게 되면, 전원이 켜졌을 때 칩이 정상동작을 하기까지 기다려야 하는 시간이 길어지게 된다. 또한 락타임이 느리게 되면, 근래의 칩들이 많이 사용하고 있는 전원의 스탠드-바이 상태(power stand-by state)에서 빠져나와 정상 동작 상태까지 걸리는 시간이 길어지게 되어 전체 시스템의 동작 속도에 많은 영향을 미치게 된다.
통상적으로, 락타임은 PLL의 루프 대역폭과 반비례하게 된다. 즉, PLL의 루프 대역폭이 클수록 락타임은 짧아지게 되고 반대의 경우 락타임은 길어진다. PLL은 입력 클럭의 위상변화를 입력주파수 주기로 샘플하게 되며 이 디지털 샘플링 동작이 연속시간처럼 보이기 위해서는 PLL의 루프 대역폭이 입력주파수의 1/10이하가 되어야 한다. PLL의 루프 대역폭이 1/10이상이 될 경우 불안정한 동작을 보이게 된다. 또한, PLL의 입력신호의 시간 지터가 큰 경우 이 잡음을 필터링하기 위해 루프의 대역폭을 낮추기도 하는데, 이로 인해 락타임도 제한이 생기게 된다.
상기와 같은 문제점을 해결하기 위한 종래기술의 다양한 실시예에서는 입력 주파수와 내부 주파수의 차이가 클 경우에는 전하 펌프(CP; Charge Pump)의 펌핑 전류의 양을 증가시켜 루프 대역폭을 증가시키고 차이가 작게 되면 펌핑 전류의 양을 감소시켜 루프 대역폭을 정상상태로 만드는 기법들을 사용하고 있다.
예를 들면, 종래기술의 한 실시예에서는 펌핑 전류 제어용 루프를 따로 두어 위상 에러를 측정하는 아날로그 기법을 사용하고, 종래기술의 다른 실시예에서는 위상-주파수 비교기 3개를 사용하여 위상 에러의 양을 측정하는 디지털 기법을 사용한다.
그런데, 펌핑 전류 제어용 루프를 따로 두어 위상 에러를 측정하는 아날로그 기법은 전류 제어용 루프의 제작을 위해 회로 설계적인 많은 고려가 필요한 문제점이 있다. 즉, 제어용 루프내의 저항기(R) 전류 및 축전기(C) 전류를 결정해야 되며 이 값들은 위상-주파수 비교기의 출력인 업/다운(up/down) 신호의 오버랩 크기에 따라 달라지게 되어 이에 따른 복잡한 설계과정이 필요하게 되는 문제점이 있다.
한편, 위상-주파수 비교기를 3개를 사용하여 위상 에러의 양을 측정하는 디지털 기법은 상기 아날로그 기법에서와 같은 과정없이 적응 루프 대역폭을 쉽게 조정할 수 있는 장점이 있으나 같은 위상-주파수 비교기가 3개가 필요하여 하드웨어의 오버헤드가 증가하는 단점을 가지고 있다.
즉, 상기한 바와 같은 종래기술에 의한 적응 루프 대역폭 PLL은 다음과 같은 단점을 가진다.
첫째, 적응 루프 대역폭을 가지기 위해 주파수-위상차의 정도를 알 수 있는 소자가 필요한데, 아날로그 기법으로 그 차이를 알게 하려면, 저항기(R) 및 축전기(C) 전류와 위상-주파수 비교기의 업/다운(up/down) 신호의 최소 오버랩폭 등을 고려한 많은 설계 과정이 필요한 문제점을 가진다.
둘째, 디지털 기법의 경우 디지털적인 방법으로 적응 루프 대역폭을 가진PLL을 구현하는데, 주파수-위상차의 정도를 판단하기 위해 같은 위상-주파수 비교기 3개가 사용됨으로써 하드웨어의 오버헤드가 존재하는 문제가 있게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 해결하기 위한 것으로서 PLL에 있어서 락(lock) 상태의 동작상태에는 영향이 없으면서 빠른 락 타임을 가지는 적응 루프 위상폭(adaptive loop bandwidth) 기법으로 위상 차이를 판단하기 위해 디글리치 회로(deglitch circuit)를 사용함으로써 구현이 간단하고 설계상의 고려요소가 적으며 하드웨어 오버헤드가 적은 장점을 갖도록 한 빠른 락타임을 가지는 디글리치 회로를 사용한 적응 대역폭 위상 고정 루프를 제공함에 그 목적이 있다.
도 1은 종래기술에 의한 위상 고정 루프의 구성도.
도 2는 본 발명에 따른 적응 대역폭 위상 고정 루프의 일실시예의 구성도.
도 3은 본 발명에 따른 적응 대역폭 위상 고정 루프의 다른 실시예의 구성도.
도 4는 본 발명에 따른 루프 대역폭의 그래프도.
도 5는 본 발명의 디글리치 회로의 작용을 설명하기 위한 타이밍 챠트.
도 6은 본 발명의 디글리치 회로의 일실시예의 구성도.
도 7a,b는 본 발명의 측정결과 중 루프 필터 회로의 출력 신호와 종래기술에 의한 루프 필터 회로의 출력 신호를 비교하기 위한 도면.
<도면의 주요부분에 대한 부호의 설명>
2...위상 주파수 비교기
6...루프 필터 회로
8...전압제어 발진기(VCO; Voltage Controlled Oscilator)
32, 36...디글리치(deglitch) 회로
42, 46...전하펌프(CP; Charge Pump)
상기 목적을 달성하기 위하여 본 발명에 따른 빠른 락시간을 가지는 디글리치 회로를 사용한 적응 대역폭 위상 고정 루프는, 소정의 입력 클럭신호를 인가받는 위상 주파수 비교기 및 전압제어 발진기를 포함하는 적응 대역폭 위상 고정 루프에 있어서, 상기 위상 주파수 비교기의 업 신호와 다운 신호를 직접 인가받는 제1 전하펌프와; 상기 위상 주파수 비교기의 업 신호와 다운 신호를 각각 인가받아 주파수 위상 차이의 정도를 알아내기 위한 신호를 발생시키는 업신호 디글리치(deglitch) 회로와 다운신호 디글리치 회로와; 상기 업신호 디글리치 회로와 다운신호 디글리치 회로에서 각각 출력되는 신호를 인가받으며 그 출력단은 상기 제1 전하펌프의 출력단과 공통으로 접속되는 제2 전하펌프와; 상기 전압제어 발진기와 상기 전하펌프 사이에 개재되어 상기 각 전하펌프의 출력 신호에 포함된 불필요 신호를 제거하고 루프를 안정하게 만드는 루프 필터 회로를 포함하여 된 것을 특징으로 한다.
본 발명의 바람직한 실시예에 있어서, 상기 제2 전하펌프는 상기 각 디글리치 회로의 출력 신호를 사용하여 구동된다.
본 발명의 바람직한 실시예에 있어서, 상기 제1 전하펌프와 제2 전하펌프가 상기 루프 필터를 구동하도록 된다.
본 발명의 바람직한 실시예에 있어서, 상기 루프 필터의 출력은 상기 전압제어 발진기를 구동하고, 상기 전압제어 발진기의 출력은 상기 위상 주파수 비교기에 인가되도록 된다.
그리고, 상기 목적을 달성하기 위한 본 발명에 따른 적응 대역폭 위상 고정 루프는, 소정의 입력 클럭신호를 인가받는 위상 주파수 비교기 및 전압제어 발진기를 포함하는 적응 대역폭 위상 고정 루프에 있어서, 상기 위상 주파수 비교기의 업 신호와 다운 신호를 인가받는 제1 전하펌프와; 상기 위상 주파수 비교기의 업 신호와 다운 신호를 인가받으며 소정의 인에이블(enable) 단자를 갖는 제2 전하펌프와; 상기 위상 주파수 비교기의 업 신호와 다운 신호를 인가받는 논리합(OR) 게이트와;상기 논리합 게이트의 출력신호를 인가받으며 상기 제2 전하펌프의 인에이블 단자에 그 출력신호를 인가하는 디글리치 회로와; 상기 전압제어 발진기와 상기 전하펌프 사이에 개재되어 상기 각 전하펌프의 출력 신호에 포함된 불필요 신호를 제거하고 루프를 안정하게 만드는 루프 필터 회로를 포함하여 된 것을 특징으로 한다.
이하, 첨부한 도면을 참조하면서 본 발명에 따른 적응 대역폭 위상 고정 루프의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
한편, 본 발명을 설명함에 있어서, 종래기술에서 언급하였던 구성부재와 동일한 작용을 하는 구성부재에 대해서는 같은 부재번호를 사용하고 이에 대한 상세한 설명은 생략하기로 한다.
도 2를 참조하면, 본 발명에 따른 적응 대역폭 위상 고정 루프의 일실시예는, 소정의 입력 클럭신호(또는 입력신호)를 인가받는 위상 주파수 비교기(PFD; 2) 및 전압제어 발진기(VCO; 8)를 포함한다. 그리고, 본 발명의 일실시예의 적응 대역폭 위상 고정 루프는 특징적으로 위상 주파수 비교기(2)의 업 신호와 다운 신호를 직접 인가받는 제1 전하펌프(42)와; 위상 주파수 비교기(2)의 업 신호와 다운 신호를 각각 인가받아 주파수 위상 차이의 정도를 알아내기 위한 신호를 발생시키는 업신호 디글리치(deglitch) 회로(32)와 다운신호 디글리치 회로(36); 업신호 디글리치 회로(32)와 다운신호 디글리치 회로(36)에서 각각 출력되는 신호를 인가받으며 그 출력단은 제1 전하펌프(42)의 출력단과 공통으로 접속되는 제2 전하펌프(46)와; 전압제어 발진기(8)와 전하펌프(42)(46) 사이에 개재되어 각 전하펌프(42)(46)의 출력 신호에 포함된 불필요 신호를 제거하고 루프를 안정하게 만들기 위한 루프 필터 회로(6)를 포함하여 이루어진다. 여기서, 제2 전하펌프(46)는 각 디글리치 회로(32)(36)의 출력 신호를 사용하여 구동되고, 제1 전하펌프(42)와 제2 전하펌프(46)는 루프 필터(6)를 구동하도록 되며, 루프 필터(6)의 출력은 전압제어 발진기(8)를 구동하고, 전압제어 발진기(8)의 출력은 위상 주파수 비교기(2)에 인가된다.
한편, 본 발명에 따른 적응 대역폭 위상 고정 루프의 다른 실시예는 도 3에 도시한 바와 같이 소정의 입력 클럭신호를 인가받는 위상 주파수 비교기(PFD; 2) 및 전압제어 발진기(VCO; 8)를 포함하고, 나아가 특징적으로는 위상 주파수 비교기(2)의 업 신호와 다운 신호를 인가받는 제1 전하펌프(42)와; 위상 주파수 비교기(2)의 업 신호와 다운 신호를 인가받으며 소정의 인에이블(enable) 단자를 갖는 제2 전하펌프(46)와; 위상 주파수 비교기(2)의 업 신호와 다운 신호를 인가받는 논리합(OR) 게이트(20)와; 논리합 게이트(20)의 출력신호를 인가받으며 제2 전하펌프(46)의 인에이블 단자(enable)에 그 출력신호를 인가하는 디글리치 회로(30)와; 전압제어 발진기(8)와 전하펌프(42)(46) 사이에 개재되어 각 전하펌프(42)(46)의 출력 신호에 포함된 불필요 신호를 제거하고 루프를 안정하게 만들기 위한 루프 필터 회로(6)를 포함하여 이루어진다.
상기와 같이 구성된 본 발명에 따른 적응 대역폭 위상 고정 루프의 작용을 도 2 내지 도 7을 참조하여 설명한다.
도 2에 도시한 바와 같은 본 발명의 일실시예에 있어서, 외부에서 입력 클럭신호가 들어오고 그 신호는 위상 주파수 비교기(PFD; 2)에서 위상차이로 변환이 된다. 그 결과인 업/다운(up/down) 신호는 제1 전하펌프(CP; 42)에 인가된다. 또한 상기 업/다운 신호는 각각 업 신호 디글리치(deglitch) 회로(32) 다운 신호 디글리치 회로(36)에도 인가된다. 디글리치 회로(32)(36)의 각 출력 신호(up_bst)(down_bst)는 제2 전하펌프(46)에 인가된다. 여기서, 제1 전하펌프(42)는 바람직하게 기본적인 전하펌프의 역할을 하며, 제2 전하펌프(46)는 바람직하게 부가적인 전하펌프의 역할을 한다.
두 전하펌프(42)(46)의 출력은 모두 루프 필터 회로(6)에 인가된다. 루프 필터 회로(6)의 출력은 전압발진기(VCO; 8)에 인가되어 해당 주파수로 출력되며 이 결과는 다시 위상 주파수 비교기(2)로 인가되어 네거티브 피드백을 이루게 된다. 이로써, 본 발명에 따른 위상 고정 루프(PLL)는 입력 주파수와 동일한 출력주파수를 전압제어 발진기(8)에서 발생하게 된다.
본 발명 위상 고정 루프에 있어서, 빠른 락타임을 가지기 위해서는 루프 대역폭이 커야만 한다. 루프 대역폭(w)은, w = KVCOIPR/2π의 수식으로 정의된다. 여기서, KVCO는 전압발진기(VCO; 8)의 주파수 게인(gain)이며, IP는 전하펌프(42)(46)의 펌핑 전류량이다. R은 루프 필터 회로(6)의 저항값이다. 따라서, IP가 커지면 커질수록 루프 대역폭(w)은 증가하며 이에 락타임은 빨라지게 된다. 하지만 루프 대역폭의 최대값은 입력 주파수의 1/10 크기로 제한이 되기 때문에 전하펌프의 펌핑 전류량 IP를 계속 증가시킬 수는 없다.
일단 루프 대역폭이 정해지면 그 값을 중심으로 제로(zero)와 폴(pole)을 위치시켜 주파수 보상을 하여 루프를 안정화시키게 된다. 이것이 루프 필터 회로(6)의 역할이다. 이에 락타임은 루프 대역폭에 의해 정해지며, 여기서 더 이상 IP를 증가시키면 루프는 위상 마진이 감소하는 불안정한 상태에 빠지게 된다.
도 4에서는 오픈 루프 게인(open loop gain)의 주파수 축에서의 변화를 보여 주었다. 굵은 선은 정상 동작하는 위상 고정 루프가 가지는 오픈 루프 게인이다. 루프 필터 회로(6)의 제로와 폴(pole)의 가운데에 루프 대역폭 w0가 위치하여 최대의 위상마진을 얻게 되는데 여기서 IP를 증가시키게 되면 루프는 위상 마진이 감소하여 불안정한 상태로 빠지게 된다. 이에 IP를 적절하게 제어하여 주파수-위상 차이가 많이 날 경우는 부가 전하펌프인 제2 전하펌프(CP; 46)까지 동작시켜 IP를 증가시키고 주파수-위상 차이가 적을 때는 제2 전하펌프(CP; 46)를 오프시켜 IP를 감소시켜 정상동작시키는 기법이 본 발명의 일실시예의 적응 루프 대역폭(adaptive loop bandwidth) 기법이다.
상기한 주파수-위상 차이가 얼마나 나는지를 인식하기 위해 본 발명에서는 디글리치 회로(32)(36)를 사용한다. 디글리치 회로(32)(36)는 본래 입력 신호의 듀티(duty)가 특정값 이하일 경우는 입력신호를 글리치(glitch)로 판단하여 출력을 움직이지 않게 하며 입력 신호의 듀티가 특정 값 이상일 때는 입력 신호를 통과시키는 회로이다. 위상 주파수 비교기(2)에 출력된 업/다운 신호를 각각 디글리치 회로(32)(36)에 통과시키면 업/다운 신호의 하이(H; High) 구간이 특정 시간보다 긴 경우(도 5의 (a), (b) 구간)는 주파수-위상 차이가 큰 경우로 인식하여 부가 전하펌프인 제2 전하펌프(46)를 온(on)시킨다. 이에 따라 IP가 증가하여 루프 대역폭이 증가하게 되어 빠른 락타임을 가질 수 있게 된다. 업/다운 신호의 하이(H; High) 구간이 특정시간보다 짧을 경우(도 5의 (c) 구간)는 주파수-위상 차이가 작은 경우로 인식하여 제2 전하펌프(46)를 오프(off) 시킨다. 이에 따라 IP가 감소하여 루프 대역폭도 감소하게 된다. 따라서, IP를 적절한 값을 가지도록 설계하면(예를 들어 루프 필터 회로의 제로와 폴(pole)의 중간위치), 최대 위상 마진을 가지게 되어 위상 고정 루프(PLL)는 안정된 동작특성을 가지게 된다. 여기서 디글리치 회로(42)(46)의 글리치 판정 여부의 기준 시간은 입력 클럭신호 주기의 20% 시간을 가지도록 설계하고 제2 전하펌프(46)가 켜졌을 경우의 증가하는 IP의 크기는 루프 대역폭이 3차 폴(도 5의 p3)를 넘지 않는 경우의 IP값으로 정하는 것이 바람직하다.
본 발명 위상 고정 루프(PLL)에서 사용될 수 있는 디글리치 회로(32)(36)에는 여러 형태로 구성될 수 있는데, 그 중 일실시예를 도 6에 나타내 보였다. 도 6을 참조하면, 업/다운 신호가 로우(L; low)인 경우 도 6의 Q 노드는 H 상태로 충전되며 출력은 L가 나오게 되며, 업/다운 신호의 H가 되는 시간이 일정시간(td) 보다 긴 경우 Q노드가 방전되어 출력은 H가 나오게 된다. 반면, 업/다운 신호의 H가 되는 시간이 일정 시간(td)보다 작은 경우 Q노드는 방전되지 않아 출력신호는 L 상태를 유지하게 된다.
도 7a,b는 각각 본 발명의 측정결과 중 루프 필터 회로의 출력 신호와 종래기술에 의한 루프 필터 회로의 출력 신호를 비교하기 위한 도면이다. 도 7a 및 도 7b를 참조하면, 종래기술의 적응 루프 대역폭을 채택하지 않은 위상 고정 루프(PLL)의 경우 상대적으로 긴 락타임을 보이나 본 발명의 기법을 적용한 적응 루프 대역폭 PLL의 경우 락타임이 2.5배 감소함을 확인할 수 있다.
한편, 본 발명에 있어서의 락 상태의 위상 고정 루프(PLL)에서 측정한 출력 클럭신호의 시간 지터와 종래기술에 의한 것을 비교한 결과, 종래기술의 PLL과 본 발명 기법을 적용한 PLL이 모두 유사한 시간 지터의 결과를 보여 주었다. 따라서, 본 발명에 따른 기법이 락 상태에서는 종래기술의 PLL과 동일한 루프 대역폭을 가져서 동일한 루프 동작을 하고 있음을 확인할 수 있다.
도 3은 본 발명에 따른 적응 대역폭 위상 고정 루프(PLL)의 다른 실시예의 구성도이다. 도 3을 참조하면, 위상 주파수 비교기(2)의 업/다운 신호를 논리합(OR) 게이트(20)를 통과시킨 후 그 출력을 디글리치 회로(30)에 연결한 것 이외에는 도 2의 구성과 유사한 구성을 같는다. 도 3의 실시예에 있어서, 디글리치 회로(30)의 출력을 부가 전하펌프인 제2 전하펌프(46)의 인에이블(enable) 신호로 사용하기 때문에 제2 전하펌프(46)는 주파수-위상 차이가 클 경우에만 동작하게 된다. 따라서, 도 3의 구성에 의해서도 본 발명에 따른 적응 루프 대역폭 PLL의 구현이 가능하게 된다.
이상에서 설명한 바와 같이 본 발명에 적응 대역폭 위상 고정 루프는, 위상 고정 루프(PLL)에 있어서 락(lock) 상태의 동작상태에는 영향이 없으면서 빠른 락 타임을 가지는 적응 루프 위상폭(adaptive loop bandwidth) 기법으로 위상 차이를 판단하기 위해 디글리치 회로(deglitch circuit)를 사용함으로써 구현이 간단하고 설계상의 고려요소가 적으며 하드웨어 오버헤드가 적은 장점을 갖도록 하는 이점을 제공한다.
즉, 본 발명에 따르면 아래와 같은 이점을 갖는 위상 고정 루프를 달성할 수 있다.
첫째, 빠른 락타임을 가지면서 락 상태에서는 동일한 루프특성을 가진다.
둘째, 종래기술에 의한 적응 대역폭 PLL에 비해 구현이 간단하고 하드웨어 양이 적다.
이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

Claims (8)

  1. 소정의 입력 클럭신호를 인가받는 위상 주파수 비교기 및 전압제어 발진기를 포함하는 적응 대역폭 위상 고정 루프에 있어서,
    상기 위상 주파수 비교기의 업 신호와 다운 신호를 직접 인가받는 제1 전하펌프;
    상기 위상 주파수 비교기의 업 신호와 다운 신호를 각각 인가받아 주파수 위상 차이의 정도를 알아내기 위한 신호를 발생시키는 업신호 디글리치(deglitch) 회로와 다운신호 디글리치 회로;
    상기 업신호 디글리치 회로와 다운신호 디글리치 회로에서 각각 출력되는 신호를 인가받으며 그 출력단은 상기 제1 전하펌프의 출력단과 공통으로 접속되는 제2 전하펌프;
    상기 전압제어 발진기와 상기 전하펌프 사이에 개재되어 상기 각 전하펌프의 출력 신호에 포함된 불필요 신호를 제거하고 루프를 안정하게 만들기 위한 루프 필터 회로를 포함하여 된 것을 특징으로 하는 적응 대역폭 위상 고정 루프.
  2. 제1항에 있어서, 상기 제2 전하펌프는 상기 각 디글리치 회로의 출력 신호를 사용하여 구동하도록 된 것을 특징으로 하는 적응 대역폭 위상 고정 루프.
  3. 제1항에 있어서, 상기 제1 전하펌프와 제2 전하펌프가 상기 루프 필터를 구동하도록 된 것을 특징으로 하는 적응 대역폭 위상 고정 루프.
  4. 제1항 내지 제3항중의 어느 한 항에 있어서, 상기 루프 필터의 출력은 상기 전압제어 발진기를 구동하고, 상기 전압제어 발진기의 출력은 상기 위상 주파수 비교기에 인가되도록 된 것을 특징으로 하는 적응 대역폭 위상 고정 루프.
  5. 소정의 입력 클럭신호를 인가받는 위상 주파수 비교기 및 전압제어 발진기를 포함하는 적응 대역폭 위상 고정 루프에 있어서,
    상기 위상 주파수 비교기의 업 신호와 다운 신호를 인가받는 제1 전하펌프;
    상기 위상 주파수 비교기의 업 신호와 다운 신호를 인가받으며 소정의 인에이블(enable) 단자를 갖는 제2 전하펌프;
    상기 위상 주파수 비교기의 업 신호와 다운 신호를 인가받는 논리합(OR) 게이트;
    상기 논리합 게이트의 출력신호를 인가받으며 상기 제2 전하펌프의 인에이블 단자에 그 출력신호를 인가하는 디글리치 회로;
    상기 전압제어 발진기와 상기 전하펌프 사이에 개재되어 상기 각 전하펌프의 출력 신호에 포함된 불필요 신호를 제거하고 루프를 안정하게 만들기 위한 루프 필터 회로를 포함하여 된 것을 특징으로 하는 적응 대역폭 위상 고정 루프.
  6. 제5항에 있어서, 상기 제2 전하펌프는 상기 디글리치 회로의 출력 신호가 인에이블 단자에 인가될 때 구동하도록 된 것을 특징으로 하는 적응 대역폭 위상 고정 루프.
  7. 제5항에 있어서, 상기 제1 전하펌프와 제2 전하펌프가 상기 루프 필터를 구동하도록 된 것을 특징으로 하는 적응 대역폭 위상 고정 루프.
  8. 제5항 내지 제7항중의 어느 한 항에 있어서, 상기 루프 필터의 출력은 상기 전압제어 발진기를 구동하고, 상기 전압제어 발진기의 출력은 상기 위상 주파수 비교기에 인가되도록 된 것을 특징으로 하는 적응 대역폭 위상 고정 루프.
KR10-2002-0068363A 2002-11-06 2002-11-06 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프 KR100499276B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0068363A KR100499276B1 (ko) 2002-11-06 2002-11-06 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프
US10/701,421 US20040095195A1 (en) 2002-11-06 2003-11-06 Adaptive loop bandwidth phase locked loop having deglitch circuit for providing short lock time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0068363A KR100499276B1 (ko) 2002-11-06 2002-11-06 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프

Publications (2)

Publication Number Publication Date
KR20040040047A true KR20040040047A (ko) 2004-05-12
KR100499276B1 KR100499276B1 (ko) 2005-07-01

Family

ID=32291711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0068363A KR100499276B1 (ko) 2002-11-06 2002-11-06 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프

Country Status (2)

Country Link
US (1) US20040095195A1 (ko)
KR (1) KR100499276B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646226B2 (en) 2006-08-22 2010-01-12 Samsung Electronics Co., Ltd. Adaptive bandwidth phase locked loops with current boosting circuits

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006051292B4 (de) * 2005-10-26 2010-08-19 Samsung Electronics Co., Ltd. Takterzeugungsschaltung, Multiphasen-Takterzeuger, Speicherelement, Verfahren zum Erzeugen von Taktsignalen und Verfahren zum Verriegeln der Phase
US8004335B2 (en) * 2008-02-11 2011-08-23 International Business Machines Corporation Phase interpolator system and associated methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0595787B1 (en) * 1990-05-21 1998-08-05 Nec Corporation Phase-locked loop circuit
JP2811969B2 (ja) * 1991-01-16 1998-10-15 日本電気株式会社 位相同期回路
US5121085A (en) * 1991-06-28 1992-06-09 Digital Equipment Corporation Dual-charge-pump bandwidth-switched phase-locked loop
JP2945545B2 (ja) * 1992-04-02 1999-09-06 三菱電機株式会社 Ｐｌｌ回路装置および位相差検出回路装置
KR100233275B1 (ko) * 1997-06-24 1999-12-01 김영환 위상 동기 루프의 차아지 펌프
KR100299611B1 (ko) * 1998-09-11 2001-10-27 김영환 위상동기루프회로
TW476192B (en) * 1998-12-22 2002-02-11 Sanyo Electric Co Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit
DE69926215D1 (de) * 1999-04-21 2005-08-25 St Microelectronics Srl Verfahren und Schaltung zur Minimierung von Störsignalen in Phasenregelkreisen
JP3356136B2 (ja) * 1999-10-19 2002-12-09 日本電気株式会社 Ｐｌｌ回路
JP2001274682A (ja) * 2000-03-27 2001-10-05 Toshiba Corp フェーズロックドループ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646226B2 (en) 2006-08-22 2010-01-12 Samsung Electronics Co., Ltd. Adaptive bandwidth phase locked loops with current boosting circuits

Also Published As

Publication number Publication date
US20040095195A1 (en) 2004-05-20
KR100499276B1 (ko) 2005-07-01

Similar Documents

Publication Publication Date Title
US7372339B2 (en) Phase lock loop indicator
KR100574980B1 (ko) 빠른 주파수 락을 위한 위상 동기 루프
JP2710214B2 (ja) フェーズロックドループ回路
KR101012510B1 (ko) 자동적인 주파수 동조를 구비한 위상 고정 루프
US5892380A (en) Method for shaping a pulse width and circuit therefor
US6133770A (en) Phase locked loop circuit
US7602253B2 (en) Adaptive bandwidth phase locked loop with feedforward divider
KR101082724B1 (ko) 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법
JP2004007588A (ja) 位相同期ループ回路および半導体集積回路装置
KR101252048B1 (ko) 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프
US6759838B2 (en) Phase-locked loop with dual-mode phase/frequency detection
US6525612B2 (en) Mode control of PLL circuit
US8760202B1 (en) System for generating clock signal
US7606343B2 (en) Phase-locked-loop with reduced clock jitter
US20020067214A1 (en) Self-bias and differential structure based PLL with fast lockup circuit and current range calibration for process variation
JP2003133949A5 (ko)
US6067336A (en) Charge pump circuit
KR100499276B1 (ko) 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프
JP3080007B2 (ja) Ｐｌｌ回路
EP1538451B1 (en) Phase -locked loop with a programmable frequency detector
KR101647407B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치
US20080111637A1 (en) Voltage controlled oscillator and pll having the same
JP2001339298A (ja) Ｐｌｌ回路およびその制御方法
JPH1022824A (ja) 位相同期回路
JPH06276090A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100430

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee