CN100550645C - 采用共模控制的差分电荷泵 - Google Patents

采用共模控制的差分电荷泵 Download PDF

Info

Publication number
CN100550645C
CN100550645C CNB2004800244617A CN200480024461A CN100550645C CN 100550645 C CN100550645 C CN 100550645C CN B2004800244617 A CNB2004800244617 A CN B2004800244617A CN 200480024461 A CN200480024461 A CN 200480024461A CN 100550645 C CN100550645 C CN 100550645C
Authority
CN
China
Prior art keywords
current
charge pump
output
lead
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800244617A
Other languages
English (en)
Other versions
CN1842965A (zh
Inventor
米哈伊·A·T·桑杜莱努
戴夫·W·范戈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1842965A publication Critical patent/CN1842965A/zh
Application granted granted Critical
Publication of CN100550645C publication Critical patent/CN100550645C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • H03L7/0896Details of the current generators the current generators being controlled by differential up-down pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

用于提供用来根据输入信号对滤波器进行充电和放电的输出电流的电荷泵,所述电荷泵包括:第一电流源,其可与用于驱动所述电流源的输入信号连接,并且适用于提供基本上等于恒定电流(I0)加上可变电流(Δx)的第一电流,所述可变电流(Δx)与输入信号成正比;第二电流源,其可与用于驱动所述电流源的输入信号连接,并且适用于提供基本上等于恒定电流(I0)减去可变电流(Δx)的第二电流;以及输出端,其用于提供输出电流,其中所述输出端连接到第一和第二电流源的方式使得输出电流等于第一电流与第二电流之差。

Description

采用共模控制的差分电荷泵
技术领域
本发明涉及用于根据输入信号提供用于对滤波器进行充电和放电的输出电流的电荷泵。
背景技术
时钟和数据恢复(CDR)是高速收发信机中的关键功能。这种收发信机用于包括光通信的多种应用。在这些系统中接收的数据是异步的且含有噪声,需要提取时钟来允许同步操作。此外,必须对所述数据进行重新定时,使得除去在传输期间累积的抖动。
为了执行同步操作,比如对随机数据进行重新定时和解复用,高速收发信机必须产生时钟。如图1中所示,时钟恢复电路检测数据,并且产生周期性的时钟。由该时钟触发的D型触发器(DFF)随后对数据进行重新定时,即它对含有噪声的数据进行采样。在图1中D型触发器被称为判定电路。这样得到了具有较少抖动的输出。
在图1的电路中产生的时钟必须满足三个重要条件:
-时钟的频率必须等于数据率。例如,10Gb/s的数据率转化为10GH的时钟频率(具有100ps的时间周期),
-时钟必须具有相对于数据的预定相位关系,允许利用时钟对比特进行最佳采样。如果时钟的上升沿与每个比特的中点一致,则采样发生在离前一个和后一个数据转变的最远处。可以以这种方式来提供抖动和其他定时偏差的最大容限。
-由于时钟是对重新定时数据抖动做出贡献的主要因素,所以所它必须表现出小的抖动。
图2示出常规的时钟恢复电路。该时钟恢复电路包括压控振荡器VCO,该压控振荡器VCO负责输出图1所示的时钟信号。压控振荡器VCO输出的时钟信号的转变必须与输入的随机数据(NRZ数据)的转变同步。图2所示的电路具有两个并行的反馈环路。称为频率环路的第一反馈环路将压控振荡器VCO的频率调整到输入数据的估计时钟的频率。频率环路包括频率检测器、电荷泵和低通滤波器(LPF)。图2中的第二反馈环路是相位环路。相位环路包括相位检测器、电荷泵和低通滤波器LPF。相位检测器将数据转变(NRZ数据转变)的相位与恢复时钟的相位进行比较。对于线性相位检测器来说,脉冲宽度必须与所检测到的相位差成正比。低通滤波器LPF对相位检测器输出的脉冲进行积分,并且该滤波器的输出电压驱动压控振荡器VCO的微调输入。相位环路中的低通滤波器的输出的幅度与相位检测器所检测到的相位差成正比。需要电荷泵电路以确保频率环路和相位环路中的低通滤波器LPF的线性充/放电。低通滤波器对电荷泵的输出进行积分。
需要电荷泵电路以确保锁相环中的滤波器的线性充/放电。电荷泵的输入可以是快速的脉冲序列。必须确保电荷泵的输入的状态之间的快速切换。低通滤波器LPF的输出必须是形式为低通滤波器的电容上的电荷的相位差或频率差的线性表示。电荷抽注包括对电容器进行充/放电。当使用简单的电容器时,电容器上的电压为:
V = V I + 1 C ∫ t 0 I ( t ) dt
VI表示电容器上的初始电压,I(t)是对电容器进行充电的电流。当输入到低通滤波器的电流不变时,则电容器上的电压将斜线上升,其随着时间线性地增加/减少:
Vc = V I + I 0 * t C
其中I0是电荷泵的恒定电流,C是电容器的电容值,而t表示时间。
本原理的最简单的实现在图3A、3B和3C中示出。图3A到3C表示根据现有技术水平的简单电荷泵,其中示出了处于不同状态的电荷泵。在图3A中,电荷泵根本没有进行充电。在图3B中,电荷泵正在对电容器C进行充电。在图3C中,电荷泵正在对电容器C进行放电。在图3A到3B中示出的电荷泵包括两个电流源I0,用于提供恒定电流I0。电流源I0通过两个开关K1和K2彼此互连。为电流源I0中的一个提供工作电压,而另一个电流源接地。电容器C与两个开关K1和K2连接。如果两个开关K1和K2都打开,则电容器C上的电压降保持不变(图3A)。如果第一开关K1闭合并且第二开关K2保持打开,则将电流I0提供给电容器(图3B)。对电容器C进行充电。电容器上的电压降随着时间线性增加。如果第一开关K1打开并且第二开关K2闭合(图3C),恒定电流I0从电容器C流向接地的电流源。对电容器进行线性放电。
该电路需要两个输入命令,以便驱动开关K1和K2。在图3中示例性地示出驱动第一开关K1的第一输入命令UP和驱动第二开关K2的第二输入命令DOWN。此外,图3示出输入命令对电容器的输出电压Vc与时间的关系的影响。当信号UP和DOWN都为低时,输出电压Vc保持不变。如果信号UP为高,则输出电压Vc在脉冲UP的持续时间内随时间线性增加。如果信号DOWN为高,则输出电压Vc在脉冲DOWN的持续时间内随时间线性减少。
图5示出根据现有技术水平的另一电荷泵。图5的电荷泵也由两个输入信号UP和DOWN来驱动,并且将输出电流提供给接地的电容器C。图4也表示输入信号UP和DOWN对电容器C上的电压的影响。图5的电荷泵的工作原理对应于图3A到图3C中示出的电荷泵的工作原理。将信号UP提供给晶体管M1的栅极。提供电流I0的电流源连接到晶体管M1的源极。晶体管M1作为开关来操作。只要将高电平信号施加到晶体管M1的栅极,电流I0就流过晶体管M1(只要将晶体管M2锁定)。晶体管M2按照与晶体管M1一样的方式连接到电流源。图5中示出的晶体管M2也作为开关来操作。此外,在图5中设置两个晶体管M3和M4。晶体管M3和M4形成电流镜。将流过晶体管M3的漏极的电流镜像(mirror)到晶体管M4的漏极。镜像比(mirror ratio)为1∶1。如果信号UP为高且信号DOWN为低,则电流I0流过晶体管M1。将I0镜像到晶体管M4的漏极。M4的漏极连接到电容器C和M2的漏极。由于将M2锁定,所以电流I0流向晶体管C,由此对晶体管C进行线性充电。如果将晶体管M1锁定且切换晶体管M2,则电流I0从电容器C流到晶体管M2。使电容器C放电。
图5的电路的优点在于其简单。这个电路的缺点在于以下内容:
电荷泵的速度受限于将电流I0传过由晶体管M3和M4表示的电流镜所需的时间。该速度还受限于将晶体管M1和M2完全从饱和状态切换到截止状态所需的时间。
该电路的输出幅度小。图5的电荷泵是轨到轨电路(rail-to-railcircuit)。需要一定量的电压来使电流源I0保持为饱和。因此,必须增加压控振荡器的增益,以便补偿有限的幅度。这增加了相位噪声以及对压控振荡器VCO的微扰的敏感度。
图5的电荷泵的噪声抑制能力是有限的。微扰将贡献为输出电容器C上的电荷。差分电路用于降低电荷泵对噪声影响的敏感度。
图6示出根据现有技术水平的差分电荷泵。差分电路由于能对共模噪声进行强抑制所以对电源和衬底噪声具有较好的抗扰性。而且,单端解决方案中的电容器的实际实施造成与低通滤波器LPF的电容器并联的额外的寄生电容。在图6所示的差分模式中,可以将滤波器的电容器布置成使得寄生电容不是差分滤波器的一部分。图6的电路包括四个晶体管M1、M2、M3和M4,以及两个电流源I0。四个晶体管M3到M4作为开关来操作。晶体管M1由输入信号DOWN驱动,晶体管M2由表示输入信号DOWN的反相信号的输入信号DOWN’驱动。晶体管M1和M2的漏极在电容器C的相对端上与电容器C相连,晶体管M1和M2的源极经由电流源I0接地。晶体管M4的栅极连接到输入信号UP,而晶体管M3的栅极连接到反相输入信号UP’。晶体管M3和M4的源极彼此互连并且连接到电流源I0。晶体管M3和M4的漏极在电容器C的相对端上与电容器C相连。从电流源I0对电容器C进行差分充/放电。当信号UP和DOWN都为高时,电流I0流过晶体管M3和M1,一直到地。电容器C上的电压降保持不变。如果所述输入信号UP和DOWN不同,则使电容器充电或者放电。
该电路的主要缺点在于:
由于用于电流源I0的所需电压容量(voltage room),该电路不是轨到轨电路。
该电路的结构包括PMOS晶体管(M3和M4)以及NMOS晶体管(M1和M2)。这就是为何几乎不能为PMOS和NMOS晶体管构建两个具有相等延迟的驱动器的原因,使得UP和DOWN脉冲不能经历彼此相对的延迟。图7A到7C示出根据现有技术水平的另一个差分电荷泵。显示电荷泵处于不同的状态。图7A到7C的电荷泵包括两个开关K1和K2。这些开关都可以利用NMOS晶体管来实现。消除了图5的电荷泵的同时使用NMOS开关和PMOS开关的缺点。图7A到7C的差分电荷泵包括提供恒定电流10的两个电流源和提供恒定电流2*I0的两个电流源。在图7A到7C的电路中进一步设置两个开关K1和K2。电流源10、开关K1和电流源210彼此串联连接。电流源2I0接地。只要开关K1打开,电流I0就流到电容器C。当开关K1闭合时,电流I0从电容器C流出。另一电流源I0、开关K2以及另一电流源2I0按照相同的方式彼此连接。
这种差分电荷泵的主要缺点在于以下事实:与在图3中示出的充电泵的情况下一样,该差分电荷泵不能跟随(follow)快速脉冲。
发明内容
因此,本发明的目的是提供一种电荷泵,该电荷泵可以克服现有技术水平中的问题。
根据本发明的电荷泵包括两个电流源。第一电流源适合于由输入信号驱动。第一电流源提供恒定电流I0加上可变电流Δx,所述可变电流Δx与输入信号成正比。第二电流源也适合于由输入信号驱动。第二电流源的输出信号等于恒定电流I0减去可变电流Δx。因此,第一电流与第二电流之差等于2Δx。该电荷泵还包括用于提供输出电流的输出端。输出端连接到第一和第二电流源的方式使得输出信号等于由第一和第二电流源提供的第一与第二电流之差。输出电流的大小等于2Δx。电流Δx与输入信号成正比。因此,使可变电流Δx在输出端加倍,以便对电容器进行充电。由于电流I0是在恒定电流I0附近由输入信号调制,所以该电路的晶体管可以在两个不同的饱和状态之间切换,而不是与现有技术一样在饱和状态和截止状态之间切换。使晶体管从一种饱和状态转变到另一种饱和状态要快于使晶体管在截止状态和饱和状态之间进行切换。
优选地,第一电流源适用于向输出端提供第一电流,第二电流源适用于从输出端接收第二电流。或者,第二电流源适用于向输出端提供第二电流,第一电流源适用于从输出端接收第一电流。在这两种情况下,流到和流出输出端的电流都等于Δx的2倍。两种实施之间的差别在于电流的方向颠倒。
根据本发明的电荷泵可以具有包括两个输出端子的输出端,第一输出端子和第二输出端子。每个输出端子连接到第一和第二电流源的方式可以使得第一和第二输出端子上的输出电流等于第一电流与第二电流之差。这种差分电荷泵可以在相对端对电容器进行充电。
优选地,该电荷泵还包括共模抑制电路,用于控制输出端上的共模电平。共模抑制电路连接到第一和第二输出端子。它适用于从两个电流源加上和减去相同的电流。输出端上的共模电平影响连接到电荷泵的压控振荡器的振荡频率。这就是为何应该对其进行很好控制的原因。
优选地,使用电流镜,以便将第一和第二电流提供给第一和第二输出端子。因此,具有镜像比为1∶1的第一电流镜适用于将提供给第一端子的第一电流镜像到所述第二端子。具有相同镜像比1∶1的第二电流镜适用于将提供给第二端子的第二电流镜像到所述第一端子。
附图说明
以下参考附图对本发明的优选实施例进行说明。
图1示出常规的高速接收机;
图2示出常规的时钟恢复电路;
图3a、3b和3c示出常规的电荷泵;
图4示出电荷泵的两个数字输入信号UP和DOWN以及电荷泵的输出电压Vc与时间t的关系的曲线图;
图5示出常规的单端电荷泵;
图6示出常规的差分电荷泵;
图7a、7b和7c示出根据现有技术水平的另一差分电荷泵;
图8示出本发明的第一实施例;
图9示出本发明的第二优选实施例;
图10示出本发明的第三实施例;
图11示出图9中的实施例的具体实现;
图12示出在图11的电荷泵中所使用的电流镜;
图13示出共模抑制电路,该共模抑制电路可以用于本发明的电荷泵中;
图14示出用于测量根据本发明的电荷泵的输出端上的共模的检测电路;
图15示出本发明的第四实施例。
具体实施方式
图8所示的本发明的第一实施例包括两个输出端子Out+和Out-。所述输出端子连接到电容器C。电荷泵包括连接到端子Out+和地的电流源。该电流源(2)提供从输出端子Out+流到地的电流I0+Δx。电流源(2)由可以从锁相环中的相位检测器或频率检测器提供的输入信号驱动。可变电流Δx与输入信号的幅度成正比。另一个电流源8连接到输出端子Out+和工作电压VDD。电流源8提供的电流等于I0-Δx。因此,大小为2Δx的电流流到输出端子Out+。输出端子Out+连接到电容器C的另一侧,其经由提供电流I0-Δx的电流源6连接到地。电流源4连接到输出端子Out-和工作电压VDD。电流2Δx从输出端子Out-流到电容器C。
图9示出本发明的第二实施例。图9中的电荷泵也包括两个输出端子Out+和Out-。两个输出端子Out+和Out-都连接到滤波器。该滤波器的目的与图8所示的电容器相同,也就是对电荷泵输出的电流进行积分。在图9的电路中,将等于I0-Δx的电流提供给输出端子Out+,而使电流I0+Δx从输出端子Out+流出。因此,等于2Δx的电流从该滤波器流到输出端子Out+。将等于+的电流提供给输出端子Out+,而使等于I0-Δx的电流从输出端子Out-流出。滤波器的充电根据与图8的电荷泵相同的原理进行工作。在图9的电路中仅使用两个电流源,而不是使用四个不同的电流源。电流源与输出端子Out+以及地相连。还将电流I0+Δx提供给设置在图9的电荷泵中的电流镜14的输入端。电流镜14具有1∶1的电流比。这意味着电流镜14的输出端上的电流等于电流镜14的输入端上的电流。电流镜的输出端out连接到图9的电荷泵的输出端Out-。因此,将电流I0+Δx提供给输出端子Out-。用于提供电流I0+Δx的电流源同样连接到电流镜12。电流镜12也具有1∶1的镜像比,并且将等于I0-Δx的电流提供给电荷泵的输出端子Out+。
图10示出本发明的第三实施例。图10所示的电荷泵在很大程度上对应于图8所示的电荷泵。在图10中示出了滤波器,而不是电容器C。该滤波器的目的与图10的电路中的电容器C相同。另外,图10包括共模抑制电路22。该电路22用于控制电荷泵的输出端上的共模电平,由于温度和电源的变化会导致该共模电平发生变化。共模抑制电路22连接到输出端子Out+和Out-。Out+和Out-之间的电压差导致共模抑制电路的输出电压变化,该共模抑制电路作为运算放大器来起作用。共模抑制电路22输出的电压控制图10所示的电流源4和8。由于共模抑制电路22的输出电压,而使这些电流源所提供的电流增加或者减小。
图11示出图9的电荷泵的晶体管级实现。电流源2将输入电流I0+Δx提供给电荷泵的输出端子Out+。图11中的电荷泵的滤波器包括两个电容器C。电流源6将输入电流I0-Δx提供给电荷泵的输出端子Out-。电流源2包括电流源22。将电流源22的电流I0+Δx复制到晶体管M1并且由电流镜14进行交叉镜像。电流源6包括电流源26。将电流源26的电流I0-Δx复制到晶体管M2并且由电流镜12进行交叉镜像。按照这种方式,输出端子Out+和Out-上的电流输出是的2倍。2倍Δx的信号电流在滤波器中流动,其中已经将图6中的电容器2C表示为两个电容器2C的串联。电容器2C具有最大寄生电容的极板连接到两个电容器的共模。按照这种方式,寄生电容不是该滤波器的一部分。
图12详细地示出了图11的电流源2。将电流源的电流I0+C镜像到晶体管M1。通过应用基尔霍夫电压定律可以找到电流镜的工作原理:
VGS5+VGS7=VGS6+VGS1
图12的电路包括四个晶体管M5、M6、M7和M1。VGS5表示晶体管5的栅极和源极之间的电压降。VGS7是晶体管M7的栅极和源极之间的电压降。VGS6表示晶体管M6的栅极和源极之间的电压降,而VGS1是晶体管M1的栅极和源极之间的电压降。晶体管M5和M6连接到提供恒定电压VB的电压源。晶体管M5和M6的漏极连接到提供恒定电压VDD的电压源。由于晶体管M6和M7的电流相等,所以可以得到另外的条件:
VGS7=VGS6
因此,将输入电流I0+Δx复制到输出晶体管M1,该晶体管以轨到轨结构工作。
图13示出共模抑制电路,其与图11中的电荷泵一起使用。共模抑制电路输出输出电流ΔI,以便控制电荷泵的输出端上的共模电压。该共模抑制电路包括9个晶体管M1到M9。晶体管M4和M5经由其漏极彼此连接。晶体管M4和M5的栅极连接到电荷泵的输出端子Out+和Out-。晶体管M4和M5的源极接地。晶体管M4和M5作为控制晶体管工作在三极管区(triode regime)。晶体管M8和M9以及晶体管M7和M6按照类似的方式彼此连接。晶体管M6、M7、M8和M9的栅极连接到恒定基准电压VCM。三个晶体管M1、M2和M3的栅极彼此连接。晶体管M1、M2和M3的漏极从电流源接收恒定电流IDC。晶体管M1和M2形成简并电流镜(degenerated currentmirror)。这同样适用于晶体管M1和M3。晶体管M2和M3的输出端上的镜像比分别取决于存在于晶体管M1和M2以及晶体管M3的源极上的MOS电阻器的比。为了更好地理解,考虑示出连接到输出端子Out+和Out-的晶体管M4和M5的图14。对于很小的漏极与源极之间的电压,两个晶体管的电阻如下变化:
R 5 ( V 1 ) = 1 β ( V 1 - V T ) R 4 ( V 2 ) = 1 β ( V 2 - V T )
R5表示晶体管M5的电阻,R4表示晶体管M4的电阻。V1是晶体管M5的栅极和源极之间的电压,而V2是晶体管M4的栅极和源极之间的电压。β表示两个晶体管的差分电流增益。VT是晶体管M4和M5的温度电压。彼此并联的两个晶体管M4和M5的总电阻为下式:
R = R 4 R 5 R 4 + R 5 = 1 2 β ( V 1 + V 2 2 - V T ) = 1 2 β ( V cm - V T )
Vcm=(V1+V2)/2是电荷泵的共模电压。只要Vcm<VT,电阻就取决于共模电压。通过减去M2和M3的输出端上的DC电流IDC,在电路的输出端上仅仅发送误差信号+/-ΔI。误差信号是输出端子Out+和Out-上的共模电压VCM与带隙基准电压VCM之差的测量值。
图15示出根据本发明的第四实施例的电荷泵。图15的电荷泵在很大程度上对应于图11的电荷泵。在图15中未示出具有连接到输出端子Out+和Out-的两个电容器2C的滤波器。图15的电路与图11的电路的不同之处还在于:图15的电荷泵包括图13的共模抑制电路,而图11中未示出共模抑制电路。在其他方面,图15的电荷泵与图11所示的电荷泵并没有差别。将包含在图15中的共模抑制电路的校正电流ΔI输入到相位检测器的电流镜。由此,对流到电荷泵的输出端子Out+和Out-的电流进行反馈控制。

Claims (4)

1、用于根据输入信号提供用于对滤波器进行充电和放电的输出电流的电荷泵,所述电荷泵包括:
第一电流源,其耦合到用于驱动所述电流源的所述输入信号,并且适用于提供等于恒定电流(I0)加上可变电流(Δx)的第一电流,所述可变电流(Δx)与所述输入信号成正比;
第二电流源,其耦合到用于驱动所述电流源的所述输入信号,并且适用于提供等于恒定电流(I0)减去所述可变电流(Δx)的第二电流,以及
输出端(Out+,Out-),用于提供输出电流,所述输出端包括第一输出端子和第二输出端子,每个输出端子连接到所述第一电流源和第二电流源的方式使得所述第一和第二输出端子上的输出电流等于所述第一电流和第二电流之间的差,
所述电荷泵还包括:
第一电流镜(12),其具有镜像比1∶1,并且适用于将提供到所述第一输出端子的所述第一电流镜像到所述第二输出端子;
第二电流镜(14),其具有镜像比1∶1,并且适用于将提供到所述第二输出端子的所述第二电流镜像到所述第一输出端子。
2、如权利要求1所述的电荷泵,其中所述第一电流源适用于将所述第一电流提供给所述输出端,所述第二电流源适用于从所述输出端接收所述第二电流。
3、如权利要求1所述的电荷泵,其中所述第二电流源适用于将所述第二电流提供给所述输出端,所述第一电流源适用于从所述输出端接收所述第一电流。
4、如权利要求1所述的电荷泵,还包括:
共模抑制电路,用于控制所述输出端上的共模电平,所述共模抑制电路连接到所述第一和第二输出端子,并且所述共模抑制电路适用于从两个电流源加上和减去相同的电流。
CNB2004800244617A 2003-08-29 2004-08-06 采用共模控制的差分电荷泵 Expired - Fee Related CN100550645C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03103252.7 2003-08-29
EP03103252 2003-08-29

Publications (2)

Publication Number Publication Date
CN1842965A CN1842965A (zh) 2006-10-04
CN100550645C true CN100550645C (zh) 2009-10-14

Family

ID=34259233

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800244617A Expired - Fee Related CN100550645C (zh) 2003-08-29 2004-08-06 采用共模控制的差分电荷泵

Country Status (7)

Country Link
US (1) US7952424B2 (zh)
EP (1) EP1661250A1 (zh)
JP (1) JP4485526B2 (zh)
KR (1) KR101087816B1 (zh)
CN (1) CN100550645C (zh)
TW (1) TW200522526A (zh)
WO (1) WO2005022752A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400204B2 (en) * 2004-06-28 2008-07-15 Silicon Laboratories Inc. Linear phase detector and charge pump
TWI325224B (en) * 2006-02-16 2010-05-21 Realtek Semiconductor Corp Differential charge pump
TWI313970B (en) 2006-03-30 2009-08-21 Realtek Semiconductor Corp Method and apparatus for generating output signal
WO2008108343A1 (ja) 2007-03-05 2008-09-12 Nippon Shokubai Co., Ltd. 吸水剤及びその製造方法
CN102130681B (zh) * 2010-01-19 2015-08-19 深圳艾科创新微电子有限公司 一种差分锁相环
US8183913B2 (en) * 2010-02-17 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including a charge pump circuit and operating methods thereof
TWI443492B (zh) * 2010-05-17 2014-07-01 Mstar Semiconductor Inc 時脈產生電路與時脈產生方法
WO2012054736A2 (en) * 2010-10-20 2012-04-26 University Of Southern California Charge-based phase locked loop charge pump
TWI416877B (zh) 2010-12-02 2013-11-21 Ind Tech Res Inst 充電泵及使用此充電泵的相位偵測裝置、鎖相迴路與延遲鎖定迴路
US8704568B1 (en) 2012-09-28 2014-04-22 Analog Devices, Inc. Sub-gate delay adjustment using digital locked-loop
US9325490B2 (en) * 2014-03-20 2016-04-26 Stmicroelectronics International N.V. Referenceless clock and data recovery circuit
TWI547097B (zh) * 2014-07-24 2016-08-21 登豐微電子股份有限公司 延時電路
TWI557528B (zh) 2014-10-03 2016-11-11 円星科技股份有限公司 電壓產生電路
CN108075654A (zh) * 2016-11-15 2018-05-25 合肥科盛微电子科技有限公司 新型电荷泵结构的电源电压放大器
GB201801910D0 (en) * 2018-02-06 2018-03-21 Analog Devices Global Unlimited Co A non-contacting voltage measuring apparatus
US10361707B2 (en) 2017-11-29 2019-07-23 International Business Machines Corporation Efficient differential charge pump with sense and common mode control
US10615687B1 (en) * 2019-03-19 2020-04-07 Qorvo Us, Inc. DC-DC converter with fast voltage charging circuitry for Wi-Fi cellular applications
US11387789B2 (en) 2019-06-05 2022-07-12 Qorvo Us, Inc. Charge pump tracker circuitry

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0718978A1 (en) * 1994-12-23 1996-06-26 STMicroelectronics S.r.l. Differential charge pump
FR2767977A1 (fr) 1997-08-27 1999-02-26 Philips Electronics Nv Etage de sortie pour pompe de charge faible courant et demodulateur integrant une telle pompe de charge
US6265946B1 (en) * 1998-12-31 2001-07-24 Lsi Logic Corporation Differential mode charge pump and loop filter with common mode feedback
US6775344B1 (en) 1999-04-02 2004-08-10 Storage Technology Corporation Dropout resistant phase-locked loop
JP2000349627A (ja) 1999-06-09 2000-12-15 Sony Corp Pll回路
WO2001084715A1 (en) * 2000-04-27 2001-11-08 Koninklijke Philips Electronics N.V. Differential phase-locked-loop circuit
KR100374631B1 (ko) 2000-06-09 2003-03-04 삼성전자주식회사 전하펌프 회로
DE60239542D1 (de) * 2001-08-16 2011-05-05 St Ericsson Sa Differenz-ladungspumpe
US6771102B2 (en) * 2002-08-30 2004-08-03 Intel Corporation Common mode feedback technique for a low voltage charge pump
US6876244B1 (en) 2003-10-16 2005-04-05 Micrel, Incorporated Differential charge pump

Also Published As

Publication number Publication date
KR101087816B1 (ko) 2011-11-30
EP1661250A1 (en) 2006-05-31
KR20060063948A (ko) 2006-06-12
TW200522526A (en) 2005-07-01
CN1842965A (zh) 2006-10-04
JP2007504791A (ja) 2007-03-01
US7952424B2 (en) 2011-05-31
JP4485526B2 (ja) 2010-06-23
WO2005022752A1 (en) 2005-03-10
US20060220711A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
CN100550645C (zh) 采用共模控制的差分电荷泵
CN1938951B (zh) 快速相位频率检测器设备
US7135905B2 (en) High speed clock and data recovery system
US11201625B2 (en) Phase locked loop
US7016613B2 (en) Linear half-rate phase detector and clock and data recovery circuit
US6900675B2 (en) All digital PLL trimming circuit
CN108242922B (zh) 紧凑的占空比校正装置及通信系统
EP1421694B1 (en) Differential charge pump
US6748041B1 (en) GM cell based control loops
US10277389B2 (en) Phase detectors for clock and data recovery
US10623005B2 (en) PLL circuit and CDR apparatus
CN106603070B (zh) 低杂散快速锁定的锁相环电路
EP1421693B1 (en) Charge pump
US6993106B1 (en) Fast acquisition phase locked loop using a current DAC
US10361706B2 (en) Clock and data recovery (CDR) circuit
US7257184B2 (en) Phase comparator, clock data recovery circuit and transceiver circuit
JPH08139594A (ja) クロック信号再生回路及び電圧制御発振器の負荷容量制御回路
Xi CMOS circuits for high speed serial data communication
Jarrett-Amor et al. Time-mode techniques for fast-locking phase-locked loops
Yuan Current-Mode Receivers
Bulzacchelli A delay-locked loop for clock recovery and data synchronization
Savoj et al. A 10-Gb/s Linear Half-rate CMOS CDR Circuit
Zhuang et al. Amulti-level phase/frequency detector for clock and data recoveryapplications
Patil et al. DUTY CYCLE CORRECTOR USING PULSE WIDTH MODULATION

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071019

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071019

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20180806

CF01 Termination of patent right due to non-payment of annual fee