KR101087816B1 - 전하 펌프 - Google Patents

전하 펌프 Download PDF

Info

Publication number
KR101087816B1
KR101087816B1 KR1020067003869A KR20067003869A KR101087816B1 KR 101087816 B1 KR101087816 B1 KR 101087816B1 KR 1020067003869 A KR1020067003869 A KR 1020067003869A KR 20067003869 A KR20067003869 A KR 20067003869A KR 101087816 B1 KR101087816 B1 KR 101087816B1
Authority
KR
South Korea
Prior art keywords
current
output
charge pump
current source
output terminal
Prior art date
Application number
KR1020067003869A
Other languages
English (en)
Other versions
KR20060063948A (ko
Inventor
미하이 에이 티 산둘레아누
구르 데이브 더블유 반
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20060063948A publication Critical patent/KR20060063948A/ko
Application granted granted Critical
Publication of KR101087816B1 publication Critical patent/KR101087816B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

본 발명은 입력 신호에 따라서 필터를 충전 및 방전하기 위한 출력 전류를 공급하는 전하 펌프에 있어서, 제 1 전류원을 구동시키기 위해 상기 입력 신호에 결합 가능하며, 정전류(I0)와 가변 전류(Δx) -상기 가변 전류(Δx)는 상기 입력 신호에 정비례함- 의 합과 동일한 제 1 전류를 공급하는 제 1 전류원과, 제 2 전류원을 구동시키기 위해 입력 신호에 결합되어, 상기 정전류(I0)에서 상기 가변 전류(Δx)를 차감한 제 2 전류를 공급하는 상기 제 2 전류원과, 상기 출력 전류를 공급하는 출력부 -상기 출력부는 상기 출력 전류가 상기 제 1 및 제 2 전류 간의 차가 되는 방식으로 상기 제 1 및 제 2 전류원 모두에 결합됨- 를 포함하는 전하 펌프에 관한 것이다.

Description

전하 펌프{DIFFERENTUIAL CHARGE PUMP WITH COMMON MODE CONTROL}
클록 및 데이터 복구(CDR: clock and data recovery)는 고속 트랜시버에 필수적인 기능이다. 그러한 트랜시버는 광 통신을 포함하는 많은 애플리케이션에 이용된다. 이들 시스템에 수신된 데이터는 비동기이며 잡음이 있기 때문에, 동기화된 동작을 위해 클록이 추출될 것을 요구한다. 또한, 전송 동안 누적된 지터가 제거되도록 데이터는 재조정되어야 한다.
랜덤 데이터에 대한 멀티플렉싱 및 재조정(retiming)과 같은 동기 동작을 수행하기 위해, 고속 트랜시버는 클록을 생성해야 한다. 도 1에 도시된 바와 같이, 클록 복구 회로는 데이터 및 생성된 주기적 클록을 감지한다. 그 다음에, 클록을 수신한 D 플립플롭(DFF)이 데이터를 재조정하는데, 즉 잡음 데이터를 샘플링한다. D 플립플롭은 도 1에서 결정 회로로 지칭된다. 이것은 지터가 거의 없는 출력을 발생한다.
도 1의 회로에서 생성된 클록은 다음 세 가지 중요한 조건을 만족시킨다.
첫째, 데이터 레이트와 동일한 주파수를 가져야 한다. 예를 들어, 10 Gb/s의 데이터 레이트는 10 GH(100 ps의 주기를 가짐)의 클록 주파수로 해석된다.
둘째, 클록에 의한 비트의 샘플링이 최적으로 될 수 있도록, 클록은 데이터 에 대해 사전에 정해진 관계를 가져야 한다. 만약 클록의 상승 에지가 각 비트의 중간 지점과 일치하면, 샘플링은 데이터 변화(transition) 전후의 가장 먼 형태로 발생한다. 이 방법에서는 지터에 대한 최대 마진 및 다른 타이밍 불확실성이 제공될 수도 있다.
셋째, 클록은 재조정 데이터 지터에 대한 주요한 기여자이기 때문에 작은 지터를 나타내야 한다.
도 2는 종래의 클록 복원 회로(clock recovery circuit)를 도시한 것이다. 클록 복원 회로는 도 1에 도시된 바와 같은 클록 신호를 출력하는 것을 담당하는 전압 제어 발진기(VCO: voltage-controlled oscillator)를 포함한다. 전압 제어 발진기(VCO)에 의해 출력된 클록 신호의 변화는 입력 랜덤 데이터(NRZ 데이터)의 변화와 동기화되어야 한다. 도 2에 도시된 회로는 두 개의 평행한 피드백 루프를 갖는다. 그 중 주파수 루프라고 하는 피드백 루프는 전압 제어 발진기(VCO)의 주파수를 입력 데이터의 추정 클록의 주파수로 조정한다. 주파수 루프는 주파수 검출기, 전하 펌프 및 저역 통과 필터(LPF)를 포함한다. 도 2의 제 2 피드백 루프는 위상 루프이다. 위상 루프는 위상 검출기, 전하 펌프 및 저역 통과 필터(LPF)를 포함한다. 위상 검출기는 데이터 변화(NRZ 데이터 변화)의 위상을 복구 클록의 위상과 비교한다. 선형 위상 검출기에 있어서, 펄스폭은 검출된 위상 차와 비례해야 한다. 저역 통과 필터(LPF)는 위상 검출기에 의해 출력된 펄스를 통합하고, 이 필터의 출력 전압은 전압 제어 발진기(VCO)의 정밀 조절(fine-tuning) 입력을 구동한다. 위상 루프 내의 저역 통과 필터의 출력은 위상 검출기에 의해 검출된 위상 차와 비례하는 진폭을 갖는다. 전하 펌프 회로는 주파수 및 위상 루프 내부의 저역 통과 필터(LPF)의 선형 충전/방전을 보장하는데 필요하다. 저역 통과 필터는 전하 펌프에 의해 출력된 신호를 통합한다.
전하 펌프 회로는 위상 동기 루프 내부의 필터의 선형 충전/방전을 보정하는데 필요하다. 전하 펌프의 입력은 고속 펄스 열일 수 있다. 전하 펌프의 입력의 두 상태 사이의 고속 스위칭은 보장되어야 한다. 저역 통과 필터(LPF)의 출력은 저역 통과 필터의 캐패시터 상의 전하 형태의, 위상 에러 또는 주파수 에러의 선형 표현이어야 한다. 전하 펌핑은 캐패시터의 충전/방전으로 이루어진다. 간단한 캐패시터를 사용하는 경우, 캐패시터 상의 전압은 다음과 같다.
Figure 112006013773719-pct00001
VI는 캐패시터의 최초 전압이고, I(t)는 캐패시터를 충전하는 전류이다. 저역 통과 필터로의 전류 입력이 일정하면, 캐패시터 상의 전압은 시간이 경과함에 따라 단조 증가 또는 감소한다.
Figure 112006013773719-pct00002
여기서 I0는 전하 펌프의 정전류이고, C는 캐패시터의 캐패시턴스이며, t는 시간을 나타낸다.
이 원리의 가장 간단한 예가 도 3(a), 3(b), 3(c)에 도시되어 있다. 도 3(a) 내지 3(c)는 현 기술 수준에 따른 간단한 전하 펌프를 나타내는데, 여기서 전하 펌프는 상이한 상태로 도시되어 있다. 도 3(a)에서, 전하 펌프는 전혀 충전되고 있지 않다. 도 3(b)에서는, 전하 펌프가 캐패시터(C)를 충전하고 있다. 도 3(c)에서는, 전하 펌프가 캐패시터(C)를 방전하고 있다. 도 3(a) 내지 3(b)에 도시된 전하 펌프는 두 개의 전류원(I0)을 포함하며, 이들은 정전류(I0)를 공급한다. 전류원(I0)은 두 개의 스위치(K1, K2)를 통해 서로에게 접속된다. 동작 전압은 전류원들(I0) 중 한 전류원에 공급된다. 다른 전류원은 접지된다. 캐패시터(C)는 두 스위치(K1, K2) 모두에 접속된다. 만약 이들 두 스위치(K1, K2)가 개방되면, 캐패시터(C) 양단의 전압 강하가 변하지 않고 유지된다(도 3(a)). 만약 제 1 스위치(K1)가 닫히고 제 2 스위치(K2)가 개방된 채로 유지되면, 전류(I0)는 캐패시터로 공급된다(도 3(b)). 캐패시터(C)가 충전된다. 캐패시터 양단의 전압 강하는 시간에 대해 선형으로 증가한다. 만약 제 1 스위치(K1)가 개방되고 제 2 스위치(K2)가 닫히면(도 3(c)), 정전류(I0)가 캐패시터(C)로부터 접지된 전류원으로 흐른다. 캐패시터는 선형으로 방전된다.
회로는 스위치(K1, K2)를 구동시키기 위해 두 개의 입력 커맨드를 필요로 한다. 제 1 스위치(K1)를 구동시키는 제 1 입력 커맨드(UP)와 제 2 스위치(K2)를 구동시키는 제 2 입력 커맨드(DOWN)가 도 4에 예시되어 있다. 또한, 도 4는 캐패시터의 출력 전압(Vc) 대 시간에 대한 입력 커맨드의 영향을 도시하고 있다. 두 신호 UP 및 DOWN 모두 로우인 경우, 출력 전압(Vc)은 변하지 않고 유지된다. 만약 UP 신호가 하이이면, 출력 전압(Vc)은 UP 펄스의 지속 기간 동안 시간에 대해 선형으로 증가한다. 만약 DOWN 신호가 하이이면, 출력 전압(Vc)은 DOWN 펄스의 지속 기간 동 안 시간에 대해 선형으로 감소한다.
도 5는 현 기술 수준에 따른 다른 전하 펌프를 도시하고 있다. 도 5의 전하 펌프는 두 개의 입력 신호 UP 및 DOWN에 의해 구동되며, 출력 전류는 접지된 캐패시터(C)에 공급된다. 도 4는 또한 캐패시터(C) 양단의 전압에 대한 입력 신호 UP 및 DWON의 영향을 나타낸다. 도 5의 전하 펌프의 작동 원리는 도 3(a) 내지 3(c)에 도시된 전하 펌프의 작동 원리와 일치한다. UP 신호는 트랜지스터(M1)의 게이트에 제공된다. 전류(I0)를 공급하는 전류원은 트랜지스터(M1)의 소스에 접속된다. 트랜지스터(M1)는 스위치로서 동작한다. 하이 신호가 트랜지스터(M1)의 게이트에 인가될 때마다, 전류(I0)는 트랜지스터(M1)를 통해 흐른다(트랜지스터(M2)가 잠겨져 있는 한). 트랜지스터(M2)는 트랜지스터(M1)와 동일한 방식으로 전류원에 접속된다. 도 5에 도시되어 있는 트랜지스터(M2)는 스위치로서 동작한다. 또한, 도 5에는 두 개의 트랜지스터(M3, M4)가 제공된다. 트랜지스터(M3, M4)는 전류 미러를 형성한다. 트랜지스터(M3)의 드레인을 통해 흐르는 전류는 트랜지스터(M4)의 드레인으로 미러링된다. 미러 비는 1:1이다. 만약 신호 UP이 하이이고, 신호 DOWN이 로우이면, 전류(I0)는 트랜지스터(M1)를 통해 흐른다. I0은 트랜지스터(M4)의 드레인으로 미러링된다. M4의 드레인은 캐패시터(C) 및 M2의 드레인에 접속된다. M2가 잠겨져 있기 때문에 전류(I0)는 트랜지스터(C)로 흐르고, 이에 따라 트랜지스터(C)가 선형으로 충전된다. 만약 트랜지스터(M1)가 잠겨지고 트랜지스터(M2)가 스위칭되면, 전류(I0)는 캐패시터(C)로부터 트랜지스터(M2)로 흐른다. 캐패시터(C)는 방전된다.
도 5의 회로의 이점은 단순화에 있다. 이 회로의 문제점은 다음과 같다.
전하 펌프의 속도가 트랜지스터(M3, M4)에 의해 나타내어진 전류 미러를 통해 전류(I0)의 전파에 필요한 시간에 의해 제한된다. 속도는 트랜지스터(M1, M2)를 포화 상태로부터 차단 상태로 완전히 스위칭하는데 필요한 시간에 의해 추가로 제한된다.
회로의 출력 스윙이 작다. 도 5의 전하 펌프는 레일 투 레일(rail-to-rail) 회로이다. 전류원(I0)을 포화로 유지하기 위해 소정의 전압이 요구된다. 따라서, 제한된 스윙을 보상하기 위해, 전압 제어 발진기의 이득이 증가해야 한다. 이것은 전압 제어 발진기(VCO)의 섭동에 대한 감도 및 위상 잡음을 증가시킨다.
도 5의 전하 펌프의 잡음 제거 능력이 제한된다. 섭동이 출력 캐패시터(C) 상의 전하로서 기여할 것이다. 잡음 영향에 대해 전하 펌프의 민감도를 감소시키기 위해 차동 회로(differential circuit)가 사용된다.
도 6은 현 기술 수준에 따른 차동 전하 펌프를 도시한 것이다. 차동 회로는 공통 모드 잡음의 강한 제거로 인해 공급 및 기판 잡음(supply and substrate noise)에 대해 보다 나은 내성을 갖고 있다. 또한, 단일 종단형 솔루션(single ended solution) 내의 캐패시터의 실제 구현으로 저역 통과 필터(LPF)의 캐패시터와 병렬로 여분의 기생 캐패시턴스가 제공된다. 도 6에 도시된 차동 모드에서는, 기생 캐패시턴스가 차동 필터의 일부가 안되도록 필터의 캐패시터를 설계할 수 있다. 도 6의 회로는 네 개의 트랜지스터(M1, M2, M3, M4) 및 두 개의 전류원(I0)을 포함한다. 네 개의 트랜지스터(M3 내지 M4)는 스위치로서 동작한다. 트랜지스터 (M1)는 입력 신호 DOWN에 의해 구동되고, 트랜지스터(M2)는 입력 신호 DOWN의 반전 입력을 나타내는 입력 신호 DOWN'에 의해 구동된다. 트랜지스터(M1, M2)의 드레인은 캐패시터(C)의 양측에 접속되고 트랜지스터(M1, M2)의 소스는 전류원(I0)을 통해 접지된다. 트랜지스터(M4)의 게이트는 입력 신호 UP에 접속되고, 트랜지스터(M3)의 게이트는 반전 입력 신호 UP'에 접속된다. 두 트랜지스터(M3, M4)의 소스는 서로 접속되며 전류원(I0)에 접속된다. 두 트랜지스터(M3, M4)의 드레인은 캐패시터(C)의 양쪽에 접속된다. 캐패시터(C)는 전류원(I0)으로부터 차별적으로 충전/방전된다. 두 입력 신호 UP 및 DOWN이 하이이면, 전류(I0)는 트랜지스터(M3, M1)를 통해 접지된다. 트랜지스터(C) 양단의 전압 강하는 변하지 않고 유지된다. 만약 입력 신호 UP 및 DOWN이 상이하면, 캐패시터는 충전되거나 방전된다.
이 회로의 문제점은 다음과 같다.
이것은 전류원(I0)에 대한 필요한 전압 여지로 인해 레일 투 레일 회로가 아니다.
회로의 구성은 PMOS 트랜지스터(M3, M4) 및 NMOS 트랜지스터(M1, M2)를 포함한다. 이것은, UP 및 DOWN 펄스가 서로에 대해 지연을 경험하지 못하도록 동일한 지연을 갖는 PMOS 및 NMOS 트랜지스터용의 두 구동기를 구축하는 것이 거의 불가능하기 때문이다. 도 7(a) 내지 7(c)는 현 기술 수준에 따른 다른 차동 전하 펌프를 도시한 것이다. 전하 펌프가 다른 상태로 도시되어 있다. 도 7(a) 내지 7(c)의 전하 펌프는 두 개의 스위치(K1, K2)를 포함한다. 이들 스위치는 모두 NMOS 트랜지스터로 구현될 수도 있다. 도 5의 전하 펌프의 NMOS 및 PMOS 스위치를 동시에 이용하는 것의 단점이 제거된다. 도 7(a) 내지 7(c)의 차동 전하 펌프는 정전류를 공급하는 두 개의 전류원과 정전류(2*I0)를 공급하는 두 개의 전류원을 포함한다. 두 스위치(K1, K2)는 도 7(a) 내지 7(c)의 회로 내에 추가로 제공된다. 전류원(I0), 스위치(K1) 및 전류원(2I0)은 서로 일렬로 접속된다. 전류원(2I0)은 접지된다. 스위치(K1)가 개방될 때마다, 전류(I0)가 캐패시터(C)로 흐른다. 스위치(K1)가 닫히면, 전류(I0)는 캐패시터(C)로부터 흘러나간다. 다른 전류원(I0), 스위치(K2) 및 다른 전류원(2I0)은 동일한 방식으로 서로 접속된다.
이 차동 전하 펌프의 주 문제점은 도 3에 도시된 전하 펌프의 경우에서와 같이 고속 펄스를 따라갈 수 없다는 것이다.
따라서, 본 발명의 목적은 종래기술의 문제점을 극복하는 전하 펌프를 제공하는 것이다.
본 발명에 따른 전하 펌프는 두 개의 전류원을 포함한다. 제 1 전류원은 입력 신호에 의해 구동된다. 제 1 전류원은 정전류(I0)와 가변 전류(Δx)를 공급하고, 상기 가변 전류(Δx)는 입력 신호에 정비례한다. 제 2 전류원은 입력 신호에 의해 구동된다. 제 2 전류원의 출력 신호는 정전류(I0)에서 가변 전류(Δx)를 차감한 것이다. 따라서, 제 1 전류와 제 2 전류 사이의 차는 2Δx이다. 전하 펌프는 출력 전류를 제공하는 출력부를 포함한다. 출력부는, 출력 신호가 제 1 및 제 2 전류원에 의해 제공된 제 1 및 제 2 전류 사이의 차가 되도록 하는 방식으로, 제 1 및 제 2 전류원 모두에 접속된다. 출력 전류의 크기는 2Δx이다. 전류(Δx)는 입력 신호에 정비례한다. 따라서, 가변 전류(Δx)는 캐패시터를 충전하기 위해 출력부에서 배가된다. 전류(I0)는 정전류(I0) 주위의 입력 신호에 의해 변조되므로, 회로의 트랜지스터는 두 개의 상이한 포화 상태 사이에서 스위칭될 수도 있고 포화 상태와 차단 상태 사이에서는 스위치되지 않을 수도 있다. 포화 상태로부터 다른 포화 상태로의 변화는 차단 상태와 포화 상태 사이에서 트랜지스터를 스위칭하는 것보다 더 빠르다.
바람직하게는, 제 1 전류원이 제 1 전류를 출력부에 공급하고, 제 2 전류원이 제 2 전류를 출력부로부터 수신한다. 이와 달리, 제 2 전류원이 제 2 전류를 출력부로 공급하고, 제 1 전류원이 출력부로부터 제 1 전류를 수신할 수도 있다. 두 경우 모두, 출력부에 대해 흐르는 전류는 Δx의 두 배이다. 두 구현예 사이의 차이는 전류의 방향이 반대라는 것이다.
본 발명에 따른 전하 펌프는 제 1 출력 단자와 제 2 출력 단자의 두 개의 출력 단자를 포함하는 출력을 가질 수도 있다는 것이다. 각각의 출력 단자는, 제 1 및 제 2 출력 단자에서의 출력 전류가 제 1 및 제 2 전류 사이의 차가 되는 방식으로 제 1 및 제 2 전류원 모두에 접속될 수도 있다. 이 차동 전하 펌프는 양쪽 캐패시터를 충전할 수도 있다.
바람직하게는, 전하 펌프는 출력측의 공통 모드를 제어하는 공통 모드 제거 회로(common mode rejection circuit)를 더 포함한다. 공통 모드 제거 회로는 제 1 및 제 2 출력 단자에 접속된다. 이 회로는 두 전류원으로부터 동일한 전류를 더하고 감한다. 출력측의 공통 모드 레벨은 전하 펌프에 접속된 전압 제어 발진기의 발진 주파수에 영향을 미친다. 따라서 발진 주파수가 양호하게 제어될 수 있다.
바람직하게는, 전류 미러가 제 1 및 제 2 출력 단자에 제 1 및 제 2 전류를 공급하는 데 사용된다. 따라서, 1:1의 미러 비를 갖는 제 1 전류 미러는 제 1 단자에 공급된 제 1 전류를 제 2 전류 단자로 미러링한다. 1:1의 동일한 미러 비를 갖는 제 2 전류 미러는 제 2 단자에 공급된 제 2 전류를 제 1 단자로 미러링한다.
도 1은 종래의 고속 수신기를 도시한 도면.
도 2는 종래의 클록 복구 회로를 도시한 도면.
도 3(a), 3(b) 및 3(c)는 종래의 전하 펌프를 도시한 도면.
도 4는 전하 펌프의 두 개의 디지털 입력 신호 UP 및 DOWN 및 전하 펌프의 출력 전압(VC)대 시간(t)의 그래프를 도시한 도면.
도 5는 종래의 단일 종단형 전하 펌프를 도시한 도면.
도 6은 종래의 차동 전하 펌프를 도시한 도면.
도 7(a), 7(b), 7(c)는 현 기술 수준에 따른 다른 차동 전하 펌프를 도시한 도면.
도 8은 본 발명의 제 1 실시예를 도시한 도면.
도 9는 본 발명의 제 2 실시예를 도시한 도면.
도 10은 본 발명의 제 3 실시예를 도시한 도면.
도 11은 도 9의 실시예의 일특정 구현예를 도시한 도면.
도 12는 도 11의 전하 펌프에 사용된 반전(inversion)을 갖는 전류 미러를 도시한 도면.
도 13은 본 발명의 전하 펌프에 사용될 수 있는 공통 모드 제거 회로를 도시한 도면.
도 14는 본 발명에 따른 전하 펌프의 출력부에서의 공통 모드 측정을 위한 감지 회로를 도시한 도면.
도 15는 본 발명의 제 4 실시예를 도시한 도면.
이하에서는 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 8에 도시되어 있는 본 발명의 제 1 실시예는 두 개의 출력 단자(Out+, Out-)를 포함한다. 출력 단자는 캐패시터(C)에 접속된다. 전하 펌프는 단자(Out+) 및 그라운드에 접속된 전류원을 포함한다. 이 전류원(2)은 출력 단자(Out+)로부터 그라운드로 흐르는 전류(I0+Δx)를 공급한다. 전류원(2)은, 위상 동기 루프 내의 위상 검출기 또는 주파수 검출기로부터 제공되는 입력 신호에 의해 구동된다. 가변 전류(Δx)는 입력 신호의 진폭에 정비례한다. 다른 전류원(8)은 출력 단자(Out+) 및 동작 전압(VDD)에 접속된다. 전류원(8)에 의해 공급된 전류는 I0-Δx이다. 따라서, 크기가 2Δx인 전류가 출력 단자(Out+)로 흐른다. 출력 단자(Out+)는 캐패시터(C)의 다른 측에 접속되고, 캐패시터(C)는 전류 I0-Δx를 공급하는 전류원(6)을 통해 접지된다. 전류원(4)은 출력 단자(Out-) 및 동작 전압(VDD)에 접속된다. 전류(2Δx)는 출력 단자(Out-)로부터 캐패시터(C)로 흐른다.
도 9는 본 발명의 제 2 실시예를 도시한 것이다. 도 9의 전하 펌프도 두 개의 출력 단자(Out+, Out-)를 포함한다. 두 출력 단자(Out+, Out-) 모두 필터에 접속되어 있다. 필터는 도 8에 도시된 캐패시터와 동일한 목적을 갖는데, 즉, 전하 펌프에 의해 전류 출력을 통합한다. 도 9의 회로에서, I0-Δx의 전류는 출력 단자 Out+에 공급되고, 전류 I0+Δx는 출력 단자 Out+로부터 나간다. 따라서, 2Δx의 전류가 필터로부터 출력 단자 Out+로 흐른다. I0+Δx의 전류는 출력 단자 Out+로 공급되고 I0-Δx의 전류는 출력 단자 Out-로부터 나온다. 필터의 충전은 도 8의 전하 펌프와 동일한 원리에 따라서 동작한다. 도 9의 회로에서는 네 개의 상이한 전류원을 사용하는 대신에 단 두 개의 전류원만이 사용된다. 전류원은 출력 단자 Out+를 접지시킨다. 전류(I0+Δx)는 또한 도 9의 전하 펌프에 제공된 전류 미러(14)의 입력부에 공급된다. 전류 미러(14)는 1:1의 전류비를 갖는다. 이것은 전류 미러(14)의 출력부에서의 전류가 전류 미러(14)의 입력부의 전류와 동일하다는 것을 의미한다. 전류 미러(14)의 출력부는 도 9의 전하 펌프의 출력부 Out-에 접속된다. 따라서 전류(I0+Δx)가 출력부 Out-에 공급된다. 전류(I0-Δx)를 공급하는 전류원은 전류 미러(12)에 접속된다. 전류 미러(12)는 또한 1:1의 미러비를 가지며, I0-Δx의 전류를 전하 펌프의 출력 단자 Out+에 공급한다.
도 10은 본 발명의 제 3 실시예를 도시한 것이다. 도 10에 도시된 전하 펌프는 도 8에 도시된 전하 펌프와 대체로 일치한다. 캐패시터(C) 대신에 필터가 도 10에 도시되어 있다. 필터는 도 10의 회로의 캐패시터(C)와 동일한 목적을 갖는다. 또한, 도 10은 공통 모드 제거 회로(22)를 포함한다. 회로(22)는 온도 및 공급 변화로 인해 변할 수 있는 전하 펌프의 출력부에서의 공통 모드 레벨을 제어하는데 사용된다. 공통 모드 제거 회로(22)는 출력 단자(Out+, Out-)에 접속된다. Out+와 Out- 사이의 전압 차는, 연산 증폭기로서 기능하는 펌프 모드 제거 회로의 출력 전압을 변화시킨다. 공통 모드 제거 회로(22)에 의해 출력된 전압은 도 10에 도시된 전류원(4,8)을 제어한다. 이들 전류원에 의해 공급된 전류는 공통 모드 제거 회로(22)의 출력 전압으로 인해 증가하거나 감소한다.
도 11은 도 9의 전하 펌프의 트랜지스터 레벨의 구현예를 도시한 것이다. 전류원(2)은 입력 전류(I0+Δx)를 전하 펌프의 출력 단자(Out+)로 공급한다. 도 11의 전하 펌프의 필터는 두 개의 캐패시터(C)를 포함한다. 전류원(6)은 입력 전류(I0-Δx)를 전하 펌프의 출력 단자(Out-)로 공급한다. 전류원(2)은 전류원(22)을 포함한다. 전류원(22)의 전류(I0+Δx)는 트랜지스터(M1)로 카피되고 전류 미러(14)에 의해 크로스미러링된다. 전류원(6)은 전류원(26)을 포함한다. 전류원(26)의 전류(I0-Δx)는 트랜지스터(M2)로 카피되고 전류 미러(12)에 의해 크로스미러링된다. 이 방법에서, 출력 단자(Out+, Out-)에서의 전류 출력은 Δx의 두 배이다. Δx의 두 배의 신호 전류가 출력 필터에서 흐르며, 도 6으로부터의 캐패시터(2C)가 두 개의 캐패시터(2C)의 직렬 접속으로서 도시되어 있다. 가장 큰 기생 캐패시턴스를 갖는 캐패시터(2C)의 플레이트가 두 캐패시터의 공통 모드에 접속되어 있다. 이 방법에서는 기생 캐패시턴스가 필터의 일부가 아니다.
도 12는 도 11의 전류원(2)을 보다 상세히 도시한 것이다. 전류원의 전류(I0+Δx)는 트랜지스터(M1)로 미러링된다. 미러의 동작 원리는 키르히호프 전압 법칙을 적용함으로써 알 수 있다.
VGS5 + VGS7 = VGS6 + VGS1
도 12의 회로는 네 개의 트랜지스터(M5, M6, M7, M1)를 포함한다. VGS5는 트랜지스터(5)의 게이트 및 소스 양단의 전압 강하이다. VGS7은 트랜지스터 M6의 게이트와 소스 양단의 전압 강하이고, VGS6은 트랜지스터 M6의 게이트 및 소스 양단의 전압 강하를 나타내며, MGS1은 트랜지스터 M1의 게이트와 소스 양단의 전압 강하이다. 트랜지스터(M5, M6)는 일정 전압(VB)을 공급하는 전압원에 접속된다. 트랜지스터(M5, M6)의 드레인은 정전압(VDD)을 공급하는 전압원에 접속된다. 트랜지스터(M6, M7)의 전류는 동일하므로, 다음 조건이 성립한다.
Figure 112006013773719-pct00003
결과적으로, 입력 전류(I0+Δx)는 레일 투 레일 구성으로 작동할 수 있는 출력 트랜지스터(M1)로 카피된다.
도 13은 도 11의 전하 펌프와 함께 사용될 수도 있는 공통 모드 제거 회로를 도시한 것이다. 공통 모드 제거 회로는, 전하 펌프의 출력부에서의 공통 전압을 제어하기 위해 출력 전류(ΔI)를 출력한다. 공통 모드 제거 회로는 9 개의 트랜지스터(M1 내지 M9)를 포함한다. 트랜지스터(M4, M5)는 드레인을 통해 서로 접속된다. 트랜지스터(M4, M5)의 게이트는 전하 펌프의 출력 단자(Out+, Out-)에 접속된다. 트랜지스터(M5, M4)의 소스는 접지된다. 트랜지스터(M4, M5)는 3극 진공관 체제로 제어 트랜지스터로서 동작한다. 트랜지스터(M8, M9) 및 트랜지스터(M7, M6)는 유사한 방식으로 서로 접속된다. 트랜지스터(M6, M7, M8, M9)의 게이트는 일정한 기준 전압(VCM)에 접속된다. 3 개의 트랜지스터(M1, M2, M3)의 게이트는 서로 접속된다. 트랜지스터(M1, M2, M3)의 드레인은 전류원으로부터 정전류 IDC를 수신한다. 트랜지스터(M1, M2)는 축퇴형 전류 미러를 형성한다. 트랜지스터(1, 3)에도 동일하게 적용된다. M2 및 M3의 출력부에서의 미러링 비는 M1, M2, M3의 소스 상에 존재하는 MOS 레지스터의 비에 의존한다. 이해를 돕기 위해, 출력 단자(Out+, Out-)에 접속된 트랜지스터(M4, M5)를 도시하는 도 14를 고려하자. 두 개의 트랜지스터의 저항은 매우 작은 드레인 소스에 대해 변한다.
Figure 112006013773719-pct00004
R5는 트랜지스터(M5)의 저항을 나타내고, R4는 트랜지스터(M4)의 저항을 나타낸다. V1은 트랜지스터(M5)의 게이트 소스 전압이고, V2는 트랜지스터(M4)의 게이트 소스 전압이다. β는 두 트랜지스터 모두의 차동 전류 이득을 나타낸다. VT는 트랜지스터(M4, M5)의 온도 전압이다. 서로 병렬로 접속된 두 트랜지스터(M4, M5)의 총 저항은 다음과 같다.
Figure 112006013773719-pct00005
VCM=V1+V2/2는 전하 펌프의 공통 모드 전압이다. 저항은 VCM<VT 조건이 만족 되는 한, 공통 모드 전압에 의존한다. M2 및 M3의 출력부에서의 DC 전류(IDC)를 차감하는 것에 의해, 에러 신호(+/- ΔI)만이 회로의 출력부로 전송될 것이다. 에러 신호는 출력 단자(Out+, Out-)에서의 공통 모드 전압(VCM)과 밴드 갭 기준 전압(VCM) 사이의 차의 측정치이다.
도 15는 본 발명의 제 4 실시예에 따른 전하 펌프를 도시한 것이다. 도 15의 전하 펌프는 도 11의 전하 펌프와 대체로 일치한다. 출력 단자(Out+, Out-)에 접속된 두 개의 캐패시터(2C)를 갖는 필터는 도 15에 도시되어 있지 않다. 도 15의 전하 펌프가 도 13의 공통 모드 제거 회로를 포함하는 반면에 도 11에는 공통 모드 제거 회로가 도시되어 있지 않다는 점에 있어서, 도 15의 회로는 도 11의 회로와 상이하다. 그 외에는 도 15의 전하 펌프는 도 11에 도시된 전하 펌프와 상이하지 않다. 도 15에 포함된 공통 모드 제거 회로의 정정 전류(ΔI)는 위상 검출기의 전류 미러로 입력된다. 이로써 전하 펌프의 출력 단자(Out+, Out-)로 흐르는 전류는 피드백 제어된다.

Claims (6)

  1. 입력 신호에 따라서 필터를 충전 및 방전하기 위한 출력 전류를 공급하는 전하 펌프에 있어서,
    상기 입력 신호에 연결되어 구동되며, 정전류와 가변 전류 -상기 가변 전류는 상기 입력 신호에 정비례함- 의 합과 동일한 제 1 전류를 공급하도록 구성된 제 1 전류원과,
    상기 입력 신호에 연결되어 구동되며, 상기 정전류에서 상기 가변 전류를 차감한 제 2 전류를 공급하도록 구성된 제 2 전류원과,
    상기 출력 전류를 공급하며, 제 1 출력 단자 및 제 2 출력 단자를 포함하는 출력부 -상기 제 1 출력 단자 및 상기 제 2 출력 단자는 상기 제 1 출력 단자 및 상기 제 2 출력 단자에서의 출력 전류가 상기 제 1 전류와 상기 제 2 전류의 차(difference)가 되는 방식으로 상기 제 1 전류원과 상기 제 2 전류원 양자 모두에 연결됨- 와,
    1:1의 미러비(mirror ratio)를 가지며, 상기 제 1 출력 단자에 공급된 상기 제 1 전류를 상기 제 2 출력 단자로 미러링하도록 구성된 제 1 전류 미러와,
    1:1의 미러비를 가지며, 상기 제 2 출력 단자에 공급된 상기 제 2 전류를 상기 제 1 출력 단자로 미러링하도록 구성된 제 2 전류 미러를 포함하는
    전하 펌프.
  2. 제 1 항에 있어서,
    상기 제 1 전류원은 상기 제 1 전류를 상기 출력부에 공급하도록 구성되고, 상기 제 2 전류원은 상기 출력부로부터 상기 제 2 전류를 수신하도록 구성되는
    전하 펌프.
  3. 제 1 항에 있어서,
    상기 제 2 전류원은 상기 제 2 전류를 상기 출력부에 공급하도록 구성되고, 상기 제 1 전류원은 상기 출력부로부터 상기 제 1 전류를 수신하도록 구성되는
    전하 펌프.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 출력부에서의 공통 모드 레벨(common mode level)을 제어하는 공통 모드 제거 회로(common mode rejection circuit)를 더 포함하되, 상기 공통 모드 제거 회로는 상기 제 1 출력 단자 및 상기 제 2 출력 단자에 접속되고, 상기 공통 모드 제거 회로는 상기 제 1 전류원 및 상기 제 2 전류원으로부터 동일한 전류를 더하고 차감하도록 구성되는
    전하 펌프.
  6. 삭제
KR1020067003869A 2003-08-29 2004-08-06 전하 펌프 KR101087816B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03103252.7 2003-08-29
EP03103252 2003-08-29
PCT/IB2004/051412 WO2005022752A1 (en) 2003-08-29 2004-08-06 Differentuial charge pump with common mode control

Publications (2)

Publication Number Publication Date
KR20060063948A KR20060063948A (ko) 2006-06-12
KR101087816B1 true KR101087816B1 (ko) 2011-11-30

Family

ID=34259233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003869A KR101087816B1 (ko) 2003-08-29 2004-08-06 전하 펌프

Country Status (7)

Country Link
US (1) US7952424B2 (ko)
EP (1) EP1661250A1 (ko)
JP (1) JP4485526B2 (ko)
KR (1) KR101087816B1 (ko)
CN (1) CN100550645C (ko)
TW (1) TW200522526A (ko)
WO (1) WO2005022752A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400204B2 (en) * 2004-06-28 2008-07-15 Silicon Laboratories Inc. Linear phase detector and charge pump
TWI325224B (en) * 2006-02-16 2010-05-21 Realtek Semiconductor Corp Differential charge pump
TWI313970B (en) * 2006-03-30 2009-08-21 Realtek Semiconductor Corp Method and apparatus for generating output signal
JP5959794B2 (ja) 2007-03-05 2016-08-02 株式会社日本触媒 吸水剤及びその製造方法
CN102130681B (zh) * 2010-01-19 2015-08-19 深圳艾科创新微电子有限公司 一种差分锁相环
US8183913B2 (en) * 2010-02-17 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including a charge pump circuit and operating methods thereof
TWI443492B (zh) * 2010-05-17 2014-07-01 Mstar Semiconductor Inc 時脈產生電路與時脈產生方法
WO2012054736A2 (en) * 2010-10-20 2012-04-26 University Of Southern California Charge-based phase locked loop charge pump
TWI416877B (zh) 2010-12-02 2013-11-21 Ind Tech Res Inst 充電泵及使用此充電泵的相位偵測裝置、鎖相迴路與延遲鎖定迴路
US8704568B1 (en) * 2012-09-28 2014-04-22 Analog Devices, Inc. Sub-gate delay adjustment using digital locked-loop
US9325490B2 (en) * 2014-03-20 2016-04-26 Stmicroelectronics International N.V. Referenceless clock and data recovery circuit
TWI547097B (zh) * 2014-07-24 2016-08-21 登豐微電子股份有限公司 延時電路
TWI557528B (zh) * 2014-10-03 2016-11-11 円星科技股份有限公司 電壓產生電路
CN108075654A (zh) * 2016-11-15 2018-05-25 合肥科盛微电子科技有限公司 新型电荷泵结构的电源电压放大器
GB201801910D0 (en) * 2018-02-06 2018-03-21 Analog Devices Global Unlimited Co A non-contacting voltage measuring apparatus
US10361707B2 (en) 2017-11-29 2019-07-23 International Business Machines Corporation Efficient differential charge pump with sense and common mode control
US10615687B1 (en) * 2019-03-19 2020-04-07 Qorvo Us, Inc. DC-DC converter with fast voltage charging circuitry for Wi-Fi cellular applications
US11387789B2 (en) 2019-06-05 2022-07-12 Qorvo Us, Inc. Charge pump tracker circuitry
US12003173B2 (en) 2021-11-09 2024-06-04 Qorvo Us, Inc. Direct current-to-direct current conversion system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052807A1 (en) 2000-04-27 2001-12-20 Vaucher Cicero Silveira Differential phase-locked-loop circuit
US20030034813A1 (en) * 2001-08-16 2003-02-20 Koninklijke Philips Electronics N.V. Differential charge pump
US20040041603A1 (en) 2002-08-30 2004-03-04 Intel Corporation Common mode feedback technique for a low voltage charge pump
US20050083090A1 (en) 2003-10-16 2005-04-21 Micrel, Incorporated Differential charge pump

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0718978A1 (en) * 1994-12-23 1996-06-26 STMicroelectronics S.r.l. Differential charge pump
FR2767977A1 (fr) 1997-08-27 1999-02-26 Philips Electronics Nv Etage de sortie pour pompe de charge faible courant et demodulateur integrant une telle pompe de charge
US6265946B1 (en) 1998-12-31 2001-07-24 Lsi Logic Corporation Differential mode charge pump and loop filter with common mode feedback
US6775344B1 (en) * 1999-04-02 2004-08-10 Storage Technology Corporation Dropout resistant phase-locked loop
JP2000349627A (ja) 1999-06-09 2000-12-15 Sony Corp Ｐｌｌ回路
KR100374631B1 (ko) 2000-06-09 2003-03-04 삼성전자주식회사 전하펌프 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052807A1 (en) 2000-04-27 2001-12-20 Vaucher Cicero Silveira Differential phase-locked-loop circuit
US20030034813A1 (en) * 2001-08-16 2003-02-20 Koninklijke Philips Electronics N.V. Differential charge pump
US20040041603A1 (en) 2002-08-30 2004-03-04 Intel Corporation Common mode feedback technique for a low voltage charge pump
US20050083090A1 (en) 2003-10-16 2005-04-21 Micrel, Incorporated Differential charge pump

Also Published As

Publication number Publication date
TW200522526A (en) 2005-07-01
JP2007504791A (ja) 2007-03-01
CN1842965A (zh) 2006-10-04
KR20060063948A (ko) 2006-06-12
US20060220711A1 (en) 2006-10-05
CN100550645C (zh) 2009-10-14
WO2005022752A1 (en) 2005-03-10
JP4485526B2 (ja) 2010-06-23
US7952424B2 (en) 2011-05-31
EP1661250A1 (en) 2006-05-31

Similar Documents

Publication Publication Date Title
KR101087816B1 (ko) 전하 펌프
EP1738465B1 (en) Fast phase-frequency detector arrangement
KR101141029B1 (ko) Ｐｌｌ들 등의 루프 필터 커패시터들의 누설 전류들의 보상
US6392494B2 (en) Frequency comparator and clock regenerating device using the same
US6011822A (en) Differential charge pump based phase locked loop or delay locked loop
US7248086B2 (en) Leakage compensation for capacitors in loop filters
US7719329B1 (en) Phase-locked loop fast lock circuit and method
US20030042949A1 (en) Current-steering charge pump circuit and method of switching
EP1421694B1 (en) Differential charge pump
KR20120101117A (ko) 아날로그 적분을 디지털 보상하기 위한 위상 동기 루프
US6075406A (en) High speed differential charge pump apparatus and method using a replica circuit to control common mode output voltage
US8553828B2 (en) Clock data restoration device
US7368954B2 (en) Phase comparison circuit and CDR circuit
EP0917292A2 (en) Dual-loop phase-locked loop
Fouzar et al. A CMOS phase-locked loop with an auto-calibrated VCO
JPH08139594A (ja) クロック信号再生回路及び電圧制御発振器の負荷容量制御回路
KR100650521B1 (ko) 클럭/데이터 복원회로 및 그 방법
US20180183445A1 (en) Low-jitter phase-locked loop circuit
Chitturi Major concerns in clock recovery of Manchester-encoded data using a phase lock loop
Yuan Current-Mode Receivers
JPH11330929A (ja) インバータのスイッチング速度制御回路及び方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee