JP2560769B2 - 伝送用集積回路 - Google Patents
伝送用集積回路Info
- Publication number
- JP2560769B2 JP2560769B2 JP63026601A JP2660188A JP2560769B2 JP 2560769 B2 JP2560769 B2 JP 2560769B2 JP 63026601 A JP63026601 A JP 63026601A JP 2660188 A JP2660188 A JP 2660188A JP 2560769 B2 JP2560769 B2 JP 2560769B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- impedance
- external
- resistor
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Devices For Supply Of Signal Current (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は入力電圧に比例した出力電圧を得る伝送用集
積回路に関し、特に電話交換機の加入者回路のアナログ
インタフェース用LSIの伝送特性の温度補償を行う伝送
用集積回路に関するものである。
積回路に関し、特に電話交換機の加入者回路のアナログ
インタフェース用LSIの伝送特性の温度補償を行う伝送
用集積回路に関するものである。
（従来の技術） 従来、この種の伝送用集積回路として、電話交換機の
加入者回路における高耐圧・高精度のアナログインタフ
ェース用LSIがあり、第４図にその２線側から４線への
伝送受信回路を示す。同図の伝送受信回路は、２線端子
AA,BBに接続される外付の抵抗RA,RB、LSI内蔵の受信部1
1と出力部12、及び受信部11と出力部12を接続する外付
のインピーダンスZXから構成される。受信部11は、ダイ
オードD1〜D4及び抵抗R12,R11から成る入力部11l、トラ
ンジスタQ14,Q15及び抵抗R32から成る直流電圧補償回路
112、ダーリントン接続されたトランジスタQ11,Q12及び
抵抗R24乃至R25から成るカレントミラー回路（CMB）11
3、ダーリントン接続されたトランジスタQ13,電流源IO
及び抵抗R26から成るエミッタフォロワ回路114、トラン
ジスタQ21乃至Q24及び抵抗R21乃至R23から成るカレント
ミラー回路115、トランジスタQ25,Q26、抵抗R31及びコ
ンデンサC1から成るリップルフィルタ回路116、及びト
ランジスタQ27と電流源I1から成るバッファ回路117から
構成される。出力部12は演算増幅器OP1と外付の帰還用
抵抗RXから構成される。
加入者回路における高耐圧・高精度のアナログインタフ
ェース用LSIがあり、第４図にその２線側から４線への
伝送受信回路を示す。同図の伝送受信回路は、２線端子
AA,BBに接続される外付の抵抗RA,RB、LSI内蔵の受信部1
1と出力部12、及び受信部11と出力部12を接続する外付
のインピーダンスZXから構成される。受信部11は、ダイ
オードD1〜D4及び抵抗R12,R11から成る入力部11l、トラ
ンジスタQ14,Q15及び抵抗R32から成る直流電圧補償回路
112、ダーリントン接続されたトランジスタQ11,Q12及び
抵抗R24乃至R25から成るカレントミラー回路（CMB）11
3、ダーリントン接続されたトランジスタQ13,電流源IO
及び抵抗R26から成るエミッタフォロワ回路114、トラン
ジスタQ21乃至Q24及び抵抗R21乃至R23から成るカレント
ミラー回路115、トランジスタQ25,Q26、抵抗R31及びコ
ンデンサC1から成るリップルフィルタ回路116、及びト
ランジスタQ27と電流源I1から成るバッファ回路117から
構成される。出力部12は演算増幅器OP1と外付の帰還用
抵抗RXから構成される。
次に動作を説明する。
２線端子AA,BBに印加された交流電圧信号は、受信部1
1のＡ端子側で、RA＋R11＋R21の電圧検出抵抗により、
交流電圧信号に比例した電流iAに変換され、電流iAはCM
A115により抵抗R26に伝送される。一方受信部11のＢ端
子側ではRB＋R12＋R24の電圧検出抵抗により交流電圧信
号に比例した電圧が抵抗分割により抵抗R24の端子に現
われ、トランジスタQ13のエミッタフォロア回路114によ
り抵抗R24と抵抗R26の電圧が加算され、バッファ回路11
7の比例電圧出力端子CSに２線端子AA,BB間の入力電圧V
inに比例した信号が出力される。比例電圧出力端子CSの
電圧は出力部12の演算増幅器OP1、外付のインピーダン
スZX、抵抗RXから成る反転増幅回路を介して４線端子OS
に出力される。
1のＡ端子側で、RA＋R11＋R21の電圧検出抵抗により、
交流電圧信号に比例した電流iAに変換され、電流iAはCM
A115により抵抗R26に伝送される。一方受信部11のＢ端
子側ではRB＋R12＋R24の電圧検出抵抗により交流電圧信
号に比例した電圧が抵抗分割により抵抗R24の端子に現
われ、トランジスタQ13のエミッタフォロア回路114によ
り抵抗R24と抵抗R26の電圧が加算され、バッファ回路11
7の比例電圧出力端子CSに２線端子AA,BB間の入力電圧V
inに比例した信号が出力される。比例電圧出力端子CSの
電圧は出力部12の演算増幅器OP1、外付のインピーダン
スZX、抵抗RXから成る反転増幅回路を介して４線端子OS
に出力される。
ダイオードD1,D2,D3,D4は、２線端子AA,BB側の外来の
雷サージ等から回路を保護する為のもので、これらダイ
オードの働きにより、抵抗R11または抵抗R12以後の回路
には、電源電圧VBBとダイオードのオン電圧VDの和VBB＋
VD以上の電圧は加わらない。サージ印加電圧をVSとする
と抵抗RA,RBに加わる電圧は最大VS−VDの電圧が加わる
ため、抵抗RA,RBは、LSI内部の抵抗を使用するには電力
の関係で難しいので通常は外付の高電力用の抵抗を用い
ている。このため、LSI内部比精度×外部絶対精度によ
り精度を確保する場合には抵抗RA,RBは伝送特性の温度
依存項となる。
雷サージ等から回路を保護する為のもので、これらダイ
オードの働きにより、抵抗R11または抵抗R12以後の回路
には、電源電圧VBBとダイオードのオン電圧VDの和VBB＋
VD以上の電圧は加わらない。サージ印加電圧をVSとする
と抵抗RA,RBに加わる電圧は最大VS−VDの電圧が加わる
ため、抵抗RA,RBは、LSI内部の抵抗を使用するには電力
の関係で難しいので通常は外付の高電力用の抵抗を用い
ている。このため、LSI内部比精度×外部絶対精度によ
り精度を確保する場合には抵抗RA,RBは伝送特性の温度
依存項となる。
以上の説明を数式を用いて説明すると、LSI内部抵抗
は、比精度が良く、温度係数も同一LSI内で一致してお
り、外付インピーダンスZXは、絶対精度が良く、温度係
数が小さい事を考慮し、抵抗RA,RBを外部抵抗とした場
合の伝送係数は以下の様になる。
は、比精度が良く、温度係数も同一LSI内で一致してお
り、外付インピーダンスZXは、絶対精度が良く、温度係
数が小さい事を考慮し、抵抗RA,RBを外部抵抗とした場
合の伝送係数は以下の様になる。
但し、 LSI内部抵抗;R11＋R21＝R12＋R24＝RI1（１＋ｘ） R26＝R24＝RI2（１＋ｘ） x:LSI内部抵抗温度係数 LSI外付インピーダンス;ZX,RX,RA＝RB＝ROUT なお、受信部11の要部は、本出願人により特願昭60−
263867号に信号受信回路として開示している。
263867号に信号受信回路として開示している。
（発明が解決しようとする問題点） しかしながら、前記従来の伝送受信回路では、R
OUT（＝RA＝RB）が、伝送特性温度依存性の要因として
存在している為、高精度の伝送特性を得る事ができなか
った。
OUT（＝RA＝RB）が、伝送特性温度依存性の要因として
存在している為、高精度の伝送特性を得る事ができなか
った。
本発明は以上述べた問題点を解決し、温度変動に対し
て高精度な伝送特性の伝送用集積回路を提供することを
目的とする。
て高精度な伝送特性の伝送用集積回路を提供することを
目的とする。
（問題点を解決するための手段） 本発明は前記問題点を解決するために、外付の抵抗を
介して入力される入力信号の電圧に比例した出力信号を
外付のインピーダンス素子を介して出力する伝送用集積
回路において、前記伝送用集積回路の出力段に内蔵し、
前記外付のインピーダンス素子と接続された内蔵のイン
ピーダンス素子を有し、前記外付のインピーダンス素子
のインピーダンスと前記内蔵のインピーダンス素子のイ
ンピーダンスとの比を前記伝送用集積回路の入力インピ
ーダンスと前記外付の抵抗の抵抗値との比とするもので
ある。
介して入力される入力信号の電圧に比例した出力信号を
外付のインピーダンス素子を介して出力する伝送用集積
回路において、前記伝送用集積回路の出力段に内蔵し、
前記外付のインピーダンス素子と接続された内蔵のイン
ピーダンス素子を有し、前記外付のインピーダンス素子
のインピーダンスと前記内蔵のインピーダンス素子のイ
ンピーダンスとの比を前記伝送用集積回路の入力インピ
ーダンスと前記外付の抵抗の抵抗値との比とするもので
ある。
（作用） 本発明は次のように作用する。外付のインピーダンス
（例えば前述のZX）の一部を伝送用集積回路の出力段に
内蔵することにより、これらのインピーダンスは、入力
側の外付の抵抗（例えば前述のRA,RB＝ROUT）による温
度依存性を相殺するように働く。従って、前記従来技術
の問題点を解決できるのである。
（例えば前述のZX）の一部を伝送用集積回路の出力段に
内蔵することにより、これらのインピーダンスは、入力
側の外付の抵抗（例えば前述のRA,RB＝ROUT）による温
度依存性を相殺するように働く。従って、前記従来技術
の問題点を解決できるのである。
（実施例） 第１図は本発明の一実施例を示す伝送受信回路の構成
図である。同図において、第４図と同一の参照符号は同
一性のある構成要素を示す。相違点を説明すると、外付
のインピーダンスZXをZX1とZX2に分割し、ZX1を外付のZ
X2と直列に受信部11のバッファ回路117の出力（即ちQ27
のエミッタの出力）に内蔵させたことである。
図である。同図において、第４図と同一の参照符号は同
一性のある構成要素を示す。相違点を説明すると、外付
のインピーダンスZXをZX1とZX2に分割し、ZX1を外付のZ
X2と直列に受信部11のバッファ回路117の出力（即ちQ27
のエミッタの出力）に内蔵させたことである。
以下、各構成要素の接続関係について述べる。
２線端子AA,BBは、それぞれ外付保護回路用抵抗RA,RB
の一端に接続される。この抵抗RAの他端にはLSIの内部
（受信部11a）と外部を接続する端子Ａ及び入力部111の
ダイオードD2のカソード、ダイオードD4のアノード、抵
抗R11の一端に接続される。この抵抗R11の他端は抵抗R
21を通してCMA115の入力端子Ｉに接続される。抵抗RBの
他端はLSIの内部と外部を接続する端子Ｂ及び入力部111
のダイオードD1のカソード、ダイオードD3のアノード、
抵抗R12の一端に接続される。この抵抗R12の他端はLSI
内部の抵抗R24の一端、トランジスタQ13のベースに接続
され、抵抗R24の他端はCMB113の入力端子Ｉに接続され
る。ダイオードD1のアノード及びダイオードD2のアノー
ドは電源VBBに接続され、ダイオードD3のカソード及び
ダイオードD4のカソードは地電位Ｇに接続される。CMA1
15の第１の出力端子O1はCMB113の出力端子Ｏに接続され
ると共に同相信号出力端子に接続される。CMA115の基準
端子Ｓはリップルフィルタ回路116のトランジスタQ26の
マルチエミッタに接続され、トランジスタQ26のコレク
タはVBBに接続される。トランジスタQ26のベースはコン
デンサC1の一端、LSI内部抵抗R31に接続され、コンデン
サC1の他端はＧへ、抵抗R31の他端はVBBにそれぞれ接続
される。CMB113の基準端子Ｓは直流電圧補償回路112の
トランジスタQ14及びトランジスタQ15のそれぞれのエミ
ッタに接続される。トランジスタQ14のベース、Q15のベ
ース及びR32は各々接続され、トランジスタQ15のコレク
タ及びR32の他端は、Ｇに接続される。トランジスタQ14
のコレクタ、トランジスタQ13のコレクタは各々和電流
出力端子に接続される。トランジスタQBのエミッタは抵
抗R26の一端に接続され、抵抗R26の他端はトランジスタ
Q27のベース及びCMA115の第２の出力端子O2に接続され
る。バッファ回路117aのQ27のコレクタはVBBに接続さ
れ、そのエミッタはバイアス電流源I1の出力端子及びLS
I内部のインピーダンスZX1に接続される。このインピー
ダンスZX1の他端は、LSIの内部と外部を接続する端子CS
とLSI外部のインピーダンスZX2に接続される。このイン
ピーダンスZX2の他端は、外部の抵抗RXの一端及び演算
増幅器OP1のマイナス入力端子に接続され、演算増幅器O
P1の出力端子OSと抵抗RXの他端が接続され、演算増幅器
OP1のプラス入力端子はＧに接続される。
の一端に接続される。この抵抗RAの他端にはLSIの内部
（受信部11a）と外部を接続する端子Ａ及び入力部111の
ダイオードD2のカソード、ダイオードD4のアノード、抵
抗R11の一端に接続される。この抵抗R11の他端は抵抗R
21を通してCMA115の入力端子Ｉに接続される。抵抗RBの
他端はLSIの内部と外部を接続する端子Ｂ及び入力部111
のダイオードD1のカソード、ダイオードD3のアノード、
抵抗R12の一端に接続される。この抵抗R12の他端はLSI
内部の抵抗R24の一端、トランジスタQ13のベースに接続
され、抵抗R24の他端はCMB113の入力端子Ｉに接続され
る。ダイオードD1のアノード及びダイオードD2のアノー
ドは電源VBBに接続され、ダイオードD3のカソード及び
ダイオードD4のカソードは地電位Ｇに接続される。CMA1
15の第１の出力端子O1はCMB113の出力端子Ｏに接続され
ると共に同相信号出力端子に接続される。CMA115の基準
端子Ｓはリップルフィルタ回路116のトランジスタQ26の
マルチエミッタに接続され、トランジスタQ26のコレク
タはVBBに接続される。トランジスタQ26のベースはコン
デンサC1の一端、LSI内部抵抗R31に接続され、コンデン
サC1の他端はＧへ、抵抗R31の他端はVBBにそれぞれ接続
される。CMB113の基準端子Ｓは直流電圧補償回路112の
トランジスタQ14及びトランジスタQ15のそれぞれのエミ
ッタに接続される。トランジスタQ14のベース、Q15のベ
ース及びR32は各々接続され、トランジスタQ15のコレク
タ及びR32の他端は、Ｇに接続される。トランジスタQ14
のコレクタ、トランジスタQ13のコレクタは各々和電流
出力端子に接続される。トランジスタQBのエミッタは抵
抗R26の一端に接続され、抵抗R26の他端はトランジスタ
Q27のベース及びCMA115の第２の出力端子O2に接続され
る。バッファ回路117aのQ27のコレクタはVBBに接続さ
れ、そのエミッタはバイアス電流源I1の出力端子及びLS
I内部のインピーダンスZX1に接続される。このインピー
ダンスZX1の他端は、LSIの内部と外部を接続する端子CS
とLSI外部のインピーダンスZX2に接続される。このイン
ピーダンスZX2の他端は、外部の抵抗RXの一端及び演算
増幅器OP1のマイナス入力端子に接続され、演算増幅器O
P1の出力端子OSと抵抗RXの他端が接続され、演算増幅器
OP1のプラス入力端子はＧに接続される。
次に本実施例の動作を説明する。
信号源VS及び出力抵抗ROUTより発生した入力信号Vin
は、RA＋R11＋R21＋R24＋R12＋RBの抵抗に加わり、トラ
ンジスタQ13のベース（ｃ点）には、R24に抵抗分割され
た電圧が発生し、トランジスタQ27のベース（ｄ点）に
は Vin/（RA＋RB＋R11＋R12＋R21＋R24） の電流がR26に流れる事より発生する電圧とｃ点に発生
する電圧を加えた電圧が発生する。ｄ点の電圧はトラン
ジスタQ27とI1によるバッファ（電圧フォロア）回路117
によりトランジスタQ27のエミッタ（ｅ点）に同様な電
圧を発生させ、ｅ点に接続されたZX1＋ZX2,RX,OP1によ
る反転増幅回路により出力信号Voutの電圧が４線端子Os
に発生する。これを式に表わすと次のようになる。
は、RA＋R11＋R21＋R24＋R12＋RBの抵抗に加わり、トラ
ンジスタQ13のベース（ｃ点）には、R24に抵抗分割され
た電圧が発生し、トランジスタQ27のベース（ｄ点）に
は Vin/（RA＋RB＋R11＋R12＋R21＋R24） の電流がR26に流れる事より発生する電圧とｃ点に発生
する電圧を加えた電圧が発生する。ｄ点の電圧はトラン
ジスタQ27とI1によるバッファ（電圧フォロア）回路117
によりトランジスタQ27のエミッタ（ｅ点）に同様な電
圧を発生させ、ｅ点に接続されたZX1＋ZX2,RX,OP1によ
る反転増幅回路により出力信号Voutの電圧が４線端子Os
に発生する。これを式に表わすと次のようになる。
但し、 LSI内部インピーダンス： R11＋R21＝R12＋R24＝RI1（１＋ｘ）， R26＝R24＝RI2（１＋ｘ） ZX1（１＋ｘ） ｘはLSI内部抵抗の温度係数 LSI外部インピーダンス： ZX2,RX,RA＝RB＝ROUT 式（２）を変形し展開すると、 である。また、従来の伝送受信回路の伝送係数を、本発
明に対応させて展開すると、 ここで、RI1ZX1＝ROUTZX2とすることにより、式
（３）は、 となり伝送特性温度依存性が改善される。
明に対応させて展開すると、 ここで、RI1ZX1＝ROUTZX2とすることにより、式
（３）は、 となり伝送特性温度依存性が改善される。
これに対し、従来式（４）においては、 が、そのまま温度依存項となる。
第３図に 及び のｘ変動による抵抗の係数の偏差を示す。線Ａ（丸印）
が の傾斜を示し 線Ｂが の傾斜を示す。線Ｂの３本の線は の係数を１（×印）,0.99（三角印）,0.98（黒丸印）と
変えたものであり、温度係数ｘの１に対しての変動の度
合いにより係数を変え適宜偏差が最小になる様設定す
る。ZX1,ZX2が抵抗以外のインピーダンス、例えば、容
量と抵抗の直列接続による複合インピーダンスの場合、
インピーダンス素子の一部をそのまま比精度におきかえ
られる場合は直接おきかえ、直接おきかえられない場合
は、そのインピーダンスにおける抵抗成分の一部をおき
かえて、傾斜が最小になるように１＋ｘと の係数を設定する。
が の傾斜を示し 線Ｂが の傾斜を示す。線Ｂの３本の線は の係数を１（×印）,0.99（三角印）,0.98（黒丸印）と
変えたものであり、温度係数ｘの１に対しての変動の度
合いにより係数を変え適宜偏差が最小になる様設定す
る。ZX1,ZX2が抵抗以外のインピーダンス、例えば、容
量と抵抗の直列接続による複合インピーダンスの場合、
インピーダンス素子の一部をそのまま比精度におきかえ
られる場合は直接おきかえ、直接おきかえられない場合
は、そのインピーダンスにおける抵抗成分の一部をおき
かえて、傾斜が最小になるように１＋ｘと の係数を設定する。
以上のように本実施例によれば、温度変化によらない
高精度な伝送特性が得られる。本発明の方法の施行前と
施行後を実際の定数を代入して得られた周波数（KHz）
−伝送係数（Vout/Vin）のグラフを第３図に示す。同図
において、黒丸印は25℃、黒三角印は０℃、×印は75℃
を示す。
高精度な伝送特性が得られる。本発明の方法の施行前と
施行後を実際の定数を代入して得られた周波数（KHz）
−伝送係数（Vout/Vin）のグラフを第３図に示す。同図
において、黒丸印は25℃、黒三角印は０℃、×印は75℃
を示す。
施行後： 施行前： RI1＝40KΩ,RI2＝20KΩ,ROUT＝4KΩ、RX＝72.7KΩ,ZX1
＝3KΩ， Ｃ＝15nF ｘ→5000ppm/℃（０℃〜75℃）。
＝3KΩ， Ｃ＝15nF ｘ→5000ppm/℃（０℃〜75℃）。
同図に示すように本発明の方法の施行後は伝送特性が
温度変動に対して改善されることがわかる。
温度変動に対して改善されることがわかる。
（発明の効果） 以上詳細に説明したように本発明によれば、外付のイ
ンピーダンスの一部を伝送用集積回路の出力段に内蔵さ
せたので、温度変動に対して伝送特性を改善させること
ができる。
ンピーダンスの一部を伝送用集積回路の出力段に内蔵さ
せたので、温度変動に対して伝送特性を改善させること
ができる。
第１図は本発明の一実施例の構成図、第２図は本実施例
の動作説明図、第３図は本実施例の効果の説明図、第４
図は従来の伝送受信回路の構成図である。 11a……受信部、 12……出力部、 111……入力部、 112……直流電圧補償回路、 113,115……カレントミラー回路（CMB,CMA）、 114……エミッタフォロア回路、 116……リップルフィルタ回路、 117……バッファ回路、 RA,RB,RX……外付の抵抗、 ZX1……内蔵のインピーダンス、 ZX2……外付のインピーダンス。
の動作説明図、第３図は本実施例の効果の説明図、第４
図は従来の伝送受信回路の構成図である。 11a……受信部、 12……出力部、 111……入力部、 112……直流電圧補償回路、 113,115……カレントミラー回路（CMB,CMA）、 114……エミッタフォロア回路、 116……リップルフィルタ回路、 117……バッファ回路、 RA,RB,RX……外付の抵抗、 ZX1……内蔵のインピーダンス、 ZX2……外付のインピーダンス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上原 啓靖 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 井鍋 泰宣 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭60−64535（ＪＰ，Ａ)
Claims (1)
- 【請求項１】外付の抵抗を介して入力される入力信号の
電圧に比例した出力信号を外付のインピーダンス素子を
介して出力する伝送用集積回路において、 前記伝送用集積回路の出力段に内蔵し、前記外付のイン
ピーダンス素子と接続された内蔵のインピーダンス素子
を有し、 前記外付のインピーダンス素子のインピーダンスと前記
内蔵のインピーダンス素子のインピーダンスとの比を前
記伝送用集積回路の入力インピーダンスと前記外付の抵
抗の抵抗値との比とすることを特徴とする伝送用集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63026601A JP2560769B2 (ja) | 1988-02-09 | 1988-02-09 | 伝送用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63026601A JP2560769B2 (ja) | 1988-02-09 | 1988-02-09 | 伝送用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01202972A JPH01202972A (ja) | 1989-08-15 |
| JP2560769B2 true JP2560769B2 (ja) | 1996-12-04 |
Family
ID=12198039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63026601A Expired - Fee Related JP2560769B2 (ja) | 1988-02-09 | 1988-02-09 | 伝送用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560769B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064535A (ja) * | 1983-09-19 | 1985-04-13 | Fujitsu Ltd | 縦バランス調整回路 |
-
1988
- 1988-02-09 JP JP63026601A patent/JP2560769B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01202972A (ja) | 1989-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3199304B2 (ja) | 無線（ｒｆ）入力信号検出回路 | |
| AU599296B2 (en) | Temperature stabilized rf detector | |
| CA1177986A (en) | Balanced current multiplier circuit for a subscriber loop interface circuit | |
| JPH0671186B2 (ja) | 対数増幅回路 | |
| GB1563179A (en) | Differential amplifiers | |
| JP2560769B2 (ja) | 伝送用集積回路 | |
| EP0058005A1 (en) | Protection circuit for an output transistor | |
| US6285258B1 (en) | Offset voltage trimming circuit | |
| JPH0547868B2 (ja) | ||
| JP3214196B2 (ja) | Ａｖ光空間伝送の受光回路 | |
| US5144169A (en) | Operational amplifier circuit | |
| US4340869A (en) | Amplifier for use in a line circuit | |
| JP2970841B2 (ja) | 基準電圧源回路 | |
| JP2991284B2 (ja) | 等価インダクタンス回路 | |
| EP0112358A1 (en) | CURRENT MIRROR CIRCUIT ARRANGEMENT. | |
| JPS6114173Y2 (ja) | ||
| JP2730107B2 (ja) | カレントミラー回路 | |
| US6812744B2 (en) | Integrated circuit beta compensator for external interface circuitry | |
| JPS58272B2 (ja) | トランジスタ整流回路 | |
| JPS5826362Y2 (ja) | 測温回路 | |
| KR100315470B1 (ko) | 하이브리드증폭기에서온도변화에의한입출력임피던스보상회로 | |
| JPS6219772A (ja) | ピ−クホ−ルド回路 | |
| JPS6074858A (ja) | 電話機の送話増幅器回路 | |
| JPH0342825B2 (ja) | ||
| JPS63129704A (ja) | 高速高精度バツフア増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |