JPS58272B2 - トランジスタ整流回路 - Google Patents
トランジスタ整流回路Info
- Publication number
- JPS58272B2 JPS58272B2 JP52091861A JP9186177A JPS58272B2 JP S58272 B2 JPS58272 B2 JP S58272B2 JP 52091861 A JP52091861 A JP 52091861A JP 9186177 A JP9186177 A JP 9186177A JP S58272 B2 JPS58272 B2 JP S58272B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- rectifier circuit
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】
本発明は、温度補償回路を備えた微小電圧用トランジス
タ整流回路に関する。
タ整流回路に関する。
交流電圧の整流回路には、ダイオードを使用した整流回
路があるが、これはダイオードの順方向電圧ＶＦが０．
７Ｖ程度（シリコンダイオードの場合）あるため、低レ
ベル交流電圧の整流には適さない。
路があるが、これはダイオードの順方向電圧ＶＦが０．
７Ｖ程度（シリコンダイオードの場合）あるため、低レ
ベル交流電圧の整流には適さない。
そこで低レベル交流電圧の整流にはＢ級にバイアスした
トランジスタを用いた整流回路が使用されているが、こ
れは温度特性が悪いという欠点が有る。
トランジスタを用いた整流回路が使用されているが、こ
れは温度特性が悪いという欠点が有る。
第１図は従来のトランジスタ整流回路の１例を示す。
Ｔｒｌは整流用トランジスタで、入力の交流電圧ｅが加
えられるそのベースとアースとの間には抵抗Ｒ１，Ｒ４
が接続され、該トランジスタのエミッタと負電圧電源−
Ｅｄとの間には抵抗Ｒ３が接続され、抵抗Ｒ１とＲ４と
の接続点Ｐ１と電源−Ｅｄとの間には図示極性のバイア
ス用ダイオードｄが接続される。
えられるそのベースとアースとの間には抵抗Ｒ１，Ｒ４
が接続され、該トランジスタのエミッタと負電圧電源−
Ｅｄとの間には抵抗Ｒ３が接続され、抵抗Ｒ１とＲ４と
の接続点Ｐ１と電源−Ｅｄとの間には図示極性のバイア
ス用ダイオードｄが接続される。
また該トランジスタのコレクタとアースとの間には抵抗
Ｒ２が接続され、該抵抗には並列に平滑コンデンサＣ１
が接続される。
Ｒ２が接続され、該抵抗には並列に平滑コンデンサＣ１
が接続される。
次に動作を説明するに、トランジスタＴ ｒ １のベー
スとアースとの間には前述のように整流すべき交流入力
電圧ｅ＝Ｅｓｉｎωｔを入力する。
スとアースとの間には前述のように整流すべき交流入力
電圧ｅ＝Ｅｓｉｎωｔを入力する。
ところで微小交流電圧をトランジスタで理想的に半波整
流するには、トランジスタがＢ級動作するようにベース
、エミッタ間電圧部ちバイアス電圧ＶＢを与えてやる必
要があり、かゝる働きをするのが本回路では抵抗Ｒ４と
ダイオードｄである。
流するには、トランジスタがＢ級動作するようにベース
、エミッタ間電圧部ちバイアス電圧ＶＢを与えてやる必
要があり、かゝる働きをするのが本回路では抵抗Ｒ４と
ダイオードｄである。
該ダイオードと抵抗Ｒ４の回路には負電圧電源−Ｅｄに
より電流ＩＦが流れ、この電流は該ダイオードを順方向
に流れるから、ダイオードのＶＦ−ＩＦ特性から定まる
順方向電圧降下ＶＦが生じ、該電圧が抵抗Ｒ１゜Ｒ３を
介してトランジスタＴｒ１のベース、エミッタ間に印加
される。
より電流ＩＦが流れ、この電流は該ダイオードを順方向
に流れるから、ダイオードのＶＦ−ＩＦ特性から定まる
順方向電圧降下ＶＦが生じ、該電圧が抵抗Ｒ１゜Ｒ３を
介してトランジスタＴｒ１のベース、エミッタ間に印加
される。
トランジスタのベース、エミッタ間もダイオードｄとは
ゞ同じ順方向特性を有するから、結局トランジスタＴｒ
１はそのＶＢＥ−ＩＣ特性の立上り附近にバイアスされ
ることになり、該トランジスタはＢ級動作する。
ゞ同じ順方向特性を有するから、結局トランジスタＴｒ
１はそのＶＢＥ−ＩＣ特性の立上り附近にバイアスされ
ることになり、該トランジスタはＢ級動作する。
従って、この整流回路に前記の入力電圧ｅ＝Ｅｓｉｎω
ｔを入力すると、該入力電圧はトランジスタＴｒ１によ
って半波整流され、かつコンデンサＣ１によって平滑さ
れ、その出力電圧Ｖ０は次式のようになる。
ｔを入力すると、該入力電圧はトランジスタＴｒ１によ
って半波整流され、かつコンデンサＣ１によって平滑さ
れ、その出力電圧Ｖ０は次式のようになる。
上式の右辺第１項は入力電圧ｅの半波整流波形を平滑し
、それに整流回路の利得、即ちに１＝Ｒ２／Ｒ３を乗じ
たものを示す。
、それに整流回路の利得、即ちに１＝Ｒ２／Ｒ３を乗じ
たものを示す。
また右辺第２項のＣは、温度変化による出力電圧Ｖ０の
変化を総括的に示す項であり、種々の因子を含む。
変化を総括的に示す項であり、種々の因子を含む。
例えば前述のようにトランジスタＴｒ１のベース、エミ
ッタ間はダイオードｄによってＶＢＥ−ＩＣ特性の立ち
上り附近にバイアスされ、Ｂ級動作するが、完全なり級
バイアスというのは実際には得られず、バイアス点のず
れおよびＶＢＥ−ＩＣ特性の非直線性等により入力電圧
ｅが零であってもトランジスタＴｒ１には微小ながら電
流Ｉｃが流れる。
ッタ間はダイオードｄによってＶＢＥ−ＩＣ特性の立ち
上り附近にバイアスされ、Ｂ級動作するが、完全なり級
バイアスというのは実際には得られず、バイアス点のず
れおよびＶＢＥ−ＩＣ特性の非直線性等により入力電圧
ｅが零であってもトランジスタＴｒ１には微小ながら電
流Ｉｃが流れる。
これが上記の第２項Ｃであり、これは温度によるトラン
ジスタの特性変動により変化する。
ジスタの特性変動により変化する。
また低レベル入力電圧に対する整流回路のダイナミック
レンジが制限されるのも、この温度依存成分Ｃに依る。
レンジが制限されるのも、この温度依存成分Ｃに依る。
温度依存成分Ｃの温度変化は、トランジスタＴｒ１のＶ
ＢＥ−Ｉｃ特性とバイアス用ダイオードｄのＶＦ−ＩＦ
特性の各温度特性の相異にあると思われる。
ＢＥ−Ｉｃ特性とバイアス用ダイオードｄのＶＦ−ＩＦ
特性の各温度特性の相異にあると思われる。
このように従来のトランジスタ整流回路では、温度変化
によって出力電圧が変化し、また低レベル入力電圧に対
する整流回路のダイナミックレンジが制限されるという
欠点がある。
によって出力電圧が変化し、また低レベル入力電圧に対
する整流回路のダイナミックレンジが制限されるという
欠点がある。
本発明はかゝる欠点を解決するために、従来のトランジ
スタ整流回路に温度補償回路を付加して、整流回路の出
力電圧を温度変化に拘わらず一定にでき、更に低レベル
入力電圧に対する整流回路のダイナミックレンジを拡大
できる温度補償回路付きトランジスタ整流回路を提供し
ようとするものである。
スタ整流回路に温度補償回路を付加して、整流回路の出
力電圧を温度変化に拘わらず一定にでき、更に低レベル
入力電圧に対する整流回路のダイナミックレンジを拡大
できる温度補償回路付きトランジスタ整流回路を提供し
ようとするものである。
本発明のトランジスタ整流回路は交流入力電圧が加えら
れ、ベース−エミッタ間をダイオードによってＢ級にバ
イアスされている第１のトランジスタより成る第１の回
路、第１のトランジスタのベース−エミッタ間バイアス
用ダイオードと抵抗との接続点より第２のトランジスタ
のベースに抵抗を介して接続される第２のトランジスタ
より成る第２の回路、および一対の入力端子をこれら第
１．第２のトランジスタの各コレクタに接続した差動増
幅回路を具備し、前記第２の回路と前記差動増幅回路に
より温度補正を行なうようにしてなること特徴とするが
、以下図面に示す実施例を参照しながら本発明の詳細な
説明する。
れ、ベース−エミッタ間をダイオードによってＢ級にバ
イアスされている第１のトランジスタより成る第１の回
路、第１のトランジスタのベース−エミッタ間バイアス
用ダイオードと抵抗との接続点より第２のトランジスタ
のベースに抵抗を介して接続される第２のトランジスタ
より成る第２の回路、および一対の入力端子をこれら第
１．第２のトランジスタの各コレクタに接続した差動増
幅回路を具備し、前記第２の回路と前記差動増幅回路に
より温度補正を行なうようにしてなること特徴とするが
、以下図面に示す実施例を参照しながら本発明の詳細な
説明する。
第２図は、本発明に係る温度補償回路付きトランジスタ
整流回路を示す。
整流回路を示す。
この図から明らかなように本回路は、第１図に示したト
ランジスタ整流回路Ｔｒ１ 、Ｒ２、Ｒ３等に、負電圧
電源−Ｅｄとアース間に接続された抵抗Ｒ６、トランジ
スタＴｒ２、抵抗Ｒ５の直列回路と、差動増幅器ＩＣ１
を付加してなる。
ランジスタ整流回路Ｔｒ１ 、Ｒ２、Ｒ３等に、負電圧
電源−Ｅｄとアース間に接続された抵抗Ｒ６、トランジ
スタＴｒ２、抵抗Ｒ５の直列回路と、差動増幅器ＩＣ１
を付加してなる。
このトランジスタＴｒ２のベースはダイオードｄと抵抗
Ｒ４との接続点Ｐ１に抵抗Ｒ７を介して接続して、トラ
ンジスタＴｒ１と同様に８級バイアスする。
Ｒ４との接続点Ｐ１に抵抗Ｒ７を介して接続して、トラ
ンジスタＴｒ１と同様に８級バイアスする。
またトランジスタＴｒ１のコレクタは抵抗Ｒ８を介して
該差動増幅器ＩＣ１の負入力端に、またトランジスタＴ
ｒ２のコレクタは抵抗Ｒ９を介して差動増幅器ＩＣ１の
正入力端に接続する。
該差動増幅器ＩＣ１の負入力端に、またトランジスタＴ
ｒ２のコレクタは抵抗Ｒ９を介して差動増幅器ＩＣ１の
正入力端に接続する。
更に該差動増幅器の負入力端と出力端との間には帰還抵
抗Ｒ１０を接続し、正入力端とアース間には抵抗Ｒ１１
を接続する。
抗Ｒ１０を接続し、正入力端とアース間には抵抗Ｒ１１
を接続する。
これらの一点鎖線ｌで囲んだ付加部分で、温度補償を行
なう。
なう。
次に動作を説明するに、トランジスタＴｒ１のベースと
アース間に入力電圧ｅ＝ＥＳ１ｎωｔを入力すると、前
述したように該トランジスタのコレクタと抵抗Ｒ２との
接続点Ｐ２にはＶＡ ＝に１（Ｅ／π）＋Ｃなる電圧が
出力され、これは抵抗Ｒ８を介して差動増幅器ＩＣ１の
負入力端に加えられる。
アース間に入力電圧ｅ＝ＥＳ１ｎωｔを入力すると、前
述したように該トランジスタのコレクタと抵抗Ｒ２との
接続点Ｐ２にはＶＡ ＝に１（Ｅ／π）＋Ｃなる電圧が
出力され、これは抵抗Ｒ８を介して差動増幅器ＩＣ１の
負入力端に加えられる。
トランジスタＴｒ２は、抵抗Ｒ７を介してダイオードｄ
によってＶＢＥ−ＩＣ特性の立上り附近にバイアスされ
るのみで入力電圧ｅは加えられないから、コレクタと抵
抗Ｒ５との接続点Ｐ３には温度依存電圧ＶＢ＝Ｃを出力
し、これは抵抗Ｒ９を介して差動増幅器ＩＣ１の正入力
端に加えられる。
によってＶＢＥ−ＩＣ特性の立上り附近にバイアスされ
るのみで入力電圧ｅは加えられないから、コレクタと抵
抗Ｒ５との接続点Ｐ３には温度依存電圧ＶＢ＝Ｃを出力
し、これは抵抗Ｒ９を介して差動増幅器ＩＣ１の正入力
端に加えられる。
差動増幅器は入力電圧の差に比例する出力を生じるから
温度依存電圧Ｃは消去され、該差動増幅器の出力端には
電圧ＶＡとＶＢの差に比例した電圧Ｖ０＝に１・Ｋ２Ｅ
／πが出力される。
温度依存電圧Ｃは消去され、該差動増幅器の出力端には
電圧ＶＡとＶＢの差に比例した電圧Ｖ０＝に１・Ｋ２Ｅ
／πが出力される。
なおに２は差動増幅器の利得で、Ｋ２＝Ｒ１０／Ｒ８で
ある。
ある。
次に本回路の回路定数の決定法について説明する。
抵抗Ｒ１，Ｒ７は整流回路の入力インピーダンス決定用
およびトランジスタＴｒ１．Ｔｒ２のベースバイアス用
であって、Ｒ１−Ｒ７と設定する。
およびトランジスタＴｒ１．Ｔｒ２のベースバイアス用
であって、Ｒ１−Ｒ７と設定する。
抵抗Ｒ４はダイオードｄのバイアス電流設定用であって
、バイアス電流を３ｍＡ程度にすることができるものが
良い。
、バイアス電流を３ｍＡ程度にすることができるものが
良い。
抵抗Ｒ２、ＲｓおよびＲ５、Ｒ６は整流回路の利得決定
用である。
用である。
入力インピーダンスに対しては、抵抗Ｒ３、Ｒ６はｈＦ
Ｅ倍になるので殆んど影響せず、これは主として抵抗Ｒ
１によって定まる。
Ｅ倍になるので殆んど影響せず、これは主として抵抗Ｒ
１によって定まる。
抵抗Ｒ５，Ｒ６は整流回路の整流出力に含まれる温度依
存電圧Ｃと同じ温度依存電圧を得るためＲ２＝Ｒ５、Ｒ
３＝ Ｒ６と設定する。
存電圧Ｃと同じ温度依存電圧を得るためＲ２＝Ｒ５、Ｒ
３＝ Ｒ６と設定する。
抵抗Ｒ８〜Ｒ１１は差動増幅器ＩＣ１の利得決定用であ
る。
る。
次に温度特性の実測例を示す。
第３図は、第１図に示した温度補償回路の無い従来のト
ランジスタ整流回路および第２図に示した本発明に係る
温度補償回路付きトランジスタ整流回路の、温度特性お
よび入出力特性の測定に用いた被測定回路を示す。
ランジスタ整流回路および第２図に示した本発明に係る
温度補償回路付きトランジスタ整流回路の、温度特性お
よび入出力特性の測定に用いた被測定回路を示す。
１は利得３４ｄＢの増幅器、２は上述いずれかの整流回
路、３は利得２０ｄＢの増幅器である。
路、３は利得２０ｄＢの増幅器である。
なお増幅器１および増幅器３の温度特性は無視できる。
第４図は、上述の被測定回路で測定した各整流回路の温
度特性を示し、Ａは本発明の温度補償回路付き整流回路
の、Ｂは従来の温度補償回路の無い整流回路の温度特性
を示す。
度特性を示し、Ａは本発明の温度補償回路付き整流回路
の、Ｂは従来の温度補償回路の無い整流回路の温度特性
を示す。
なお測定データは、２０℃に於ける整流電圧を基準とし
てデシベル表示しである。
てデシベル表示しである。
第５図は、前述の被測定回路で測定した各整流回路の入
出力特性を示し、Ａは本発明の温度補償回路付き整流回
路の、Ｂは従来の温度補償回路の無い整流回路の、Ｃは
理想的な整流回路の入出力特性を示す。
出力特性を示し、Ａは本発明の温度補償回路付き整流回
路の、Ｂは従来の温度補償回路の無い整流回路の、Ｃは
理想的な整流回路の入出力特性を示す。
図面で明らかなように温度補償回路が無い整流回路では
、低レベル域での直線性が損なわれているが、これは（
１）式で示した温度依存電圧Ｃが定常的に生じるためで
ある。
、低レベル域での直線性が損なわれているが、これは（
１）式で示した温度依存電圧Ｃが定常的に生じるためで
ある。
また温度補償回路付き整流回路でも低レベル域での直線
性が損なわれているが、これはトランジスタＴｒ２での
温度補償が過補償なためであり、バイアス用ダイオード
のバイアス電流ＩＦの設定を変えることにより、直線性
は改善できる。
性が損なわれているが、これはトランジスタＴｒ２での
温度補償が過補償なためであり、バイアス用ダイオード
のバイアス電流ＩＦの設定を変えることにより、直線性
は改善できる。
以上詳細に説明したように本発明によれば、温度変化に
拘らず整流回路の出力電圧をはゞ一定にすることができ
、また低レベル入力電圧に対する整流回路のダイナミッ
クレンジを拡大することができる。
拘らず整流回路の出力電圧をはゞ一定にすることができ
、また低レベル入力電圧に対する整流回路のダイナミッ
クレンジを拡大することができる。
第１図は温度補償回路が無い従来のトランジスタ整流回
路図、第２図は本発明に係る温度補償回路付きトランジ
スタ整流回路図、第３図は各整流回路の温度特性および
入出力特性を測定した被測定回路の構成を示すブロック
ダイヤグラム、第４図は各整流回路の温度特性を示す図
表、第５図は各整流回路の入出力特性を示す図表である
。 図面でＴｒｌ 、Ｔｒ２はトランジスタ、ｄはバイアス
用ダイオード、ＩＣ１は差動増幅器、Ｃ１は平滑用コン
デンサ、Ｃ２はバイパス用コンデンサ、Ｒ１−Ｒ１１は
抵抗である。
路図、第２図は本発明に係る温度補償回路付きトランジ
スタ整流回路図、第３図は各整流回路の温度特性および
入出力特性を測定した被測定回路の構成を示すブロック
ダイヤグラム、第４図は各整流回路の温度特性を示す図
表、第５図は各整流回路の入出力特性を示す図表である
。 図面でＴｒｌ 、Ｔｒ２はトランジスタ、ｄはバイアス
用ダイオード、ＩＣ１は差動増幅器、Ｃ１は平滑用コン
デンサ、Ｃ２はバイパス用コンデンサ、Ｒ１−Ｒ１１は
抵抗である。
Claims (1)
- １ 交流入力電圧が加えられ、ベース−エミッタ間をダ
イオードによってＢ級にバイアスされている第１のトラ
ンジスタより成る第１の回路、第１のトランジスタのベ
ース−エミッタ間バイアス用ダイオードと抵抗との接続
点より第２のトランジスタのベースに抵抗を介して接続
される第２のトランジスタより成る第２の回路、および
一対の入力端子をこれら第１．第２のトランジスタの各
コレクタに接続した差動増幅回路を具備し、前記第２の
回路と前記差動増幅回路により温度補正を行なうように
してなることを特徴とするトランジスタ整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52091861A JPS58272B2 (ja) | 1977-07-29 | 1977-07-29 | トランジスタ整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52091861A JPS58272B2 (ja) | 1977-07-29 | 1977-07-29 | トランジスタ整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5426424A JPS5426424A (en) | 1979-02-28 |
| JPS58272B2 true JPS58272B2 (ja) | 1983-01-06 |
Family
ID=14038325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52091861A Expired JPS58272B2 (ja) | 1977-07-29 | 1977-07-29 | トランジスタ整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58272B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57174267A (en) * | 1981-04-20 | 1982-10-26 | Ricoh Co Ltd | Ink jetting head |
| NL8301138A (nl) * | 1983-03-31 | 1984-10-16 | Philips Nv | Stroombronschakeling. |
| BR8803970A (pt) * | 1988-07-15 | 1990-03-20 | Metal Leve Sa | Embolo articulado refrigerado |
-
1977
- 1977-07-29 JP JP52091861A patent/JPS58272B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5426424A (en) | 1979-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0774811B2 (ja) | 入力電気信号のレベル測定回路 | |
| KR20020081135A (ko) | 다이내믹레인지가 넓은 소형화 가능한 송신기의 검파회로 | |
| JPS6111546B2 (ja) | ||
| JPS58272B2 (ja) | トランジスタ整流回路 | |
| JPH01318308A (ja) | 対数増幅器 | |
| JP3315921B2 (ja) | 温度検出回路 | |
| JPS631454Y2 (ja) | ||
| JPS60209186A (ja) | 電圧検出回路 | |
| JPS6142239Y2 (ja) | ||
| JPS6019372Y2 (ja) | 温度補償回路 | |
| JPS6227627B2 (ja) | ||
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JPH0216042B2 (ja) | ||
| JPS6211034Y2 (ja) | ||
| JP3423150B2 (ja) | レベル検出回路 | |
| JPH0435776Y2 (ja) | ||
| JPH0685582A (ja) | 送信パワー検出装置 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JPS58127134A (ja) | 温度検出回路 | |
| JP3943767B2 (ja) | 電圧比検出回路 | |
| JP2000349561A (ja) | 整流回路 | |
| JPS5981562A (ja) | 全波整流回路 | |
| JPH0425767A (ja) | 半導体装置の温度特性補正装置 | |
| JPS6126870A (ja) | ピ−ク値検出回路 |