JPH09326644A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH09326644A JPH09326644A JP14266696A JP14266696A JPH09326644A JP H09326644 A JPH09326644 A JP H09326644A JP 14266696 A JP14266696 A JP 14266696A JP 14266696 A JP14266696 A JP 14266696A JP H09326644 A JPH09326644 A JP H09326644A
- Authority
- JP
- Japan
- Prior art keywords
- output
- stage
- transistor
- negative feedback
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ２段反転増幅回路を基本として構成した従来
の増幅回路では、各増幅段での信号の遅延によるゲイン
の低下が入力信号が高くなるほど顕著になって限界周波
数が低くなり、広帯域の増幅回路の実現が困難になる課
題があった。 【解決手段】 ベース接地回路を基本構成とするベース
側を交流的に接地していない初段増幅部を構成するＮＰ
ＮトランジスタＱ１と、前記初段増幅部のＮＰＮランジ
スタＱ１のコレクタ側から得られた信号をエミッタフォ
ロワで受ける出力段ＮＰＮトランジスタＱ２と、オープ
ンゲインを低下させることなく、前記出力段ＮＰＮトラ
ンジスタＱ２のエミッタフォロワ出力を比較的低抵抗の
分圧回路で分圧し、その出力をエミッタフォロワで受
け、そのエミッタフォロワ出力により前記初段増幅部の
ベース側に対し負帰還をかける負帰還ループとを備え
る。
の増幅回路では、各増幅段での信号の遅延によるゲイン
の低下が入力信号が高くなるほど顕著になって限界周波
数が低くなり、広帯域の増幅回路の実現が困難になる課
題があった。 【解決手段】 ベース接地回路を基本構成とするベース
側を交流的に接地していない初段増幅部を構成するＮＰ
ＮトランジスタＱ１と、前記初段増幅部のＮＰＮランジ
スタＱ１のコレクタ側から得られた信号をエミッタフォ
ロワで受ける出力段ＮＰＮトランジスタＱ２と、オープ
ンゲインを低下させることなく、前記出力段ＮＰＮトラ
ンジスタＱ２のエミッタフォロワ出力を比較的低抵抗の
分圧回路で分圧し、その出力をエミッタフォロワで受
け、そのエミッタフォロワ出力により前記初段増幅部の
ベース側に対し負帰還をかける負帰還ループとを備え
る。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＣＣＤ撮像
素子により得られる映像信号を増幅する広帯域増幅器に
用いて好適な増幅回路に関するものである。
素子により得られる映像信号を増幅する広帯域増幅器に
用いて好適な増幅回路に関するものである。
【０００２】
【従来の技術】広帯域信号を取り扱う従来の増幅回路と
しては、オペアンプがよく用いられているが、その他に
２段反転増幅回路やベース接地増幅回路が用いられる。
これら２段反転増幅回路やベース接地増幅回路におい
て、広帯域、低歪、安定動作が要求される場合、オープ
ンゲインを確保して負帰還をかけることが行われる。図
２の（イ）は、入力端子１から入力される信号ｖｉｎを
増幅する初段増幅トランジスタ２と、該初段増幅トラン
ジスタ２のコレクタ出力をさらに増幅する出力段トラン
ジスタ３とを有し、直流分を含む負帰還を実現する２段
反転増幅回路を示す回路図である。この２段反転増幅回
路は、出力段トランジスタ３のコレクタ側の出力端子４
から取り出される出力信号ｖｏｕｔをトランジスタ２の
エミッタ側へ負帰還させるための負帰還ループを備えて
いる。この負帰還ループは、トランジスタ３のコレクタ
とトランジスタ２のエミッタ間に接続された抵抗６と抵
抗７の直列回路からなる。この２段反転増幅回路ではオ
ーディオ帯域を満足することは容易であるのに対し、帯
域を広げてＲＦ帯域まで広げるにはトランジスタ３の残
留ベース電荷放出のための抵抗５を追加したり、高域補
償のためのコンデンサ８をトランジスタ３のエミッタ側
とグランド間へ挿入する必要が生じる。
しては、オペアンプがよく用いられているが、その他に
２段反転増幅回路やベース接地増幅回路が用いられる。
これら２段反転増幅回路やベース接地増幅回路におい
て、広帯域、低歪、安定動作が要求される場合、オープ
ンゲインを確保して負帰還をかけることが行われる。図
２の（イ）は、入力端子１から入力される信号ｖｉｎを
増幅する初段増幅トランジスタ２と、該初段増幅トラン
ジスタ２のコレクタ出力をさらに増幅する出力段トラン
ジスタ３とを有し、直流分を含む負帰還を実現する２段
反転増幅回路を示す回路図である。この２段反転増幅回
路は、出力段トランジスタ３のコレクタ側の出力端子４
から取り出される出力信号ｖｏｕｔをトランジスタ２の
エミッタ側へ負帰還させるための負帰還ループを備えて
いる。この負帰還ループは、トランジスタ３のコレクタ
とトランジスタ２のエミッタ間に接続された抵抗６と抵
抗７の直列回路からなる。この２段反転増幅回路ではオ
ーディオ帯域を満足することは容易であるのに対し、帯
域を広げてＲＦ帯域まで広げるにはトランジスタ３の残
留ベース電荷放出のための抵抗５を追加したり、高域補
償のためのコンデンサ８をトランジスタ３のエミッタ側
とグランド間へ挿入する必要が生じる。
【０００３】図２の（ロ）はベース接地増幅回路を示す
回路図である。このベース接地増幅回路では、出力段が
トランジスタ１１によるエミッタフォロワを構成してお
り、電圧増幅作用はなく、従って信号の遅延は少ない。
そして、負帰還をかけることが出来れば、帯域の充分広
い広帯域増幅回路となるが、トランジスタ１２のベース
がコンデンサ１３により交流的に接地されているので負
帰還ループを構成できない。
回路図である。このベース接地増幅回路では、出力段が
トランジスタ１１によるエミッタフォロワを構成してお
り、電圧増幅作用はなく、従って信号の遅延は少ない。
そして、負帰還をかけることが出来れば、帯域の充分広
い広帯域増幅回路となるが、トランジスタ１２のベース
がコンデンサ１３により交流的に接地されているので負
帰還ループを構成できない。
【０００４】これに対し図２の（ハ）に示すように、ト
ランジスタ１２のベースとコンデンサ１３との間に、コ
ンデンサ１３と直列に抵抗１４を挿入することで、出力
信号ｖｏｕｔによりトランジスタ１２へ負帰還をかける
抵抗１５による負帰還ループを構成することが可能であ
る。
ランジスタ１２のベースとコンデンサ１３との間に、コ
ンデンサ１３と直列に抵抗１４を挿入することで、出力
信号ｖｏｕｔによりトランジスタ１２へ負帰還をかける
抵抗１５による負帰還ループを構成することが可能であ
る。
【０００５】
【発明が解決しようとする課題】以上のように、数個の
トランジスタを用いて広帯域の増幅回路を実現しようと
すると、図２の（イ）に示す２段反転増幅回路を基本と
して構成した従来の増幅回路では、初段増幅トランジス
タ２と出力段トランジスタ３とで信号増幅が行われるた
め、各増幅段での信号の遅延によるゲインの低下が入力
信号の周波数が高くなるほど顕著になって限界周波数が
低くなっていしまい、広帯域の増幅回路の実現が困難に
なる課題があった。
トランジスタを用いて広帯域の増幅回路を実現しようと
すると、図２の（イ）に示す２段反転増幅回路を基本と
して構成した従来の増幅回路では、初段増幅トランジス
タ２と出力段トランジスタ３とで信号増幅が行われるた
め、各増幅段での信号の遅延によるゲインの低下が入力
信号の周波数が高くなるほど顕著になって限界周波数が
低くなっていしまい、広帯域の増幅回路の実現が困難に
なる課題があった。
【０００６】また、図２の（ハ）に示すベース接地増幅
回路を基本として構成した従来の増幅回路では、負帰還
ループを構成して帯域を広げることが可能となる一方
で、特に高周波帯域でオープンゲインが下がってしまい
広帯域、低歪、安定動作を実現するフィードバック効果
が充分に発揮できない課題があった。
回路を基本として構成した従来の増幅回路では、負帰還
ループを構成して帯域を広げることが可能となる一方
で、特に高周波帯域でオープンゲインが下がってしまい
広帯域、低歪、安定動作を実現するフィードバック効果
が充分に発揮できない課題があった。
【０００７】そこで本発明の目的は、少ない数のトラン
ジスタを用いて広帯域、低歪、安定動作を安価に実現で
きる増幅回路を提供することにある。
ジスタを用いて広帯域、低歪、安定動作を安価に実現で
きる増幅回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため、ベース接地回路を基本構成とするベース側を
交流的に接地していないバイポーラトランジスタを用い
た初段増幅部と、該初段増幅部のバイポーラトランジス
タのコレクタ側から得られた信号をエミッタフォロワで
受け、そのエミッタフォロワ出力を出力信号とする出力
段バイポーラトランジスタと、オープンゲインを低下さ
せることなく、前記エミッタフォロワ出力をもとに前記
初段増幅部に対し負帰還をかける負帰還ループとを備え
たことを特徴とする。
するため、ベース接地回路を基本構成とするベース側を
交流的に接地していないバイポーラトランジスタを用い
た初段増幅部と、該初段増幅部のバイポーラトランジス
タのコレクタ側から得られた信号をエミッタフォロワで
受け、そのエミッタフォロワ出力を出力信号とする出力
段バイポーラトランジスタと、オープンゲインを低下さ
せることなく、前記エミッタフォロワ出力をもとに前記
初段増幅部に対し負帰還をかける負帰還ループとを備え
たことを特徴とする。
【０００９】また本発明は、ゲート接地回路を基本構成
とするゲート側が交流的に接地されていない電界効果ト
ランジスタを用いた初段増幅部と、該初段増幅部の電界
効果トランジスタのドレーン側から得られた信号をソー
スフォロワで受け、そのソースフォロワ出力を出力信号
とする出力段電界効果トランジスタと、オープンゲイン
を低下させることなく、前記ソースフォロワ出力をもと
に前記初段増幅部に対し負帰還をかける負帰還ループと
を備えたことを特徴とする。
とするゲート側が交流的に接地されていない電界効果ト
ランジスタを用いた初段増幅部と、該初段増幅部の電界
効果トランジスタのドレーン側から得られた信号をソー
スフォロワで受け、そのソースフォロワ出力を出力信号
とする出力段電界効果トランジスタと、オープンゲイン
を低下させることなく、前記ソースフォロワ出力をもと
に前記初段増幅部に対し負帰還をかける負帰還ループと
を備えたことを特徴とする。
【００１０】本発明の増幅回路は、ベース接地回路を基
本構成とするベース側を交流的に接地していないバイポ
ーラトランジスタを用いた初段増幅部に対し、オープン
ゲインの低下を招くことのないように、例えば負帰還ル
ープを介して出力段バイポーラトランジスタの出力をバ
ッファトランジスタのエミッタフォロワ出力により前記
初段増幅部へ負帰還させ、ベース接地回路を基本構成と
した簡単な回路構成により広帯域、低歪、安定動作を安
価に実現する。
本構成とするベース側を交流的に接地していないバイポ
ーラトランジスタを用いた初段増幅部に対し、オープン
ゲインの低下を招くことのないように、例えば負帰還ル
ープを介して出力段バイポーラトランジスタの出力をバ
ッファトランジスタのエミッタフォロワ出力により前記
初段増幅部へ負帰還させ、ベース接地回路を基本構成と
した簡単な回路構成により広帯域、低歪、安定動作を安
価に実現する。
【００１１】また、本発明の増幅回路は、ゲート接地回
路を基本構成とするゲート側を交流的に接地していない
電界効果トランジスタを用いた初段増幅部に対し、オー
プンゲインの低下を招くことのないように、例えば負帰
還ループを介して出力段電界効果トランジスタの出力を
バッファトランジスタのエミッタフォロワ出力により前
記初段増幅部へ負帰還させ、ゲート接地回路を基本構成
とした簡単な回路構成により広帯域、低歪、安定動作を
安価な構成で実現する。
路を基本構成とするゲート側を交流的に接地していない
電界効果トランジスタを用いた初段増幅部に対し、オー
プンゲインの低下を招くことのないように、例えば負帰
還ループを介して出力段電界効果トランジスタの出力を
バッファトランジスタのエミッタフォロワ出力により前
記初段増幅部へ負帰還させ、ゲート接地回路を基本構成
とした簡単な回路構成により広帯域、低歪、安定動作を
安価な構成で実現する。
【００１２】
【発明の実施の形態】次に本発明による増幅回路の実施
の形態例について説明する。図１は本発明による増幅回
路の一例を示す回路図である。この増幅回路１００は、
入力端子２１から入力された、例えば映像信号を増幅す
る。この映像信号は直流レベルからＲＦ帯域までの広帯
域の信号成分を有しているため、このような信号を増幅
する増幅回路には、広帯域にわたって各信号成分を増幅
できるフラットな周波数特性と、入力信号に対する同相
出力機能と、増幅する信号帯域の周波数に対し位相回転
のないフラットな位相特性が要求される。このため増幅
回路１００は、ベース接地回路を基本構成とするベース
側を交流的に接地していない初段増幅部を構成するＮＰ
ＮトランジスタＱ１、及びそのコレクタ、エミッタ及び
ベースに接続した抵抗Ｒ１，Ｒ２，Ｒ３と、前記初段増
幅部のＮＰＮランジスタＱ１のコレクタ側から得られた
信号をエミッタフォロワで受ける出力段ＮＰＮトランジ
スタＱ２と、オープンゲインを低下させることなく、前
記出力段ＮＰＮトランジスタＱ２のエミッタフォロワ出
力をもとに前記初段増幅部に対し負帰還をかける負帰還
ループとを備えている。
の形態例について説明する。図１は本発明による増幅回
路の一例を示す回路図である。この増幅回路１００は、
入力端子２１から入力された、例えば映像信号を増幅す
る。この映像信号は直流レベルからＲＦ帯域までの広帯
域の信号成分を有しているため、このような信号を増幅
する増幅回路には、広帯域にわたって各信号成分を増幅
できるフラットな周波数特性と、入力信号に対する同相
出力機能と、増幅する信号帯域の周波数に対し位相回転
のないフラットな位相特性が要求される。このため増幅
回路１００は、ベース接地回路を基本構成とするベース
側を交流的に接地していない初段増幅部を構成するＮＰ
ＮトランジスタＱ１、及びそのコレクタ、エミッタ及び
ベースに接続した抵抗Ｒ１，Ｒ２，Ｒ３と、前記初段増
幅部のＮＰＮランジスタＱ１のコレクタ側から得られた
信号をエミッタフォロワで受ける出力段ＮＰＮトランジ
スタＱ２と、オープンゲインを低下させることなく、前
記出力段ＮＰＮトランジスタＱ２のエミッタフォロワ出
力をもとに前記初段増幅部に対し負帰還をかける負帰還
ループとを備えている。
【００１３】この負帰還ループは、出力段ＮＰＮトラン
ジスタＱ２のエミッタフォロワ出力を比較的低抵抗で分
圧する分圧回路と、分圧回路の出力をエミッタフォロワ
で受けて、そのエミッタフォロワ出力により前記初段増
幅部のＮＰＮトランジスタＱ１のベースをドライブして
負帰還をかけるバッファトランジスタＱ３とを備えてい
る。前記分圧回路は、抵抗３１，３２，３３を備え、抵
抗３１には帰還量調整のための可変抵抗器が用いられて
いる。この分圧回路は、出力段ＮＰＮトランジスタＱ２
のベースとグランド間に接続されており、抵抗３２と抵
抗３３との接続点ＰがバッファトランジスタＱ３のベー
スへ接続している。また、直列接続された抵抗３１と抵
抗３２には、補償コンデンサＣｃが並列接続されてい
る。この補償コンデンサＣｃは、バッファトランジスタ
Ｑ３の入力容量Ｃｑ３に応じた容量のものが用いられ
る。
ジスタＱ２のエミッタフォロワ出力を比較的低抵抗で分
圧する分圧回路と、分圧回路の出力をエミッタフォロワ
で受けて、そのエミッタフォロワ出力により前記初段増
幅部のＮＰＮトランジスタＱ１のベースをドライブして
負帰還をかけるバッファトランジスタＱ３とを備えてい
る。前記分圧回路は、抵抗３１，３２，３３を備え、抵
抗３１には帰還量調整のための可変抵抗器が用いられて
いる。この分圧回路は、出力段ＮＰＮトランジスタＱ２
のベースとグランド間に接続されており、抵抗３２と抵
抗３３との接続点ＰがバッファトランジスタＱ３のベー
スへ接続している。また、直列接続された抵抗３１と抵
抗３２には、補償コンデンサＣｃが並列接続されてい
る。この補償コンデンサＣｃは、バッファトランジスタ
Ｑ３の入力容量Ｃｑ３に応じた容量のものが用いられ
る。
【００１４】バッファトランジスタＱ３のエミッタ側は
前記初段増幅部のＮＰＮトランジスタＱ１のベースと接
続し、またコレクタ側は直接グランドへ接続しており、
バッファトランジスタＱ３のエミッタ側に挿入される抵
抗Ｒ３によりエミッタフォロワを構成し、そのエミッタ
フォロワ出力が前記初段増幅部のＮＰＮトランジスタＱ
１のベースをドライブする構成であり、バッファとして
の機能、つまり低出力インピーダンスであるとともに出
力側から入力側への影響の抑制を実現して、前記負帰還
ループを構成することによるオープンゲインの低下を防
止している。
前記初段増幅部のＮＰＮトランジスタＱ１のベースと接
続し、またコレクタ側は直接グランドへ接続しており、
バッファトランジスタＱ３のエミッタ側に挿入される抵
抗Ｒ３によりエミッタフォロワを構成し、そのエミッタ
フォロワ出力が前記初段増幅部のＮＰＮトランジスタＱ
１のベースをドライブする構成であり、バッファとして
の機能、つまり低出力インピーダンスであるとともに出
力側から入力側への影響の抑制を実現して、前記負帰還
ループを構成することによるオープンゲインの低下を防
止している。
【００１５】次に動作について説明する。入力端子２１
から入力された信号ｖｉｎは、初段増幅部のＮＰＮトラ
ンジスタＱ１で増幅され、そのコレクタ出力が抵抗Ｒｅ
と出力段ＮＰＮトランジスタＱ２からなるエミッタフォ
ロワにより低出力インピーダンスに変換され、信号ｖｉ
ｎと同相である出力信号ｖｏｕｔとして出力端子２３か
ら出力される。このエミッタフォロワ出力は、帰還ルー
プの抵抗３１，３２を経てバッファトランジスタ３へ帰
還される。このときの帰還量は抵抗３１を可変すること
で調整される。また、バッファトランジスタＱ３の入力
容量Ｃｑ３に応じて高域補償を行うための補償コンデン
サＣｃを挿入し、帰還ループの時定数を調整する。バッ
ファトランジスタＱ３は、そのエミッタ側に抵抗Ｒ３が
挿入され、コレクタ側がグランドへ直接接続されている
ことからエミッタフォロワとして動作し、このバッファ
トランジスタＱ３のベースへ負帰還ループを経て帰還さ
れた出力信号ｖｏｕｔは低出力インピーダンスの信号に
変換されて、初段増幅部のＮＰＮトランジスタＱ１のベ
ースをドライブし、ネガティブフィードバックを行う。
バッファトランジスタＱ３が初段増幅部のＮＰＮトラン
ジスタＱ１のベースをドライブすることによる前段への
影響は、±ミッタフォロワの特性から抑制されて出力信
号ｖｏｕｔ側に及ぼす影響は少ない。
から入力された信号ｖｉｎは、初段増幅部のＮＰＮトラ
ンジスタＱ１で増幅され、そのコレクタ出力が抵抗Ｒｅ
と出力段ＮＰＮトランジスタＱ２からなるエミッタフォ
ロワにより低出力インピーダンスに変換され、信号ｖｉ
ｎと同相である出力信号ｖｏｕｔとして出力端子２３か
ら出力される。このエミッタフォロワ出力は、帰還ルー
プの抵抗３１，３２を経てバッファトランジスタ３へ帰
還される。このときの帰還量は抵抗３１を可変すること
で調整される。また、バッファトランジスタＱ３の入力
容量Ｃｑ３に応じて高域補償を行うための補償コンデン
サＣｃを挿入し、帰還ループの時定数を調整する。バッ
ファトランジスタＱ３は、そのエミッタ側に抵抗Ｒ３が
挿入され、コレクタ側がグランドへ直接接続されている
ことからエミッタフォロワとして動作し、このバッファ
トランジスタＱ３のベースへ負帰還ループを経て帰還さ
れた出力信号ｖｏｕｔは低出力インピーダンスの信号に
変換されて、初段増幅部のＮＰＮトランジスタＱ１のベ
ースをドライブし、ネガティブフィードバックを行う。
バッファトランジスタＱ３が初段増幅部のＮＰＮトラン
ジスタＱ１のベースをドライブすることによる前段への
影響は、±ミッタフォロワの特性から抑制されて出力信
号ｖｏｕｔ側に及ぼす影響は少ない。
【００１６】このように負帰還ループを構成して増幅を
行う結果、広帯域、低歪、安定動作が可能となる。特
に、初段増幅部のＮＰＮトランジスタＱ１のコレクタ出
力が直結的にＮＰＮトランジスタＱ１のベース側へ負帰
還される結果、初段増幅部のＮＰＮトランジスタＱ１の
電流増幅率やコレクタ遮断電流の温度上昇に伴う増加が
補償される。また、初段増幅部のＮＰＮトランジスタＱ
１とバッファトランジスタＱ３のベース−エミッタ間の
電圧Ｖ・ＢＥの温度特性は相殺的に作用するため、初段
増幅部のＮＰＮトランジスタＱ１の温度による動作点の
安定度が向上する。
行う結果、広帯域、低歪、安定動作が可能となる。特
に、初段増幅部のＮＰＮトランジスタＱ１のコレクタ出
力が直結的にＮＰＮトランジスタＱ１のベース側へ負帰
還される結果、初段増幅部のＮＰＮトランジスタＱ１の
電流増幅率やコレクタ遮断電流の温度上昇に伴う増加が
補償される。また、初段増幅部のＮＰＮトランジスタＱ
１とバッファトランジスタＱ３のベース−エミッタ間の
電圧Ｖ・ＢＥの温度特性は相殺的に作用するため、初段
増幅部のＮＰＮトランジスタＱ１の温度による動作点の
安定度が向上する。
【００１７】なお、以上の説明では、増幅回路をバイポ
ーラトランジスタを用いて構成した場合について説明し
たが、電界効果トランジスタを用いる構成であってもよ
い。
ーラトランジスタを用いて構成した場合について説明し
たが、電界効果トランジスタを用いる構成であってもよ
い。
【００１８】
【発明の効果】以上説明したように本発明の増幅回路
は、ベース接地増幅回路を基本構成として少ない数のト
ランジスタにより構成するとともに、負帰還ループを備
えるように構成したので、広帯域信号の低歪かつ安定し
た増幅を安価に実現できる効果がある。
は、ベース接地増幅回路を基本構成として少ない数のト
ランジスタにより構成するとともに、負帰還ループを備
えるように構成したので、広帯域信号の低歪かつ安定し
た増幅を安価に実現できる効果がある。
【００１９】また、出力段トランジスタの出力信号を比
較的低抵抗の分圧回路で分圧し、該分圧した信号のバッ
ファトランジスタのエミッタフォロワ出力により、初段
増幅部のトランジスタのベースをドライブする負帰還ル
ープを備えたので、負帰還ループを構成することによる
オープンゲインの低下を防止して、ネガティブフィード
バック効果による広帯域信号の低歪かつ安定した増幅を
実現できる効果がある。
較的低抵抗の分圧回路で分圧し、該分圧した信号のバッ
ファトランジスタのエミッタフォロワ出力により、初段
増幅部のトランジスタのベースをドライブする負帰還ル
ープを備えたので、負帰還ループを構成することによる
オープンゲインの低下を防止して、ネガティブフィード
バック効果による広帯域信号の低歪かつ安定した増幅を
実現できる効果がある。
【００２０】また、初段増幅部のトランジスタにＮＰＮ
トランジスタを用いるとともに、バッファトランジスタ
にＰＮＰトランジスタを使用し、前記バッファトランジ
スタのエミッタフォロワ出力により初段増幅部のトラン
ジスタのベースをドライブし、前記初段増幅部のトラン
ジスタへ負帰還をかける構成にしたので、前記初段増幅
部のトランジスタと前記バッファトランジスタのベース
−エミッタ間の電圧の温度特性が相殺的に作用し、前記
初段増幅部のバイポーラトランジスタの温度による動作
点の安定度が向上し、増幅作用の安定度を向上させる効
果がある。
トランジスタを用いるとともに、バッファトランジスタ
にＰＮＰトランジスタを使用し、前記バッファトランジ
スタのエミッタフォロワ出力により初段増幅部のトラン
ジスタのベースをドライブし、前記初段増幅部のトラン
ジスタへ負帰還をかける構成にしたので、前記初段増幅
部のトランジスタと前記バッファトランジスタのベース
−エミッタ間の電圧の温度特性が相殺的に作用し、前記
初段増幅部のバイポーラトランジスタの温度による動作
点の安定度が向上し、増幅作用の安定度を向上させる効
果がある。
【図１】本発明の増幅回路の一例を示す回路図である。
【図２】従来の増幅回路である２段反転増幅回路やベー
ス接地増幅回路などの構成を示す回路図である。
ス接地増幅回路などの構成を示す回路図である。
Ｑ１……ＮＰＮトランジスタ（初段増幅部のトランジス
タ）、Ｑ２……出力段ＮＰＮトランジスタ（出力段トラ
ンジスタ）、Ｑ３……バッファトランジスタ、Ｃｃ……
補償コンデンサ（高域補償手段）３１，３２，３３……
抵抗（分圧回路）、１００……増幅回路。
タ）、Ｑ２……出力段ＮＰＮトランジスタ（出力段トラ
ンジスタ）、Ｑ３……バッファトランジスタ、Ｃｃ……
補償コンデンサ（高域補償手段）３１，３２，３３……
抵抗（分圧回路）、１００……増幅回路。
Claims (6)
- 【請求項１】 ベース接地回路を基本構成とするベース
側を交流的に接地していないバイポーラトランジスタを
用いた初段増幅部と、 前記初段増幅部のバイポーラトランジスタのコレクタ側
から得られた信号をエミッタフォロワで受け、そのエミ
ッタフォロワ出力を出力信号とする出力段バイポーラト
ランジスタと、 オープンゲインを低下させることなく、前記エミッタフ
ォロワ出力をもとに前記初段増幅部に対し負帰還をかけ
る負帰還ループと、 を備えた増幅回路。 - 【請求項２】 前記負帰還ループは、前記出力段バイポ
ーラトランジスタの出力信号を比較的低抵抗で分圧する
分圧回路と、該分圧回路で分圧した前記出力信号をエミ
ッタフォロワで受け、そのエミッタフォロワ出力により
初段増幅部のバイポーラトランジスタのベースをドライ
ブするバッファトランジスタとを備えていることを特徴
とする請求項１記載の増幅回路。 - 【請求項３】 前記初段増幅部のバイポーラトランジス
タおよび前記出力段バイポーラトランジスタはＮＰＮト
ランジスタであり、前記バッファトランジスタはＰＮＰ
トランジスタを用いていることを特徴とする請求項２記
載の増幅回路。 - 【請求項４】 ゲート接地回路を基本構成とするゲート
側が交流的に接地されていない電界効果トランジスタを
用いた初段増幅部と、 前記初段増幅部の電界効果トランジスタのドレーン側か
ら得られた信号をソースフォロワで受け、そのソースフ
ォロワ出力を出力信号とする出力段電界効果トランジス
タと、 オープンゲインを低下させることなく、前記ソースフォ
ロワ出力をもとに前記初段増幅部に対し負帰還をかける
負帰還ループと、 を備えた増幅回路。 - 【請求項５】 前記負帰還ループは、前記出力段電界効
果トランジスタの出力信号を比較的低抵抗で分圧する分
圧回路と、該分圧回路で分圧した前記出力信号をソース
フォロワで受け、そのソースフォロワ出力により初段増
幅部の電界効果トランジスタのゲートをドライブするバ
ッファトランジスタとを備えていることを特徴とする請
求項４記載の増幅回路。 - 【請求項６】 前記負帰還ループは、前記バッファトラ
ンジスタの入力容量に応じた高域補償手段を備えている
ことを特徴とする請求項２または請求項５記載の増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14266696A JPH09326644A (ja) | 1996-06-05 | 1996-06-05 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14266696A JPH09326644A (ja) | 1996-06-05 | 1996-06-05 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326644A true JPH09326644A (ja) | 1997-12-16 |
Family
ID=15320678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14266696A Withdrawn JPH09326644A (ja) | 1996-06-05 | 1996-06-05 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09326644A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015192266A (ja) * | 2014-03-28 | 2015-11-02 | 日本電信電話株式会社 | トランスインピーダンスアンプ回路 |
| JP2018014547A (ja) * | 2016-07-19 | 2018-01-25 | 日本電信電話株式会社 | 増幅回路 |
-
1996
- 1996-06-05 JP JP14266696A patent/JPH09326644A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015192266A (ja) * | 2014-03-28 | 2015-11-02 | 日本電信電話株式会社 | トランスインピーダンスアンプ回路 |
| JP2018014547A (ja) * | 2016-07-19 | 2018-01-25 | 日本電信電話株式会社 | 増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3986780B2 (ja) | 相補型プッシュプル増幅器 | |
| US6304142B1 (en) | Variable transconductance amplifier | |
| US4405900A (en) | Operational amplifier | |
| US6704559B1 (en) | Broadband RF mixer with improved intermodulation suppression | |
| US5963064A (en) | Linear transfer voltage to current circuit | |
| JP4295109B2 (ja) | 電力増幅器モジュール | |
| JPH09326644A (ja) | 増幅回路 | |
| JP3338847B2 (ja) | Ｄ級電力増幅器 | |
| US8115553B1 (en) | High linearity, low noise, wide bandwidth amplifier/buffer | |
| US7253689B2 (en) | Low distortion amplifier | |
| JP4389360B2 (ja) | 利得制御装置 | |
| JPH10154914A (ja) | 利得制御型トランジスタ電力増幅器 | |
| US6667658B2 (en) | Compact variable gain amplifier | |
| US20050253654A1 (en) | Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic | |
| JP3129704B2 (ja) | 広帯域増幅回路 | |
| JP3117229B2 (ja) | 負帰還増幅器 | |
| JPS5830787B2 (ja) | 信号処理回路 | |
| EP1067677A2 (en) | Radio frequency amplifier | |
| US7348850B2 (en) | Electronic circuit for amplification of a bipolar signal | |
| US6995610B2 (en) | Amplifier and radio frequency tuner | |
| JP3129531B2 (ja) | 広帯域増幅回路 | |
| JP3591162B2 (ja) | アクティブフィルタ | |
| JP4221131B2 (ja) | 可変利得増幅回路 | |
| JP2004207825A (ja) | 同調回路 | |
| JP2998107B2 (ja) | 中間周波増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A761 | Written withdrawal of application |
Effective date: 20050328 Free format text: JAPANESE INTERMEDIATE CODE: A761 |