JP3129531B2 - 広帯域増幅回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、広帯域増幅回路に関
し、特に大振幅広帯域信号の出力を必要とする受像管駆
動回路に用いて好適な大出力低消費電力増幅回路に関す
る。

【０００２】

【従来の技術】近年、表示装置（ディスプレイ）の高解
像度化に伴って受像管駆動回路の周波数帯域は、ますま
す広帯域化している。特にＣＡＤ／ＣＡＭ用のコンピュ
ータディスプレイ等においては、５０ＭＨｚから３００
ＭＨｚ程度の帯域が必要になってきている。また、駆動
信号の電圧振幅はモノクローム受像管で３０Ｖ程度、カ
ラー受像管では５０Ｖ程度が要求され、最近の表示画面
の大型化に伴って更なる大振幅化が進んでいる。

【０００３】この結果、上記駆動回路の消費電力の増大
とそれに伴う回路部品の大型大重量化が問題となってい
る。この問題点を考慮して、特公昭５７−２０７２４号
公報に記載されている、従来の受像管や陰極線管等の容
量性負荷駆動回路を、図２に示す。

【０００４】図２に示す従来の容量性負荷駆動回路にお
いては、信号源１から入力端子２に加えられた広帯域信
号を、低周波成分と高周波成分に分けて増幅して、容量
性負荷６を駆動する構成となっている。上記の低周波成
分は、入力抵抗２７と帰還抵抗７と周波数特性補償用コ
ンデンサ２８から成る帰還経路を備えたトランジスタ２
５から構成される並列帰還増幅回路により、温度ドリフ
トや歪を抑制しつつ増幅される。

【０００５】ここで、バイアス用の定電流回路を構成す
るトランジスタ４のコレクタ電流を抑えることにより、
増幅回路の消費電力も抑制できる。上記の高周波成分
は、帰還抵抗３１とピーキング用コンデンサ３２の接続
されたトランジスタ２６から成る直列帰還増幅回路によ
り増幅される。その際、上記の両方の周波数成分は、ベ
ース接地構成のトランジスタ３のエミッタにおいて合成
されて出力端子５に送られる。

【０００６】

【発明が解決しようとする課題】上記の従来技術には、
広帯域信号を十分に大きな信号振幅にまで増幅できない
という問題点がある。すなわち、図２に示した容量性負
荷駆動回路を用いて高周波信号を大振幅にまで増幅しよ
うした場合、回路の消費電力を抑えつつコンデンサ３２
を用いてピーキングを施すことによる副作用でトランジ
スタ２６が遮断して、十分な出力振幅が得られないこと
が多い。さらに詳しい説明を以下に加える。

【０００７】入力信号が立ち下がる際にはピーキング用
コンデンサ３２を放電して、トランジスタ２６のエミッ
タの電圧波形を入力信号に追随させる必要がある。しか
し、ピーキング用コンデンサ３２の上記の放電電流の最
大値は、トランジスタ２６のバイアス電流の値に抑えら
れている。従って、回路の消費電力を抑えるべくトラン
ジスタ２６のバイアス電流を抑制した状態においては、
入力信号が大きな振幅で極めて短い遷移時間の間に立ち
下がる際には、ピーキング用コンデンサ３２を放電しき
れずトランジスタ２６の遮断を招くことになる。

【０００８】本発明の目的は、消費電力を増大すること
なく大振幅広帯域信号の出力が可能な広帯域増幅回路を
提供することにある。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の広帯域増幅回路においては、ピーキング用
コンデンサをプッシュプル回路の通常の出力側（本発明
では出力側として用いているのではなく、ゲイン設定の
ために使用する側としているのだが）に接続する。

【００１０】

【作用】本発明の広帯域増幅回路においては、ピーキン
グ用コンデンサは増幅回路の周波数特性を改善する作用
を有する。プッシュプル回路は上記のピーキング用コン
デンサの充放電を促進させる。以上の作用により、上記
の本発明の目的は達成される。

【００１１】

【実施例】図１は、本発明の広帯域増幅回路の基本的な
考え方を示す回路図である。図１においては、信号増幅
の過程を次のように考えることができる。

【００１２】即ち、信号源１の電圧信号は入力インピー
ダンス８を介して電流信号に変換された後、増幅回路の
入力端子２に流れ込む。トランジスタ９以降の素子から
成る増幅回路の電流ゲインは極めて大きいと考えられる
ので、上記の入力電流信号は帰還インピーダンス７を介
して再び増幅された電圧信号に変換されて、出力端子５
を経由して容量性負荷６に加えられる。

【００１３】この時、出力電圧信号は帰還インピーダン
ス７を介して帰還電流信号に変換され、ベース接地構成
のトランジスタ９において上記の入力電流信号と差引き
され、インピーダンス１１を介して誤差電圧信号に変換
される。この誤差電圧信号は、エミッタ接地構成のトラ
ンジスタ１２により反転増幅され、シングルエンデッド
プッシュプル回路（以下、ＳＥＰＰと記す）を構成する
トランジスタ１５と１６に加えられる。

【００１４】その後、上記の誤差電圧信号は、相補的に
プッシュプル動作するベース接地構成のトランジスタ３
と４を介して電圧増幅されて出力信号となる。その際、
回路を構成する各インピ−ダンス８と７と１１，１３と
１４，ベース接地回路の入力インピーダンスである１８
及び２０と２１の直列合成インピーダンスのそれぞれ
は、受動素子から成る各種合成インピーダンスを用いる
ことができることは言うまでもない。

【００１５】例えば、増幅回路の周波数特性の高域にピ
ーキングを施すべく、帰還インピーダンス７を抵抗とコ
イルの直列合成インピーダンスから構成しても良い。ま
た、トランジスタの熱的時定数の影響による増幅回路の
過渡応答の遅延を改善すべく、帰還インピーダンス７を
抵抗とコンデンサの並列合成インピーダンスを含む回路
網により構成することもできる。

【００１６】上記のベース接地回路の入力インピーダン
スを成すコンデンサ２１はピーキング用コンデンサとも
みなせる。従来技術においては、コンデンサ２１に接続
したトランジスタ４の遮断により出力信号の大振幅広帯
域化が阻まれていた。

【００１７】しかし、本回路においては、トランジスタ
２２を用いることでベース接地回路をプッシュプル構成
化して、トランジスタ４の遮断にもかかわらずピーキン
グ用コンデンサ２１の充放電を促進している。電圧源２
３により設定し得るトランジスタ４及び２２のバイアス
条件としては、回路動作上、低周波信号入力時にトラン
ジスタ４の遮断しないＡＢ級動作が好ましい。

【００１８】しかし、電源２４の陽極とトランジスタ４
のコレクタを抵抗等を介して接続するなどして、トラン
ジスタ９のエミッタに向かって流れ込む帰還インピーダ
ンス７のバイアス電流経路さえ設けておけば、Ｂ級やＣ
級動作等の任意の設定が可能である。また、ＳＥＰＰを
構成するトランジスタ１５と１６についても、ピーキン
グ用コンデンサ２１の充放電を促進する作用を有してお
り、バイアス条件についてもトランジスタ４及び２２と
同様のことが言える。

【００１９】以上、図１を用いて本発明の広帯域増幅回
路の基本的な考え方について説明した。これ以降は、本
発明の実施例について詳細に説明していく。その際、図
１に示したものと同様の構成要素には同一の符号を用い
て示す。

【００２０】先ず始めに、本発明の実施例の理解に役立
つ参考例を図３に示す。図３においては、エミッタ抵抗
３１と出力インピーダンス３３の比により直流ゲインが
定まり、ピーキングコンデンサ３２の容量値と容量性負
荷６の容量値の比により高周波ゲインが設定されると考
えられる。しかし、信号源１から入力端子２に加えられ
る入力信号の振幅が大きくなったり周波数が高くなった
際には、上述のようにトランジスタ１６の遮断によりピ
ーキングコンデンサ３２の充放電が阻害される。

【００２１】特に、増幅回路の低消費電力化を図るべく
トランジスタ１６のバイアス電流を抑制している場合に
は、トランジスタ１６の遮断傾向は益々助長される。上
記の本参考例においては、トランジスタ１５を付加する
ことによりピーキングコンデンサ３２の充放電を促進
し、エミッタピーキングの強力な印加を可能とすること
により増幅回路の大出力広帯域化を図っている。

【００２２】図３において、トランジスタ１６は無信号
時にバイアス電流の流れるＡＢ級バイアス、トランジス
タ１５は信号振幅等がある程度以上に大きくならないと
電流の流れないＣ級バイアスに設定されている。しか
し、ピーキングコンデンサ３２の充放電を促進し得る範
囲であれば、トランジスタ１５と１６のベース間には任
意のバイアス電圧やバイアス電流の設定回路を設けるこ
とができる。また、ピーキングコンデンサ３２には、必
要以上のピーキング効果を抑えて安定化を図るべく直列
抵抗を挿入するなどした任意の回路網を用いることがで
きることは言うまでもない。

【００２３】さらに、一層の大出力広帯域化を図るべ
く、トランジスタ１６のコレクタにベース接地回路を設
けてカスコード構成としたり、出力端子５の手前にＳＥ
ＰＰやエミッタフォロワ回路を設けることも可能なこと
は言うまでもない。

【００２４】なお、図３において、トランジスタを電界
効果形トランジスタＦＥＴ（ＭＯＳ形或いは接合形）に
置き換え得ることも明らかであろう。

【００２５】続いて、増幅回路の過渡応答の対称性を向
上した参考例を図４に示す。図４においては、ピーキン
グ用コンデンサ３７を負荷とするトランジスタ３５と３
６から成るＳＥＰＰを結合コンデンサ３４を介して駆動
することにより、増幅回路のプッシュプル化を実現して
いる。

【００２６】従って、出力端子５にトランジスタ３５の
コレクタから信号電流を出力することができ、出力電圧
の立ち下がり時間のみならず立上り時間をも短縮可能と
なる。また、各トランジスタのエミッタ抵抗３９から４
２は、ピーキングコンデンサ３２と３７の容量性負荷に
起因するＳＥＰＰの不安定性を抑える働きと、バイアス
電圧回路２３と３８の電圧を用いて各トランジスタのバ
イアス電流を設定する働きを併せもつ。

【００２７】従って、エミッタ抵抗３９から４２は短絡
して削除することも、各トランジスタのベース側に直列
挿入することもできる。同様に、バイアス電圧回路２３
と３８を短絡して削除することもでき、トランジスタ３
５のエミッタを抵抗等を介して電源２４の陽極に接続す
ることによりバイアス設定を行うことも可能である。ま
た、トランジスタ３５のバイアス電流を確保することに
より、図１に示したような負帰還経路等を設けて出力電
圧の安定化を図りさえすれば、出力インピーダンス３３
抵抗を排除して回路規模と負荷容量を削減することがで
きる。

【００２８】ここで、図３に示した参考例と同様に、カ
スコード構成としたり、出力端子５の手前にＳＥＰＰや
エミッタフォロワ回路を設けることもできることは言う
までもない。また、トランジスタ１６のベースに接続さ
れた結合コンデンサ３４の一方の端子を、トランジスタ
１６のエミッタに接続することによっても、同様の効果
が得られる。

【００２９】以上を踏まえて、本発明の実施例を図７に
示す。この実施例を実用的な増幅回路として示したのが
図８の回路図である。なお図５及び図６は参考例であ
る。

【００３０】図８においては、ＳＥＰＰを構成するトラ
ンジスタ１５のコレクタに流れる信号電流を直接に接地
点に捨てることなく、ベース接地構成のトランジスタ４
を介して出力端子５に流すことにより、増幅回路のプッ
シュプル出力化を図っている。このように構成すること
により、トランジスタ４に新たにトランジスタを接続し
てＳＥＰＰを構成しなくとも、増幅回路の過渡応答の対
称性を向上させることができる。

【００３１】また、図８の回路において、入力信号は、
単一のＳＥＰＰを駆動するのみで済むため、信号源１の
内部インピーダンスに起因する入力信号の特性劣化を低
減することができる。ここで、バイパスコンデンサ５０
はトランジスタ１６の駆動インピーダンスの低減に、バ
イアス抵抗４７とダイオード４８及び４９はトランジス
タ１５及び１６のバイアス設定に用いられている。

【００３２】従って、上記のダイオード４８及び４９か
ら成る回路網は、ダイオードをさらに多数用いても、或
いは両端を短絡して削除するなどしてもよいことは言う
までもない。また、トランジスタ３はトランジスタ４と
同様にベース接地構成となり、トランジスタ１６と共に
カスコード回路を構成している。バイアス抵抗５１及び
５３と２９、温度補償用ダイオード５２は、トランジス
タ４のバイアス電流を設定し、コンデンサ５４は接地イ
ンピーダンスを低減する。

【００３３】また、トランジスタ１５のコレクタに流れ
る信号電流をトランジスタ４のエミッタに流し込むため
に用いられる、インピーダンス４６と定電圧回路４５
は、それぞれ図９に示した各種の素子及び回路に置き換
えることができる。

【００３４】定電圧回路４５は、図９の（ａ）に示すツ
ェナーダイオード５５や同図の（ｂ）に示すトランジス
タ５６から成る定電圧回路を代替回路として用いること
ができる。さらには、定電圧回路４５を同図の（ｂ）中
に示されるバイパスコンデンサ６０のみに、或いは抵抗
や電池等の単一素子のみに置き換えることができる。同
様にインピーダンス４６も、図９の（ｃ）に示す定電流
回路６１や同図の（ｄ）に示すコイル６３とインピーダ
ンス６２の直列合成インピーダンスとすることができ
る。図９の（ｄ）に示したようなインピーダンス回路網
を用いることにより、適当な周波数におけるピーキング
効果を向上することもできる。

【００３５】続いて、本発明を受像管駆動回路に適用す
る場合の基本となる参考例を図１０に示し、さらにその
実用的な回路を図１１に示す。図１１においては、電圧
バッファ６８とベース接地回路とＳＥＰＰを用いて増幅
された出力信号を、カソード電流検出回路を介して受像
管７８に加える。

【００３６】増幅過程においては、一般に能動素子の性
能を有効に活用して良好な周波数特性を得ることが容易
な電圧バッファ６８とベース接地回路を用いているた
め、増幅回路のコスト低減が容易となる。本参考例の回
路動作を以下に詳述する。入力信号電圧はエミッタフォ
ロワ回路やＳＥＰＰ等の低出力インピーダンス回路から
成る電圧バッファ６８を介して、インピーダンス７２と
ピーキング用コンデンサ７１の直列合成インピーダンス
及び、インピーダンス６９とピーキング用コンデンサ７
０の並列合成インピーダンスに加えられる。

【００３７】これらの合成インピーダンスのもう一方の
端子は、それぞれベース接地構成のトランジスタ４及び
３のエミッタに接続されているため、上記の信号電圧は
電流に変換されてピーキングコイル７４の直列接続され
た出力インピーダンス３３に流れ込み、広帯域に増幅さ
れた電圧信号として出力される。増幅の際、たとえ低電
力化のためバイアス電流が削減されていてトランジスタ
３と４の遮断が頻繁に繰り返されても、付加したトラン
ジスタ７３と２２とのプッシュプル動作の効果により、
上記のピーキング用コンデンサ７０と７１の充放電は促
進される。

【００３８】トランジスタ２２と４、３と７３のバイア
ス条件は、各トランジスタのエミッタ抵抗３９から４２
と温度補償用ダイオード４８と４９、８４と８５によっ
て設定される。また、コンデンサ５０と８３、８６と５
４は、それぞれ交流的接地点のインピーダンス低減用の
バイパスコンデンサである。同様にバイアス用インピー
ダンス９１とエミッタインピ−ダンス９５と９６、温度
補償用ダイオード９０と９２によって、トランジスタ７
５と７６のバイアス条件は設定される。

【００３９】受像管駆動回路に用いる場合、上記のエミ
ッタインピーダンス９５と９６は受像管７８の管内放電
時の保護素子としての働きも兼ねる。トランジスタ７７
から成る上記のカソード電流検出回路は、受像管７８の
発光輝度を制御すべく、輝度に相当するカソード７９の
端子電流を検出する。トランジスタ７７はエミッタフォ
ロワ回路として上記の出力信号を受像管７８に伝送する
と同時に、エミッタに流れ込むカソード電流をコレクタ
に接続された検出抵抗９９を介して電圧変換して検出出
力端子１００に出力する。

【００４０】コンデンサ９７は、トランジスタ７７から
成るエミッタフォロワ回路の過渡応答の非対称性を補償
するバイパスコンデンサである。ダイオード９８は、ト
ランジスタ７７の逆耐圧を保証する保護素子である。ま
た、インピーダンス１０１はトランジスタ７７の寄生容
量と接地間に直列に挿入され、増幅回路の負荷容量の増
加を防ぐ。コイル１０２とダンピング抵抗１０３は直列
ピーキング用素子であり、インピーダンス１０４は上記
の管内放電に対する増幅回路の保護回路である。

【００４１】以上を踏まえ、次に本発明を受像管駆動回
路に適用した場合の実施例の骨格を図１２に示し、その
実用的な回路例を図１３に示す。図１３においては、図
１２により分かり易く示されているように、カレントミ
ラー回路ＣＭ１，ＣＭ２を用いることにより、ピーキン
グ用コンデンサに流れる充放電電流を両成分ともに負荷
側に供給して、増幅回路の過渡応答の対称性を向上して
いる。

【００４２】図１３において、信号源１からの入力信号
はエミッタフォロワ回路を構成するトランジスタ１０９
と１１０を介してＳＥＰＰを構成するトランジスタ１５
と１６に加えられる。この場合、互いに異極性であるト
ランジスタ１０９と１１０は、トランジスタ１５と１６
のバイアス電圧源を兼ね備え、トランジスタ１５と１６
から成るＳＥＰＰとの合成回路は「ダイヤモンド回路」
と呼ばれ多用されている。

【００４３】ピーキング用コンデンサ３２に流れる充放
電電流のうちトランジスタ１５に流れる電流成分は、ト
ランジスタ１１３と１１４と１１５から成るカレントミ
ラー回路とトランジスタ１２０と１２１と１２２から成
る電源２４の陽極側のカレントミラー回路を介して、Ｓ
ＥＰＰを構成するトランジスタ７５と７６のベースに供
給される。

【００４４】上記の充放電電流のうちトランジスタ１６
に流れる電流成分は、上記のトランジスタ１２２のコレ
クタ電流に対して相補的にトランジスタ７５と７６のベ
ースに供給される。出力端子５の電圧は、トランジスタ
７５ベース電圧を帰還インピーダンス７と入力インピー
ダンス２７を介した負帰還により制御することで安定化
される。

【００４５】以上のようにカレントミラー回路を用いた
ことにより、トランジスタ１５のコレクタ電流が流れる
広い周波数帯域内において、出力の過渡応答特性を改善
できる。その際、トランジスタ１２１にも上記の充放電
電流が流れることによる消費電力の増加は、上記の各カ
レントミラー回路の入出力電流比を決めるインピーダン
ス１１６と１１８、１２３と１２５のそれぞれ比を適当
に設定することで抑制できる。

【００４６】また、トランジスタ１２０の消費電力低減
のため、そのコレクタには抵抗１２６を接続する。さら
に、トランジスタ１２０のベース側にミラー効果による
悪影響を及ぼさぬよう、抵抗１２６と並列にバイパスコ
ンデンサ１２７を付加する。ベース接地構成のトランジ
スタ３と４と１１９は、それぞれ前段との間でのカスコ
ード回路を構成してミラー効果を抑える働きをする。

【００４７】そして、ダイオード９０によりＡＢ級にバ
イアスされたトランジスタ７６のコレクタ電流から、抵
抗９９を介して端子１００よりカソード電流を検出する
ことができる。コンデンサ１２８は、上記の１２７と同
様のバイパスコンデンサである。また、上記の入力イン
ピーダンス２７と並列に抵抗１０５とコンデンサ１０６
の直列合成回路を付加することにより、増幅回路の周波
数帯域を拡大できる。図１３において、各トランジスタ
のベース抵抗９３と９４、１０７と１０８、１１１と１
１２は、寄生発振を抑える安定化抵抗である。

【００４８】以上、プッシュプル回路を用いてピーキン
グ用コンデンサの充放電を促進することにより広帯域化
を図る本発明の実施例について説明した。しかし、上述
したピーキング用の各コンデンサを、１００ＭＨｚにも
至る高周波信号に適用したり、高ゲインの容量性負荷駆
動回路に適用すべく容量値を増加する場合には、素子自
体の直列共振が問題となる。共振周波数前後での周波数
特性の急変に起因して、信号波形に歪を生じてしまうか
らである。

【００４９】本発明に用いるピーキング用コンデンサと
して好適なコンデンサの具体例を図１４に示す。図１４
の（ａ）に示す回路を用いることにより、複数の直列共
振周波数の高い小容量のコンデンサ１３１から１３３を
並列接続して得られる端子１２９と１３０の間の並列合
成容量を、上記のピーキング用コンデンサとして用いる
ことができる。

【００５０】また、図１４の（ｂ）に示す貫通コンデン
サ１３４の取付け金具を端子１２９に、リード線端子１
３６と１３７を短絡して端子１３０に接続することによ
り上記のピーキング用コンデンサとして用いることがで
きる。なお貫通コンデンサというのは、パイプにリード
線を貫通させ、そのリード線とパイプとの間で容量を持
たせたものである。

【００５１】一般に貫通コンデンサはリード線の削減に
より、直列共振周波数が極めて高いという特徴を示す
が、図示したようにリード線を短絡することにより、さ
らに共振周波数を高めることができる。また、リード端
子側と取付け金具側のどちらの端子を交流接地点側に用
いてもよい。

【００５２】さらには、図１４の（ａ）に示したように
並列合成容量を用いてもよく、後述の図１４の（ｃ），
（ｄ）に示すように更なる高周波化も可能である。ま
た、貫通コンデンサを３端子コンデンサに置き換えて、
貫通コンデンサに対してと同様に、導通している端子間
を短絡した２端子回路をピーキング用コンデンサとして
用いた場合にも共振周波数を高めることができる。

【００５３】次に、直列共振周波数の近傍まで有効にピ
ーキングコンデンサとして動作させるためには、図１４
の（ｃ）に示すように、直列抵抗１３９を挿入して共振
の影響を抑えることができる。また、ピーキングを更に
高周波まで有効に施すためには、図１４の（ｄ）に示す
ように、コンデンサ１４０よりも共振周波数の高いコン
デンサ１４２を並列に付加する。

【００５４】さらに、貫通コンデンサの導通する二端子
の一方の端子と上記の導通する二端子以外の端子との間
に、上記の図１４の（ｃ）や（ｄ）の回路か或いはコン
デンサを接続し、上記の二端子のもう一方の端子と上記
の導通する二端子以外の端子との間の容量をピーキング
コンデンサとして用いた場合にも、上記と同様の効果が
得られる。

【００５５】この場合のピーキングコンデンサの具体例
を図１５に示す。図１６もピーキングコンデンサの別の
具体例を示す回路図であるので参照されたい。図１６で
ＴＥＣは３端子コンデンサを示す。

【００５６】

【発明の効果】以上に述べたように、本発明によれば、
消費電力を増大することなく大振幅広帯域信号の出力が
可能な広帯域増幅回路を提供することができる。従っ
て、本発明を用いることにより、ＣＡＤ／ＣＡＭ用のコ
ンピュタディスプレイ等に適用可能な帯域５０ＭＨｚか
ら３００ＭＨｚ程度、出力振幅３０Ｖから５０Ｖ程度の
広帯域大振幅な受像管駆動回路を、消費電力を抑えた小
規模の回路形態により実現することができる。そのた
め、増幅回路全体のシールド板で覆い遮蔽することが容
易となり、不要輻射の低減が図れる。

【図面の簡単な説明】

【図１】本発明の広帯域増幅回路の基本的な考え方を示
す回路図である。

【図２】従来の容量性負荷駆動回路を示す回路図であ
る。

【図３】本発明の実施例の理解に役立つ参考例を示す回
路図である。

【図４】本発明の実施例の理解に役立つ別の参考例を示
す回路図である。

【図５】本発明の参考例を示す回路図である。

【図６】本発明の他の参考例を示す回路図である。

【図７】本発明の基本実施例を示す回路図である。

【図８】本発明の実用的な実施例を示す回路図である。

【図９】本発明の実施例に用い得る各種の素子及び回路
を示す回路図である。

【図１０】本発明を受像管駆動回路に適用する場合の参
考例を示す回路図である。

【図１１】図１０の実用的な回路例を示す回路図であ
る。。

【図１２】本発明の別の実施例の骨格を示す回路図であ
る。

【図１３】本発明の実用的な実施例を示す回路図であ
る。

【図１４】本発明の広帯域増幅回路において用いるピー
キング用コンデンサの具体例を示す回路図である。

【図１５】本発明の広帯域増幅回路において用いる別の
ピーキング用コンデンサの具体例を示す回路図である。

【図１６】本発明の広帯域増幅回路において用いる他の
ピーキング用コンデンサの具体例を示す回路図である。

【符号の説明】

１…信号電圧源、２…入力端子、３…出力トランジスタ
（ＮＰＮ）、４…出力トランジスタ（ＰＮＰ）、５…出
力端子、６…負荷容量、７…帰還インピーダンス

フロントページの続き (72)発明者 木藤 浩二 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所映像メディア研究所 内 (72)発明者 大沢 通孝 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所映像メディア研究所 内 (56)参考文献 特開 昭47−33551（ＪＰ，Ａ) 特開 昭49−129464（ＪＰ，Ａ) 特開 昭50−139621（ＪＰ，Ａ) 特開 昭51−7820（ＪＰ，Ａ) 特開 昭51−52727（ＪＰ，Ａ) 特開 昭51−113409（ＪＰ，Ａ) 特開 昭52−127049（ＪＰ，Ａ) 特開 昭55−143861（ＪＰ，Ａ) 特開 昭57−164602（ＪＰ，Ａ) 特開 昭57−164604（ＪＰ，Ａ) 特開 昭57−164605（ＪＰ，Ａ) 特開 昭57−165768（ＪＰ，Ａ) 特開 昭57−165769（ＪＰ，Ａ) 特開 昭58−25785（ＪＰ，Ａ) 特開 昭58−114512（ＪＰ，Ａ) 特開 昭58−202607（ＪＰ，Ａ) 特開 昭59−206（ＪＰ，Ａ) 特開 昭59−160302（ＪＰ，Ａ) 特開 昭60−5693（ＪＰ，Ａ) 特開 昭60−12872（ＪＰ，Ａ) 特開 昭62−222704（ＪＰ，Ａ) 特開 昭63−26105（ＪＰ，Ａ) 特開 平１−186006（ＪＰ，Ａ) 特開 平１−216692（ＪＰ，Ａ) 特開 平２−280407（ＪＰ，Ａ) 特開 平３−45088（ＪＰ，Ａ) 特開 平３−204291（ＪＰ，Ａ) 特開 平３−222594（ＪＰ，Ａ) 特開 平４−156001（ＪＰ，Ａ) 特開 平５−63460（ＪＰ，Ａ) 特開 平５−236499（ＪＰ，Ａ) 実開 昭48−29744（ＪＰ，Ｕ) 実開 昭55−36605（ＪＰ，Ｕ) 実開 昭56−19914（ＪＰ，Ｕ) 実開 昭57−69315（ＪＰ，Ｕ) 実開 昭61−75673（ＪＰ，Ｕ) 実開 昭63−113376（ＪＰ，Ｕ) 実開 昭63−131273（ＪＰ，Ｕ) 実開 平１−91385（ＪＰ，Ｕ) 実開 平３−20586（ＪＰ，Ｕ) 実公 昭53−42044（ＪＰ，Ｙ１) 米国特許4446443（ＵＳ，Ａ) 米国特許4879522（ＵＳ，Ａ) 西独国特許出願公開2646386（ＤＥ, Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 1/00 - 1/56 H03F 3/00 - 3/44 H03F 3/50 - 3/52 H04N 5/50 - 5/63 H04N 9/44 - 9/78 ＰＣＩ（ＤＩＡＬＯＧ) ＷＰＩ（ＤＩＡＬＯＧ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 プッシュプル回路を含む増幅回路におい
   て、 該プッシュプル回路を構成する第１及び第２の、二つの
   トランジスタのべース又はゲートを第１の電極、エミッ
   タ又はソースを第２の電極、コレクタ又はドレインを第
   ３の電極とするとき、 入力側にその第１の電極を接続した第１のトランジスタ
   の第２の電極に、ピーキング用コンデンサを接続すると
   共に、前記第１のトランジスタと逆極性の第２のトラン
   ジスタの第２の電極を接続し、前記第２のトランジスタ
   の第１の電極を前記入力側に接続し、かつ前記第１のト
   ランジスタの第３の電極を出力側に接続し、 かつ前記第２のトランジスタの第３の電極に第１のカレ
   ントミラー回路の入力端子を接続し、該第１のカレント
   ミラー回路の出力端子に第２のカレントミラー回路の入
   力端子を接続し、前記第２のカレントミラー回路の出力
   端子に前記出力側を接続して成ることを特徴とする広帯
   域増幅回路。
2. 【請求項２】 プッシュプル回路を含む増幅回路におい
   て、 該プッシュプル回路を構成する第１及び第２の、二つの
   トランジスタのほかに第３のトランジスタを設け、これ
   らのトランジスタのべース又はゲートを第１の電極、エ
   ミッタ又はソースを第２の電極、コレクタ又はドレイン
   を第３の電極とするとき、 入力側にその第１の電極を接続した第１のトランジスタ
   の第２の電極に、ピーキング用コンデンサを接続すると
   共に、前記第１のトランジスタと逆極性の第２のトラン
   ジスタの第２の電極を接続し、前記第２のトランジスタ
   の第１の電極を前記入力側に接続し、かつ前記第１のト
   ランジスタの第３の電極を出力側に接続し、 更に前記第２のトランジスタの第３の電極を定電圧源と
   してのコンデンサを介して第３のトランジスタの第２の
   電極に接続し、該第３のトランジスタの第３の電極を前
   記第１のトランジスタの第３の電極に接続し、かつ前記
   第２のトランジスタの第３の電極にインピーダンス回路
   を接続して成ることを特徴とする広帯域増幅回路。
3. 【請求項３】 前記インピーダンス回路は、定電流回路
   であることを特徴とする請求項２に記載の広帯域増幅回
   路。
4. 【請求項４】 前記インピーダンス回路は、コイル及び
   抵抗を直列に接続した回路であることを特徴とする請求
   項２に記載の広帯域増幅回路。