JPH08139530A - バッファアンプ、ビデオ出力アンプ及びディスプレイ装置 - Google Patents

Abstract

(57)【要約】 【目的】 低消費電力かつ低コストで、出力電圧の信号
波波形のクロスオーバ歪の発生を抑制する。 【構成】 プッシュプル接続されているＮＰＮトランジ
スタＱ３のベースとＰＮＰトランジスタＱ４のベースと
の間に、ダイオードＤ１，Ｄ２が直列に接続されてい
る。また、ダイオードＤ１，Ｄ２には、それぞれ、並列
に、コンデンサＣ１，Ｃ２が接続されている。交流信号
成分は、コンデンサＣ１，Ｃ２を介して、トランジスタ
Ｑ３，Ｑ４のベースに直接印加され、各トランジスタＱ
３，Ｑ４のベースに流れるバイアス電流は、抵抗Ｒｂ
１，Ｒｂ２によってのみ決まり、入力信号電圧が変化し
ても変わらない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ等に接続
され、映像を表示する場合に用いて好適なバッファアン
プ、ビデオ出力アンプ及びディスプレイ装置に関する。

【０００２】

【従来の技術】コンピュータに接続され、映像を表示す
る高解像度用ディスプレイ装置のＣＲＴをビデオ出力ア
ンプで駆動するには、ＣＲＴの解像度やリフレッシュレ
ート（映像信号の垂直同期信号の周波数ｆ_v） によって
異なるが、ビデオ出力アンプからＣＲＴに出力される映
像信号が、約４０Ｖp-p 以上の出力振幅を有すること
と、ビデオ出力アンプが３０ＭＨＺ乃至１００ＭＨＺ程
度の周波数特性を有することが必要とされる。

【０００３】上述した性能を満足するために、ＣＲＴに
映像信号を出力するビデオ出力アンプは、一般的に、高
周波特性の良いカスコードアンプによって構成されてい
る。図６は、ビデオ出力アンプでＣＲＴを駆動する場合
の構成を説明する図である。ビデオ出力アンプ１００
は、放電保護用の抵抗Ｒp を介して、ＣＲＴ１０２のＣ
ＲＴソケット１０３に取り付けられているカソード１０
４に接続されている。

【０００４】放電保護用のダイオードＤp1は、そのアノ
ードが、ビデオ出力アンプ１００と抵抗Ｒp との接続点
Ａに接続され、そのカソードが、所定の電圧源Ｖccに接
続されている。また、同様に、放電保護用のダイオード
Ｄp2は、そのカソードが点Ａに接続され、そのアノード
が接地されている。

【０００５】抵抗Ｒp とカソード１０４との接続点Ｂ
は、スパークギャップ１０１（後述する）を介して接地
されている。

【０００６】ビデオ出力アンプ１００は、入力ビデオ信
号を増幅して、出力信号電圧をＣＲＴ１０２のカソード
１０４に出力する。

【０００７】ＣＲＴ１０２の内部のゴミ等の影響によ
り、電極間で放電が起こり、カソード１０４から非常に
大きな値の放電電圧が出力されることがある。この場
合、この放電電圧が、ビデオ出力アンプ１００に入力さ
れないように、上述した放電保護用の抵抗Ｒp 、ダイオ
ードＤp1，Ｄp2、及びスパークギャップ１０１が設けら
れている。

【０００８】例えば、上述したように、カソード１０４
において放電が起こった場合、非常に大きな値の放電電
圧が、カソード１０４から出力される。この放電電圧
が、ダイオードＤp1またはＤp2に直接入力されると、ダ
イオードＤp1，Ｄp2が破壊される場合がある。従って、
カソード１０４と点Ａとの間に、抵抗Ｒp を設けること
によって、電圧を降下させる。さらに、点Ａにおける電
圧が、Ｖccよりも高いと、ダイオードＤp1がオンされ
る。また、点Ａにおける電圧が負であるときは、ダイオ
ードＤp2がオンされる。従って、この放電によって出力
された放電電圧のビデオ出力アンプ１００への入力を防
止することができる。

【０００９】さらに、これらのダイオードＤp1及びＤp2
が、長時間オンされていると、ダイオードが加熱され、
ダイオードＤp1，Ｄp2の故障の原因となる。そこで、点
Ｂにおいてスパークギャップ１０１を設けることによっ
て、所定の時間経過後は、スパークギャップ１０１が火
花放電を開始し、ダイオードＤp1，Ｄp2に代わって、放
電電圧のビデオ出力アンプ１００への入力を防止する。
従って、この放電電圧のビデオ出力アンプ１００への入
力を、二重に防止することができる。

【００１０】図７は、図６のビデオ出力アンプ１００の
構成例を示す回路図である。このビデオ出力アンプ１０
０は、カスコードアンプ１によって構成されている。

【００１１】カスコードアンプ１においては、ＮＰＮト
ランジスタＱ２のエミッタとＮＰＮトランジスタＱ１の
コレクタとが接続されており、ＮＰＮトランジスタＱ２
のベースには、所定の定電圧ＶBBが印加されている。ま
たＮＰＮトランジスタＱ１のベースには、外部より入力
ビデオ信号としての信号電圧が印加されており、そのエ
ミッタは、抵抗Ｒ２を介して接地されている。さらに、
ＮＰＮトランジスタＱ２のコレクタは、抵抗Ｒ１を介し
て所定の電圧源Ｖccに接続されている。このＮＰＮトラ
ンジスタＱ２は、ミラー積分効果による出力信号電圧の
周波数特性の劣化を抑制するために設けられている。

【００１２】負荷容量ＣL の一端は、抵抗Ｒ１とＮＰＮ
トランジスタＱ２との接続点Ｅ（出力端子）に接続さ
れ、他端は接地されており、接続点Ｅにおける電圧が出
力電圧となる。

【００１３】負荷容量ＣL は、図６におけるダイオード
Ｄp1，Ｄp2、抵抗Ｒp 、スパークギャップ１０１、カソ
ード１０４などよりなる容量成分を表している。これら
の回路は直流インピーダンスが高く、実質的に容量性負
荷（すなわち負荷容量ＣL ）として取り扱うことができ
る。

【００１４】ＮＰＮトランジスタＱ１のベースに高レベ
ルの信号電圧が印加されると、ＮＰＮトランジスタＱ１
のコレクタ電流が大きくなり、抵抗Ｒ１における電圧降
下も大きくなる。従って、点Ｅにおける電圧が低くな
る。また、ＮＰＮトランジスタＱ１のベースに低レベル
の信号電圧が印加されると、ＮＰＮトランジスタＱ１の
コレクタ電流が小さくなり、抵抗Ｒ１における電圧降下
も小さくなる。従って、点Ｅにおける電圧が高くなる。
つまり、ＮＰＮトランジスタＱ１のベースに印加される
信号電圧が高レベルの場合、点Ｅにおける出力電圧は小
さくなり、低レベルの場合、出力電圧は大きくなる。

【００１５】従って、ＮＰＮトランジスタＱ１のベース
に印加される入力電圧の信号波形の位相と、点Ｅにおけ
る出力電圧の信号波形の位相とは、逆位相となる。

【００１６】このビデオ出力アンプ１００の理論的なカ
ットオフ周波数ｆc は、次式によって表される。 ｆc＝１／（２π・ＣL・Ｒ１）

【００１７】さらに、このカットオフ周波数は、ピーキ
ングすることにより、２乃至３倍に改善することができ
る。

【００１８】この場合において、負荷容量ＣL＝１５ｐ
Ｆ とすると、上記の条件を満足するカットオフ周波数
１００ＭＨｚのアンプを実現させるためには、負荷抵抗
Ｒ１の抵抗値を２００乃至３００Ω程度にする必要があ
ることが、実験により、確認されており、上述した４０
Ｖp-p の出力振幅を得るには、非常に大きな電力を消費
する回路となってしまう。

【００１９】消費電力を下げるためには、負荷抵抗Ｒ１
を大きくして、流れる電流量を減らせばよいが、負荷抵
抗Ｒ１を大きくして同一の周波数特性を得るためには、
負荷容量ＣL の影響を小さくすることが必要とされる。
例えば、負荷抵抗Ｒ１と負荷容量ＣL との間にバッファ
アンプを挿入し、出力インピーダンスを小さくすること
により、負荷容量ＣL の影響を小さくすることができ
る。

【００２０】図８は、カスコードアンプ１のＮＰＮトラ
ンジスタＱ２のコレクタと負荷抵抗Ｒ１との接続点Ｅ
と、負荷容量ＣL と間に、バッファアンプ１１０を設け
た場合の構成を示す図である。

【００２１】また、図９は、図８のバッファアンプ１１
０の内部の構成を示したビデオ出力アンプ１００の回路
図である。バッファアンプ１１０は、プッシュプル接続
されたＮＰＮトランジスタＱ３とＰＮＰトランジスタＱ
４により構成されている。すなわち、そのベースは、抵
抗Ｒ１とカスコードアンプ１のＮＰＮトランジスタＱ２
のコレクタとの間に接続されている。

【００２２】また、ＮＰＮトランジスタＱ３のコレクタ
は、所定の電圧源Ｖccに接続されており、エミッタは、
直列に接続された抵抗Ｒ３，Ｒ４を介してＰＮＰトラン
ジスタＱ４のエミッタに接続されている。ＰＮＰトラン
ジスタＱ４のコレクタは、接地されている。バッファア
ンプ１１０の出力電圧は、抵抗Ｒ３と抵抗Ｒ４との接続
点から出力される。

【００２３】また、出力電圧のクロスオーバ歪の発生を
抑制するため、プッシュプル接続されたトランジスタの
数に対応して、２個のダイオードＤ１，Ｄ２が、ＮＰＮ
トランジスタＱ３のベースとＰＮＰトランジスタＱ４の
ベースとの間に直列に接続されている。

【００２４】ダイオードＤ１，Ｄ２が、抵抗Ｒ１に直列
に接続されているので、このダイオードＤ１，Ｄ２に流
れる電流は、抵抗Ｒ１に流れる電流とほぼ等しい。従っ
て、プッシュプル回路を構成し、エミッタホロワとされ
ているＮＰＮトランジスタＱ３及びＰＮＰトランジスタ
Ｑ４のベースに流れるバイアス電流は、この２個のダイ
オードＤ１，Ｄ２の順方向電圧により決定される。

【００２５】次に、その動作について説明する。カスコ
ードアンプ１におけるＮＰＮトランジスタＱ１のベース
に印加される入力信号電圧のレベルが高い場合は、点Ｅ
における電圧レベルは低くなる。すると、ＮＰＮトラン
ジスタＱ３はオフ、ＰＮＰトランジスタＱ４はオンとな
る。従って、点Ｄから出力される電圧のレベルは低くな
る。

【００２６】一方、カスコードアンプ１におけるＮＰＮ
トランジスタＱ１のベースに印加される入力信号電圧の
レベルが低い場合は、点Ｅにおける電圧レベルは高くな
る。すると、ＮＰＮトランジスタＱ３はオン、ＰＮＰト
ランジスタＱ４はオフとなる。従って、点Ｄから出力さ
れる電圧のレベルは高くなる。

【００２７】つまり、ＮＰＮトランジスタＱ１のベース
への入力信号電圧の信号波形の位相と、出力信号電圧の
信号波形の位相とは、逆位相となる。

【００２８】また、２個のダイオードＤ１，Ｄ２によっ
て、ＮＰＮトランジスタＱ３とＰＮＰトランジスタＱ４
のベース間に両者のベース・エミッタ間電圧に対応する
バイアス電圧が付与されているので、出力電圧に、クロ
スオーバ歪が発生することが抑制されている。

【００２９】よって、上述したように、バッファアンプ
１１０をカスコードアンプ１と負荷容量ＣL との間に設
けることにより、出力インピーダンスを小さくすること
ができ、図７における負荷容量ＣL の影響を小さくする
ことができる。

【００３０】

【発明が解決しようとする課題】しかしながら、上述し
たビデオ出力アンプ１００の、特にバッファアンプ１１
０は、以下に示す課題を有している。

【００３１】カスコードアンプ１の出力電圧（点Ｅにお
ける電圧）が高い場合は、負荷抵抗Ｒ１に流れる電流が
少なく、その結果、ダイオードＤ１，Ｄ２に流れる電流
も少ないので、順方向電圧も小さい。そのため、ＮＰＮ
トランジスタＱ３及びＰＮＰトランジスタＱ４のコレク
タに流れるバイアス電流も比較的小さくなり、バッファ
アンプ１１０の消費電力も小さい。

【００３２】ところが、上記の場合とは反対に、カスコ
ードアンプ１の出力電圧（点Ｅにおける電圧）が低い場
合は、負荷抵抗Ｒ１に流れる電流が多くなり、その結
果、ダイオードＤ１，Ｄ２に流れる電流も大きくなり、
順方向電圧も大きくなるので、ＮＰＮトランジスタＱ３
及びＰＮＰトランジスタＱ４のコレクタに流れるバイア
ス電流も大きくなる。このバイアス電流は、実測で、最
大数１０ｍＡに達し、回路の電源電圧が高くなるほど、
バッファアンプ１１０における消費電力が大きくなり、
その値は無視できなくなる。従って、このビデオ出力ア
ンプ１００は、その低消費電力化を図るために設けたバ
ッファアンプ１１０自身が、電力を多量に消費してしま
うという課題を有している。

【００３３】また、トランジスタにおける消費電力増加
によって、トランジスタ自体が発熱し、故障の原因とな
るので、トランジスタ保護用の放熱器を取り付ける必要
が生じ、コスト高となってしまうという課題をも有す
る。

【００３４】そこで、バッファアンプの低消費電力化の
ために、図１０に示すように、図９のダイオードＤ１及
びＤ２を除去したり、図１１に示すようにダイオードを
１個のみにするという構成のビデオ出力アンプも提案さ
れているが、十分なバイアス電圧が、各トランジスタの
ベースに印加されないため、いずれの場合においても、
出力電圧の正弦波波形において、クロスオーバ歪が生じ
てしまう。

【００３５】本発明はこのような状況に鑑みてなされた
ものであり、低消費電力かつ低コストで、出力電圧の正
弦波波形におけるクロスオーバ歪の発生を抑制可能なバ
ッファアンプ、ビデオ出力アンプ及びディスプレイ装置
を提供することを目的とする。

【００３６】

【課題を解決するための手段】請求項１に記載のバッフ
ァアンプは、第１の能動素子（例えば図１のＮＰＮトラ
ンジスタＱ３）と、第２の能動素子（例えば図１のＰＮ
ＰトランジスタＱ４）がプッシュプル接続されたバッフ
ァアンプ（例えば図１のバッファアンプ１１０）におい
て、第１の能動素子の制御端子（例えば図１のＮＰＮト
ランジスタＱ３のベース）と、第２の能動素子の制御端
子（例えば図２のＰＮＰトランジスタＱ４のベース）と
の間に接続されるダイオード（例えば図１のダイオード
Ｄ１，Ｄ２）と、これらのダイオードに流れる電流を制
限する抵抗（例えば図１のＲｂ１，Ｒｂ２）と、これら
のダイオードに並列に接続されるコンデンサ（例えば図
１のコンデンサＣ１，Ｃ２）と、を備えることを特徴と
する。

【００３７】このダイオード（例えば図１のダイオード
Ｄ１，Ｄ２）は、２個直列に接続し、コンデンサ（例え
ば図１のコンデンサＣ１，Ｃ２）は、直列接続された２
個のダイオードのそれぞれに並列に、１個ずつ接続する
ようにすることができる。

【００３８】このダイオード（例えば図３のダイオード
Ｄ１，Ｄ２）は、２個直列に接続し、上述したコンデン
サ（例えば図３のコンデンサＣ１）は、直列接続された
２個のダイオードに、１個が、並列に接続するようにす
ることができる。

【００３９】上述した能動素子は、トランジスタ（例え
ば図１のＮＰＮトランジスタＱ３、ＰＮＰトランジスタ
Ｑ４）とすることができる。

【００４０】請求項５に記載のビデオ出力アンプは、第
１の能動素子（例えば図２のＮＰＮトランジスタＱ３）
と第２の能動素子（例えば図２のＰＮＰトランジスタＱ
４）がプッシュプル接続され、この第１の能動素子の制
御端子（例えば図２のＮＰＮトランジスタＱ３のベー
ス）と、第２の能動素子の制御端子（例えば図２のＰＮ
ＰトランジスタＱ４のベース）との間に接続されるダイ
オード（例えば図２のダイオードＤ１，Ｄ２）と、この
ダイオードに流れる電流を制限する抵抗（例えば図２の
抵抗Ｒｂ１，Ｒｂ２）と、このダイオードに並列に接続
されるコンデンサ（例えば図２のコンデンサＣ１，Ｃ
２）と、を備えるバッファアンプ（例えば図２のバッフ
ァアンプ１１０）と、入力ビデオ信号を受けて、このバ
ッファアンプに、入力ビデオ信号に対応する増幅信号を
出力するアンプ（例えば図２のカスコードアンプ１）と
を備えることを特徴とする。

【００４１】請求項６に記載のディスプレイ装置は、第
１の能動素子（例えば図２のＮＰＮトランジスタＱ３）
と第２の能動素子（例えば図２のＰＮＰトランジスタＱ
４）がプッシュプル接続され、この第１の能動素子の制
御端子（例えば図２のＮＰＮトランジスタＱ３のベー
ス）と、第２の能動素子の制御端子（例えば図２のＰＮ
ＰトランジスタＱ４のベース）との間に接続されるダイ
オード（例えば図２のダイオードＤ１，Ｄ２）と、この
ダイオードに流れる電流を制限する抵抗（例えば図２の
抵抗Ｒｂ１，Ｒｂ２）と、このダイオードに並列に接続
されるコンデンサ（例えば図２のコンデンサＣ１，Ｃ
２）と、を備えるバッファアンプ（例えば図５のバッフ
ァアンプ１１０）と、入力ビデオ信号を受けて、このバ
ッファアンプに、入力ビデオ信号に対応する増幅信号を
出力するアンプ（例えば図５のカスコードアンプ１）
と、このバッファアンプから出力される信号に対応し
て、映像を表示するＣＲＴ（例えば図５のＣＲＴ１０
２）と、を備えることを特徴とする。

【００４２】

【作用】上記構成のバッファアンプ、ビデオ出力アンプ
及びディスプレイ装置においては、ＮＰＮトランジスタ
Ｑ３のベースとＰＮＰトランジスタＱ４のベースとの間
に直列に接続されるバイアス用の、２個のダイオードＤ
１，Ｄ２に並列に、コンデンサＣ１，Ｃ２を接続する。
入力信号電圧は、コンデンサＣ１，Ｃ２を介して、ＮＰ
ＮトランジスタＱ３及びＰＮＰトランジスタＱ４のベー
スに直接印加される。また、各トランジスタＱ３，Ｑ４
のベースに流れるバイアス電流は、抵抗Ｒb1，Ｒb2によ
ってのみ決定され、変化しない。従って、低消費電力か
つ低コストで、出力電圧の正弦波波形のクロスオーバ歪
の発生を抑制可能なバッファアンプ、ビデオ出力アンプ
及びディスプレイ装置を提供することができる。

【００４３】

【実施例】以下、本発明の実施例について、図面を参照
して説明する。なお、従来例と同様の構成には、同一の
符号を付し、適宜その説明を省略する。

【００４４】図１は、本発明のバッファアンプの一実施
例の構成を示す回路図である。バッファアンプ１１０
は、基本的に、図９の従来例と同様に、エミッタホロワ
のトランジスタＱ３とＱ４をプッシュプル接続して構成
されている。ただし、図９において示したバッファアン
プ１１０と異なり、カスコードアンプ１とは独立に、単
独で構成することができるようになされている。

【００４５】すなわち、ダイオードＤ１のアノードは、
抵抗Ｒｂ１を介して所定の電圧源Ｖccに接続されてい
る。また、ダイオードＤ１のカソードは、ダイオードＤ
２のアノードに接続され、ダイオードＤ２のカソード
は、抵抗Ｒｂ２を介して接地されている。

【００４６】コンデンサＣ１はダイオードＤ１に、コン
デンサＣ２はダイオードＤ２に、それぞれ、並列に接続
されている。このコンデンサＣ１，Ｃ２は、交流信号バ
イパス用のコンデンサである。

【００４７】外部からの入力信号は、コンデンサＣ１と
Ｃ２との接続点Ｆに入力されるようになされている。ま
た、このバッファアンプ１１０の出力電圧は、抵抗Ｒ３
とＲ４との接続点Ｄから出力されるようになされてい
る。

【００４８】上述した抵抗Ｒｂ１と抵抗Ｒｂ２の値は、
基本的に同一とし、点Ｆに信号電圧を出力する、前段の
アンプ（カスコードアンプ１）の出力インピーダンスよ
り十分大きな値を選ぶ。

【００４９】その他の構成は、図９における場合と同様
である。

【００５０】次に、図１に示すバッファアンプ１１０の
動作について説明する。例えば、点Ｆに通常の出力条件
範囲内の直流電圧（周波数の低い交流電圧）（例えば、
映像信号の場合、画面全体を同色にする信号）が入力さ
れた場合、ＮＰＮトランジスタＱ３とＰＮＰトランジス
タＱ４のベースには、抵抗Ｒｂ１及びＲｂ２によって制
限される電流が、ダイオードＤ１，Ｄ２に流ることによ
って決まるバイアスがかかるだけであり、２個のトラン
ジスタＱ３，Ｑ４に流れる電流（コレクタ電流）は非常
に少ない。従って、このバッファアンプ１１０において
消費される電力も非常に小さくなる。

【００５１】一方、点Ｆに入力される信号電圧が、交流
電圧を含む場合、この交流電圧は、コンデンサＣ１を介
して、ＮＰＮトランジスタＱ３のベースに直接印加さ
れ、また、コンデンサＣ２を介して、ＰＮＰトランジス
タＱ４のベースに直接印加される。さらに、ＮＰＮトラ
ンジスタＱ３のベースとＰＮＰトランジスタＱ４のベー
スとの間には、トランジスタの数（この実施例の場合、
２個）に対応して、２個のダイオードＤ１，Ｄ２が設け
られており、各ベースに流れるバイアス電流は、入力電
圧に影響されず、抵抗Ｒｂ１，Ｒｂ２によってのみ決定
され、常に一定である。

【００５２】従って、点Ｆからの入力電圧が低い場合に
おいても、信号電流は増加したとしても、バイアス電流
が増加することがなく、バッファアンプ１１０における
消費電力を抑えることができる。

【００５３】次に、本発明のビデオ出力アンプについて
説明する。図２は、本発明のビデオ出力アンプの一実施
例の構成を示す回路図である。図１のバッファアンプ１
１０カスコードアンプ１と負荷容量ＣL との間に設けた
構成となっている。カスコードアンプ１の出力点Ｅとバ
ッファアンプ１１０の入力点Ｆとが接続されている。

【００５４】カスコードアンプ１におけるＮＰＮトラン
ジスタＱ１のベースに、入力信号電圧が印加される。従
来例において説明したように、入力信号電圧のレベルが
高レベルになった場合は、点Ｅにおける電圧は低レベル
になる。この低レベルの信号電圧は、バッファアンプ１
１０の点Ｆに入力され、コンデンサＣ１を介して、ＮＰ
ＮトランジスタＱ３のベースに直接印加され、また、コ
ンデンサＣ２を介して、ＰＮＰトランジスタＱ４のベー
スに直接印加される。すると、ＮＰＮトランジスタＱ３
はオフになり、ＰＮＰトランジスタＱ４はオンとなる。
従って、点Ｄから出力される出力信号電圧は、低レベル
となる。

【００５５】一方、カスコードアンプ１のＮＰＮトラン
ジスタＱ１のベースに印加される入力信号電圧のレベル
が低レベルとなった場合は、点Ｅにおける電圧は高レベ
ルになる。この高レベルの信号電圧は、バッファアンプ
１１０の点Ｆに入力され、コンデンサＣ１を介して、Ｎ
ＰＮトランジスタＱ３のベースに直接印加され、また、
コンデンサＣ２を介して、ＰＮＰトランジスタＱ４のベ
ースに直接印加される。すると、ＮＰＮトランジスタＱ
３はオンになり、ＰＮＰトランジスタＱ４はオフにな
る。従って、点Ｄから出力される出力信号電圧は、高レ
ベルとなる。

【００５６】つまり、カスコードアンプ１に入力される
入力信号電圧の信号波形の位相と、バッファアンプ１１
０から出力される出力信号電圧の信号波形の位相は、逆
位相となっている。

【００５７】また、図１の実施例において説明したよう
に、各トランジスタＱ３，Ｑ４のベース間に接続された
ダイオードＤ１，Ｄ２には、抵抗Ｒｂ１及び抵抗Ｒｂ２
によってのみ決まる、一定の電流が入力されている。従
って、低周波の交流成分の信号電圧が入力された場合に
おいて、出力信号電圧の正弦波波形にクロスオーバ歪が
発生することが抑制される。

【００５８】さらに、バイアス電流が一定なので、バッ
ファアンプ１１０における各トランジスタＱ３，Ｑ４の
コレクタ−エミッタ間に流れるトランジスタ電流の変化
は、各コンデンサＣ１，Ｃ２を介して、各ベースに印加
される信号電圧のみによって決まる。従って、バイアス
電流が大きくなることがないので、上述したトランジス
タ電流を小さくすることができ、バッファアンプ１１０
における低消費電力化を実現することができる。また、
トランジスタ自体の発熱を抑制することができるので、
トランジスタ専用の放熱器を備える必要がなく、コスト
を低くすることができる。

【００５９】また、図３は、本発明のビデオ出力アンプ
の他の実施例の構成を示す回路図である。

【００６０】図３のビデオ出力アンプ１００は、１個の
コンデンサＣ３が、ダイオードＤ１，Ｄ２に並列に接続
されており、図２の抵抗Ｒb1が省略され、ダイオードＤ
１のアノードが入力点Ｆに接続された構成となってい
る。

【００６１】その他の構成は、図２における場合と同様
である。

【００６２】図３の実施例の場合においても、図２の場
合と同様、バイアス用のダイオードＤ１，Ｄ２は、抵抗
Ｒ１とＮＰＮトランジスタＱ２のコレクタとの間に接続
されていないので、バイアス電流は、抵抗Ｒ１及びＲｂ
２の値によってのみ決定され、変化しない。また、カス
コードアンプ１からの出力電圧は、点Ｅから点Ｆに入力
され、ＮＰＮトランジスタＱ３のベースに直接入力され
るとともに、コンデンサＣ３を介して、ＰＮＰトランジ
スタＱ４のベースにも入力される。

【００６３】すなわち、バイアス電流を変化させること
なく、カスコードアンプ１からの信号電圧を、ＮＰＮト
ランジスタＱ３のベースとＰＮＰトランジスタＱ４のベ
ースに入力することができるので、低消費電力化を実現
しつつ、出力信号電圧の正弦波波形において、クロスオ
ーバ歪の発生を抑制することができる。

【００６４】図４は、図２に示したバッファアンプ１１
０及び図９に示した従来のバッファアンプ１１０の負荷
容量として、１５ｐＦのコンデンサを接続し、出力振幅
が４０Ｖp-p になるような矩形波信号を、周波数を変化
させて入力した場合の、トランジスタ電流と矩形波信号
の周波数との関係を示す特性図である。

【００６５】例えば、画面全体を同色にするような直流
電圧信号（実際は、３０ＫＨＺ乃至６０ＫＨＺ程度の周
波数の交流電圧信号）が入力された場合、図９のバッフ
ァアンプ１１０において流れるトランジスタ電流が３０
ｍＡであるのに対して、図２の実施例のバッファアンプ
１１０においては、わずかなトランジスタ電流のみが流
れるだけである。また、周波数を上昇させた場合におい
ても、図９のバッファアンプ１１０において流れるトラ
ンジスタ電流に比べて、図２の実施例のバッファアンプ
１１０において流れるトランジスタ電流が少ないことが
判る。

【００６６】従って、トランジスタに流れる電流が少な
い本発明の実施例であるビデオ出力アンプ１００は、図
９に示す従来のビデオ出力アンプ１００に比べて消費電
力を小さくすることが可能である。

【００６７】なお、図１乃至図３におけるバッファアン
プ１１０の能動素子としては、ＮＰＮトランジスタとＰ
ＮＰトランジスタ以外の、他の増幅素子を用いることも
可能である。

【００６８】さらに、図２または図３に示したビデオ出
力アンプ１００を備えるディスプレイ装置を構成するこ
とも可能である。図５は、本発明のディスプレイ装置の
一実施例の内部の構成を示すブロック図である。このデ
ィスプレイ装置２００は、図２または図３に示すビデオ
出力アンプ１００、放電保護回路２１０及びＣＲＴ１０
２の順に接続された構成となっている。

【００６９】この放電回路２１０は、従来例において説
明した、図６のスパークギャップ１０１、抵抗Ｒp 、ダ
イオードＤp1，Ｄp2によって構成されており、ＣＲＴ１
０２から出力される放電電圧が、ビデオ出力アンプ１０
０に入力するのを防止している。

【００７０】マイクロコンピュータ等、外部から映像信
号がビデオ出力アンプ１００に入力され、その出力信号
が、放電保護回路２１０を介して、ＣＲＴ１０２に入力
される。ＣＲＴ１０２は、入力された信号に対応して、
映像を表示する。

【００７１】

【発明の効果】以上のように、本発明のバッファアン
プ、ビデオ出力アンプ及びディスプレイ装置によれば、
バイアス用のダイオードに並列にコンデンサを接続した
ので、低消費電力かつ低コストで、出力電圧の出力波形
のクロスオーバ歪の発生を抑制することができる。

【図面の簡単な説明】

【図１】本発明のバッファアンプの一実施例の構成を示
す回路図である。

【図２】本発明のビデオ出力アンプの一実施例の構成を
示す回路図である。

【図３】本発明のビデオ出力アンプの他の実施例の構成
を示す回路図である。

【図４】バッファアンプのトランジスタ電流と、矩形波
信号の周波数との関係を示す特性図である。

【図５】本発明のディスプレイ装置の一実施例の内部構
成を示すブロック図である。

【図６】ビデオ出力アンプで、ＣＲＴを駆動する場合の
構成を示す回路図である。

【図７】図６に示すビデオ出力アンプ１００の構成例を
示す回路図である。

【図８】図６に示すビデオ出力アンプ１００の他の構成
例を示す回路図である。

【図９】図８のビデオ出力アンプ１００の構成例を示す
回路図である。

【図１０】図８のビデオ出力アンプ１００の他の構成例
を示す回路図である。

【図１１】図８のビデオ出力アンプ１００のさらに他の
構成例を示す回路図である。

【符号の説明】

１ カスコードアンプ １００ ビデオ出力アンプ １０１ スパークギャップ １０２ ＣＲＴ １０３ ＣＲＴソケット １０４ カソード １１０ バッファアンプ ２００ ディスプレイ装置 ２１０ 放電保護回路 Ｃ１，Ｃ２，Ｃ３ コンデンサ ＣL 負荷容量 Ｄ１，Ｄ２，Ｄp1，Ｄp2 ダイオード Ｒ１乃至Ｒ４，Ｒｂ１，Ｒｂ２，Ｒp 抵抗 Ｑ１乃至Ｑ３ ＮＰＮトランジスタ Ｑ４ ＰＮＰトランジスタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 第１の能動素子と、第２の能動素子がプ
   ッシュプル接続されたバッファアンプにおいて、 前記第１の能動素子の制御端子と、前記第２の能動素子
   の制御端子との間に接続されるダイオードと、 前記ダイオードに流れる電流を制限する抵抗と、 前記ダイオードに並列に接続されるコンデンサとを備え
   ることを特徴とするバッファアンプ。
2. 【請求項２】 前記ダイオードは、２個直列に接続され
   ており、 前記コンデンサは、直列接続された前記２個のダイオー
   ドのそれぞれに並列に、１個ずつ接続されることを特徴
   とする請求項１に記載のバッファアンプ。
3. 【請求項３】 前記ダイオードは、２個直列に接続され
   ており、 前記コンデンサは、直列接続された前記２個のダイオー
   ドに、１個が、並列に接続されることを特徴とする請求
   項１に記載のバッファアンプ。
4. 【請求項４】 前記能動素子は、トランジスタであるこ
   とを特徴とする請求項１，２または３に記載のバッファ
   アンプ。
5. 【請求項５】 第１の能動素子と第２の能動素子がプッ
   シュプル接続され、 前記第１の能動素子の制御端子と、前記第２の能動素子
   の制御端子との間に接続されるダイオードと、 前記ダイオードに流れる電流を制限する抵抗と、 前記ダイオードに並列に接続されるコンデンサとを備え
   るバッファアンプと、 入力ビデオ信号を受けて、前記バッファアンプに、前記
   入力ビデオ信号に対応する増幅信号を出力するアンプと
   を備えることを特徴とするビデオ出力アンプ。
6. 【請求項６】 第１の能動素子と第２の能動素子がプッ
   シュプル接続され、 前記第１の能動素子の制御端子と、前記第２の能動素子
   の制御端子との間に接続されるダイオードと、 前記ダイオードに流れる電流を制限する抵抗と、 前記ダイオードに並列に接続されるコンデンサとを備え
   るバッファアンプと、 入力ビデオ信号を受けて、前記バッファアンプに、前記
   入力ビデオ信号に対応する増幅信号を出力するアンプ
   と、 前記バッファアンプから出力される信号に対応して、映
   像を表示するＣＲＴとを備えることを特徴とするディス
   プレイ装置。