JP2002353754A - エミッタフォロワ回路 - Google Patents
エミッタフォロワ回路Info
- Publication number
- JP2002353754A JP2002353754A JP2001153087A JP2001153087A JP2002353754A JP 2002353754 A JP2002353754 A JP 2002353754A JP 2001153087 A JP2001153087 A JP 2001153087A JP 2001153087 A JP2001153087 A JP 2001153087A JP 2002353754 A JP2002353754 A JP 2002353754A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- mirror
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 インピーダンス変換のバッファなどとして用
いられるエミッタフォロワ回路１１において、負荷側へ
流れるトランジスタＱ１のベース電流Ｉｂの補償を安定
して行う。 【解決手段】 前記トランジスタＱ１のエミッタに定電
流を供給する定電流源Ｆ１と等しい定電流源Ｆ２および
トランジスタＱ１と等しいトランジスタＱ２とで補償電
流作成回路１２を形成し、トランジスタＱ２のベース電
流Ｉ３を折返してトランジスタＱ１のベースに補償電流
を供給するためのカレントミラー回路１３に、ミラート
ランジスタＱ４，Ｑ３のベースと電源ラインとの間に容
量Ｃ１を設ける。したがって、トランジスタＱ１のベー
ス電圧の急激な上昇に対して、ミラートランジスタＱ４
のベース−エミッタ間の寄生容量によってそのベース電
位が上昇し、該ミラートランジスタＱ４，Ｑ３がＯＦＦ
してしまうことを防止できる。
いられるエミッタフォロワ回路１１において、負荷側へ
流れるトランジスタＱ１のベース電流Ｉｂの補償を安定
して行う。 【解決手段】 前記トランジスタＱ１のエミッタに定電
流を供給する定電流源Ｆ１と等しい定電流源Ｆ２および
トランジスタＱ１と等しいトランジスタＱ２とで補償電
流作成回路１２を形成し、トランジスタＱ２のベース電
流Ｉ３を折返してトランジスタＱ１のベースに補償電流
を供給するためのカレントミラー回路１３に、ミラート
ランジスタＱ４，Ｑ３のベースと電源ラインとの間に容
量Ｃ１を設ける。したがって、トランジスタＱ１のベー
ス電圧の急激な上昇に対して、ミラートランジスタＱ４
のベース−エミッタ間の寄生容量によってそのベース電
位が上昇し、該ミラートランジスタＱ４，Ｑ３がＯＦＦ
してしまうことを防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、インピーダンス変
換のバッファなどとして用いられるエミッタフォロワ回
路に関し、特にエミッタフォロワ動作をするトランジス
タのベース電流補償機能を有するものに関する。
換のバッファなどとして用いられるエミッタフォロワ回
路に関し、特にエミッタフォロワ動作をするトランジス
タのベース電流補償機能を有するものに関する。
【０００２】
【従来の技術】エミッタフォロワ回路は、高入力インピ
ーダンスで、負荷の影響が入力側に及ぶことが少なく、
前記インピーダンス変換のバッファなどとして用いられ
る。しかしながら、エミッタフォロワ動作をするトラン
ジスタの電流増幅率が有限であるので、ベース電流が負
荷側へ流れることになり、このため入力側にベース電流
分を補償するようにした構成が従来から用いられてい
る。
ーダンスで、負荷の影響が入力側に及ぶことが少なく、
前記インピーダンス変換のバッファなどとして用いられ
る。しかしながら、エミッタフォロワ動作をするトラン
ジスタの電流増幅率が有限であるので、ベース電流が負
荷側へ流れることになり、このため入力側にベース電流
分を補償するようにした構成が従来から用いられてい
る。
【０００３】図３は、そのようなベース電流補償機能を
有する典型的な従来技術のエミッタフォロワ回路１の電
気回路図である。このエミッタフォロワ回路１は、特開
平３−１１４３０６号公報で提案された回路である。エ
ミッタフォロワ動作をするＮＰＮ型のトランジスタｑ１
は、ベースを入力とし、出力をエミッタとし、コレクタ
はハイレベルの電源に接続され、エミッタはまた定電流
源ｆ１を介して接地端子に接続される。
有する典型的な従来技術のエミッタフォロワ回路１の電
気回路図である。このエミッタフォロワ回路１は、特開
平３−１１４３０６号公報で提案された回路である。エ
ミッタフォロワ動作をするＮＰＮ型のトランジスタｑ１
は、ベースを入力とし、出力をエミッタとし、コレクタ
はハイレベルの電源に接続され、エミッタはまた定電流
源ｆ１を介して接地端子に接続される。
【０００４】そして、補償すべき電流を作成するため
に、前記定電流源ｆ１と同じ電流値の定電流源ｆ２と、
その定電流源ｆ２にエミッタが接続され、コレクタが前
記電源に接続され、前記トランジスタｑ１と同一特性に
形成されるＮＰＮ型のトランジスタｑ２とを備える補償
電流作成回路２が設けられる。また、前記トランジスタ
ｑ２のベースにベースおよびコレクタが接続されるＰＮ
Ｐ型のミラートランジスタｑ３と、前記ミラートランジ
スタｑ３のエミッタを前記電源に接続するエミッタ抵抗
ｒ１と、前記ミラートランジスタｑ３およびエミッタ抵
抗ｒ１とカレントミラー動作を行うＰＮＰ型のミラート
ランジスタｑ４およびエミッタ抵抗ｒ２とを備えて構成
されるカレントミラー回路３が設けられる。
に、前記定電流源ｆ１と同じ電流値の定電流源ｆ２と、
その定電流源ｆ２にエミッタが接続され、コレクタが前
記電源に接続され、前記トランジスタｑ１と同一特性に
形成されるＮＰＮ型のトランジスタｑ２とを備える補償
電流作成回路２が設けられる。また、前記トランジスタ
ｑ２のベースにベースおよびコレクタが接続されるＰＮ
Ｐ型のミラートランジスタｑ３と、前記ミラートランジ
スタｑ３のエミッタを前記電源に接続するエミッタ抵抗
ｒ１と、前記ミラートランジスタｑ３およびエミッタ抵
抗ｒ１とカレントミラー動作を行うＰＮＰ型のミラート
ランジスタｑ４およびエミッタ抵抗ｒ２とを備えて構成
されるカレントミラー回路３が設けられる。
【０００５】したがって、トランジスタｑ１のベース電
流ｉｂと等しい電流が補償電流作成回路２で作成され、
その電流ｉ３はトランジスタｑ２のベースによってミラ
ートランジスタｑ３のコレクタから引抜かれる。前記電
流ｉ３はカレントミラー回路３で折返されて、ミラート
ランジスタｑ４のコレクタからトランジスタｑ１のベー
スに補償電流ｉ４として供給される。前記カレントミラ
ー回路３のミラー比を１とすると、ｉ３＝ｉ４＝ｉｂと
なり、こうして前記補償電流ｉ４によって前記ベース電
流ｉｂが補償される。そして、定電流源ｆ２で定電流源
ｆ１と同じ電流を作成しているので、入力信号の周波数
に拘わらず、カレントミラー回路３のＰＮＰ型のミラー
トランジスタｑ３，ｑ４は一定の補償電流ｉ４を供給す
ることができるようになっている。
流ｉｂと等しい電流が補償電流作成回路２で作成され、
その電流ｉ３はトランジスタｑ２のベースによってミラ
ートランジスタｑ３のコレクタから引抜かれる。前記電
流ｉ３はカレントミラー回路３で折返されて、ミラート
ランジスタｑ４のコレクタからトランジスタｑ１のベー
スに補償電流ｉ４として供給される。前記カレントミラ
ー回路３のミラー比を１とすると、ｉ３＝ｉ４＝ｉｂと
なり、こうして前記補償電流ｉ４によって前記ベース電
流ｉｂが補償される。そして、定電流源ｆ２で定電流源
ｆ１と同じ電流を作成しているので、入力信号の周波数
に拘わらず、カレントミラー回路３のＰＮＰ型のミラー
トランジスタｑ３，ｑ４は一定の補償電流ｉ４を供給す
ることができるようになっている。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
ような従来技術のエミッタフォロワ回路１では、入力電
圧が急激に立上がった場合、カレントミラー回路３の出
力側のミラートランジスタｑ４のコレクタとべースとの
間の寄生容量によって、ミラートランジスタｑ４，ｑ３
のベース電位が持上がり、べース−エミッタ間電圧が低
下して、これらのミラートランジスタｑ４，ｑ３がＯＦ
Ｆし、前記補償電流ｉ４は流れなくなってしまう。この
後、ミラートランジスタｑ４，ｑ３が本来の補償電流ｉ
４を流し出すまでの時間は、ミラートランジスタｑ４の
ベース電位が元に戻るまでの時間で決まことになる。
ような従来技術のエミッタフォロワ回路１では、入力電
圧が急激に立上がった場合、カレントミラー回路３の出
力側のミラートランジスタｑ４のコレクタとべースとの
間の寄生容量によって、ミラートランジスタｑ４，ｑ３
のベース電位が持上がり、べース−エミッタ間電圧が低
下して、これらのミラートランジスタｑ４，ｑ３がＯＦ
Ｆし、前記補償電流ｉ４は流れなくなってしまう。この
後、ミラートランジスタｑ４，ｑ３が本来の補償電流ｉ
４を流し出すまでの時間は、ミラートランジスタｑ４の
ベース電位が元に戻るまでの時間で決まことになる。
【０００７】前記の時間は、ミラートランジスタｑ４の
ベースラインに接続されるトランジスタｑ３，ｑ２およ
び配線の寄生容量に蓄えられた電荷を、トランジスタｑ
２のベース電流ｉ３によって放電する時間であるが、該
電流ｉ３は微小電流であるので、数十〜数百ナノセカン
ドが必要となり、この間は前記ベース電流ｉｂが補償さ
れないことになる。
ベースラインに接続されるトランジスタｑ３，ｑ２およ
び配線の寄生容量に蓄えられた電荷を、トランジスタｑ
２のベース電流ｉ３によって放電する時間であるが、該
電流ｉ３は微小電流であるので、数十〜数百ナノセカン
ドが必要となり、この間は前記ベース電流ｉｂが補償さ
れないことになる。
【０００８】したがって、たとえばこのエミッタフォロ
ワ回路１がサンプルホールド回路のホールド電圧を次段
に伝えるバッファとして使われており、図３において参
照符ｃ１で示すようにトランジスタｑ１のベースにホー
ルド用の容量が接続されているような場合、カレントミ
ラー回路３が補償電流ｉ４を流せない期間は、トランジ
スタｑ１のベース電流ｉｂによってホールド容量ｃ１の
電荷は放電され、ホールド電圧が低下してしまうことに
なる。
ワ回路１がサンプルホールド回路のホールド電圧を次段
に伝えるバッファとして使われており、図３において参
照符ｃ１で示すようにトランジスタｑ１のベースにホー
ルド用の容量が接続されているような場合、カレントミ
ラー回路３が補償電流ｉ４を流せない期間は、トランジ
スタｑ１のベース電流ｉｂによってホールド容量ｃ１の
電荷は放電され、ホールド電圧が低下してしまうことに
なる。
【０００９】本発明の目的は、べース電流の補償を安定
して行うことができるエミッタフォロワ回路を提供する
ことである。
して行うことができるエミッタフォロワ回路を提供する
ことである。
【００１０】
【課題を解決するための手段】本発明のエミッタフォロ
ワ回路は、エミッタフォロワ動作をするトランジスタの
ベース電流と相互に等しい補償電流を生成して前記トラ
ンジスタのベースに供給するベース電流補償機能を有す
るエミッタフォロワ回路において、前記補償電流を前記
トランジスタのベースに供給するためのカレントミラー
回路における出力用トランジスタのベースと電源または
接地端子との間に容量を接続することを特徴とする。
ワ回路は、エミッタフォロワ動作をするトランジスタの
ベース電流と相互に等しい補償電流を生成して前記トラ
ンジスタのベースに供給するベース電流補償機能を有す
るエミッタフォロワ回路において、前記補償電流を前記
トランジスタのベースに供給するためのカレントミラー
回路における出力用トランジスタのベースと電源または
接地端子との間に容量を接続することを特徴とする。
【００１１】上記の構成によれば、インピーダンス変換
のバッファなどとして用いられるエミッタフォロワ回路
において、負荷側へ流れたトランジスタのベース電流を
補償するにあたって、補償電流をトランジスタのベース
に供給するためのカレントミラー回路における出力用ト
ランジスタのベースと電源または接地端子との間に容量
を接続する。
のバッファなどとして用いられるエミッタフォロワ回路
において、負荷側へ流れたトランジスタのベース電流を
補償するにあたって、補償電流をトランジスタのベース
に供給するためのカレントミラー回路における出力用ト
ランジスタのベースと電源または接地端子との間に容量
を接続する。
【００１２】したがって、その容量が前記出力用トラン
ジスタのコレクタ−ベース間の寄生容量に比べて充分大
きいと、エミッタフォロワ動作をするトランジスタのベ
ース電圧が急激に上昇しても、そのベース電圧の上昇に
よって出力用トランジスタのベースに蓄積されようとす
る電荷が前記電源または接地端子に抜けるので、該出力
用トランジスタのベース電位は変わらず、補償電流は出
力用トランジスタのコレクタ−ベース間の電圧変化分の
電荷をコレクタ−ベース間の寄生容量から放電する極め
て短い時間を除いて、べース電流の補償を安定して行う
ことができる。
ジスタのコレクタ−ベース間の寄生容量に比べて充分大
きいと、エミッタフォロワ動作をするトランジスタのベ
ース電圧が急激に上昇しても、そのベース電圧の上昇に
よって出力用トランジスタのベースに蓄積されようとす
る電荷が前記電源または接地端子に抜けるので、該出力
用トランジスタのベース電位は変わらず、補償電流は出
力用トランジスタのコレクタ−ベース間の電圧変化分の
電荷をコレクタ−ベース間の寄生容量から放電する極め
て短い時間を除いて、べース電流の補償を安定して行う
ことができる。
【００１３】また、本発明のエミッタフォロワ回路は、
前記カレントミラー回路に、ミラートランジスタの出力
側のトランジスタと前記エミッタフォロワ動作をするト
ランジスタのベースとの間に直列に接続され、前記出力
側のトランジスタからの補償電流を前記エミッタフォロ
ワ動作をするトランジスタのベースに与えるとともに、
前記ミラートランジスタのベース電流を供給するトラン
ジスタを設けて前記出力用トランジスタとすることを特
徴とする。
前記カレントミラー回路に、ミラートランジスタの出力
側のトランジスタと前記エミッタフォロワ動作をするト
ランジスタのベースとの間に直列に接続され、前記出力
側のトランジスタからの補償電流を前記エミッタフォロ
ワ動作をするトランジスタのベースに与えるとともに、
前記ミラートランジスタのベース電流を供給するトラン
ジスタを設けて前記出力用トランジスタとすることを特
徴とする。
【００１４】上記の構成によれば、ミラートランジスタ
およびそのエミッタ抵抗から成るカレントミラー回路
に、前記ミラートランジスタの出力側のトランジスタと
前記エミッタフォロワ動作をするトランジスタのベース
との間に直列に接続され、前記出力側のトランジスタか
らの補償電流を前記エミッタフォロワ動作をするトラン
ジスタのベースに与えるとともに、前記ミラートランジ
スタのベース電流を供給するトランジスタを付設して該
カレントミラー回路をウイルソン型とし、付設したトラ
ンジスタを前記出力用トランジスタとして、そのベース
と電源または接地端子との間に前記容量を接続する。
およびそのエミッタ抵抗から成るカレントミラー回路
に、前記ミラートランジスタの出力側のトランジスタと
前記エミッタフォロワ動作をするトランジスタのベース
との間に直列に接続され、前記出力側のトランジスタか
らの補償電流を前記エミッタフォロワ動作をするトラン
ジスタのベースに与えるとともに、前記ミラートランジ
スタのベース電流を供給するトランジスタを付設して該
カレントミラー回路をウイルソン型とし、付設したトラ
ンジスタを前記出力用トランジスタとして、そのベース
と電源または接地端子との間に前記容量を接続する。
【００１５】したがって、前記出力用トランジスタが前
記ミラートランジスタの出力側のトランジスタである場
合、該ミラートランジスタの入力側のトランジスタと出
力側のトランジスタとのコレクタ電位に差があり、アー
リー効果によってミラー比がずれて出力側の電流が大き
くなってしまうことがあるのに対して、そのような不具
合を無くし、前記補償電流を一層安定して供給すること
ができる。
記ミラートランジスタの出力側のトランジスタである場
合、該ミラートランジスタの入力側のトランジスタと出
力側のトランジスタとのコレクタ電位に差があり、アー
リー効果によってミラー比がずれて出力側の電流が大き
くなってしまうことがあるのに対して、そのような不具
合を無くし、前記補償電流を一層安定して供給すること
ができる。
【００１６】
【発明の実施の形態】本発明の実施の一形態について、
図１に基づいて説明すれば、以下のとおりである。
図１に基づいて説明すれば、以下のとおりである。
【００１７】図１は、本発明の実施の一形態のエミッタ
フォロワ回路１１の電気回路図である。このエミッタフ
ォロワ回路１１では、エミッタフォロワ動作をするトラ
ンジスタをＮＰＮ型のトランジスタＱ１とし、そのベー
スを入力とし、出力をエミッタとし、コレクタはハイレ
ベルの電源に接続され、エミッタはまた定電流源Ｆ１を
介して接地端子に接続されている。
フォロワ回路１１の電気回路図である。このエミッタフ
ォロワ回路１１では、エミッタフォロワ動作をするトラ
ンジスタをＮＰＮ型のトランジスタＱ１とし、そのベー
スを入力とし、出力をエミッタとし、コレクタはハイレ
ベルの電源に接続され、エミッタはまた定電流源Ｆ１を
介して接地端子に接続されている。
【００１８】そして、補償すべき電流を作成するため
に、前記定電流源Ｆ１と同じ電流値の定電流源Ｆ２と、
その定電流源Ｆ２にエミッタが接続され、コレクタが前
記電源に接続され、前記トランジスタＱ１と同一特性に
形成されるＮＰＮ型のトランジスタＱ２とを備える補償
電流作成回路１２が設けられる。また、前記トランジス
タＱ２のベースにベースおよびコレクタが接続されるＰ
ＮＰ型のミラートランジスタＱ３と、前記ミラートラン
ジスタＱ３のエミッタを前記電源に接続するエミッタ抵
抗Ｒ１と、前記ミラートランジスタＱ３およびエミッタ
抵抗Ｒ１とカレントミラー動作を行うＰＮＰ型のミラー
トランジスタＱ４およびエミッタ抵抗Ｒ２とを備えて構
成されるカレントミラー回路１３が設けられる。
に、前記定電流源Ｆ１と同じ電流値の定電流源Ｆ２と、
その定電流源Ｆ２にエミッタが接続され、コレクタが前
記電源に接続され、前記トランジスタＱ１と同一特性に
形成されるＮＰＮ型のトランジスタＱ２とを備える補償
電流作成回路１２が設けられる。また、前記トランジス
タＱ２のベースにベースおよびコレクタが接続されるＰ
ＮＰ型のミラートランジスタＱ３と、前記ミラートラン
ジスタＱ３のエミッタを前記電源に接続するエミッタ抵
抗Ｒ１と、前記ミラートランジスタＱ３およびエミッタ
抵抗Ｒ１とカレントミラー動作を行うＰＮＰ型のミラー
トランジスタＱ４およびエミッタ抵抗Ｒ２とを備えて構
成されるカレントミラー回路１３が設けられる。
【００１９】したがって、トランジスタＱ１のベース電
流Ｉｂと等しい電流が補償電流作成回路１２で作成さ
れ、その電流Ｉ３はトランジスタＱ２のベースによって
ミラートランジスタＱ３のコレクタから引抜かれる。前
記電流Ｉ３はカレントミラー回路３で折返されて、ミラ
ートランジスタＱ４のコレクタからトランジスタＱ１の
ベースに補償電流Ｉ４として供給される。前記カレント
ミラー回路３のミラー比を１とすると、Ｉ３＝Ｉ４＝Ｉ
ｂとなり、こうして前記補償電流Ｉ４によって前記ベー
ス電流Ｉｂが補償される。そして、定電流源Ｆ２で定電
流源Ｆ１と同じ電流を作成しているので、入力信号の周
波数に拘わらず、カレントミラー回路３のＰＮＰ型のミ
ラートランジスタＱ３，Ｑ４は一定の補償電流Ｉ４を供
給することができるようになっている。
流Ｉｂと等しい電流が補償電流作成回路１２で作成さ
れ、その電流Ｉ３はトランジスタＱ２のベースによって
ミラートランジスタＱ３のコレクタから引抜かれる。前
記電流Ｉ３はカレントミラー回路３で折返されて、ミラ
ートランジスタＱ４のコレクタからトランジスタＱ１の
ベースに補償電流Ｉ４として供給される。前記カレント
ミラー回路３のミラー比を１とすると、Ｉ３＝Ｉ４＝Ｉ
ｂとなり、こうして前記補償電流Ｉ４によって前記ベー
ス電流Ｉｂが補償される。そして、定電流源Ｆ２で定電
流源Ｆ１と同じ電流を作成しているので、入力信号の周
波数に拘わらず、カレントミラー回路３のＰＮＰ型のミ
ラートランジスタＱ３，Ｑ４は一定の補償電流Ｉ４を供
給することができるようになっている。
【００２０】注目すべきは、本発明では、カレントミラ
ー回路１３の出力用のミラートランジスタＱ４のベース
には、前記電源ラインとの間に容量Ｃ１が接続されるこ
とである。この容量Ｃ１は、ミラートランジスタＱ４の
コレクタ−ベース間の寄生容量に対して充分大きく形成
される。したがって、トランジスタＱ１のベース電圧が
急激に上昇しても、そのベース電圧の上昇によって前記
ミラートランジスタＱ４のベースに蓄積されようとする
電荷が前記電源ラインに抜けるので、該ミラートランジ
スタＱ４のベース電位は変わらず、したがって該トラン
ジスタＱ４はＯＦＦせず、補償電流Ｉ４は、該ミラート
ランジスタＱ４のコレクタ−ベース間の電圧変化分の電
荷をコレクタ−ベース間の寄生容量から放電する極めて
短い時間を除いて、前記べース電流Ｉｂの補償を安定し
て行うことができる。
ー回路１３の出力用のミラートランジスタＱ４のベース
には、前記電源ラインとの間に容量Ｃ１が接続されるこ
とである。この容量Ｃ１は、ミラートランジスタＱ４の
コレクタ−ベース間の寄生容量に対して充分大きく形成
される。したがって、トランジスタＱ１のベース電圧が
急激に上昇しても、そのベース電圧の上昇によって前記
ミラートランジスタＱ４のベースに蓄積されようとする
電荷が前記電源ラインに抜けるので、該ミラートランジ
スタＱ４のベース電位は変わらず、したがって該トラン
ジスタＱ４はＯＦＦせず、補償電流Ｉ４は、該ミラート
ランジスタＱ４のコレクタ−ベース間の電圧変化分の電
荷をコレクタ−ベース間の寄生容量から放電する極めて
短い時間を除いて、前記べース電流Ｉｂの補償を安定し
て行うことができる。
【００２１】なお、前記容量Ｃ１は、前記電源ラインだ
けでなく、低インピーダンスのバイアス端子や、前記接
地端子に接続されてもよい。また、たとえば補償電流作
成回路１２で作成される電流Ｉ３を前記べース電流Ｉｂ
の半分とし、カレントミラー回路１３のミラートランジ
スタＱ４のエミッタ面積をミラートランジスタＱ３のそ
れの２倍とするなど、最終的にＩ４＝Ｉｂとなるように
構成されていればよい。
けでなく、低インピーダンスのバイアス端子や、前記接
地端子に接続されてもよい。また、たとえば補償電流作
成回路１２で作成される電流Ｉ３を前記べース電流Ｉｂ
の半分とし、カレントミラー回路１３のミラートランジ
スタＱ４のエミッタ面積をミラートランジスタＱ３のそ
れの２倍とするなど、最終的にＩ４＝Ｉｂとなるように
構成されていればよい。
【００２２】本発明の実施の他の形態について、図２に
基づいて説明すれば、以下のとおりである。
基づいて説明すれば、以下のとおりである。
【００２３】図２は、本発明の実施の他の形態のエミッ
タフォロワ回路２１の電気回路図である。このエミッタ
フォロワ回路２１は、前述のエミッタフォロワ回路１１
に類似し、対応する部分には同一の参照符号を付して示
し、その説明を省略する。注目すべきは、このエミッタ
フォロワ回路２１では、カレントミラー回路２３には、
前記ミラートランジスタＱ３，Ｑ４およびエミッタ抵抗
Ｒ１，Ｒ２とともに、出力用トランジスタＱ５が設けら
れていることである。
タフォロワ回路２１の電気回路図である。このエミッタ
フォロワ回路２１は、前述のエミッタフォロワ回路１１
に類似し、対応する部分には同一の参照符号を付して示
し、その説明を省略する。注目すべきは、このエミッタ
フォロワ回路２１では、カレントミラー回路２３には、
前記ミラートランジスタＱ３，Ｑ４およびエミッタ抵抗
Ｒ１，Ｒ２とともに、出力用トランジスタＱ５が設けら
れていることである。
【００２４】ＰＮＰ型の前記出力用トランジスタＱ５の
コレクタは前記エミッタフォロワ動作をするトランジス
タＱ１のベースに接続され、エミッタは前記ミラートラ
ンジスタＱ４のコレクタおよびベースならびにミラート
ランジスタＱ３のベースに接続され、ベースは前記ミラ
ートランジスタＱ３のコレクタとともにトランジスタＱ
２のベースに接続される。前記容量Ｃ１は、前記電源ラ
インと、この出力用トランジスタＱ５のベースとの間に
接続される。
コレクタは前記エミッタフォロワ動作をするトランジス
タＱ１のベースに接続され、エミッタは前記ミラートラ
ンジスタＱ４のコレクタおよびベースならびにミラート
ランジスタＱ３のベースに接続され、ベースは前記ミラ
ートランジスタＱ３のコレクタとともにトランジスタＱ
２のベースに接続される。前記容量Ｃ１は、前記電源ラ
インと、この出力用トランジスタＱ５のベースとの間に
接続される。
【００２５】前述のエミッタフォロワ回路１１では、ミ
ラートランジスタＱ４が補償電流Ｉ４を供給する出力用
トランジスタとなっており、前記のベース電圧の変化に
よって、カレントミラー回路１３の入力側のミラートラ
ンジスタＱ３と出力側の該ミラートランジスタＱ４との
コレクタ電位に差が生じる。一方、ミラートランジスタ
Ｑ３，Ｑ４のベース−エミッタ間電圧は相互に等しく、
このためアーリー効果によってミラー比がずれて出力側
からの補償電流Ｉ４が電流Ｉ３からずれてしまうことが
ある。
ラートランジスタＱ４が補償電流Ｉ４を供給する出力用
トランジスタとなっており、前記のベース電圧の変化に
よって、カレントミラー回路１３の入力側のミラートラ
ンジスタＱ３と出力側の該ミラートランジスタＱ４との
コレクタ電位に差が生じる。一方、ミラートランジスタ
Ｑ３，Ｑ４のベース−エミッタ間電圧は相互に等しく、
このためアーリー効果によってミラー比がずれて出力側
からの補償電流Ｉ４が電流Ｉ３からずれてしまうことが
ある。
【００２６】これに対して、出力用トランジスタＱ５を
出力側のミラートランジスタＱ４とトランジスタＱ１の
ベースとの間に直列に設け、該カレントミラー回路２３
をウイルソン型とし、その付設した出力用トランジスタ
Ｑ５のベースと電源ラインとの間に前記容量Ｃ１を接続
することで、前記のようなベース電流の変化に対して、
補償電流Ｉ４の変化が抑制され、正確なミラー比で前記
補償電流Ｉ４を供給することができる。
出力側のミラートランジスタＱ４とトランジスタＱ１の
ベースとの間に直列に設け、該カレントミラー回路２３
をウイルソン型とし、その付設した出力用トランジスタ
Ｑ５のベースと電源ラインとの間に前記容量Ｃ１を接続
することで、前記のようなベース電流の変化に対して、
補償電流Ｉ４の変化が抑制され、正確なミラー比で前記
補償電流Ｉ４を供給することができる。
【００２７】なお、本発明は、エミッタフォロワのべー
ス電流Ｉｂと同じ電流を生成する回路が如何なる構成で
あろうと、またその電流を折返すカレントミラー回路が
如何なる構成であろうと、効果があることは明らかであ
る。
ス電流Ｉｂと同じ電流を生成する回路が如何なる構成で
あろうと、またその電流を折返すカレントミラー回路が
如何なる構成であろうと、効果があることは明らかであ
る。
【００２８】
【発明の効果】本発明のエミッタフォロワ回路は、以上
のように、ベース電流補償機能を有するエミッタフォロ
ワ回路において、補償電流をトランジスタのベースに供
給するためのカレントミラー回路における出力用トラン
ジスタのベースと電源または接地端子との間に容量を接
続する。
のように、ベース電流補償機能を有するエミッタフォロ
ワ回路において、補償電流をトランジスタのベースに供
給するためのカレントミラー回路における出力用トラン
ジスタのベースと電源または接地端子との間に容量を接
続する。
【００２９】それゆえ、その容量が前記出力用トランジ
スタのコレクタ−ベース間の寄生容量に比べて充分大き
いと、ベース電圧が急激に上昇しても、そのベース電圧
の上昇によって出力用トランジスタのベースに蓄積され
ようとする電荷が前記電源または接地端子に抜けるの
で、該出力用トランジスタのベース電位は変わらず、補
償電流は出力用トランジスタのコレクタ−ベース間の電
圧変化分の電荷をコレクタ−ベース間の寄生容量から放
電する極めて短い時間を除いて、べース電流の補償を安
定して行うことができる。
スタのコレクタ−ベース間の寄生容量に比べて充分大き
いと、ベース電圧が急激に上昇しても、そのベース電圧
の上昇によって出力用トランジスタのベースに蓄積され
ようとする電荷が前記電源または接地端子に抜けるの
で、該出力用トランジスタのベース電位は変わらず、補
償電流は出力用トランジスタのコレクタ−ベース間の電
圧変化分の電荷をコレクタ−ベース間の寄生容量から放
電する極めて短い時間を除いて、べース電流の補償を安
定して行うことができる。
【００３０】また、本発明のエミッタフォロワ回路は、
以上のように、ミラートランジスタおよびそのエミッタ
抵抗から成るカレントミラー回路に、ミラートランジス
タの出力側のトランジスタとエミッタフォロワ動作をす
るトランジスタのベースとの間に直列に接続され、前記
出力側のトランジスタからの補償電流を前記エミッタフ
ォロワ動作をするトランジスタのベースに与えるととも
に、前記ミラートランジスタのベース電流を供給するト
ランジスタを付設して該カレントミラー回路をウイルソ
ン型とし、付設したトランジスタを前記出力用トランジ
スタとして、そのベースと電源または接地端子との間に
前記容量を接続する。
以上のように、ミラートランジスタおよびそのエミッタ
抵抗から成るカレントミラー回路に、ミラートランジス
タの出力側のトランジスタとエミッタフォロワ動作をす
るトランジスタのベースとの間に直列に接続され、前記
出力側のトランジスタからの補償電流を前記エミッタフ
ォロワ動作をするトランジスタのベースに与えるととも
に、前記ミラートランジスタのベース電流を供給するト
ランジスタを付設して該カレントミラー回路をウイルソ
ン型とし、付設したトランジスタを前記出力用トランジ
スタとして、そのベースと電源または接地端子との間に
前記容量を接続する。
【００３１】それゆえ、ベース電圧が変化しても、ミラ
ートランジスタの入力側のトランジスタと出力側のトラ
ンジスタとのコレクタ電位に差が生じることはなく、正
確なミラー比で補償電流を供給することができる。
ートランジスタの入力側のトランジスタと出力側のトラ
ンジスタとのコレクタ電位に差が生じることはなく、正
確なミラー比で補償電流を供給することができる。
【図１】本発明の実施の一形態のエミッタフォロワ回路
の電気回路図である。
の電気回路図である。
【図２】本発明の実施の他の形態のエミッタフォロワ回
路の電気回路図である。
路の電気回路図である。
【図３】ベース電流補償機能を有する典型的な従来技術
のエミッタフォロワ回路の電気回路図である。
のエミッタフォロワ回路の電気回路図である。
１１，２１ エミッタフォロワ回路 １２ 補償電流作成回路 １３，２３ カレントミラー回路 Ｃ１ 容量 Ｆ１，Ｆ２ 定電流源 Ｑ１ トランジスタ（エミッタフォロワ動作をするト
ランジスタ） Ｑ２ トランジスタ Ｑ３ ミラートランジスタ Ｑ４ ミラートランジスタ（出力用トランジスタ） Ｑ５ 出力用トランジスタ Ｒ１，Ｒ２ エミッタ抵抗
ランジスタ） Ｑ２ トランジスタ Ｑ３ ミラートランジスタ Ｑ４ ミラートランジスタ（出力用トランジスタ） Ｑ５ 出力用トランジスタ Ｒ１，Ｒ２ エミッタ抵抗
フロントページの続き Ｆターム(参考） 5H420 NA21 NA23 NB02 NB12 NB22 NB24 NB26 NB27 NC02 NC23 NE03 NE23 5J090 AA03 AA43 CA04 CA18 CA81 CN04 FA05 FA10 FN01 FN06 HA02 HA25 HA29 KA05 KA09 KA12 KA19 KA47 MA01 MA21 TA01 5J091 AA03 AA43 CA04 CA18 CA81 FA05 FA10 HA02 HA25 HA29 KA05 KA09 KA12 KA19 KA47 MA01 MA21 TA01 UW07
Claims (2)
- 【請求項１】エミッタフォロワ動作をするトランジスタ
のベース電流と相互に等しい補償電流を生成して前記ト
ランジスタのベースに供給するベース電流補償機能を有
するエミッタフォロワ回路において、 前記補償電流を前記トランジスタのベースに供給するた
めのカレントミラー回路における出力用トランジスタの
ベースと電源または接地端子との間に容量を接続するこ
とを特徴とするエミッタフォロワ回路。 - 【請求項２】前記カレントミラー回路に、ミラートラン
ジスタの出力側のトランジスタと前記エミッタフォロワ
動作をするトランジスタのベースとの間に直列に接続さ
れ、前記出力側のトランジスタからの補償電流を前記エ
ミッタフォロワ動作をするトランジスタのベースに与え
るとともに、前記ミラートランジスタのベース電流を供
給するトランジスタを設けて前記出力用トランジスタと
することを特徴とする請求項１記載のエミッタフォロワ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153087A JP3600187B2 (ja) | 2001-05-22 | 2001-05-22 | エミッタフォロワ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153087A JP3600187B2 (ja) | 2001-05-22 | 2001-05-22 | エミッタフォロワ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353754A true JP2002353754A (ja) | 2002-12-06 |
| JP3600187B2 JP3600187B2 (ja) | 2004-12-08 |
Family
ID=18997660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001153087A Expired - Fee Related JP3600187B2 (ja) | 2001-05-22 | 2001-05-22 | エミッタフォロワ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3600187B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007068061A (ja) * | 2005-09-02 | 2007-03-15 | Hoya Corp | 電子回路 |
| JP2010033448A (ja) * | 2008-07-30 | 2010-02-12 | Nec Electronics Corp | バンドギャップレファレンス回路 |
-
2001
- 2001-05-22 JP JP2001153087A patent/JP3600187B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007068061A (ja) * | 2005-09-02 | 2007-03-15 | Hoya Corp | 電子回路 |
| JP2010033448A (ja) * | 2008-07-30 | 2010-02-12 | Nec Electronics Corp | バンドギャップレファレンス回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3600187B2 (ja) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2830847B2 (ja) | 半導体集積回路 | |
| KR960016010B1 (ko) | 지연-펄스 발생기 | |
| JPH07235868A (ja) | 電流バッファ回路 | |
| JPH04315207A (ja) | 電源回路 | |
| JP2002353754A (ja) | エミッタフォロワ回路 | |
| KR100646026B1 (ko) | 넓은 주파수범위를 가지는 ｓｒｐｐ회로 | |
| KR100291237B1 (ko) | 클램프 회로 | |
| JP3183187B2 (ja) | ヒステリシスコンパレータ | |
| JP4272335B2 (ja) | 半導体集積回路 | |
| JPH0828625B2 (ja) | 高スリューレート及び高帯域幅のユニティー・ゲイン増幅器 | |
| JPH0720960A (ja) | 電流発生装置 | |
| US20040056645A1 (en) | Power supply circuit capable of efficiently supplying a supply voltage | |
| JPH0514767A (ja) | クランプ回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| JP3597431B2 (ja) | 波形整形回路 | |
| JP2548419B2 (ja) | 増幅回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| CA2055858C (en) | Holding circuit | |
| JP3484922B2 (ja) | アーリー効果補正回路 | |
| JP3837263B2 (ja) | 半導体集積回路 | |
| JP3128315B2 (ja) | 差動増幅回路 | |
| JP2554543B2 (ja) | 電源回路 | |
| JP2500424B2 (ja) | 入力整数倍反転回路 | |
| JPH0682496A (ja) | 電圧比較回路 | |
| JP2003195958A (ja) | 定電流源回路および集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |