JP2007068061A

JP2007068061A - 電子回路

Info

Publication number: JP2007068061A
Application number: JP2005254263A
Authority: JP
Inventors: Mitsufumi Wada; 充史和田
Original assignee: Hoya Corp
Current assignee: Hoya Corp
Priority date: 2005-09-02
Filing date: 2005-09-02
Publication date: 2007-03-15
Anticipated expiration: 2025-09-02
Also published as: JP5008846B2

Abstract

【課題】カレントミラー回路では、電源電圧の変動によって動作が不安定になる場合があった。
【解決手段】電源電圧の変動に応じて、カレントミラー回路を構成するトランジスタのゲート電圧を電源電圧の変動と同様に変化させる安定化回路をカレントミラー回路に接続する。安定化回路はフィルタ回路と、カレントミラー回路を安定に作動させるための安定化電流を供給するトランジスタによって構成できる。
【選択図】図１

Description

本発明はカレントミラー回路を含む電子回路に関する。

通常、この種のカレントミラー回路は、外部電流源から供給される電流に比例した電流値を有する電流を引き込むか、又は、吐き出すことができる回路である。このように、カレントミラー回路は、出力すべき電流を設計できるため、多くの電流源を含む電子回路には、必ず使用されている。ここで、当該カレントミラー回路をＰＭＯＳトランジスタによって構成する場合について説明すると、その基本的構造は、同一サイズのＰＭＯＳトランジスタのゲートを互いに接続すると共に、一方のＰＭＯＳトランジスタのドレインを外部電流源に接続すると共に、当該ＰＭＯＳトランジスタのゲート−ドレインを接続し、両ＰＭＯＳトランジスタのソースを外部電源に接続した構成を有している。

上記したような構成を含むカレントミラー回路は、前述したように、一方のＰＭＯＳトランジスタに外部電流源から与えられる電流に比例した電流を他方のＰＭＯＳトランジスタに流すことができるため、カレントミラー回路はバイアス用の定電流源或いは電流の分配等を行う電子回路としても使用されている。尚、上記した説明は、ＰＭＯＳトランジスタを用いてカレントミラー回路を構成する場合について説明したが、ＮＭＯＳトランジスタ或いはバイポーラトランジスタを用いてもカレントミラー回路は同様に構成できる。

一方、カレントミラー回路の電源に接続された端子（ＰＭＯＳトランジスタの場合、ソース）を外部回路に接続して、当該端子における電圧の変動を出力信号として取り出し、負荷に供給する２線式回路も提案されている。

例えば、特開平７−２０９０２１号公報（特許文献１）には、カレントミラー回路によって、センサ用の信号処理回路を構成する電子回路が提案されている。具体的に云えば、特許文献１に示されたカレントミラー回路は、カレントミラー回路を構成するトランジスタの制御端子（ベース又はゲート電極）にセンサ用インダクタンスを接続すると共に、測定信号端子に抵抗を接続した構成を供え、インダクタンスの変化が測定信号端子に電流増幅された形で取り出される構成を有している。

この構成では、センサ用インダクタンスを回転体等と電磁気的に結合させることにより、回転体の回転によってインダクタンスに誘起される電圧、電流の変化をカレントミラー回路により電流増幅した形で、取り出すことができる。このため、特許文献１に示された回路は、小さいインダクタンスを使用しても、大きな信号を取り出すことができると云う利点がある。

特開平７−２０９０２１号公報

ここで、特許文献１等の文献では、明示的に指摘されていないが、２線式出力回路内にて使用されるカレントミラー回路において、電源電圧が大きく変動すると、電流を連続して供給できず、安定な動作を維持できないと云う現象が見られた。即ち、ＰＭＯＳトランジスタによりカレントミラー回路を構成した場合、電源電圧の変動が大きくなると、外部回路に接続されたソースとゲートとの間の電位（Ｖｇｓ）が維持できなくなり、出力電流に瞬断が生じ、出力電流の安定供給ができなくなってしまうと云う欠点があった。

電源電圧の変動による影響を緩和するために、カレントミラー回路を構成する一方のＰＭＯＳトランジスタのゲート、ソース間に、コンデンサ或いはダイオードを接続することも可能であると考えられる。しかしながら、本発明者の研究によれば、前述したように、ゲート、ソース間にコンデンサ等を接続しただけでは、ソースノードの振幅レベルの変動が一定レベルを超えると、殆ど効果が得られないことが判明した。

また、上記した２線式回路に限らず、他の回路においても、電源電圧が何らかの理由により大きく変動することもあり、その結果、上記と同様に出力電流の安定供給が出来なくなってしまうという問題点があった。

本発明の課題は、電源電圧が大きく変動した場合にも安定した動作を行うことができるカレントミラー回路を提供することである。

本発明の他の課題は、電源電圧の瞬間的な変動にも応答して、安定に出力電流を供給できるカレントミラー回路を提供することである。

本発明の第１の態様によれば、第１のノード、第２のノード、及び、第３のノードとを備え、第３のノードにゲート及びドレインを接続されたトランジスタを含むと共に、第２のノードにバイアス電流源を接続されたカレントミラー回路と、第１のノードと第１のノードとは逆側の電源端子との間に接続され、第１のノード側の電源端子の電源変動に応じた前記第１のノードの電圧変化あるいは第１のノードそのものの電圧変化に対応して、前記第３のノードの電位を変動させ、前記カレントミラー回路の動作を安定化させる安定化回路を有することを特徴とする電子回路が得られる。

本発明の第２の態様によれば、第１の態様において、前記安定化回路は、前記電源端子における電圧変動あるいは第１のノードそのものの電圧変動を検出する検出回路と、前記検出回路と前記第３のノードとの間に接続され、前記電圧変動の発生の際に動作して、前記第３のノードの電位を変化させるトランジスタとを有することを特徴とする電子回路が得られる。

本発明の第３の態様によれば、第２の態様において、前記検出回路は、前記第１のノードとは逆側の電源端子と前記第１のノードとの間に接続され、前記電圧変動の瞬時的な変動を検出するフィルタ回路によって構成されることを特徴とする電子回路が得られる。

本発明の第４の態様によれば、第３の態様において、前記フィルタ回路は、互いに直列に接続されたコンデンサと抵抗によって構成された微分回路によって構成されていることを特徴とする電子回路が得られる。

本発明の第５の態様によれば、第４の態様において、前記トランジスタは前記コンデンサと前記抵抗との共通接続点と、前記第３のノードの間に接続されていることを特徴とする電子回路が得られる。

本発明の第６の態様によれば、第５の態様において、前記カレントミラー回路は、互いにソースを前記第１のノードに接続された第１及び第２のＰＭＯＳトランジスタによって構成され、前記第２のノードには、前記第１のＰＭＯＳトランジスタのドレインが接続される一方、第３のノードには、前記第１のＰＭＯＳトランジスタのゲート及びドレインが共通に接続されていることを特徴とする電子回路が得られる。

本発明の第７の態様によれば、第６の態様において、前記トランジスタは、前記コンデンサと前記抵抗との共通接続点と前記第３のノードとの間に接続されたＮＭＯＳトランジスタによって構成されていることを特徴とする電子回路が得られる。

本発明の第８の態様によれば、第５の態様において、前記カレントミラー回路は、互いにソースを前記第１のノードに接続された第１及び第２のＮＭＯＳトランジスタによって構成され、前記第２のノードには、前記第１のＮＭＯＳトランジスタのドレインが接続される一方、第３のノードには、前記第１のＮＭＯＳトランジスタのゲート及びドレインが共通に接続されていることを特徴とする電子回路が得られる。

本発明の第９の態様によれば、第８の態様において、前記トランジスタは、前記コンデンサと前記抵抗との共通接続点と前記第３のノードとの間に接続されたＰＭＯＳトランジスタによって構成されていることを特徴とする電子回路が得られる。

即ち、本発明は、例えば、２つのＰＭＯＳトランジスタによってカレントミラー回路を構成した場合、外部電源に接続されたカレントミラー回路のソースの電位が瞬間的に変動すると、ソースにおける電圧変動に伴い、共通に接続されたゲートとの間の電位差（Ｖｇｓ）も瞬間的に変動させている。換言すれば、本発明では、ソースの電圧変動と共に、ゲートにおける電圧をソースの変動に応じて変化させることにより、ソースとゲートとの間の電位差（Ｖｇｓ）を維持するように構成している。

本発明では、簡単な構成の回路を付加するだけで、電位の変動があった場合にも、カレントミラー回路を安定に動作させることができ、リップル特性を向上させることができると云う利点がある。更に、本発明に係る電子回路は、単に、ＭＯＳトランジスタによって構成された回路だけでなく、バイポーラトランジスタ、ＣＭＯＳ等の回路にも適用でき、また、ＮＰＮトランジスタ、ＰＮＰトランジスタのいずれによって構成された回路にも適用できる。このため、本発明は汎用性の高い電子回路を得ることができる。

図１及び図２を参照して、本発明の第１の実施形態に係る電子回路を説明する。図１に示された電子回路はカレントミラー回路１０を含んでおり、当該カレントミラー回路１０は、同一サイズの第１及び第２のＰＭＯＳトランジスタ１１及び１２によって構成された場合について説明するが、第１及び第２のＰＭＯＳトランジスタ１１及び１２は互いに比例関係にあるサイズを有するＰＭＯＳトランジスタによって構成されても良い。図示されたカレントミラー回路は、第１のノード１６、第２のノード１７、第３のノード１８、及び第４のノード１９を備えている。尚、第１のノード１６と第４のノード１９、及び、第２のノード１７と第３のノード１８は、それぞれ、電気的に単一のノードとして構成することもできるが、ここでは、説明の都合上、個別のノードとして説明する。

また、上記したカレントミラー回路１０を含む電子回路は、２つの電源端子２１及び２２を備え、第１の電源端子２１は抵抗を介して電源２３の正端子に接続される正電源端子であって、他方がカレントミラー回路１０の第４のノード１９に接続されている。また第２の電源端子２２（Ｖｓｓ）は電源２３の負端子に接続される負電源端子であり、通常接地されている。

更に、カレントミラー回路１０の第４のノード１９と、第２の電源端子（Ｖｓｓ）との間には、ＰＭＯＳトランジスタ２５と負荷２７の直列回路が接続されている。即ち、ＰＭＯＳトランジスタ２５のソースは第４のノード１９に接続され、そのドレインは負荷２７の一端に接続されると共に、ゲートはカレントミラー回路１０の第３のノード１８に接続されている。

図示されたカレントミラー回路１０を構成する第１及び第２のＰＭＯＳトランジスタ１１及び１２のソースは、共通に第１のノード１６に接続される一方、両トランジスタ１１及び１２のゲートは互いに共通に接続されている。図示した例では、第１のＰＭＯＳトランジスタ１１のゲートとドレインが共通に第３のノードに接続されると共に、第２のノード１７を介してバイアス電流源２９に接続されている。

図１に示された電子回路が、従来のように、カレントミラー回路１０、ＰＭＯＳトランジスタ２５、及び、負荷２７だけによって構成されている場合、電源２３の電圧がリップル等によって変動し、カレントミラー回路１０を構成する第１及び第２のＰＭＯＳトランジスタ１１及び１２のソース、ゲート間の電圧が低下すると、カレントミラー回路１０の動作が不安定になる。特に、高い電圧から低い電圧に変化すると、カレントミラー回路１０は安定に動作しなくなってしまう。

上記したカレントミラー回路１０の不安定動作を防止するために、図１に示された電子回路は、安定化回路３０を備えている。安定化回路３０はカレントミラー回路１０の動作を安定化させるための回路であり、図示された例では、第１のノード１１と第２の電源端子２２との間に接続されたフィルタ回路３１と、ＮＭＯＳトランジスタ３２とによって構成されている。ここで、フィルタ回路３１は、第１のノード１６における電源変動を検出する検出回路として動作し、図示されたフィルタ回路３１は抵抗３４及びコンデンサ３６を直列に接続することによって構成されたハイパスフィルタである。尚、フィルタ回路３１は微分回路として動作する。

更に、安定化回路３０を構成するＮＭＯＳトランジスタ３２は、カレントミラー回路１０の第３のノード１８にドレインを接続され、フィルタ回路３１の抵抗３４とコンデンサ３６の共通接続点にソースを接続されると共に、ゲートを第２の電源端子２２に接続されている。

このような構成の安定化回路３０をカレントミラー回路１０に接続することにより、第１のノード１６の電位が第１の電源端子２１の電圧変動により変化した場合、ＮＭＯＳトランジスタ３２に電流を流すことにより、第１のＰＭＯＳトランジスタ１１のゲート電位を引き下げる。この結果、第１のノード１６と第３のノード１８間の電位、即ち、第１のＰＭＯＳトランジスタ１１のソースとゲートとの間の電位差がほぼ一定に維持される。

図２をも参照して、図１に示された電子回路の動作を具体的に説明する。まず、第１のノード１６の電圧ｖが図２に示すように、ハイレベルからローレベルに変化すると、ハイパスフィルタ回路３０の共通接続点における電位ａは図２に示すように、瞬間的に低下した後、元の電圧に戻る。これによって、ＮＭＯＳトランジスタ３２のドレインとソース間には、カレントミラー回路を安定に動作させるために、瞬間的に大きく変化する安定化電流Ｉｄが流れる（図２：Ｉｄ参照）。瞬間的にＮＭＯＳトランジスタ３２に大きな安定化電流Ｉｄが流れると、第３のノード１８に接続されたＰＭＯＳトランジスタ２５の出力電流Ｉｏｕｔにも、若干の変動が生じるが、図示されているように、出力電流Ｉｏｕｔの変化は非常に小さい。

他方、瞬間的に大きな安定化電流Ｉｄが流れた後、ＮＭＯＳトランジスタ３２は定常状態に戻る。この結果、第１のＰＭＯＳトランジスタ１１のソースにおける電圧ｖと、ゲートにおける電圧ｂとの間の電位差は、瞬間的に大きな安定化電流が流れている期間以外において実質的に一定に保たれる。このため、カレントミラー回路１０は、第１の電源端子２１の電圧が変動しても安定に動作することができる。

図３を参照すると、本発明の第２の実施形態に係る電子回路は、図１に示されたＰＭＯＳトランジスタの代わりにＮＭＯＳトランジスタを使用し、また、ＮＭＯＳトランジスタの代わりにＰＭＯＳトランジスタを用いて構成した例である。この関係で、図１に対応した回路及び素子には、ダッシュ（’）を付けて説明する。

まず、図３に示された電子回路は、カレントミラー回路１０’と、出力ＮＭＯＳトランジスタ２５’とを備えている。図示されたカレントミラー回路１０’は第１及び第２のＮＭＯＳトランジスタ１１’、１２’と、第１乃至第４のノード１６’、１７’、１８’、及び１９’とを備え、第１及び第２のＮＭＯＳトランジスタ１１’、１２’のソースは共通に第１のノード１６’に接続され、第１のＮＭＯＳトランジスタ１１’のゲートとドレインとは共通に接続されて、第２及び第３のノード１７’及び１８’に接続されている。また、出力ＮＭＯＳトランジスタ２５’のソース及びゲートは第１のノード１６’及び第１のＮＭＯＳトランジスタ１１’のゲートに接続されている。更に、第２のノード１７’はバイアス電流源２９’に接続されている。

安定化回路３０’は、フィルタ回路３１’とＰＭＯＳトランジスタ３２’によって構成されている。

図３に示された電子回路構成によっても、図１に示された電子回路と同様な動作を行うことができる。したがって、電源電圧の変動があっても、カレントミラー回路１０’は安定な動作を行うことができる。

尚、上記の実施の形態においては、２線式回路に使用される場合について説明したが、本発明はこのような回路に限らず、電源２３と第１の電源端子２１の間に抵抗が入っていない一般的な電子回路で、何らかの理由で電源電圧が変動するような場合にも有効である。

本発明は、ＭＯＳトランジスタだけでなく、バイポーラトランジスタ或いはＣＭＯＳトランジスタによっても構成でき、且つ、各種電流源回路、分配回路、測定回路等、カレントミラー回路を含む多種多様な回路に適用できる。

本発明の第１の実施形態に係る電子回路を示す回路図である。図１に示す電子回路の動作を説明するためのタイムチャートである。本発明の第２の実施形態に係る電子回路を示す回路図である。

符号の説明

１０、１０’ カレントミラー回路
１１、１２ＰＭＯＳトランジスタ
１６、１７、１８、１９第１〜第４のノード
３０、３０’ 安定化回路
３１、３１’ フィルタ回路
３２、３２’ トランジスタ

Claims

第１のノード、第２のノード、及び、第３のノードとを備え、第３のノードにゲート及びドレインを接続されたトランジスタを含むと共に、第２のノードにバイアス電流源を接続されたカレントミラー回路と、第１のノードと第１のノードとは逆側の電源端子との間に接続され、第１のノード側の電源端子の電源変動に応じた前記第１のノードの電圧変化あるいは第１のノードそのものの電圧変化に対応して、前記第３のノードの電位を変動させ、前記カレントミラー回路の動作を安定化させる安定化回路を有することを特徴とする電子回路。
請求項１において、前記安定化回路は、前記第１ノード側電源端子における電圧変動あるいは第１のノードそのものの電圧変動を検出する検出回路と、前記検出回路と前記第３のノードとの間に接続され、前記電圧変動の発生の際に動作して、前記第３のノードの電位を変化させるトランジスタとを有することを特徴とする電子回路。
請求項２において、前記検出回路は、前記第１ノードとは逆側の電源端子と前記第１のノードとの間に接続され、前記電圧変動の瞬時的な変動を検出するフィルタ回路によって構成されることを特徴とする電子回路。
請求項３において、前記フィルタ回路は、互いに直列に接続されたコンデンサと抵抗によって構成された微分回路によって構成されていることを特徴とする電子回路。
請求項４において、前記トランジスタは前記コンデンサと前記抵抗との共通接続点と、前記第３のノードの間に接続されていることを特徴とする電子回路。
請求項５において、前記カレントミラー回路は、互いにソースを前記第１のノードに接続された第１及び第２のＰＭＯＳトランジスタによって構成され、前記第２のノードには、前記第１のＰＭＯＳトランジスタのドレインが接続される一方、第３のノードには、前記第１のＰＭＯＳトランジスタのゲート及びドレインが共通に接続されていることを特徴とする電子回路。
請求項６において、前記トランジスタは、前記コンデンサと前記抵抗との共通接続点と前記第３のノードとの間に接続されたＮＭＯＳトランジスタによって構成されていることを特徴とする電子回路。
請求項５において、前記カレントミラー回路は、互いにソースを前記第１のノードに接続された第１及び第２のＮＭＯＳトランジスタによって構成され、前記第２のノードには、前記第１のＮＭＯＳトランジスタのドレインが接続される一方、第３のノードには、前記第１のＮＭＯＳトランジスタのゲート及びドレインが共通に接続されていることを特徴とする電子回路。
請求項８において、前記トランジスタは、前記コンデンサと前記抵抗との共通接続点と前記第３のノードとの間に接続されたＰＭＯＳトランジスタによって構成されていることを特徴とする電子回路。