JPS5827537Y2 - コンプリメンタリ・プッシュプル増幅器 - Google Patents
コンプリメンタリ・プッシュプル増幅器Info
- Publication number
- JPS5827537Y2 JPS5827537Y2 JP1976004191U JP419176U JPS5827537Y2 JP S5827537 Y2 JPS5827537 Y2 JP S5827537Y2 JP 1976004191 U JP1976004191 U JP 1976004191U JP 419176 U JP419176 U JP 419176U JP S5827537 Y2 JPS5827537 Y2 JP S5827537Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- complementary
- voltage
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
この考案は、相補形トランジスタを用いたコンプリメン
タリ・プッシュプル増幅器に係り、特にそのバイアス回
路および出力回路の改良に関する。
タリ・プッシュプル増幅器に係り、特にそのバイアス回
路および出力回路の改良に関する。
第１図は、コレクタ接地形式のコンプリメンタリ・プッ
シュプル増幅器に訃いて従来一般に採用されているバイ
アス回路である。
シュプル増幅器に訃いて従来一般に採用されているバイ
アス回路である。
このバイアス回路は、動作電源＋ＥＢ、−ＥＢ間にプッ
シュプル接続された相補形トランジスタＴｒ１（例えば
ＮＰＮ形）、Ｔｒ□（例えばＰＮＰ形）のベースにバイ
アス電源十Ｅｃ、−ＥＣを接続するとともに、各トラン
ジスタＴｒ１．Ｔｒ２の動作点つまりコレクタ電流の周
囲温度に対する安定度を向上するために、両トランジス
タＴｒ□、Ｔ、２の工□ツタ回路に安定抵抗Ｒｅ１．Ｒ
ｅ２を挿入している。
シュプル接続された相補形トランジスタＴｒ１（例えば
ＮＰＮ形）、Ｔｒ□（例えばＰＮＰ形）のベースにバイ
アス電源十Ｅｃ、−ＥＣを接続するとともに、各トラン
ジスタＴｒ１．Ｔｒ２の動作点つまりコレクタ電流の周
囲温度に対する安定度を向上するために、両トランジス
タＴｒ□、Ｔ、２の工□ツタ回路に安定抵抗Ｒｅ１．Ｒ
ｅ２を挿入している。
しかし、このような従来のバイアス回路ではバイアス電
源自体を安定化させる構成が当然必要であると同時に、
安定抵抗Ｒ８１ＪＲ６２を挿入する必要もあり構成的に
簡略化が困難であった。
源自体を安定化させる構成が当然必要であると同時に、
安定抵抗Ｒ８１ＪＲ６２を挿入する必要もあり構成的に
簡略化が困難であった。
また安定抵抗Ｒｅ １ ｔ Ｒｅ ２ ｎ出力インピー
ダンスを上昇させる要因にもなっていた。
ダンスを上昇させる要因にもなっていた。
この考案は叙上の欠点に鑑み、簡単な構成で温度変化、
電源電圧変動等の外部条件変化に対してトランジスタの
動作点変動あるいは増幅出力への悪影響を防止し得るバ
イアス回路およびこのバイアス回路に好適な出力回路を
有するコンプリメンタリ・プッシュプル増幅器を提供し
ようとするものである。
電源電圧変動等の外部条件変化に対してトランジスタの
動作点変動あるいは増幅出力への悪影響を防止し得るバ
イアス回路およびこのバイアス回路に好適な出力回路を
有するコンプリメンタリ・プッシュプル増幅器を提供し
ようとするものである。
しかしてこの考案に係るコンプリメンタリ・プッシュプ
ル増幅器の特徴は、両エミッタを共通にしてプッシュプ
ル接続された相補形のトランジスタの各コレクタと動作
電源との間にそれぞれ抵抗を直列挿入しこの抵抗により
上記動作電源電圧の相当部分を電圧降下させるとともに
、上記各コレクタ間に抵抗分圧回路およびコンデンサ直
列回路をそれぞれ並列接続しこの抵抗分圧回路の分圧出
力により上記相補形のトランジスタの各ベースにそれぞ
れベースバイアスを与え、かつ上記コンデンサ直列回路
中の接続点から増幅出力を取り出すようにした点にある
。
ル増幅器の特徴は、両エミッタを共通にしてプッシュプ
ル接続された相補形のトランジスタの各コレクタと動作
電源との間にそれぞれ抵抗を直列挿入しこの抵抗により
上記動作電源電圧の相当部分を電圧降下させるとともに
、上記各コレクタ間に抵抗分圧回路およびコンデンサ直
列回路をそれぞれ並列接続しこの抵抗分圧回路の分圧出
力により上記相補形のトランジスタの各ベースにそれぞ
れベースバイアスを与え、かつ上記コンデンサ直列回路
中の接続点から増幅出力を取り出すようにした点にある
。
第２図は、この考案に係るコンプリメンタリ・プッシュ
プル増幅器のうちバイアス回路の原理を示すものである
。
プル増幅器のうちバイアス回路の原理を示すものである
。
両エミッタを共通にしてプッシュプル接続された１対の
相補形トランジスタＴｒ１゜Ｔｒ３と中点接地の正極性
、負極性の動作電源＋ＥＢ、−ＥＢとの間に抵抗Ｒ１，
Ｒ２が直列に挿入される。
相補形トランジスタＴｒ１゜Ｔｒ３と中点接地の正極性
、負極性の動作電源＋ＥＢ、−ＥＢとの間に抵抗Ｒ１，
Ｒ２が直列に挿入される。
なお、両トランジスタＴｒ□、Ｔｒ３の各部の電位・電
流を対称にするため抵抗Ｒ１゜Ｒ２は一般に同一抵抗値
に決定される。
流を対称にするため抵抗Ｒ１゜Ｒ２は一般に同一抵抗値
に決定される。
両トランジスタＴｒ１．Ｔｒ２間に抵抗Ｒ３Ｊ Ｒ４Ｊ
Ｒ５の直列回路（分圧回路）が並列接続され、この分
圧回路によって両トランジスタＴｒ１．Ｔｒ２のベース
・エミッタ間にバイアス電圧が供給される。
Ｒ５の直列回路（分圧回路）が並列接続され、この分
圧回路によって両トランジスタＴｒ１．Ｔｒ２のベース
・エミッタ間にバイアス電圧が供給される。
なお一般に、上記分圧回路に流れる電流は両トランジス
タＴｒ□、Ｔｒ□のベース電流値よりも充分大きな値に
設定される。
タＴｒ□、Ｔｒ□のベース電流値よりも充分大きな値に
設定される。
上記抵抗Ｒ１，Ｒ２の抵抗値は、該抵抗を流れる電流に
よって動作電源＋ＥＢ、−ＥＢＯ相当部分に相当する電
圧降下が生ずるように設定されるものであるが、理解を
容易にするために、各抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４゜Ｒ
５に具体的抵抗値を与えて説明する。
よって動作電源＋ＥＢ、−ＥＢＯ相当部分に相当する電
圧降下が生ずるように設定されるものであるが、理解を
容易にするために、各抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４゜Ｒ
５に具体的抵抗値を与えて説明する。
今、抵抗Ｒ１ｔ Ｒ２を５に、Ｑ、抵抗Ｒ３，Ｒ５を２
に８、抵抗Ｒ４を４に、Ｑとする。
に８、抵抗Ｒ４を４に、Ｑとする。
トランジスタＴｒ１．Ｔｒ２のベース・エミッタ間電圧
がそれぞれ０．６ Ｖであるとすれば、抵抗Ｒ４間の電
圧■２は１．２ｖとなる。
がそれぞれ０．６ Ｖであるとすれば、抵抗Ｒ４間の電
圧■２は１．２ｖとなる。
そして抵抗Ｒ３，Ｒ４゜Ｒ５に流れる電流は同一とみな
せるから、抵抗Ｒ３ｓＲ５間の電圧Ｖ１．Ｖ３Ｕそれぞ
れ０．６Ｖとなる。
せるから、抵抗Ｒ３ｓＲ５間の電圧Ｖ１．Ｖ３Ｕそれぞ
れ０．６Ｖとなる。
そして、動作電源子ＥＢｔＥＢの電圧がそれぞれ＋３０
Ｖ、−３０Ｖとすれば、トランジスタＴｒ□、Ｔｒ２の
コレクタ電流ば６０Ｖ２．４Ｖ／ＩＯＫβとなる。
Ｖ、−３０Ｖとすれば、トランジスタＴｒ□、Ｔｒ２の
コレクタ電流ば６０Ｖ２．４Ｖ／ＩＯＫβとなる。
このことから、周囲温度の変動等によりトランジスタＴ
ｒ１．Ｔｒ２のベース・工□ツタ間順方向電圧が変化し
、したがって電圧（Ｖ １ ＋ Ｖ ２ ＋ Ｖ ３
）が多少変化してもトランジスタＴｒ１．Ｔｒ２のコレ
クタ電流ハ動作電源電圧と抵抗Ｒ１，Ｒ２によって決す
る略一定値に保たれることが理解される。
ｒ１．Ｔｒ２のベース・工□ツタ間順方向電圧が変化し
、したがって電圧（Ｖ １ ＋ Ｖ ２ ＋ Ｖ ３
）が多少変化してもトランジスタＴｒ１．Ｔｒ２のコレ
クタ電流ハ動作電源電圧と抵抗Ｒ１，Ｒ２によって決す
る略一定値に保たれることが理解される。
なお、この例に唱いては、抵抗Ｒ１，Ｒ２によって５７
．６Ｖ（６０Ｖ−２，４Ｖ ）の電圧降下が生じせしめ
られるが、トランジスタＴｒ１．Ｔｒ２のベース・コレ
クタ間電圧を０．６Ｖ以上にする必要がある場合は、抵
抗Ｒ１，Ｒ２の抵抗値を減らしかつ抵抗Ｒ３，Ｒ４，Ｒ
５の抵抗値を適当に変更すればよい。
．６Ｖ（６０Ｖ−２，４Ｖ ）の電圧降下が生じせしめ
られるが、トランジスタＴｒ１．Ｔｒ２のベース・コレ
クタ間電圧を０．６Ｖ以上にする必要がある場合は、抵
抗Ｒ１，Ｒ２の抵抗値を減らしかつ抵抗Ｒ３，Ｒ４，Ｒ
５の抵抗値を適当に変更すればよい。
抵抗Ｒ１，Ｒ２による電圧降下を大きくする程、温度変
化等に対する安定度が向上することは云う渣でもない。
化等に対する安定度が向上することは云う渣でもない。
このように、この考案のバイアス回路によれば、増幅器
のトランジスタのコレクタ電流値が周囲温度の変動等に
対して極めて安定となり、また従来のような出力インピ
ーダンスの増大等の問題が生じない。
のトランジスタのコレクタ電流値が周囲温度の変動等に
対して極めて安定となり、また従来のような出力インピ
ーダンスの増大等の問題が生じない。
次にいくつかの実施例を示し、この考案のコンプリメン
タリ・プッシュプル増幅器について具体的に述べる。
タリ・プッシュプル増幅器について具体的に述べる。
なお、これらの例では第２図に示した回路部分と同等の
部分には同符号を付しである。
部分には同符号を付しである。
第３図は、この考案を適用し入力信号をトランジスタＴ
ｒ１．Ｔｒ２のエミッタに直接印加し得るように構成さ
れたベース接地形式の増幅器の一例である。
ｒ１．Ｔｒ２のエミッタに直接印加し得るように構成さ
れたベース接地形式の増幅器の一例である。
この回路においては、トランジスタＴｒ１．Ｔｒ２がそ
れぞれＮＰＮ形とＰＮＰ形であり、動作電源＋ＥＢ、−
ＥＢは両トランジスタＴｒ１．Ｔｒ３のコレクタに抵抗
Ｒ１，Ｒ２を介して接続され、出力端子０ＵＴ（／′ｉ
出力抵抗ＲＩＯを介して接地されると共にコンデンサＣ
□５ ｔ Ｃ１６を各々介して両トランジスタＴｒ１．
Ｔｒ２の各コレクタに接続８れている。
れぞれＮＰＮ形とＰＮＰ形であり、動作電源＋ＥＢ、−
ＥＢは両トランジスタＴｒ１．Ｔｒ３のコレクタに抵抗
Ｒ１，Ｒ２を介して接続され、出力端子０ＵＴ（／′ｉ
出力抵抗ＲＩＯを介して接地されると共にコンデンサＣ
□５ ｔ Ｃ１６を各々介して両トランジスタＴｒ１．
Ｔｒ２の各コレクタに接続８れている。
このコンデンサＣ１５゜Ｃ１６はこの増幅器にネーいて
シングルエンディラドプッシュプル増幅出力の取り出し
部となり、その容量は比較的大きなものである。
シングルエンディラドプッシュプル増幅出力の取り出し
部となり、その容量は比較的大きなものである。
そして、これらコンデンサＣ１５，Ｃ１６は、トランジ
スタＴｒ１゜Ｔｒ２の両コレクタ間に供給される印加電
圧を平滑化する。
スタＴｒ１゜Ｔｒ２の両コレクタ間に供給される印加電
圧を平滑化する。
すなわち、デカップリング用としても機能しているため
動作電源＋ＥＢ、−ＥＢに電圧変動、リップル等が存在
してもそれによってトランジスタＴｒ□、Ｔｒ２等に悪
影響を与えるのを防止することができる。
動作電源＋ＥＢ、−ＥＢに電圧変動、リップル等が存在
してもそれによってトランジスタＴｒ□、Ｔｒ２等に悪
影響を与えるのを防止することができる。
また、トランジスタＴｒ工、Ｔｒ２の各コレクタとグラ
ンド間には抵抗Ｒ１□、Ｒ１２の直列回路と抵抗Ｒ１３
，Ｒ１４の直列回路とが並列接続され、抵抗Ｒ１□、Ｒ
１，Ｊ接続点および抵抗Ｒ１３，Ｒ１４の接続点がトラ
ンジスタＴｒ１．Ｔｒ２のベースにそれぞれ接続されて
いる。
ンド間には抵抗Ｒ１□、Ｒ１２の直列回路と抵抗Ｒ１３
，Ｒ１４の直列回路とが並列接続され、抵抗Ｒ１□、Ｒ
１，Ｊ接続点および抵抗Ｒ１３，Ｒ１４の接続点がトラ
ンジスタＴｒ１．Ｔｒ２のベースにそれぞれ接続されて
いる。
なお、トランジスタＴｒ１゜Ｔｒ２のベースはコンデン
サＣ１□、Ｃ１゜により交流的に接地されている。
サＣ１□、Ｃ１゜により交流的に接地されている。
トランジスタＴｒ１゜Ｔｒ２のエミッタは、共通に接続
されて入力端子ＩＮに接続されている。
されて入力端子ＩＮに接続されている。
この回路の交流動作は一般の斯種回路と同様であり、コ
ンプリメンタリ構成であるために偶数次の歪が少ない。
ンプリメンタリ構成であるために偶数次の歪が少ない。
なト、この例においては入力信号が共通接続されたトラ
ンジスタＴｒ１．Ｔｒ２の両エミッタに直接与えられて
いるが、これらエミッタは直流的には略々Ｏ■に保たれ
るのでコンデンサを介在することなく入力信号を加える
ことができるのである。
ンジスタＴｒ１．Ｔｒ２の両エミッタに直接与えられて
いるが、これらエミッタは直流的には略々Ｏ■に保たれ
るのでコンデンサを介在することなく入力信号を加える
ことができるのである。
次に第４図は、エミッタ接地形式である点を除けば第３
図のものとほぼ同様である。
図のものとほぼ同様である。
この回路は、トランジスタＴｒ□、Ｔｒ３のエミッタが
直接接地されているため、低域１でゲインが低下しない
。
直接接地されているため、低域１でゲインが低下しない
。
また比較的高い（例えば１００８以上）入力インピーダ
ンスを達成できる。
ンスを達成できる。
ここでコンデンサＣ１５ｔ Ｃ１６カシ−’ ｆ Ｊｂ
工、ディラドプッシュプル出力の取り出し用であるとと
もにトランジスタＴｒ１．Ｔｒ２の両コレクタ間に供給
される印加電圧を平滑化するデカップリング作用を兼用
していることは前述した通りであるが、この第４図の例
では入力信号もコンデンサＣ１３？Ｃ１４を介して同様
に与えられ、やはり抵抗Ｒ１□、Ｒ１２と共に一応デカ
ップリング効果を有している。
工、ディラドプッシュプル出力の取り出し用であるとと
もにトランジスタＴｒ１．Ｔｒ２の両コレクタ間に供給
される印加電圧を平滑化するデカップリング作用を兼用
していることは前述した通りであるが、この第４図の例
では入力信号もコンデンサＣ１３？Ｃ１４を介して同様
に与えられ、やはり抵抗Ｒ１□、Ｒ１２と共に一応デカ
ップリング効果を有している。
第５図１よび第６図は第４図の回路の変形例を示すもの
で、第５図の回路にむいては抵抗Ｒ１□フＲ１４’よび
抵抗Ｒ１５を介してトランジスタＴｒ□。
で、第５図の回路にむいては抵抗Ｒ１□フＲ１４’よび
抵抗Ｒ１５を介してトランジスタＴｒ□。
Ｔｒ２のコレクタからベース側に負帰還がかけられてお
り、捷た第６図の回路においては抵抗Ｒ１□。
り、捷た第６図の回路においては抵抗Ｒ１□。
Ｒ１４を介してトランジスタＴｒ１．Ｔｒ２いコレクタ
からベース側へ負帰還がかけられている。
からベース側へ負帰還がかけられている。
これら各回路は、負帰還ループ中のコンデンサＣ１３゜
Ｃ１４の効果により、ゲインの低域での低下がより確実
におさえられている。
Ｃ１４の効果により、ゲインの低域での低下がより確実
におさえられている。
これ以外は、第４図の回路と同様である。
次に第７図はこの考案を適用した２段増幅器の回路構成
を示すもので２段目Ａ２に第５図に示した工□ツタ接地
形式のものが用いられている。
を示すもので２段目Ａ２に第５図に示した工□ツタ接地
形式のものが用いられている。
この増幅器ば１，２段ともコンプリメンタリであるから
偶数次歪が極めて少ない。
偶数次歪が極めて少ない。
！た前述の如く２段目の負帰還ループのコンデンサＣ□
３ｊＣ１４の効果チーよびトランジスタＴｒ１．Ｔｒ２
のエミッタを直接接地した効果により、低域でのゲイン
低下が起らない。
３ｊＣ１４の効果チーよびトランジスタＴｒ１．Ｔｒ２
のエミッタを直接接地した効果により、低域でのゲイン
低下が起らない。
捷た１段目Ａ１はコレクタ接地形式であるから、入力イ
ンピーダンスを成分に高くすることができる。
ンピーダンスを成分に高くすることができる。
なお、第５図、第６図の回路は入力インピーダンスをｌ
０ＣＩ）以上にすることができるので、入力インピーダ
ンスの切換を可能としたＭＣカートリッジ用ヘッド増幅
器として利用するに最適である。
０ＣＩ）以上にすることができるので、入力インピーダ
ンスの切換を可能としたＭＣカートリッジ用ヘッド増幅
器として利用するに最適である。
また、第４図の回路は入出力端子に直流成分が現われな
いので、第８図の如く、イコライザ増幅器Ａ３と信号入
力端子ＩＴとの間に連動スイッチＳ１．Ｓ２により切換
接続するようなＭＣカートリッジ用ヘッド増幅器Ａ４と
して使用した場合、スイッチＳ１．Ｓ２の切換時のクリ
ックノイズの発生が生じることがなく好ましい。
いので、第８図の如く、イコライザ増幅器Ａ３と信号入
力端子ＩＴとの間に連動スイッチＳ１．Ｓ２により切換
接続するようなＭＣカートリッジ用ヘッド増幅器Ａ４と
して使用した場合、スイッチＳ１．Ｓ２の切換時のクリ
ックノイズの発生が生じることがなく好ましい。
以上述べたように、この考案に係るコンプリメンタリ・
プッシュプル増幅器は、両エミッタを共通にしてプッシ
ュプル接続された相補形のトランジスタの各コレクタと
動作電源との間にそれぞれ抵抗を直列挿入しこの抵抗に
より上記動作電源電圧の相当部分を電圧降下させるとと
もに、上記各コレクタ間に抵抗分圧回路およびコンデン
サ直列回路をそれぞれ並列接続しこの抵抗分圧回路の分
圧出力により上記相補形のトランジスタの各ベースにそ
れぞれベースバイアスを与え、かつ上記コンデンサ直列
回路中の接続点から増幅出力を取り出すようにしたので
、周囲温度等の変化によるトランジスタの動作点変化を
極めて簡単なバイアス回路構成にて回避できるとともに
、出力を取り出すためのコンデンサは上記バイアス回路
構成の抵抗とあい１つてデカップリング効果をも兼用さ
せることができ、電源電圧変動等に対しても増幅作用に
悪影響を及ぼすことを防止でき、かつコンプリメンタリ
・プッシュプル構成による歪低減効果もあい捷って、全
体として簡単な構成かつ極めて安定で特性の良好な増幅
器を実現できるという効果がある。
プッシュプル増幅器は、両エミッタを共通にしてプッシ
ュプル接続された相補形のトランジスタの各コレクタと
動作電源との間にそれぞれ抵抗を直列挿入しこの抵抗に
より上記動作電源電圧の相当部分を電圧降下させるとと
もに、上記各コレクタ間に抵抗分圧回路およびコンデン
サ直列回路をそれぞれ並列接続しこの抵抗分圧回路の分
圧出力により上記相補形のトランジスタの各ベースにそ
れぞれベースバイアスを与え、かつ上記コンデンサ直列
回路中の接続点から増幅出力を取り出すようにしたので
、周囲温度等の変化によるトランジスタの動作点変化を
極めて簡単なバイアス回路構成にて回避できるとともに
、出力を取り出すためのコンデンサは上記バイアス回路
構成の抵抗とあい１つてデカップリング効果をも兼用さ
せることができ、電源電圧変動等に対しても増幅作用に
悪影響を及ぼすことを防止でき、かつコンプリメンタリ
・プッシュプル構成による歪低減効果もあい捷って、全
体として簡単な構成かつ極めて安定で特性の良好な増幅
器を実現できるという効果がある。
第１図は、従来のコンプリメンタリ・プッシュプル増幅
器のバイアス回路を示す回路図、第２図は、この考案に
係るコンプリメンタリ・プッシュプル増幅器のバイアス
回路の基本原理を示すための回路図、第３図ないし第７
図は、それぞれこの考案に係る増幅器の別異の実施例を
示す回路図、第８図は、この考案に係る増幅器の応用例
を示すブロック図である。 Ｔｒｌ、Ｔｒ２・・・・・・相補形のトランジスタ、＋
ＥＢ、−ＥＢ・・・・・・動作電源、Ｒ１，Ｒ２抵抗、
ＩＮ・・・・・・入力端子、Ｃ１５ｊＣ１６・・・・・
・コンデンサ、ＯＵＴ・・・・・・出力端子。
器のバイアス回路を示す回路図、第２図は、この考案に
係るコンプリメンタリ・プッシュプル増幅器のバイアス
回路の基本原理を示すための回路図、第３図ないし第７
図は、それぞれこの考案に係る増幅器の別異の実施例を
示す回路図、第８図は、この考案に係る増幅器の応用例
を示すブロック図である。 Ｔｒｌ、Ｔｒ２・・・・・・相補形のトランジスタ、＋
ＥＢ、−ＥＢ・・・・・・動作電源、Ｒ１，Ｒ２抵抗、
ＩＮ・・・・・・入力端子、Ｃ１５ｊＣ１６・・・・・
・コンデンサ、ＯＵＴ・・・・・・出力端子。
Claims (1)
- 両エミッタを共通にしてプッシュプル接続された相補形
のトランジスタの各コレクタと動作電源との間にそれぞ
れ抵抗を直列挿入しこの抵抗により上記動作電源電圧の
相当部分を電圧降下させるとともに、上記各コレクタ間
に抵抗分圧回路およびコンデンサ直列回路をそれぞれ並
列接続しこの抵抗分圧回路の分圧出力により上記相補形
のトランジスタの各ベースにそれぞれベースバイアスを
与え、かつ上記コンデンサ直列回路中の接続点から増幅
出力を取り出すようにしたことを特徴とするコンプリメ
ンタリ・プッシュプル増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976004191U JPS5827537Y2 (ja) | 1976-01-20 | 1976-01-20 | コンプリメンタリ・プッシュプル増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976004191U JPS5827537Y2 (ja) | 1976-01-20 | 1976-01-20 | コンプリメンタリ・プッシュプル増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5297045U JPS5297045U (ja) | 1977-07-20 |
| JPS5827537Y2 true JPS5827537Y2 (ja) | 1983-06-15 |
Family
ID=28464854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1976004191U Expired JPS5827537Y2 (ja) | 1976-01-20 | 1976-01-20 | コンプリメンタリ・プッシュプル増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5827537Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4840357A (ja) * | 1971-09-23 | 1973-06-13 |
-
1976
- 1976-01-20 JP JP1976004191U patent/JPS5827537Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4840357A (ja) * | 1971-09-23 | 1973-06-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5297045U (ja) | 1977-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4240040A (en) | Operational amplifier | |
| US3914704A (en) | Feedback amplifier | |
| US4692711A (en) | Current mirror circuit | |
| US4728902A (en) | Stabilized cascode amplifier | |
| JPS5827537Y2 (ja) | コンプリメンタリ・プッシュプル増幅器 | |
| US5023568A (en) | Combined current differencing and operational amplifier circuit | |
| JPH01157608A (ja) | 演算増幅器に使用する入力段および出力段 | |
| US6265908B1 (en) | Low voltage balun circuit | |
| JPH0328580Y2 (ja) | ||
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPS643225Y2 (ja) | ||
| JPS643224Y2 (ja) | ||
| JPS6264106A (ja) | 増幅回路 | |
| JP2844796B2 (ja) | 増幅回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPS6115619Y2 (ja) | ||
| JPS5914817Y2 (ja) | 安定化電源回路 | |
| JPS6123852Y2 (ja) | ||
| JP2734564B2 (ja) | 対数変換回路 | |
| JP3309878B2 (ja) | アンプ | |
| JP3300514B2 (ja) | ピーククリップ回路 | |
| JPS5827538Y2 (ja) | コンプリメンタリ・プッシュプル増幅器 | |
| JPH036022Y2 (ja) | ||
| JP3018486B2 (ja) | バイアス回路 | |
| JPS62234406A (ja) | 電力増幅回路 |