JPH046910A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH046910A JPH046910A JP2108030A JP10803090A JPH046910A JP H046910 A JPH046910 A JP H046910A JP 2108030 A JP2108030 A JP 2108030A JP 10803090 A JP10803090 A JP 10803090A JP H046910 A JPH046910 A JP H046910A
- Authority
- JP
- Japan
- Prior art keywords
- vth
- circuit
- output
- output circuit
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000005669 field effect Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 230000000415 inactivating effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
本発明は、絶縁ゲート型電界効果トランジスタ（以下Ｍ
Ｏ５−Ｔｒと称する）による演算増幅器に関するもので
、詳述すれば、相補型ＭＯＳ（以下Ｃ−ＭＯ５と称する
）構成であり１．１．５ｖ程度の低電圧で動作する演算
増幅器に関する。
Ｏ５−Ｔｒと称する）による演算増幅器に関するもので
、詳述すれば、相補型ＭＯＳ（以下Ｃ−ＭＯ５と称する
）構成であり１．１．５ｖ程度の低電圧で動作する演算
増幅器に関する。
［従来の技術］
従来の演算増幅回路は、基準電圧源、定電流バイアス部
、差動回路段、及び出力段によって構成され、特に第２
図に示す様に１つの演算増幅回路には、１つの出力回路
で構成されている。
、差動回路段、及び出力段によって構成され、特に第２
図に示す様に１つの演算増幅回路には、１つの出力回路
で構成されている。
［発明が解決しようとする課題ｊ
ところが電源電圧が低電圧で動作させなければならない
様な時、例えば電源電圧が１．５ｖの場合、演算増幅器
の動作可能範囲も狭くなってしまう。出力として得たい
範囲が０．２５〜１．２５■の領域にあるとしたら、演
算増幅器は、その範囲で正常に動作しなければならない
、そこで差動増幅段のＭＯＳ−Ｔｒのしきい値電圧（以
下ｖｔｈ）を下げる方法を取る。第３図Ａに、ボルテー
ジフォロア回路における、入力−出力電圧特性のグラフ
を示す、−見正常動作をしている様であるが、半導体製
造工程におけるｖｔｈのバラツキを考慮すると、差動増
幅回路のＰ ＣＩｌ トランジスタのＶ ｔｈ、 Ｎ
ｃｈ トランジスタのｖｔｈがアンバランスになる。
様な時、例えば電源電圧が１．５ｖの場合、演算増幅器
の動作可能範囲も狭くなってしまう。出力として得たい
範囲が０．２５〜１．２５■の領域にあるとしたら、演
算増幅器は、その範囲で正常に動作しなければならない
、そこで差動増幅段のＭＯＳ−Ｔｒのしきい値電圧（以
下ｖｔｈ）を下げる方法を取る。第３図Ａに、ボルテー
ジフォロア回路における、入力−出力電圧特性のグラフ
を示す、−見正常動作をしている様であるが、半導体製
造工程におけるｖｔｈのバラツキを考慮すると、差動増
幅回路のＰ ＣＩｌ トランジスタのＶ ｔｈ、 Ｎ
ｃｈ トランジスタのｖｔｈがアンバランスになる。
第３図Ｂは、ＰｃｈＶｔｈが高くずれ、ＮｃｈＶｔｈが
低くずねた時の特性であり、」二限が１．ＯＶにまで低
下している。第３図Ｃは、ＰｃｈＶｔｈが低くずれ、Ｎ
ｃｈＶｔｈが高くずれた時の特性であり、下限が０．５
■にまで上昇している。これでは、動作範囲として、０
５〜１．ＯＶが限界となってしまう。差動増幅回路のＴ
ｒのｖｔｈを下げすぎると、Ｔｒがデプレッション状態
になり、演算増幅器として、正常動作しない。したがっ
て、ｔＩｉ源電圧電圧、５Ｖの時、出力を０．２５〜１
２５■の範囲で使用できる、演算増幅回路は、量産不可
能となってしまう。
低くずねた時の特性であり、」二限が１．ＯＶにまで低
下している。第３図Ｃは、ＰｃｈＶｔｈが低くずれ、Ｎ
ｃｈＶｔｈが高くずれた時の特性であり、下限が０．５
■にまで上昇している。これでは、動作範囲として、０
５〜１．ＯＶが限界となってしまう。差動増幅回路のＴ
ｒのｖｔｈを下げすぎると、Ｔｒがデプレッション状態
になり、演算増幅器として、正常動作しない。したがっ
て、ｔＩｉ源電圧電圧、５Ｖの時、出力を０．２５〜１
２５■の範囲で使用できる、演算増幅回路は、量産不可
能となってしまう。
そこで本発明は、この様な問題を解決するもので、その
目的とする所は、低電圧で、広い動作範囲をもった演算
増幅回路を安定的に量産可能とする事を目的としている
。
目的とする所は、低電圧で、広い動作範囲をもった演算
増幅回路を安定的に量産可能とする事を目的としている
。
［課題を解決するだめの手段］
本発明の半導体集積回路は、少なくとも基準電圧源、差
動回路段、及び出力回路を構成する能動素子は、すべて
同一基板」二に形成された絶縁ゲト型電界効果トランジ
スタによって構成される演算増幅器において、２種類以
−ヒの出力回路を備え、外部からの制御により、前記２
種類以上の出力回路を有し、選択された出力回路を動作
可能とし、選択されない他の出力回路を非動作状態にす
る構成にした事を特徴とする。
動回路段、及び出力回路を構成する能動素子は、すべて
同一基板」二に形成された絶縁ゲト型電界効果トランジ
スタによって構成される演算増幅器において、２種類以
−ヒの出力回路を備え、外部からの制御により、前記２
種類以上の出力回路を有し、選択された出力回路を動作
可能とし、選択されない他の出力回路を非動作状態にす
る構成にした事を特徴とする。
［イ乍 用］
量産上のバラツキによる、トランジスタのコンダクタン
スのバラツキを補正する回路を追加した事によって演算
増幅回路の動作範囲を拡くとれる様にできる。
スのバラツキを補正する回路を追加した事によって演算
増幅回路の動作範囲を拡くとれる様にできる。
［実 施 例］
第１図は、本発明の半導体集積回路の一実施例を示す回
路図である。１は基準電圧源、３は差動回路、４は第１
の出力回路、５は第２の出力回路、９．１０．１１．１
２．１４のＴｒのｖｔｈは通常のｖｔｈよりも低くして
いる９通常のｖｔｈは約０．５■、低いｖｔｈは約０．
１５Ｖ〜０３５■の値な中心値としている。２は、外部
からの入力２３により、どの出力回路を選択する力を決
める制御回路で、その出力を、１７のＰｃｈＴｒ、１９
のインバータを介して１８のＰｃｈＴｒに入力する。１
７．１８のＴｒは、それぞれ、１３．１４の出力Ｔｒに
対して、有効にするか無効にするのかを決めるスイッチ
の役目をする。そしてその１”ｒは、１３．１４のＴｒ
に対して無視できるぐらいのＯＮ抵抗になる様にする。
路図である。１は基準電圧源、３は差動回路、４は第１
の出力回路、５は第２の出力回路、９．１０．１１．１
２．１４のＴｒのｖｔｈは通常のｖｔｈよりも低くして
いる９通常のｖｔｈは約０．５■、低いｖｔｈは約０．
１５Ｖ〜０３５■の値な中心値としている。２は、外部
からの入力２３により、どの出力回路を選択する力を決
める制御回路で、その出力を、１７のＰｃｈＴｒ、１９
のインバータを介して１８のＰｃｈＴｒに入力する。１
７．１８のＴｒは、それぞれ、１３．１４の出力Ｔｒに
対して、有効にするか無効にするのかを決めるスイッチ
の役目をする。そしてその１”ｒは、１３．１４のＴｒ
に対して無視できるぐらいのＯＮ抵抗になる様にする。
第４図に、本実施例の回路を使用した時のＰ ｃｈＶ
ｔｈとＮｃｈＶｔｈが変化した時の、動作範囲の変化を
示す。３５．３６は、Ｐ ｃｈＶ ｔｈが最大の時、動
作上限値が、Ｎｃｈｖｔｈの変化により、どの様に変化
するかを表わし、３７．３８はＰ ｅｈＶ ｔｈが最小
の時、動作下限値がＮ ｃｈＶ ｔｈの変化により、ど
の様に変化するかを表わしている。３５．３７は、５の
出力回路を選択した時の特性であり、３６．３８は４の
出力回路を選択した時の特性である。４０は、希望動作
範囲の上限であり、４１はその下限である。このグラフ
の結果かられかる様に、Ｎ ｃｈＶ ｔｈがねらいの中
心値より高くずれた場合、すなわち点線４３〜４４の範
囲の時４の出力回路を選択すれば、希望動作範囲の上限
、下限を満足する事ができる。Ｎ ｃｈＶ ｔｈがねら
いの中心値より低くずれた場合、すなわち点線４２〜４
３の範囲の時５の出力回路を選択すれば良い事がわかる
。もしこの実施例において出力回路の選択ができない場
合、すなわち、４の出力回路しかなかった場合、Ｎ ｃ
ｈＶ ｔｈの許されるｖｔｈのバラツキの範囲は、４３
〜４４の範囲の約０．１５Ｖだけである。すなわち中心
に対して±０．０７５Ｖ程度である。通常ｖｔｈのバラ
ツキはプロセスの種類にもよるが、マージンを見ると±
０．１５Ｖ程度を見ておく必要があるため、±０．０７
５Ｖでは量産不可能という事になってしまう。５の出力
回路を選択した時に出力Ｔｒのｖｔｈが低いという事は
、Ｔｒのオフリークが出る可能性があるが、ＰｃｈＶｔ
ｈが高くずれた時に使用されるので、実使用時には、オ
フリークが発生する事は無い。以上の様に本発明の回路
を使用すれば、Ｎ ｃｈＶ ｔｈのバラツキの範囲は４
２〜４４まで許される事になるので、バラツキ±０．１
５ｖの範囲を満足する事が可能となる。差動回路の特性
は、Ｔｒ特性の変化すなわちプロセスの変化に対して大
きく変動するため、本実施例の様に、２種類の出力回路
だけでは不充分な事も考えられる。したがって出力回路
が数種類になったとしても本発明を逸脱しない。
ｔｈとＮｃｈＶｔｈが変化した時の、動作範囲の変化を
示す。３５．３６は、Ｐ ｃｈＶ ｔｈが最大の時、動
作上限値が、Ｎｃｈｖｔｈの変化により、どの様に変化
するかを表わし、３７．３８はＰ ｅｈＶ ｔｈが最小
の時、動作下限値がＮ ｃｈＶ ｔｈの変化により、ど
の様に変化するかを表わしている。３５．３７は、５の
出力回路を選択した時の特性であり、３６．３８は４の
出力回路を選択した時の特性である。４０は、希望動作
範囲の上限であり、４１はその下限である。このグラフ
の結果かられかる様に、Ｎ ｃｈＶ ｔｈがねらいの中
心値より高くずれた場合、すなわち点線４３〜４４の範
囲の時４の出力回路を選択すれば、希望動作範囲の上限
、下限を満足する事ができる。Ｎ ｃｈＶ ｔｈがねら
いの中心値より低くずれた場合、すなわち点線４２〜４
３の範囲の時５の出力回路を選択すれば良い事がわかる
。もしこの実施例において出力回路の選択ができない場
合、すなわち、４の出力回路しかなかった場合、Ｎ ｃ
ｈＶ ｔｈの許されるｖｔｈのバラツキの範囲は、４３
〜４４の範囲の約０．１５Ｖだけである。すなわち中心
に対して±０．０７５Ｖ程度である。通常ｖｔｈのバラ
ツキはプロセスの種類にもよるが、マージンを見ると±
０．１５Ｖ程度を見ておく必要があるため、±０．０７
５Ｖでは量産不可能という事になってしまう。５の出力
回路を選択した時に出力Ｔｒのｖｔｈが低いという事は
、Ｔｒのオフリークが出る可能性があるが、ＰｃｈＶｔ
ｈが高くずれた時に使用されるので、実使用時には、オ
フリークが発生する事は無い。以上の様に本発明の回路
を使用すれば、Ｎ ｃｈＶ ｔｈのバラツキの範囲は４
２〜４４まで許される事になるので、バラツキ±０．１
５ｖの範囲を満足する事が可能となる。差動回路の特性
は、Ｔｒ特性の変化すなわちプロセスの変化に対して大
きく変動するため、本実施例の様に、２種類の出力回路
だけでは不充分な事も考えられる。したがって出力回路
が数種類になったとしても本発明を逸脱しない。
出力回路の選択は、−度行なえば充分であるため、ウェ
ハーのテスト時に差動増幅回路の出力状態を確認し、ど
の出力回路を選択するか判断し、制御回路に内蔵のヒユ
ーズ素子の切断あるいは、非切断により状態を決めてお
ける様にする方法が用いられる。
ハーのテスト時に差動増幅回路の出力状態を確認し、ど
の出力回路を選択するか判断し、制御回路に内蔵のヒユ
ーズ素子の切断あるいは、非切断により状態を決めてお
ける様にする方法が用いられる。
上記具体例は、はんの−例であり、出力回路の種類が３
種類で、それぞれｖｔｈを変化させたとしても、Ｔｒサ
イズを変化させたＴｒを数種類変化させた出力回路を、
何種類か備えたとしても、本発明を逸脱しない。演算増
幅回路の出力の負荷用Ｔｒ１６が抵抗であってもなんら
本発明を逸脱しない。第５図の様な回路方式の演算増幅
回路であっても出力回路が複数で構成されていれば、な
んら本発明を逸脱しない。
種類で、それぞれｖｔｈを変化させたとしても、Ｔｒサ
イズを変化させたＴｒを数種類変化させた出力回路を、
何種類か備えたとしても、本発明を逸脱しない。演算増
幅回路の出力の負荷用Ｔｒ１６が抵抗であってもなんら
本発明を逸脱しない。第５図の様な回路方式の演算増幅
回路であっても出力回路が複数で構成されていれば、な
んら本発明を逸脱しない。
［発明の効果］
以上の様に本発明の半導体集積回路を使用すれば、低い
電源電圧でも、広い動作範囲をもった、演算増幅回路を
安定的に量産できる効果を有する。
電源電圧でも、広い動作範囲をもった、演算増幅回路を
安定的に量産できる効果を有する。
安定的に量産できれば、半導体集積回路のコストが低く
なる効果を有する。
なる効果を有する。
第１図は本発明の構成を特徴とする半導体装置の実施例
を示す図。 第２図は従来の構成の半導体装置を示す図。 第３図Ａは従来の構成の、演算増幅回路のボルテージフ
ォロア回路での、入力−出力特性を表わす図。 第３図Ｂは従来の構成の演算増幅回路の大カー出力特性
を表わす図。 第３図Ｃは従来の構成の演算増幅回路の入力−出力特性
を表わす図。 第４図は演算増幅回路の動作範囲とｖｔｈの関係を表わ
す図。 第５図は従来の演算増幅回路の一実施例を表わす図。 １・・・・・・基準電圧回路 ２・・・・・・出力回路選択用、制御回路２３・・・・
・・出力回路選択用、外部入力端子 ３・・・・・・差動回路 ４・・・・・・第１の出力回路 ５・・・・・・第２の出力回路 １６・・・・・・通常のｖｔｈの出力負荷用Ｎｃｈｒ ２６・・・・・・演、算増幅回路の出力端子２４．２５
・・・演算増幅回路の反転及び非反転入力端子 １３・・・・・・通常のｖｔｈのＰｃｈ出力用Ｔｒ１４
・・・・・・通常のｖｔｈより低いｖｔｈのＰｃｈ出力
用Ｔｒ ９．１０・・・通常のｖｔｈより低いｖｔｈのｃｈＴｒ １１．１２・・・通常のｖｔｈより低いｖｔｈのｃｈＴ
ｒ １５・・・・・・通常のｖｔｈのＮｃｈＴｒ１９・・・
・・・インパーク回路 ２７・・・・・・プラス側電源 ２８・・・・・・マイナス側電源 ３０・・・・・・出力電圧［Ｖ］ ３１・・・・・・入出力特性 ３２・・・・・・入力電圧［Ｖ］ ３３・・・・・・動作電圧［Ｖ］ ３５・・・・・・Ｐ ｃｈＶ ｔｈが最大の時、第２の
出力回路５を選択した時の動 作範囲の上限値の変化を表わ す。 ３６・・・・・・Ｐ ｃｈＶ ｔｈが最大の時、第１の
出力回路４を選択した時の動 作範囲の上限値の変化を表わ ３７ ・ ３９ ・ ４２． ４４． ４６ ・ す。 Ｐｃ１ＩＶｔｈが最小の時、第２の 出力回路５を選択しｔ：時の動 作範囲の下限値の変化を表わ す。 ・ＰｃｈＶｔｈが最小の時、第１の 出力回路４を選択した時の動 作範囲の下限値の変化を表わ す。 ＮｃｈＶｔｈ［Ｖ］ 通常のＶｔｈのＰｃｈＴｒ、４１ は負荷用Ｔｒ ・通常のｖｔｈより低いＶｔｈの ＮｅｈＴｒ ・通常のＶｔ、ｈより低いｖｔｈの ＮｅｈＴｒ ・通常のＶｔｈのＮｅｈＴｒで出力 用Ｔｒ 第２図 第３図Ａ 第３図Ｂ 第３図Ｃ ３９Ｎｃｈ Ｖｔｈ ［Ｖ］ 第４図 第５図
を示す図。 第２図は従来の構成の半導体装置を示す図。 第３図Ａは従来の構成の、演算増幅回路のボルテージフ
ォロア回路での、入力−出力特性を表わす図。 第３図Ｂは従来の構成の演算増幅回路の大カー出力特性
を表わす図。 第３図Ｃは従来の構成の演算増幅回路の入力−出力特性
を表わす図。 第４図は演算増幅回路の動作範囲とｖｔｈの関係を表わ
す図。 第５図は従来の演算増幅回路の一実施例を表わす図。 １・・・・・・基準電圧回路 ２・・・・・・出力回路選択用、制御回路２３・・・・
・・出力回路選択用、外部入力端子 ３・・・・・・差動回路 ４・・・・・・第１の出力回路 ５・・・・・・第２の出力回路 １６・・・・・・通常のｖｔｈの出力負荷用Ｎｃｈｒ ２６・・・・・・演、算増幅回路の出力端子２４．２５
・・・演算増幅回路の反転及び非反転入力端子 １３・・・・・・通常のｖｔｈのＰｃｈ出力用Ｔｒ１４
・・・・・・通常のｖｔｈより低いｖｔｈのＰｃｈ出力
用Ｔｒ ９．１０・・・通常のｖｔｈより低いｖｔｈのｃｈＴｒ １１．１２・・・通常のｖｔｈより低いｖｔｈのｃｈＴ
ｒ １５・・・・・・通常のｖｔｈのＮｃｈＴｒ１９・・・
・・・インパーク回路 ２７・・・・・・プラス側電源 ２８・・・・・・マイナス側電源 ３０・・・・・・出力電圧［Ｖ］ ３１・・・・・・入出力特性 ３２・・・・・・入力電圧［Ｖ］ ３３・・・・・・動作電圧［Ｖ］ ３５・・・・・・Ｐ ｃｈＶ ｔｈが最大の時、第２の
出力回路５を選択した時の動 作範囲の上限値の変化を表わ す。 ３６・・・・・・Ｐ ｃｈＶ ｔｈが最大の時、第１の
出力回路４を選択した時の動 作範囲の上限値の変化を表わ ３７ ・ ３９ ・ ４２． ４４． ４６ ・ す。 Ｐｃ１ＩＶｔｈが最小の時、第２の 出力回路５を選択しｔ：時の動 作範囲の下限値の変化を表わ す。 ・ＰｃｈＶｔｈが最小の時、第１の 出力回路４を選択した時の動 作範囲の下限値の変化を表わ す。 ＮｃｈＶｔｈ［Ｖ］ 通常のＶｔｈのＰｃｈＴｒ、４１ は負荷用Ｔｒ ・通常のｖｔｈより低いＶｔｈの ＮｅｈＴｒ ・通常のＶｔ、ｈより低いｖｔｈの ＮｅｈＴｒ ・通常のＶｔｈのＮｅｈＴｒで出力 用Ｔｒ 第２図 第３図Ａ 第３図Ｂ 第３図Ｃ ３９Ｎｃｈ Ｖｔｈ ［Ｖ］ 第４図 第５図
Claims (1)
- 少なくとも基準電圧源、差動回路段、及び出力回路を構
成する能動素子は、すべて同一基板上に形成された絶縁
ゲート型電界効果トランジスタによって構成される演算
増幅器において、２種類以上の出力回路を備え、外部か
らの制御により、前記２種類以上の出力回路のうち、ど
れか一つを選択、動作可能とし、選択されない他の出力
回路を非動作状態にする構成にした事を特徴とする半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108030A JPH046910A (ja) | 1990-04-24 | 1990-04-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108030A JPH046910A (ja) | 1990-04-24 | 1990-04-24 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH046910A true JPH046910A (ja) | 1992-01-10 |
Family
ID=14474180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2108030A Pending JPH046910A (ja) | 1990-04-24 | 1990-04-24 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH046910A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054607A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 電流電圧変換回路および光検出回路 |
-
1990
- 1990-04-24 JP JP2108030A patent/JPH046910A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054607A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 電流電圧変換回路および光検出回路 |
| JP4507754B2 (ja) * | 2004-08-10 | 2010-07-21 | ソニー株式会社 | 電流電圧変換回路および光検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727309A (en) | Current difference current source | |
| US5739712A (en) | Power amplifying circuit having an over-current protective function | |
| US4464588A (en) | Temperature stable CMOS voltage reference | |
| US20070146001A1 (en) | On-chip substrate regulator test mode | |
| JPH0137699B2 (ja) | ||
| US4598215A (en) | Wide common mode range analog CMOS voltage comparator | |
| JPH08204470A (ja) | 演算増幅器 | |
| EP0193901B1 (en) | Comparator circuit having improved output characteristics | |
| US6281734B1 (en) | Reference voltage adjustment | |
| US4097844A (en) | Output circuit for a digital correlator | |
| JP2591981B2 (ja) | アナログ電圧比較器 | |
| US4700124A (en) | Current and frequency controlled voltage regulator | |
| JPH046910A (ja) | 半導体集積回路 | |
| KR100363139B1 (ko) | 버퍼회로및바이어스회로 | |
| KR960003531B1 (ko) | 고속 전류 감지 증폭기 | |
| US4435656A (en) | Phase inverter circuit | |
| JP2639350B2 (ja) | 演算増幅器 | |
| JPH08221984A (ja) | 半導体記憶回路 | |
| KR19980070085A (ko) | 안정화 전류 미러 회로 | |
| US7161407B2 (en) | Fuse circuit with controlled fuse burn out and method thereof | |
| US5703543A (en) | Current limited cross-coupled oscillators | |
| JPH03238513A (ja) | バイアス回路 | |
| JPH05235282A (ja) | 半導体集積回路 | |
| JPH03165608A (ja) | 半導体集積回路 | |
| JPH0349216B2 (ja) |